CH659747A5 - Verfahren zur synchronisation zwischen teilnehmer und schaltnetzwerk in einer digital-fernsprechanlage. - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Synchronisation zwischen der Teilnehmerendstelle und dem mit dieser verbundenen Vermittlungsschaltnetzwerk in einer voll digital arbeitenden PCM-Fernsprechanlage.

In einer solchen Anlage werden Sprach-, Daten- und Signa-lisierungsinformationen in einer digitalen Bitfolge nach dem Zeitmultiplexverfahren übertragen, wobei die PCM-Zeichen je acht Bits aufweisen und mit einer Geschwindigkeit von 80 kb/s übertragen werden. Beim Empfang der Bitfolge an einem Empfänger der Endstelle oder des Schaltnetzwerkes ist es nötig, die Zeitlage der Bits, des Bitrahmens und des Mehrfachrahmens festzustellen. Um die Synchronisation zu prüfen, wird innerhalb des gewöhnlich vier Bitrahmen umfassenden Mehrfachrahmens ein Synchronisationsmuster gesendet. Es ist erwünscht, bei der Einschaltung der Einrichtung schnell eine Synchronisation herbeizuführen und nach einem Synchronisationsverlust schnell die Synchronisation wiederherzustellen.

Eine bekannte Methode hierfür besteht darin, zu Beginn ein Synchronisationssignal zu senden, das die volle Bandbreite ausnutzt, bis die Synchronisation erreicht ist, und dann zum normalen Synchronisationsmuster in einer Mehrfachrahmenzeitlage umzuschalten. Mit dem Umschalten von einer Synchronisationsart zur anderen sind aber Nachteile verbunden.

Eine weitere bekannte Methode zur Synchronisation besteht darin, das normale Synchronisationsmuster im Mehrfachrahmen zu senden und dabei alle anderen Bits während des Syn-chronisationsdurchführungsabschnitts auf eine binäre 0 zu setzen. Diese Methode hat den Nachteil, dass Begrenzungen in manchen Anwendungsfällen hingenommen werden müssen. Beispielsweise kann in geräuschspannungsbehafteten Gebieten die zur Erlangung der Synchronisation benötigte Zeit unzulässig lang werden.

Die Aufgabe der Erfindung besteht darin, ein Synchronisationsverfahren anzugeben, bei dem die Synchronisation auf schnelle und einfache Weise erreicht wird, ohne dass von einer Synchronisationsart zur anderen umgeschaltet werden muss und ohne dass Störspannungen die Synchronisationszeit unerwünscht lang ausdehnen.

Diese Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst.

Die Erfindung wird nun anhand eines Ausführungsbeispiels näher erläutert.

Es zeigen:

Fig. 1 und 2 zwei bekannte Bitmuster in verschachtelter Darstellung zur Verwendung der Bits in der Bitfolge,

Fig. 3 ein vereinfachtes Blockschaltbild einer Synchronisationseinrichtung in einer Fernsprechanlage gemäss der Erfindung,

Fig. 4 ein grundsätzliches Flussdiagramm zur Erreichung der Synchronisation in einer Einrichtung nach Fig. 3,

Fig. 5, 6 und 7 Synchronisationssuchmuster, die in einer Einrichtung nach Fig. 3 verwendbar sind.

Das nachfolgend beschriebene Synchronisationsverfahren bzw. die dazu benötigte Einrichtung soll die Synchronisation der empfangenen Bits festlegen und steuern, so dass die Ziffernvollständigkeit erhalten bleibt, soll ferner die Synchronisation des empfangenen Bitrahmens festlegen und soll schliesslich die Bitrahmen innerhalb eines Mehrfachrahmens identifizieren. Die Einrichtung muss die Erkennung des Synchronisationsanfangs in beiden Richtungen der Teilnehmerleitungsschleife während der Verbindungsherstellung, die Überwachung der Synchronisation während der Verbindung und das Wiederfangen der Synchronisation nach Fehlern während einer Verbindung bewältigen. Das Wiederfangen der Synchronisation sollte innerhalb der Leistungsfähigkeit von bekannten Fehlererkennungsanordnungen womöglich ohne merkliche Störung der Sprachübertragung erreicht werden.

Das Synchronisationsmuster muss so gewählt werden, dass es leicht erzeugt und leicht erkannt werden kann, dass es nicht unzulässig geräuschspannungsempfindlich ist, dass es nicht leicht durch den (Sprech-)Verkehr simuliert werden kann, und sollte eine schnelle Wiederherstellung der Synchronisation nach

Synchronisationsverlust erlauben. ~Wâh7èrTd~Xter Initialisierung

sollte das gesendete Bitmuster ermöglichen, dass es schnell und eindeutig gefunden wird.

Die nachfolgend beschriebene Anordnung ist für die Verwendung in 10-Bit-SchachteIsystemen entwickelt worden, in denen es vier Bitrahmen in einem Mehrfachrahmen gibt. Ein Beispiel solcher Rahmen ist in den Fig. 1 und 2 gezeigt. Die Anordnung ist aber auch in anderen Bitschachtelsystemen mit mehr als 10 Bits je Rahmen und mit mehr als vier Bitrahmen je Mehrfachrahmen anwendbar. Die Anordnung ist ferner in anderen, weiter fortgeschrittenen Systemen einsetzbar.

In Fig. 1 werden in jedem Wort (Bitrahmen) die zehnten Bits für einen Datenkanal und die neunten Bits für verschiedene Funktionen benutzt. So werden im Bitrahmen 1 von vier Bitrahmen eines Mehrfachrahmens das Bit 10 für den Datenkanal und das Bit 9 für verschiedene Funktionen verwendet. Das Bit 9 wird daher im Bitrahmen 1 von vier Bitrahmen eines Mehrfachrahmens zur Synchronisation (SYNC), im Bitrahmen 2 zur Signalgabe (SIG), im Bitrahmen 3 für einen anderen und langsa5

10

15

20

25

30

35

40

45

50

55

60

65

3

659 747

meren Datenkanal (DATA) und im Bitrahmen 4 zur Fernmessung (Gebührenzählung) (FM) benutzt.

Die Signalgabe schliesst die Verwendung von mindestens zwei Mehrfachrahmen oder eines mehrere Mehrfachrahmen umfassenden Überrahmens ein, wobei die Verteilung der Bits in diesen Bitrahmen im vorliegenden Fall folgendermassen getroffen ist:

a) Das erste Bit FG ist ein Flagbit, das in aufeinanderfolgenden Bitrahmen auf 0 oder 1 gesetzt wird, so dass ein Byte 01111110 entsteht, das das Vorhandensein eines Signalisierungs-worts anzeigt.

b) Die zweiten Bits LI werden zur Anzeige einer Längenzahl benutzt, die angibt, wieviele Bitrahmen vom Signalisierungs-wort beansprucht werden.

c) Die dritten Bits SI dienen zur Bedienungsanzeige, z.B. zur Anzeige einer Adresse für das Signalisierungswort.

d) Ein Bitblock INFORMATION dient zur Übertragung der Signalinformation.

e) Eine Rahmenprüffolge CRC dient zur Prüfung der Bitrahmensynchronisation und des Vorhandenseins von Datenbit-fehlern.

Eine alternative Verwendung der neunten und der zehnten Bits ist in Fig. 2 gezeigt. Hier sind die Bits 9 und 10 zusammen verwendet, so dass der Mehrfachrahmen aus vier Bitrahmen einen Kanal mit 16 kb/s ergibt, wobei die Bits 1 für die Synchronisation in anderen Kanälen, die Bits 2, 3 und 4 sowie das Bit 1 in den anderen Kanälen für einen Signalisierungskanal vorgesehen sind. Die Bitverteilung entspricht der für den Signalisierungskanal in Fig. 1 gewählten.

Die bei der vorliegenden Einrichtung verwendete Hardware umfasst einen Mikroprozessor 10 (Fig. 3). Das Synchronisationsprogramm wird durch ein Interruptsignal eingeleitet, das in regelmässigen Zeitintervallen durch einen Taktgenerator 11 zur Verfügung gestellt wird. Dies ereignet sich einmal pro Bitrahmen, weil es nicht praktikabel ist, dass das Intervall eine Bitperiode ist, denn das lässt keine genügende Anzahl von Prozessorbefehlen zwischen den Interrupts zu.

Das empfangene Leitungssignal von 80 kb/s wird in ein 16-Bit-Serien-Parallel-Register 12 unter der Steuerung eines 80-kHz-Taktimpulszuges eingegeben. Dieser Taktimpulszug wird mittels eines Frequenzteilers 13 durch den Divisor 10 geteilt. Das Leitungssignal läuft mit einer Breite von 16 Bits vom Register 12 zum Mikroprozessor 10. Wenn das Signal richtig synchronisiert ist, besteht das erste Byte aus einer PCM-Oktalzahl, während die ersten beiden Bits des zweiten Bytes zusätzliche Bits sind, die das erste Byte zu einem Zehnbitrahmen ergänzen. Die übrigen sechs Bits der zweiten Bytes sind die Bits 1 bis 6 des nächsten Bitrahmens und haben hinsichtlich des laufenden Bitrahmens keine Funktjpm.:- :--- ■—-■—•

Während der normalen Arbeitsweise im «Verkehrs»-Zu-stand wird jede PCM-Oktalzahl sofort zu einem Ausgangsregister im Block 14 übertragen, doch während des Synchronisationszustands werden alle sechzehn Bits im Register 12 auf das Synchronisationsmuster hin abgefragt, wie noch erläutert wird. Register mit Anpassung für die ganzen 80 kb/s eines Bitrahmens bezüglich des gesendeten Verkehrs unter Einschluss des Sprechverkehrs werden einmal je Bitrahmen geladen oder gelesen. Die Register für einen anderen Verkehr oder für die Signalisierung werden durch den Mikroprozessor 10 in geeigneter Abfolge bedient; diese Register sind im Block 14 enthalten.

In Fig. 4 ist ein Flussdiagramm für das Mikroprozessorprogramm dargestellt.

Anhand der Fig. 3 sollen nun die Bitsynchronisation, die Bitrahmensynchronisation und die Mehrfachrahmensynchronisation betrachtet werden. Die mit 80 kb/s empfangene Bitfolge läuft mit gleicher Zeitdauer ab wie der von der Endstelle gesendete Zeittakt. Aus der ankommenden Bitfolge wird ein Bitratentakt in bekannter Weise wiedergewonnen, der über die gezeigte Verbindung im Mikroprozessor 10 und dem Frequenzteiler 13 zugeführt wird. Dieser Bitratentakt wird, wie gezeigt, dazu benutzt, die ankommenden Bitfolgen seriell in das Register 12 zu bringen. Die Registerinhalte werden vom Mikroprozessor 5 10 beim Auftreten des Interrupts gelesen. Vorausgesetzt, dass eine Sperre vorgesehen ist, die eine Aufnahme von Daten während des Lesens des Registers verhindert, ist eine Wiedersynchronisation von Bits nicht notwendig.

Der Ausgang des Frequenzteilers 13 liefert einen Rahmen-10 takt, der dazu benutzt wird, die ankommende Information im Register festzustellen. Aber da diese Information bedeutend ist, muss die Phase des Rahmentakts durch die Synchronisationssignale synchronisiert werden. Dies wird dadurch erreicht, dass der Frequenzteiler 13 entsprechend voreingestellt wird. 15 Der Mikroprozessor 10 arbeitet auf einer «Pro-Rahmen»-Basis, braucht aber nicht den Bitrahmen innerhalb des Mehrfachrahmens identifizieren zu können. Dies wird dadurch erreicht, dass ein Bitrahmenzähler auf den das Synchronisationssignal enthaltenden Bitrahmen ausgerichtet ist.

20 Nun wird die Synchronisation mit besonderem Bezug auf die Fig. 5 und 6 beschrieben. Wenn das System nicht synchron läuft, muss ein Signal zur Ermöglichung der Synchronisation gesendet werden. Dieses Signal kann als Synchronisationssuchmuster (SSM) bezeichnet werden. Das SSM hat dasselbe Syn-25 chronisationsmuster wie bei der normalen Übertragung, so dass Komplikationen vermieden werden, wenn von der Synchronisationssuchroutine zur Synchronisationsprüfroutine übergewechselt wird. Die Synchronisationsprüfroutine wird dann benutzt, wenn das System im Synchronzustand arbeitet. Ferner schliesst 30 das SSM keinen Verkehr ein, weil dies keinem nützlichen Zweck dienen und nur das Erkennungssystem verwirren würde. Tatsächlich würden etwaige Verkehrsbits im nichtsynchronen Zustand des Systems durcheinander gebracht.

Die einfachste Form des SSM ist «sync + 0», d.h., dass bei 35 Normalstellung des Synchronisationsmusters das Bit 9 im geeigneten PCM-Wort im Bitrahmen 0 des Mehrfachrahmens das Synchronisationsbit trägt, während alle anderen Zeitlagenbits auf den Binärwert 0 gesetzt sind. Dies hat den Nachteil, dass es — da nur jeweils 1 Synchronisationsbit je 40 Bits auftritt und 40 nur etwa die Hälfte dieser Bits 1 -Bits sind — verhältnismässig lange, z.B. 2 ms, dauern kann, bis ein Synchronisationsbit erkannt worden ist. Ferner ist eine bestimmte Zeitspanne, z.B. 4 ms, zur Prüfung des Synchronisationsmusters nötig. In einem störspannungsbehafteten Gebiet können viele falsche Erken-45 nungsvorgänge ablaufen, wobei jeder Erkennungsvorgang mit dem Synchronisationsmuster geprüft werden muss, so dass die für eine richtige Synchronisationserkennung benötigte Zeit vielfältig ausgedehnt wird. Ferner kann die Synchronisationsprüfung selbst aufgrund eines Fehlers im Synchronisationsmuster so fehlerhaft ablaufen, wobei eine falsche Auslösung erfolgen oder eine Prüfung über mehrere Synchronisationsmusterintervalle erforderlich sein kann.

Im vorliegenden System ist die Synchronisationserkennung während der Synchronisationssuche dadurch verbessert, dass 55 die normalerweise für den Verkehr vorgesehene Bandbreite benutzt wird. Die zusätzlich benötigte Synchronisationsinformation besteht in einem Zeiger für den Ort des Synchronisationsbits, für die Identität des Bitrahmens innerhalb des Mehrfachrahmens und für die Identität des Mehrfachrahmens innerhalb so der Synchronisationsmusterfolge. Ideal wäre es, wenn diese Information in einem einzelnen Bitrahmen enthalten wäre.

Im vorliegenden System gibt es vier Bitrahmen in einem Mehrfachrahmen, so dass die Identität der Bitrahmen des Mehrfachrahmens mit zwei Bits codiert werden können. Da das 65 neunte Bit für die Synchronisation benutzt wird (Fig. 5), werden diese beiden Bits für die Codierung im siebten und achten Bit für den Fall des Synchronisationssuchzustandes untergebracht (Fig. 6). Die Bits 7, 8 und 9 können zusammen acht

659 747

4

Kombinationen liefern, von denen zwei im Synchronisationsrahmen des Mehrfachrahmens auftreten können, weil das neunte Bit, das Synchronisationsbit, eine binäre 0 oder 1 sein kann. Daher können sechs identifizierbare Kombinationen den Nicht-synchronisationsrahmen zugeordnet werden, so dass maximal sieben Bitrahmen pro Mehrfachrahmen auftreten können.

Im in einem vorgegebenen Bitrahmen betrachteten Wort können das siebte, achte und neunte Bit die eine oder die andere Polarität haben, so dass ihr Ort nur dann identifizierbar ist, wenn sie ein einziges Muster aufweisen. Das restliche Zehn-Bit-Wort muss einen zyklisch permutierbaren Code aufweisen und darf nicht degeneriert sein, d.h. dass es nur einmal in jedem Zehn-Bit-Wort auftreten darf. Diesen Kriterien wird dadurch genügt, dass das sechste und zehnte Bit des Worts auf eine binäre 1 gesetzt wird, siehe Fig. 6. Dort werden die Verwendung der Bits 7 bis 9 während der Synchronisationssuche und die 1-Zustände des sechsten und zehnten Bits gezeigt.

Während des Synchronisationssuchvorgangs wird dem Mikroprozessor ein vollständiger Bitrahmen zugeführt, dessen Orientierung bezüglich des Prozessorworts aber nicht bekannt ist. Daher findet im Suchvorgang eine Verschiebung bzw. eine Rotation des Inhalts statt, bis dasjenige Muster gefunden ist, bei dem zwei 1-Bits durch fünf O-Bits voneinander getrennt sind. Der hierfür benötigte Verschiebungsbetrag ist ein Mass für die Rahmenversetzung und wird dazu benutzt, den Rahmentaktteiler voreinzustellen. Durch diese Steuerung wird bei der Eingabe des nächsten Bitrahmens eine Bitrahmensynchronisation erreicht. Die Bitrahmenidentität kann ebenfalls gelesen, im Mikroprozessorspeicher gespeichert und schrittweise um 1 bei jedem Interrupt erhöht werden.

In einem störspannungsverseuchten Gebiet kann der Fall auftreten, dass zwei 1-Bits im Abstand von fünf Bits angetroffen werden, von denen ein Bit falsch ist. Dies würde zu einer falschen Synchronisationserkennung führen, die später als ungültig festgestellt wird und die somit zeitaufwendig ist. Die Prüfung auf O-Bits zwischen den beiden 1-Bits aber ermöglicht,

dass ein solcher Fehler erkannt und der Synchronisationsversuch aufgegeben wird.

5 Ein Fehler im siebten, achten oder neunten Bit ergibt eine falsche Bitrahmenidentität; daher wird angenommen, dass das Synchronisationsmuster sich im falschen Bitrahmen befindet. Daher geht die Synchronisationsprüfung fehl, begleitet von dem entsprechenden Zeitverlust. Es kann gezeigt werden, dass bei einer Bitfehlerrate von 1/103 ein Synchronisationsversuch von 3600 Synchronisationsversuchen aus diesem Grunde fehlgeht. Dies kann dadurch vermieden werden, dass ein gesondertes Paritätsbit benutzt wird. Beispielsweise werden die Bits 6 bis 9 für Synchronisationssuchzwecke verwendet, wobei die Synchronisa-

15 tionszeigerbits nun vier Bits voneinander entfernt sind. Es gibt dann zwei solche Kombinationen im Bitrahmen, so dass der zyklische Code degeneriert ist. Wenn eine ungerade Parität benutzt wird, ist diese Schwierigkeit lösbar, aber dann werden besondere Prozessorbefehle benötigt. Der Wert der Parität ist in diesem Fall eine Kompromisssache im vorgenannten Störgebiet. In Systemen mit 11 oder mehr Bits je Wort ist das Vorsehen des Paritätsbits nicht mit einem Zeitverlust verbunden. Das Paritätsbit ist dort ein nützliches Additiv.

25 Das Mikroprozessorsystem arbeitet mit jedem Synchronisationscode zufriedenstellend, aber ein pseudozufälliger Polyno-minalcode hat Vorteile: Er kann leicht erzeugt und erkannt werden, sowohl hinsichtlich der Hardware als auch der Software. Obwohl er im Verkehr schwer zu simulieren ist, kann er sehr

30 schnell als richtig oder falsch identifiziert werden. Die kürzeste, erzeugte, pseudozufällige Folge ist (23-l) Bits, d.h. 0001101. Ein weiteres nützliches Synchronisationsmuster ist die 15-Bit-Folge (24-l). Beide Folgen können leicht erzeugt werden, wenn rückgekoppelte Schieberegister verwendet werden.

v

3 Blätter Zeichnungen

Claims (3)

659 747

1. Verfahren zur Synchronisation zwischen der Teilnehmerendstelle und dem mit dieser verbundenen Vermittlungsschaltnetzwerk in einer voll digital arbeitenden PCM-Fernsprechanla-ge, dadurch gekennzeichnet, dass a) die zu übertragende Nachricht in Bitrahmen auftritt, die jeweils ein PCM-Zeichen aus x Bits, ein u.a. zur Übertragung der Synchronisationsinformation (SYNC) verwendbares Bit an der Stelle x + 1 und mindestens ein zur Übertragung anderer Nachrichten (DATA) verwendbares Bit an der Stelle x + 2 aufweisen,

b) beim Auftreten einer Synchronisationssuche entweder beim Einschalten oder bei Synchronisationsverlust von den x Bits y Bits zur Übertragung der Synchronisationsinformation benutzt werden,

c) in jedem zur Übertragung der Synchronisationsinformation benutzten Bitrahmen während einer Synchronisationssuche das Bit an der Stelle x + 2 und das der Anzahl y vorangehende Bit auf einen ersten Binärwert (1), während die übrigen x-y Bits auf den zweiten Binärwert (0) gesetzt werden, so dass das während der Synchronisationssuche gesendete Bitmuster zwei durch eine Anzahl x-y-1 Bits des zweiten Binärwerts (0) getrennte Bits des ersten Binärwerts (1) aufweist,

d) beim Empfang einer während der Synchronisationssuche gesendeten Bitfolge ein vollständiger Bitrahmen in einem Register (12) gespeichert wird,

e) die gespeicherten Bits auf das Vorliegen der Kombination von zwei, den ersten Binärwert (1) aufweisenden Bits und diese beiden Bits trennenden, den zweiten Binärwert (0) aufweisenden x-y-1 Bits geprüft werden (mittels 10),

f) die empfangenen Bits durch Steuerung mit Taktimpulsen verschoben werden, bis die genannte Kombination erkannt und das für die Kombinationserkennung benötigte Verschiebungs-mass festgehalten ist, und g) der Takt (13) so in Übereinstimmung mit dem Verschie-bungsmass gebracht wird, dass der Takt und die Bitfolge aufeinander ausgerichtet sind.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein Bit aus den zusätzlichen y Bits ein Paritätsbit (P, Fig. 7) ist.

2

PATENTANSPRÜCHE

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass x = 8 gewählt wird.