[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CH557091A - Verfahren zur herstellung von halbleitervorrichtungen. - Google Patents

Verfahren zur herstellung von halbleitervorrichtungen.

Info

Publication number
CH557091A
CH557091A CH232572A CH232572A CH557091A CH 557091 A CH557091 A CH 557091A CH 232572 A CH232572 A CH 232572A CH 232572 A CH232572 A CH 232572A CH 557091 A CH557091 A CH 557091A
Authority
CH
Switzerland
Prior art keywords
semiconductor devices
junctions
diodes
channels
rubber
Prior art date
Application number
CH232572A
Other languages
English (en)
Original Assignee
Lucas Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB24991/69A external-priority patent/GB1285708A/en
Application filed by Lucas Industries Ltd filed Critical Lucas Industries Ltd
Publication of CH557091A publication Critical patent/CH557091A/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)

Description


  
 



   Diese Erfindung betrifft ein Verfahren zur Herstellung von Halbleitervorrichtungen, in dem ein Grundkörper mit mindestens einem Bereich des p-Typs und mindestens einem Bereich des n-Typs gebildet wird, dass der Grundkörper auf einer Stütze angeordnet und in eine Vielzahl von Teilstükken unterteilt wird, wobei jedes Teilstück eine Halbleitervorrichtung darstellt, und zwischen den Vorrichtungen Kanäle ausgeführt werden und die p-n-Übergänge in den Kanälen entblösst werden.



   Das erfindungsgemässe Verfahren ist dadurch gekennzeichnet, dass zwecks Erleichterung der Handhabung der Halbleitervorrichtungen ein härtbarer Werkstoff in den Kanä len eingegossen wird und dass der Werkstoff so ausgehärtet wird, dass eine die Halbleitervorrichtungen verbindende Membran entsteht.



   Im folgenden wird der Erfindungsgegenstand anhand der Zeichnung rein beispielsweise näher erläutert. Es zeigen:
Fig. 1 bis 6 in schematischer Darstellung 6 verschiedene Verfahrensschritte bei der Herstellung von Dioden und,
Fig. 7 ausschnittsweise eine Draufsicht auf ein Halbfabrikat gemäss Fig. 3.



   Der in den Figuren dargestellte Silizium-Grundkörper 10, der vom p-Typ oder vom n-Typ sein kann, wird mit Hilfe bekannter Diffusionsverfahren so behandelt, dass ein p-n-Übergang entsteht (Fig. 2). Nachdem der letztere entstanden ist, werden geeignete, nichtdargestellte Metallschichten auf den Oberflächen des Grundkörpers angebracht, die die Herstellung elektrischer Anschlüsse an die zu erzeugenden Dioden erleichtern.



   Der die p-n-Übergänge enthaltende Grundkörper wird dann mittels einer dünnen Wachsschicht 12 auf einer Glasoder Keramikplatte 11 befestigt. Auf die Oberfläche des Grundkörpers wird eine nichtdargestellte Stahlmaske gelegt, die eine Vielzahl von rechteckförmigen Löchern enthält: auf diese Maske wird eine Wachslösung aufgesprüht. Das Wachs tritt durch die Öffnungen der Maske hindurch und bleibt am Grundkörper haften; wenn die Maske entfernt wird, weist die Oberfläche des Grundkörpers eine Vielzahl von rechteckigen Bereichen 13 auf, welche mit Wachs bedeckt sind (Fig. 3).



   Die den Grundkörper 10 tragende Platte 11 wird dann in ein Ätzbad getaucht, das die Bereiche des Grundkörpers zwischen den maskierten Bereichen 13 entfernt (Fig. 4). Es ist festzustellen, dass das zur Befestigung des Grundkörpers 10 an der Platte 11 benutzte Wachs sowie die Wachsmaske für die Bereiche 13 des Grundkörpers 10 so ausgewählt werden, dass sie durch das Ätzmittel nicht angegriffen werden.



  Wenn die freigelegten Bereiche des Grundkörpers 10 wegge ätzt worden sind, wird die Platte 11 aus dem Ätzmittel entfernt, gespült und getrocknet. In diesem Stadium des Verfahrens trägt die Platte 11 eine Vielzahl von kleinen rechteckförmigen p-n-Dioden 15; diese sind voneinander getrennt und auf beiden Seiten mit Wachs überzogen; nur die geätzten Kanten 16 der Dioden 15 sind freigelegt. Selbstverständlich können auch anstatt des Wachses andere Maskierungsmittel benutzt werden, die von dem Ätzmittel nicht angegriffen wer den.



   Auf die Platte 11 wird dann ein synthetischer, vernetzbarer Kautschuk auf Silikonbasis in flüssiger Form gegossen; dieser fliesst in die Zwischenräume 14 zwischen den Dioden (Fig. 5). Wenn die Zwischenräume 14 mit dem flüssigen Werk stoff ausgefüllt sind, wird die Oberfläche des geätzten   Grund-    körpers abgewischt, um überschüssigen Kautschuk zu entfernen; es bleibt ein Gitterwerk 17 aus flüssigem Kautschuk in den Zwischenräumen 14 zurück. Der flüssige Kautschuk wird dann ausgehärtet, worauf die Platte 11 in ein Flüssigkeitsbad eingelegt wird, in dem sich das Wachs auflöst.



  Dabei löst sich das die Dioden 15 überdeckende Wachs und auch das die Dioden 15 mit der Platte 12 verbindende Wachs auf; die Dioden sind dann nur noch miteinander durch eine Kautschukmembran 17 verbunden (Fig. 6), die die Handhabung der Halbleitervorrichtung während der weiteren Bearbeitung sehr erleichtert. In einigen Fällen liefert die Membran 17 auch einen Schutz für die p-n-Übergänge der Halbleitervorrichtungen.



   Wenn es erwünscht ist, eine der Dioden 15 zu benutzen, wird der Abschnitt der Membran, der die Platte mit den übrigen Dioden verbindet, durchgetrennt; es bleibt dabei eine einzelne Diode zurück, deren Kanten durch die abgetrennten Abschnitte der Membran umgeben sind.



   Wenn die Diode Anschlussleiter aufweist, die durch Löten bei erhöhter Temperatur hergestellt worden sind, dann kann die Löttemperatur so gewählt werden, dass der die Kanten der Dioden umgebende Kautschuk zersetzt wird; dabei bleiben die Kanten der Dioden sauber und sind auf diese Weise bereit zum Eingiessen.



   Der Kautschuk kann jedoch auch während der ganzen Betriebsdauer der Diode an seinem Ort verbleiben. In diesem Falle ist es notwendig, dass die Löttemperatur so niedrig ist, dass die Membran aus dem betreffenden Werkstoff nicht zerstört wird.



   Es ist nicht unbedingt erforderlich, dass der Membranwerkstoff flexibel ist. Es können nämlich auch Werkstoffe benutzt werden, die eine spröde Membran erzeugen; in diesem Falle werden die Dioden durch Brechen voneinander getrennt und nicht durch Durchtrennen der Membran.



   Obwohl sich die obige Beschreibung auf die Herstellung von Dioden beschränkt, ist leicht einzusehen, dass das beschriebene Verfahren auch bei der Herstellung von Transistoren, Thyristoren und anderen Halbleitervorrichtungen verwendbar ist.

Claims (1)

  1. PATENTANSPRUCH
    Verfahren zur Herstellung von Halbleitervorrichtungen, in dem ein Grundkörper (10) mit mindestens einem Bereich des p-Typs und mindestens einem Bereich des n-Typs gebildet wird, dass der Grundkörper (10) auf einer Stütze (11) angeordnet und in eine Vielzahl von Teilstücken (15) unterteilt wird, wobei jedes Teilstück eine Halbleitervorrichtung darstellt und zwischen den Vorrichtungen (15) Kanäle (14) ausgeführt werden und die p-n-Übergänge in den Kanälen (14) entblösst werden, dadurch gekennzeichnet, dass zwecks Erleichterung der Handhabung der Halbleitervorrichtungen (15) ein härtbarer Werkstoff in die Kanäle (14) eingegossen wird und dass der Werkstoff so ausgehärtet wird, dass eine die Halbleitervorrichtungen (15) verbindende Membran (17) entsteht.
    UNTERANSPRÜCHE 1. Verfahren nach Patentanspruch, dadurch gekennzeichnet, dass der härtbare Werkstoff ein vernetzbarer synthetischer Kautschuk auf Silikonbasis ist.
    2. Verfahren nach Patentanspruch, dadurch gekennzeich net, dass die die Halbleitervorrichtungen verbindende Mem bran (17) auch die p-n-Übergänge schützt.
    3. Verfahren nach Patentanspruch, dadurch gekennzeich net, dass die Halbleitervorrichtungen durch Löten mit An schlussleitern versehen werden, wobei das Löten die Mem bran (17) zerstört.
    4. Verfahren nach Patentanspruch, dadurch gekennzeich net, dass die Halbleitervorrichtungen durch Löten mit An schlussleitern versehen werden, wobei das Löten die Mem bran (17) nicht zerstört.
CH232572A 1968-10-28 1969-10-14 Verfahren zur herstellung von halbleitervorrichtungen. CH557091A (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB5103568 1968-10-28
GB24991/69A GB1285708A (en) 1968-10-28 1968-10-28 Semi-conductor devices
CH1540669A CH522955A (de) 1968-10-28 1969-10-14 Verfahren zur Herstellung einer Halbleitervorrichtung sowie nach dem Verfahren hergestellte Halbleitervorrichtung

Publications (1)

Publication Number Publication Date
CH557091A true CH557091A (de) 1974-12-13

Family

ID=27177337

Family Applications (1)

Application Number Title Priority Date Filing Date
CH232572A CH557091A (de) 1968-10-28 1969-10-14 Verfahren zur herstellung von halbleitervorrichtungen.

Country Status (1)

Country Link
CH (1) CH557091A (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0209767A1 (de) * 1985-07-06 1987-01-28 SEMIKRON Elektronik GmbH Verfahren zum Herstellen von Halbleiterelementen
WO1991011820A1 (en) * 1990-01-30 1991-08-08 Massachusetts Institute Of Technology Optical surface polishing method
US5174072A (en) * 1990-01-30 1992-12-29 Massachusetts Institute Of Technology Optical surface polishing method
WO2005018874A1 (de) * 2003-08-18 2005-03-03 Schott Ag Verfahren zur herstellung von bauteilen

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0209767A1 (de) * 1985-07-06 1987-01-28 SEMIKRON Elektronik GmbH Verfahren zum Herstellen von Halbleiterelementen
WO1991011820A1 (en) * 1990-01-30 1991-08-08 Massachusetts Institute Of Technology Optical surface polishing method
US5095664A (en) * 1990-01-30 1992-03-17 Massachusetts Institute Of Technology Optical surface polishing method
US5174072A (en) * 1990-01-30 1992-12-29 Massachusetts Institute Of Technology Optical surface polishing method
WO2005018874A1 (de) * 2003-08-18 2005-03-03 Schott Ag Verfahren zur herstellung von bauteilen
US7736995B2 (en) 2003-08-18 2010-06-15 Schott Ag Process for producing components

Similar Documents

Publication Publication Date Title
DE2504944C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE102005035184A1 (de) Verfahren und Vorrichtung zum Teilen eines an einem Wafer angebrachten Klebemittelfilms
DE102015002542A1 (de) Waferteilungsverfahren
DE1954265A1 (de) Halbleiter-Bauelement und Verfahren zur Herstellung desselben
DE2153103B2 (de) Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
EP0209767A1 (de) Verfahren zum Herstellen von Halbleiterelementen
EP2962799A1 (de) Halbleitermodul mit Ultraschall geschweißten Anschlüssen
DE2227344C3 (de)
DE2340142C3 (de) Verfahren zur Massenproduktion von Halbleiteranordnungen mit hoher Durchbruchspannung
CH557091A (de) Verfahren zur herstellung von halbleitervorrichtungen.
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE3212903A1 (de) Verfahren zur herstellung von kunststoff-gehaeusen mit eingebautem waermeableiter fuer integrierte schaltungen und zur ausfuehrung des verfahrens geeignete kombination aus formwerkzeug und waermeableiter
DE2124772C3 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE2136201C3 (de) Verfahren zum Anbringen metallischer Zuleitungen an einem elektrischen Festkörper-Bauelement
DE2536108A1 (de) Kantenbegrenzung bei halbleiterscheibchen
AT324435B (de) Verfahren zur herstellung von halbleiterbauelementen
DE1232223B (de) Verfahren zum Herstellen von Mikro-Modulen
DE1285581C2 (de) Traeger mit einer Mikroschaltung und Verfahren zu seiner Herstellung
DE2164238A1 (de) Verfahren zur herstellung von elektrischen schaltungsbauteilen mit einer schutzschicht
DE1260033C2 (de) Verfahren zum herstellen von halbleiteranordnungen
DE2442398A1 (de) Verfahren zum herstellen einer mehrzahl von mesa-halbleiterelementen
DE1614273B2 (de) Verfahren zur herstellung eines hochspannungsgleichrichters
DE1816427C3 (de) Verfahren zum Aufbringen einer Schutzschicht auf Halbleiterelemente
DE3138362C2 (de)
DE2517159C (de) Verfahren zum Beseitigen von Kristallwuchsstörungen von epitaktischen Halbleiterschichten

Legal Events

Date Code Title Description
PL Patent ceased