BR9712042B1 - receptor de sistema de posicionamento global e processo de recpção de um sinal de sistema de posicionamento global. - Google Patents

Description

"RECEPTOR DE SISTEMA DE POSICIONAMENTO GLOBAL, E3 PROCESSO DE RECEPÇÃO DE UM SINAL DE SISTEMA DE POSICIONAMENTO GLOBAL".

Referência a Pedidos Correlatos

O presente pedido reivindica prioridade para o Pedido Provisório US SN 60/026.063 depositado em 13 de setembro de 1996. Campo

A presente invenção refere-se genericamente a receptores de código PRN digitais, e mais especificamente, à geração de sinais de erro de temporização de código usados para controlar o tempo de código local de maneira a rastrear o sinal PRN recebido sem excessivo erro de pseudo alcance causado por desvanecimento por multivios. Fundamentos

Um sistema de medição do alcance pelo radio baseado em satélite permite a um usuário determinar precisamente a posição e tempo passivamente recebendo a transmissão de sinais de determinação de distância de satélites em órbita e dados de navegação consistindo essencialmente de informações de efemérides (isto é, posição) e de relógio (hora do dia) de cada satélite, parâmetros de modelagem ionosférica, e outras informações de estado. O Sistema de Posicionamento Global (GPS) dos USA e o Sistema de Navegação Global (GLONASS) da Rússia são sistemas de rádio navegação deste tipo. Para o GPS, os dados de navegação tem uma taxa de dados de 50 bits por segundo.

O receptor de usuário, obtendo os tempos de chegada dos sinais transmitidos pelos satélites no seu campo de visão, que são precisamente medidos em relação ao próprio relógio do receptor, obtém suas distâncias (alcances) para os respectivos satélites dentro de uma polarização constante.

O valor da polarização constante é igual à diferença entre os tempos de relógio do receptor e do satélite. Uma vez que os relógios de satélite são sincronizados com o tempo do sistema, esta constante é a mesma para todos os satélites. As distâncias assim medidas são denominadas de pseudodistâncias uma vez que elas sã deslocadas das distâncias reais por um valor constante que é o mesmo para todos os satélites rastreados. Com quatro ou mais satélites em vista, as quatro incógnitas consistindo em a posição do usuário (longitude, latitude, e elevação) e o desvio de relógio do usuário com respeito ao tempo de sistema pode ser resolvido utilizando as pseudo alcances de usuário para satélite medidas, e as efemérides de satélite nos dados de navegação irradiados pelo satélite.

Para permitir que o usuário meça as pseudo alcances, os sinais de marcação de distância dos satélites são sinais codificados de ruído pseudo aleatórios (PRN) de banda larga que são portadoras de rádio freqüência (RF) modulados por um código PNR de banda larga, adicionados aos dados de navegação por uma operação de não-equivalência (modulo-2 added). Códigos PRN singulares são usados para diferentes satélites, e diferentes tipos de códigos PRN com diferentes taxas de chip são usados para diferentes aplicações de sistema. No GPS, por exemplo, um código C/A de taxa de chip de 1 MHz é usado para aquisição inicial e aplicações civis menos exatas, ao passo que um código-P de taxa de chip de 10 MHz é usado para aplicações governamentais de maior precisão. Os códigos PRN são projetados de tal maneira que exista transcorrelação mínima entre diferentes códigos PRN. Por exemplo, os códigos GPS C/A são códigos Gold de 1023 chips de comprimento que tem um valor de transcorrelação periódica máximo de somente 65. Esta característica de construção permite ao receptor de usuário separar os sinais de distância recebidos de um número de satélites GPS adquirindo e rastreando os códigos PRN singulares dos satélites GPS muito embora eles sejam transmitidos na mesma freqüência RF (1575,42 MHz para GPS LI, 1227,6 MHz para GPS L2). Um circuito comum usados para rastrear sinais PRN é o circuito em anel em retenção de retardo que correlaciona versões adiantadas, pontuais, e retardadas do código PRN localmente gerado contra o sinal recebido e obter uma estimação da diferença de tempo entre o código local e o código recebido a partir da diferença entre a correlação da versão adiantada do código local contra o sinal recebido e a correlação da versão retardada do código local contra o sinal recebido.

A precisão da posição de usuário e determinação horária de um sistema de rádio navegação baseado em satélite é afetada por vários fatores: a precisão de efeméride de satélite e tempo de relógio dado na mensagem de navegação difundida pelo satélite, os retardos de propagação introduzidos pela ionosfera e a troposfera, efeitos de ruído e quantização de receptor, interferências de radiofreqüência, desvanecimento multivio, e a geometria relativa dos satélites e do usuário, que é medida em termos de diluição geométrica de precisão. Algumas dessas fontes de erro, especialmente, a efeméride de satélite e erros de relógio, os retardos ionosféricos e troposféricos, podem ser eliminadas em um sistema GPS diferencial (DGPS), que pode ser quer um diferencial de área local ou diferencial de área ampla. Em sistemas de diferencial de área local os erros na posição determinada do receptor em referência, que está localizado em um sítio precisamente prospectado, são subtraídos da solução de posição do usuário. Para as ditas aplicações DGPS o usuário está usualmente dentro de 10 km do receptor em referência. Sob estas circunstâncias o erro causado pela efeméride de satélite e relógio e pelos retardos ionosférico e troposférico são quase idênticos tanto no receptor de usuário como no receptor em referência, e são assim praticamente cancelados no processo de correção. As fontes de erro maiores remanescentes são então ruído do receptor, efeitos de quantização, interferência e desvanecimento multivio. Estes efeitos não tem correlação entre os receptores de referência e de usuário e não são mutuamente cancelados no processo de correção. Para aliviar estes efeitos, um sistema DGPS de área ampla (p.ex., o Wide Area Augmentation System da FAA) irradia sinais de correção de satélites geoestacionários para os usuários. Os sinais de correção são derivados de uma rede de estações de referência terrenas que estima os erros de relógio rápidos de satélites, erros de relógio lentos e de efemérides e retardos verticais de ponto de grade ionosféricos. De maneira similar aos sistemas DGPS de área local, a maiores das fontes de erro são mitigadas no processo de correção exceto por ruído de receptor, ruído de quantização, interferência e desvanecimento multivio. Os efeitos de ruído térmico de receptor e ruído de quantização podem ser reduzidos com mediação. As interferências podem ser mitigadas com gestão e regulação de freqüência. O desvanecimento multivio torna-se assim a fonte de erro mais prejudicial em um sistema GPS diferencial. Precisão submétrica pode genericamente ser obtida por sistemas diferenciais se inexistir efeito multivio. O erro multivio no rastreamento PRN de código C/A com discriminadores de versão adiantada para versão atrasada, por outro lado, pode ser tão grande quanto de um chip e usualmente é de vários metros em magnitude. A rejeição multivio é assim um objetivo de construção importante em receptores PRN de alta qualidade.

O número de sinais multivio, seus retardos recíprocos, e desvios de fase RF com respeito ao sinal de rota direta são todos funções da geometria de satélite para a antena de usuário em relação aos objetos refletidos em torno da antena do receptor. Uma vez que os sinais multivio sempre se propagam por uma distância mais longa que o sinal de rota ou trajeto direto, eles são invariavelmente retardados com respeito ao sinal de rota direta e sofrerão uma perda em potência no processo de reflexão. Se o sinal multivio tem um retardo superior a um chip PRN no tempo com respeito ao sinal de rota direto, ele não se correlaciona com o código local e não afetará a precisão de medição de pseudo distância uma vez que o circuito em anel de retenção de retardo esteja sincronizado com o sinal de rota direta. Todavia5 se o retardo multivio com respeito ao sinal de rota direta estiver dentro de um chip no tempo, o sinal de erro medindo o desvio de tempo relativo entre o código local e o sinal recebido em uma configuração de discriminador de antecipado menos tardia é usualmente polarizado pelo multivio. Para receptores de código C/A este problema é importante uma vez que o tempo de chip de código C/A é de 1 microssegundo em duração, permitindo multivios retardados com respeito ao sinal de rota direta em tanto quanto 300 metros a afetarem a precisão da medição de pseudo alcance.

Além disso, uma vez que o tempo de chip é de 300 metros em comprimento, o erro multivio, mesmo em uma pequena fração de um chip C/A, pode ser muito prejudicial. O erro multivio é assim um dos problemas mais incômodos enfrentado pelos projetistas de receptor PRN.

As maneiras típicas adotadas para mitigar os efeitos de multivio são:

(1) cuidadosa seleção de sítio e de construção de antena para modificar o padrão de ganho da antena do usuário para reduzir as magnitudes do ganho de antena a baixos ângulos de elevação para eliminar sinais multivio refletidos por objetos de baixa altitude (comparados com o satélite), circundantes; e (2) pelo processamento de receptor. Grandes antenas de polarização horizontal e de bobina de choque foram usadas com algum êxito no passado. Todavia, na Banda-L a antena de bobina de choque é bastante grande em diâmetro, e grandes antenas de polarização horizontal nem sempre são práticas em todas as instalações. Processamento pelo receptor para reduzir multivios pode ser implementado de duas maneiras diferentes: (a) estreitando o espaçamento do correlatador de antecipado menos tardia (ver a patente US 5.495.499 de 27 de fevereiro de 1996 (Fenton & outro); "Theory and Performance of Narrow Correlator Spacing in a GPS Receiver", Navigation: Journal of the Institute of Navigation, vol. 39, n- 3, (Outono de 1992); e L. Hagerman, "Effects of Multipath on Coherent and Non-Coherent PRN Ranging Receivers", Aerospace Corporation Report TC)R0073(3020-03)-3 (15 de maio de 1973); e (b) estimando os parâmetros de função de correlação que variam com distorção multivio - os parâmetros de interesse discerníveis de uma estimação da forma do pico de auto correlação incluem o tempo de trajeto de sinal direto e o desvio de fase (ver patente US 5.414.729, 9 de maio de 1995, Fenton). Ainda que a abordagem (a) tenha um menor erro multivio comparada com o correlatador antecipado menos tardia com um espaçamento de um chip, ainda exibe um erro multivio não-zero significativo para retardos multivio de até um chip com respeito ao sinal direto. A abordagem (b) tem a desvantagem de um custo e complexidade de implementação de hardware relativamente alta, e pode experimentar grandes erros antes da computação numérica convergir para uma solução correta.

A figura 1 mostra o envelope de erro de um correlatador antecipado menos tardia com um chip e 0,2 espaçamentos de chip, respectivamente, causado por um multivio especular à metade da amplitude de sinal e a vários retardos com respeito ao sinal direto de até e ultrapassando um chip. As curvas superiores 201, 202 (com erros de pseudo alcance positivos) correspondem aos casos onde o multivio está em fase de RF com o sinal direto. As curvas inferiores 203, 204 (com erros de pseudo alcance negativos) correspondem aos casos onde o multivio está 180 graus fora de fase RF .com respeito ao sinal direto. O máximo erro de pseudo alcance computado do correlatador antecipado menos tardia de um chip convencional é de 0,25 chips (75 metros) com esta amplitude de multivio. O máximo erro do correlatador de antecipado menos tardia de espaçamento de 0,2 chip é de cerca de 0,05 chips (15 metros) com a mesma amplitude de multivio. No correlatador de antecipado menos tardia de estreito espaçamento o máximo erro de pseudo alcance não decresce antes do retardo multivio ser superior a um chip. Isto significa que multivios a tardos variáveis para até um chip podem resultar no máximo erro de pseudo alcance que somente pode ser reduzido estreitando o espaçamento do correlatador. Os resultados na figura 2 demonstram que algum aperfeiçoamento na capacidade de rejeição de multivio dos correlatadores do tipo antecipado menos tardia será desejável e também necessário.

O que se faz necessária é uma maneira de reduzir o erro de medição de pseudo alcance de um receptor PRN5 especialmente aqueles do tipo de código C/A de baixa taxa de chip, na presença de distorção multivio. O processo desejado de implementação deve ser de custo relativamente baixo e simples em complexidade de hardware, e suscetível de eliminar erros de pseudo alcance causados por multivios com retardos com respeito ao sinal direto exceder uma pequena fração de um chip PRN (p.ex. 0,05 a 0,01 chips, ou de 15 a 30 metros no caso de receptores de código C/A. A implementação desejada não deve degradar a faculdade de aquisição de sinais do receptor, deve ser suscetível de operar em ambos os modos coerente e não coerente, e não deve exigir construções de antena especiais ou seleção de sítio.

Sumário

Sucintamente, a invenção é um receptor PRN aperfeiçoado que mitiga o erro de pseudo alcance causado por multivios que são retardados por uma pequena fração de um chip em relação ao sinal direto (p.ex., multivio com um retardo de 0,05 a 0,1 chip, que corresponde a uma diferença de alcance de cerca de 15 a 30 metros com respeito ao sinal direto para códigos C/A) com uma implementação de laço de retenção de retardo que deriva seus sinais de erro de temporização de código somando as amostras I, Q do sinal recebido ponderado por uma forma de onda de detecção de fase de código através de dois chips adjacentes do código local. A forma de onda detectora de fase de código é sincronizada com o código local; muda de polaridade de acordo com a polaridade do chip PRN atual. A forma de onda detectora de fase de código é construída com o propósito de mitigar o efeito de erros de pseudo alcance devido a desvanecimento multivio. Esta forma de onda é aqui designada de forma de onda W- discriminadora.

A implementação deste receptor, e em particular, a função de rastreamento de código que proporciona a faculdade de rejeição de multivio, compreende: 1) conversor descendente de RF e circuitos A/D de amostragem de FI; 2) correlatadores digitais que multiplicam as amostras A/D em fase e em quadratura do sinal PRN recebido com o código PRN local e com a forma de onda W-discriminadora local; 3) circuitos geradores de código local que geram as polaridades do código PRN pontual do sinal PRN desejado ser rastreado; 4) geradores locais da forma de onda W-discriminadora que está sincronizada com a temporização de código local e muda de polaridade de acordo com a polaridade de chip atual; 5) circuitos de adição que soma as amostras de saída das saídas de correlatador digital; 6) circuitos detectores de fase de temporização de código que geram, a partir das saídas de somador, um sinal de erro proporcional ao desvio de tempo relativo entre a temporização de código local e a temporização do sinal recebido; 7) um circuito filtro passa-baixo que media a saída do detector de fase de código, e estima o Doppler de taxa de código; e 8) um circuito NCO (Oscilador de Controle Numérico) de código que controla a temporização do código pontual local quer avançando quer retardando o seu tempo de época de código de acordo com a saída do filtro passa baixo. O detector de fase de código pode ser coerente ou não coerente. O modo não coerente de operação é aplicado anteriormente à recuperação da fase portadora. O modo coerente de operação é usado após a retenção de fase de portadora ser estabelecida.

Características típicas da forma de onda W-discriminadora são ilustradas na figura 2. A forma de onda-W compreende um número de amostras digitais com valores não-zero através de dois chips adjacentes do código PRN pontual local. Estes valores digitais, que são multiplicados com as amostras entrantes do sinal recebido, não são indispensavelmente todas l's ou menos l's, e podem em geral assumir valores não uniformes. A duração da forma de onda-W através de dois chips adjacentes é designada de duração de porta neste relatório descritivo, e é medida em fração de um chip PRN. Duas classes distintas de discriminadores -W foram identificadas, Wl e W2, juntamente com uma terceira classes de forma de onda W-discriminadora W3 que e formada como uma combinação de Wl e W2. Em Wl a forma de onda W é usada para multiplicar as amostras de sinal entrante somente quando há uma transição entre o chip atual e o chip precedente. Em W2 a forma de onda W é usada para multiplicar as amostras de sinal sobre cada chip, indiferentemente às transições. Em W3 a resposta do discriminador é uma combinação das respostas de Wl e W2, e a combinação pode ser uma combinação linear (ponderada) ou uma combinação não linear das respostas Wl e W2. O discriminador Wl exibe melhor desempenho de ruído do que o discriminador W2, ao passo que o discriminador W2 exibem melhor faculdade de rejeição de multivio que o discriminador Wl. O propósito do discriminador W3 é combinar as vantagens de Wl e W2 para derivar uma combinação ideal que dá um desempenho satisfatório total do discriminador em termos de desempenho de ruído de receptor e de rejeição de multivio. Tanto o discriminador W como o correlatador de espaçamento estreito ou antecipado-tardio convencional (ver Van Dierendonck & outro, supra) podem ser implementados multiplicando as amostras de quadratura entrantes do sinal entrante de banda base por uma forma de onda discriminadora que se estende através de cada par de chips adjacentes do código PRN local. A principal distinção entre o discriminador-W e o correlatador de espaço estreito ou antecipado-tardio é que enquanto as formas de onda discriminadoras dos correlatadores de espaçamento estreito ou antecipada- tardia assumem um valor uniforme (+1 quando há uma transição de chip negativo para positivo, -1 quando existe uma transição de chip positivo para negativo, e 0 quando não há transição), o discriminador-W não assume um valor uniforme (ou constante) através da extensão da forma de onda do discriminador de um lado a outro de quaisquer dois chips PRNs adjacentes. A polaridade da forma de onda de discriminador-W depende da direção de transição de chip (p.ex., uma forma de onda +W para transição de chip de negativo para positivo, e uma forma de onda -W para transição de chip de positivo para negativo). Todavia, a configuração do discriminador-W não é de um único valor através de dois chips adjacentes como o correlatador de espaçamento estreito ou antecipada-tardia, e é projetado com a intenção especial de mitigar multivio. A duração de porta da forma de onda de discriminador-W é dinamicamente ajustada, de tal maneira que em um modo de aquisição inicial, a duração de porta é relativamente ampla da ordem de aproximadamente meio tempo de um chip. Então, uma vez que a retenção de código PRN seja alcançada, a duração de porta é reduzida para uma fração do tempo de um chip PRN. A transição de um correlatador antecipada-tardia convencional para o correlatador-W é aplicada para evitar a retenção de multivio durante a aquisição inicial. Todavia, uma retenção de código é obtida com o discriminador-W, o erro de medição de pseudo-alcance do receptor causado por multivio é significativamente reduzido.

Descrição das Figuras

As acima e demais vantagens da invenção podem ser melhor compreendidas pela consulta à descrição que se segue em conjunção com os desenhos apensos.

A figura 1 é uma representação gráfica de envelopes de erro de discriminadores de antecipada menos tardia convencionais (E-L) com espaçamentos de 1-chip e de 0,2-chip, respectivamente, quando existe um multivio especular presente que tem uma amplitude igual à metade da amplitude de sinal. Esta figura ilustra a necessidade por aperfeiçoamento para rejeição de multivio dos discriminadores de fase de código de laço de retenção de retardo do estado da técnica atual;

A figura 2 ilustra uma forma de onda de detecção de fase de código de discriminador-W típico;

A figura 3 ilustra o reconhecimento de que o discriminador E- L pode ser implementado com uma forma de onda constante +1 ou -1 através de cada par de chips de código PRN local, que tem uma transição de chip entre eles. Esta forma de onda discriminadora E-L é usada para ponderar as amostras I e Q entrantes do sinal recebido para derivar o sinal de erro de laço de retenção de retardo.

A figura 4 representa graficamente as respostas ao sinal e multivio, respectivamente, e a resposta ao sinal e multivio combinados, de um espaçamento de um chip de um discriminador E-L. Serve para ilustrar o mecanismo pelo qual o multivio cria um erro nas medições de pseudo alcance de discriminador E-L de espaçamento de 1-chip. O discriminador E-L de espaçamento de 1-chip é significativamente afetado pelo multivio especular retardado em 0,4 chips com respeito ao sinal direto.

A figura 5 representa graficamente as respostas ao sinal e multivio, respectivamente, e a resposta ao sinal e multivio combinados, de um discriminador E-L de espaçamento de 0,1-chip. Serve para ilustrar o mecanismo pelo qual o multivio cria um erro na medição de pseudo-alcance de um discriminador E-L de espaçamento de 0,1-chip. O discriminador E-L de 0,1-chip. é também afetado pelo multivio retardado em 0,4 chis com respeito ao sinal direto, embora o erro de pseudo-alcance seja reduzido.

A figura 6A ilustra as operações de discriminador-W Tipo 1 (designado como W1) e a forma de onda de discriminador-W 1 usada para ponderar as amostras I, Q do sinal entrante para derivar o sinal de erro do laço de retenção de retardo. A forma de onda-W1 é não zero somente através de pares de chips que tem uma transição de chip (isto é, mudança de polaridade) entre eles.

A figura 6B ilustra um chip prévio, chip atual e as durações de porta do discriminador W1.

A figura 7 é uma representação gráfica mostrando as resposta ao sinal e multivio do discriminador-Wl. Mostra que distância não zero da resposta do discriminador Wl é significativamente mais estreita que a resposta do discriminador E-L, e o multivio no retardo de 0,4-chip com respeito ao sinal direto não induz qualquer erro de pseudo-alcance se o discriminador-Wl com uma duração de porta de 0,1-chip é usado no laço de retenção de retardo.

A figura 8 ilustra as operações do discriminador-W Tipo 2 (designado de W2) e a forma de onda de discriminador W2 usada para ponderas as amostras I, Q do sinal entrante para derivar o sinal de erro do laço de retenção de retardo. A forma de onda W2 é não-zero através de cada um dos pares de chips que podem ou não ter uma transição de chip (isto é, mudança de polaridade) entre eles.

A figura 9 é uma representação gráfica das respostas ao sinal e multivio do discriminador W2. Mostra que a distância não-zero da resposta do discriminador W2 é significativamente mais estreita que a resposta do discriminador E-L, e o multivio ao retardo de 0,4-chip com respeito ao sinal direto não induz qualquer erro de pseudo alcance se o discriminador W2 com uma duração de porta de 0,1 chip é usado no laço de retenção de retardo. Além disso, a resposta do discriminador W2 não tem valores não-zero para tempo de código PRN local que é antecipado ao tempo de chegada de sinal por uma pequena fração de um chip. Esta propriedade proporciona rejeição de multivio adicional em relação àquela do discriminador Wl muito embora o discriminador Wl tenha melhor desempenho de ruído térmico do que o discriminador W2.

A figura 10 ilustra a forma de onda de discriminador de um discriminador W3 típico.

A figura 11 ilustra outras formas de onda típicas do discriminador W básico;

A figura 12 ilustra os blocos funcionais de um receptor GPS incorporando o discriminador W para rejeição de multivio;

A figura 13 ilustra a conversão descendente RF/FI e as seções de conversão A/D de um receptor GPS incorporando o discriminador W para rejeição de multivio;

As figuras 14, 15 e 16 ilustram as funções de processamento de sinal de aquisição de código, rastreamento de código, e funções de aquisição de portadora de uma construção de receptor GPS que pode tirar vantagem do discriminador W para rejeição de multivio;

A figura 17 ilustra o conceito de implementação digital da função de processamento de discriminador W que proporciona rejeição de multivio durante o rastreamento de código e computação de pseudo distância.

A figura 18 é uma representação gráfica do discriminador Wl quando comparado com os discriminadores convencionais de antecipado- tardio (E-L) com espaçamento de 1-chip e o correlatador de espaçamento estreito com espaçamentos de 0,2-chip, quando existe um multivio especular presente que tem uma amplitude igual à metade da amplitude do sinal. Esta figura ilustra a distinta vantagem do discriminador Wl em relação aos correlatadores E-L e de espaçamento estreito. Nesta representação gráfica o discriminador Wl tem uma duração de porta de 0,1 chip, que é obtenível com a tecnologia digital CMOS atual para rastreamento de código C/A à freqüência de chip de código C/A de 1 MHz (p.ex., amostragem A/D a 40 MHz e utilizando 4 amostras A/D através da duração de porta do discriminador Wl).

A figura 19 é uma representação gráfica dos envelopes de erro do discriminador W2 quando comparados com os discriminadores E-L convencionais com um espaçamento de 1-chip e o correlatador de espaçamento estreito com espaçamentos de 0,2-chip, quando existe um multivio especular presente que tem uma amplitude igual à metade da amplitude de sinal. Esta figura ilustra a distinta vantagem do discriminador W2 em relação aos correlatadores E-L e de espaçamento estreito e também mostra que o discriminador W2 proporciona melhor desempenho de rejeição multivio que o discriminador Wl embora seu desempenho de ruído não seja tão bom quanto o discriminador Wl. Nesta representação gráfica o discriminador W2 tem uma durante de porta de 0,1 chip, que é obtenível com a tecnologia digital CMOS atual para rastreamento de código C/A à freqüência de chip de código C/A de 1 MHz (p.ex., amostragem A/D a 40 MHz e utilizando 4 amostras A/D através da duração de porta do discriminador W2).

A figura 20 é uma representação gráfica dos envelopes de erro do discriminador Wl quando comparado com os discriminadores E-L convencionais com um espaçamento de 1-chip e o correlatador de espaçamento estreito com espaçamentos de 0,5-chip, quando existe um multivio especular presente que tem uma amplitude igual à metade da amplitude do sinal. Nesta representação gráfica o discriminador Wl tem uma duração de porta de 1 chip, que é obtenível com a tecnologia digital CMOS atual para rastreamento de código P à freqüência de chip de código P de 10 MHz (p.ex., amostragem A/D a 40 MHz e utilizando 4 amostras A/D através da duração de porta do discriminador Wl).

A figura 21 é uma representação gráfica dos envelopes de erro do discriminador W2 quando comparado com os discriminadores E-L convencionais com espaçamento de 1-chip e o correlatador de espaçamento estreito com espaçamentos de 0,5-chip, quando existe um multivio especular que tem uma amplitude igual a 50% da amplitude de sinal. Nesta representação gráfica o discriminador W2 tem uma duração de porta de 1 chip, que é obtenível com a tecnologia digital CMOS atual para rastreamento de código P à freqüência de chip de código de 10 MHz (p.ex., amostragem A/D a 40 MHz e utilizando 4 amostras A/D através da duração de porta do discriminador W2).

Descrição Detalhada

O processo de realização da presente invenção é descrito e condensado nos parágrafos que se seguem, e é ilustrado nas figuras 3, 4, 5, 6, 7, 8, 9, IOe 11.

A primeira etapa neste desenvolvimento é o reconhecimento de que um discriminador E-L (antecipado-tardio) pode ser implementado multiplicando as amostras I, Q recebidas com uma forma de onda de detecção de fase de código que é não zero somente através de dois chips adjacentes que tem uma transição de chip (isto é, mudança de polaridade de chip). Esta forma de onda de detecção de fase de código é designada de forma de onda discriminadora E-L que é diferente com respeito à forma de onda de discriminador-W acima mencionada, e o valor da forma de onda de discriminador E-L é quer toda de 1 's (para uma transição de chip de negativo para positivo) quer toda de —1 's (para uma transição de chip de positivo para negativo). A amplitude da forma de onda de discriminador E-L é igual ao espaçamento dos correlatadores E-L descritos nas referências citadas nas seções prévias.

O desenvolvimento da forma de onda de discriminador E-L (304) é ilustrado na figura 3. A função do discriminador E-L é correlacionar o sinal entrante com as versões antecipada e tardia do código local (isto é, o código antecipado menos o código tardio) contra o sinal entrante. O código antecipado menos o código tardio (304) é uma função de três valores, tendo valores 0, +2, e -2. Após a normalização pela sua amplitude de crista o código de diferença é uma forma de onda tendo valores +/- 1 através de dois chips adjacentes para uma extensão que é igual ao espaçamento dos códigos antecipado e tardio quando existe uma transição de chip, e tendo o valor zero quando inexiste qualquer transição. Esta forma de onda de discriminador E-L é também ilustrada na figura 3 (designada de forma de onda de detector de fase 304). A duração do período não-zero da forma de onda é igual ao espaçamento dos correlatadores E-L. Na figura 3 o espaçamento entre os correlatadores E e L é de 0,5 chips de código PRN. Assim a amplitude da forma de onda do discriminador E-L é também de 0,5 chips de código PRN.

A etapa seguinte no desenvolvimento da presente invenção é o reconhecimento do mecanismo pelo qual sinais multivio criam erros de pseudo alcance do tipo de correlatador E-L de discriminadores de código de fase. As figs. 4 e 5 representam graficamente os valores de saída de um discriminador E-L com um espaçamento de 1-cip e com um espaçamento de 0,1 chip, respectivamente. Os valores de saída (401,402,501,502) criados pelo componente de sinal direto e o componente multivio, e a soma destes dois (403,503) são ambos mostrados. Em ambas as figuras, um único multivio (especular) é presumido estar presente que está em fase de RF com o sinal, tem uma amplitude que é igual à metade da amplitude do sinal, e é retardado por 0,4 chip com respeito ao sinal direto. No caso do discriminador E-L de espaçamento de um chip (figura 4) é mostrado que a saída de discriminador compósita (403) devido ao sinal e multivio tem um cruzamento zero a aproximadamente 0,15 chips (45 metros para código C/A) de afastamento do alinhamento de código. O mecanismo que cria este erro é que a resposta do discriminador E-L de espaçamento de 1-chip tem uma extensão bastante ampla (+/- 1,5 chips) com valores de saída de discriminador não zero mesmo se o sinal está mais de um chip (até +/- 1,5 chips) afastado da temporização de código local (ver a figura 4). Assim, mesmo se o multivio é 0,4 chips retardado com respeito ao sinal direto, cria um componente não-zero significativo na posição de código local que está alinhada com o sinal direto (-0,4 aproximadamente, ou -40%). Consequentemente a saída do discriminador compósito devido tanto ao sinal como ao multivio é deslocada da saída de discriminador de somente o componente de sinal. A grande extensão do discriminador E-L de 1-chip apresenta a vantagem de um amplo alcance de captação durante a aquisição inicial do laço de retenção de retardo. Todavia, ressente-se da distorção multivio quando é usada para determinação de alcance.

Os discriminadores E-L anteriores com espaçamento mais estreito tem uma menor magnitude de erro de pseudo-alcance quando comparados com o discriminador E-L de espaçamento de um chip. A figura 5 mostra a resposta do discriminador E-L com espaçamento de 0,2 chip com um multivio especular tendo a mesma amplitude e retardo como na figura 4. Todavia, o erro ainda é aparente (~0,5 chips, ou cerca de 15 metros para o código C/A). Na realidade, esta magnitude de erro de pseudo alcance persistirá mesmo quando o multivio é adicionalmente retardado com respeito ao sinal, e não diminuirá até ser cerca de 0,95 chips retardado com respeito ao sinal (ver também o envelope de erro 202 plotado na figura 2). Isto indica que o discriminador de espaçamento estreito não oferece rejeição adicional a multivios que são adicionalmente retardados com respeito ao sinal direto do que os multivios próximos, e multivios com retardos de até 0,95 chips criarão erros de pseudo alcance com a mesma magnitude máxima com o discriminador de espaçamento estreito se as amplitudes de multivio são as mesmas. Para ambos o discriminador E-L de espaçamento de um chip e espaçamento de 0,1 chip, o erro de multivio é criado pelo mesmo mecanismo básico: a grande extensão da resposta do discriminador. Embora a máxima magnitude da resposta do discriminador, do discriminador E-L de espaçamento de 0,1 chip, seja cerceada e seja de valor significativamente menor que aquela do discriminador E-L de um chip (0,1 comparado com 1,0), a extensão não-zero da resposta do discriminador não é significativamente reduzida, permitindo multivios com retardos de até 0,95 chips para afetar as medições de pseudo alcance.

A terceira etapa no desenvolvimento da presente invenção é realizar que se a extensão não-zero da resposta do discriminador pode ser tornada menor que aquela do discriminador E-L, então o discriminador será menos sensível a desvanecimento multivio. Em particular, uma vez que os multivios são sempre retardados com respeito ao sinal, há conveniência em que as respostas de discriminador tenham valores zero para todos os desvios de tempo negativos (isto é, para o código local ser antecipado com respeito ao tempo de chegada do sinal, ou equivalentemente, para sinais chegando tardios em relação ao tempo de código PRN local) se possível, e ter resposta não zero somente para uma fração muito pequena de um chip a permitir um sinal de erro de rastreamento (também designado de curva-S). Isto limitará o número de multivios que tem retardos excedendo uma pequena fração de um chip com respeito ao sinal direto e afetem medições de pseudo alcance. Para este fim, modificações da forma de onda de discriminador E-L para incluir formas de onda que não tem os mesmos valores de amostra (isto é, não tendo um valor uniforme de +1, ou -1, ou 0) em sua extensão através de dois chips adjacentes são investigadas, com o objetivo de identificar configurações que resultarão na resposta de discriminador desejável acima descrita.

A forma de onda de discriminador W é desenvolvida baseada sobre as observações ilustradas nas figuras 6A, 6B, 7, 8 e 9. Dois tipos de operações são identificados: Wl (figura 6A, 601) e W2 (figura 8, 801), juntamente.com um terceiro tipo W3 (figura 10, 1001) que é uma combinação de Wl e W2. A operação do discriminador Wl, W2, e W3 não está limitada às formas de onda ilustradas nas figuras 6A, 6B, 8 e 10. Outros exemplos das formas de onda básicas também podem ser construídos. A figura 11 ilustra outros exemplos (1101, 1102 e 1103) da forma de onda Wl, forma de onda W2 e forma de onda W3.

A forma de onda de discriminador Wl mostrada como 601 na fig. 6Α é similar à forma de onda de discriminador E-L no sentido de que tem valores não-zero somente através de dois chips adjacentes que tem uma transição de chip. Todavia, através deste extensão (ou duração de porta) os valores de amostra da forma de onda W1 não são, diferentemente da forma de onda de discriminador E-L5 todos de +Is ou de -ls. A forma de onda de discriminador Wl, por exemplo, tem os valores de amostra - + + - através de dois chips adjacentes que tem uma transição de chip de negativa para positiva, e os valores + - - + através de dois chips adjacentes que tem uma transição de positiva para negativa, e os valores zero através de dois chips que não uma transição, e nem em outra posição. O número de +'s e de -'s na forma de onda de discriminador W depende de sua duração de porta e da taxa de amostragem A/D IeQ. Por exemplo, se um A/D de 40 MHz é usado haverão 40 amostras I e 40 Q através de cada chip. E haverão 4 amostras nos períodos não-zero do discriminador W se a duração da porta é de 0,1 chip. Além disso, a extensão dos pulsos + e - não indispensavelmente de iguais durações.

Se a função de auto correlação de uma forma de onde PRN codificada é designada por R(τ), onde

<formula>formula see original document page 20</formula>

e onde τ designa o desvio de tempo entre a temporização de código local e a temporização de código recebido, e Tc designa o tempo de chip, então a resposta do discriminador E-L de modo coerente é dada como segue:

<formula>formula see original document page 20</formula>

Para o discriminador W1 com as formas de onda básicas através de dois chips com transições de negativo para positivo como ilustrado na figura 6B (602) a resposta de discriminador pode ser dada como a soma de três discriminadores E-L, um no centro, um anterior ao central porém com valores negativos, e outro posterior ao central e também com valores negativos:

Rwl(t) = [R(x-ô/2) - R(t+ô/2)]-[R(x-62-x)]-[R(g/2+x)-R(t+€/2+x)]; e e onde χ =ô/2+e/2

As respostas de discriminador Wl resultantes (701,702) são plotadas na figura 7, tanto para o componente de sinal como para um multivio especular que é retardado 0,4 chip com relação ao sinal e tem uma amplitude que é igual à metade do sinal. Como mostrado na figura 7, a extensão não-zero das respostas de discriminador Wl é igual à sua duração de porta (0,1 chip na fig. 7) e é significativamente mais estreita que aquela do discriminador E-L. Em conseqüência, as respostas de discriminador ao sinal direto e ao multivio não se superpõem entre si o multivio não cria qualquer erro na medição de pseudo alcance salvo se estiver dentro de um retardo de 0,05 chip com respeito ao sinal. Todavia, uma vez que o discriminador Wl também tem respostas não-zero centradas em torno de +/- 1 chip afastadas do tempo de chegada do sinal, um multivio retardado em exatamente um chip com respeito ao sinal também afetaria a precisão do pseudo alcance. Na prática este efeito deste tipo de multivio é pequeno para a aplicação de código C/A uma vez que eles são usualmente refletidos por objetos relativamente distantes (300 m) da antena do receptor e consequentemente são multivios de baixa amplitude e não introduzirão erros de pseudo alcance significativos.

Além do Wl, uma segunda maneira de aplicar a forma de onda de discriminador W aqui designada de forma de onda W2, é também identificada. A forma de onda W2 é aplicada através de cada par de chips adjacentes com ou sem transições de chip, como ilustrado na figura 8 (801). A polaridade da forma de onda W2 depende somente do chip atual. As amostras de sinal entrante são ponderadas pela forma de onda W2 representada na figura 1 como formada de onda 101 quando o chip atual é positivo, e o negativo da forma de onda acima quando o chip atual é negativo. Se o código recebido é alinhado com o código local as somas ponderadas das amostras de sinal pelas funções de discriminador Wl ou W2 são identicamente iguais a zero, como previsto. Quando a forma de onda W2 é usada para multiplicar amostras de sinal através de dois chips que não tem uma transição, todavia, também dará um valor zero indiferentemente ao erro de temporização. Assim somente ruído entra quando a forma de onda W2 é aplicada através de dois chips sem uma transição. Isto implica que o discriminador W2 é inferior ao discriminador Wl em termos de desempenho de ruído do receptor. Todavia, conforme ilustrado na figura 9, a resposta do discriminador W2 é mais desejável que o discriminador Wl para rejeição de multivio uma vez que sua resposta (901) não tem valor não-zero quando o tempo de código local é mais da metade da duração de porta W2 anterior ao tempo de chegada do sinal. Isto implica que um multivio retardado por um chip, que pode afetar o discriminador-Wl, não terá qualquer efeito sobre o discriminador W2, muito embora o discriminador W2 seja inferior ao discriminador Wl em termo s de desempenho de ruído do receptor. Como ilustrado na figura 9, a resposta de discriminador (902) a um multivio especular retardado com respeito ao sinal em 0,4 chips não se superpõe com a resposta do discriminador ao sinal desejado, e não introduziria erro em medições de pseudo alcance.

Um terceiro tipo do discriminador-W, W3, que também é abrangido no presente relatório descritivo é a resposta de discriminador que é formada como uma combinação linear ou não linear das respostas de Wl e W2. A figura 10 mostra um exemplo desta construção na qual W3 é obtido como uma combinação linear de Wl e W2, com ponderação igual. Na figura 10 a forma de onda de discriminador Wl (1001) é adicionada à forma de onda de discriminador W2 (1002) para obter a forma de onda de discriminador-W3 (1003). Em geral, W3 também pode ser construída como combinação linear de Wl e W2 com diferentes ponderações, suscetível de ser expressa como

W3 = aWl + bW2

onde a, b são constantes positivas que podem ter diferentes valores, ou como combinação não linear de Wl e W2, suscetível de ser expressa como

W3 = af(Wl) + bg(W2) onde f e g são funções ímpares e a, b são constantes.

A vantagem de W3 é que é uma conciliação projetada entre Wl e W2, proporcionando um desempenho de conciliação otimamente selecionado entre rejeição multivio e desempenho de ruído de receptor. No exemplo mostrado na figura IOa forma de onda de discriminador W3 através de chips adjacentes com uma transição tem maiores valores que a forma de onda de discriminador através de chips adjacentes sem uma transição. Assim permite menor ruído para o receptor que o W2. Por outro lado, se o erro de retardo introduzido por multivios retardado exatamente por um chip com respeito ao sinal desejado é também reduzido quando comparado com Wl. As constantes a e b podem ser idealmente selecionadas para proporcionar a combinação desejada de Wl e W2 para oferecer o melhor desempenho de conciliação entre o erro de código devido a ruído do receptor e impactos multivio.

A aplicação geral da forma de onda de discriminador W para a geração de sinais de erro de temporização de código para aplicação em laço de retenção de retardo é abrangida no presente relatório descritivo, inclusive ambos os tipos de formas de onda de discriminador tais como Wl, W2, e W3, e também incluindo configurações de forma de onda que não são descritas nas figuras 6 e 8, porém são propostas para mitigar o efeito de multivio selecionando uma forma de onda de valor não-um em relação à extensão de forma de onda de discriminador (isto é, duração de porta) através de dois chips adjacentes. Em gerador, a forma de onda de discriminador W com as seguintes características são efetivas para rejeição de multivio quando usadas através de chips adjacentes com transições de chip (como a operação de Wl), ou através de cada par de chips adjacentes com ou sem transições de chip (como a operação de W2):

1) A forma de onda de discriminador W tem de ser integrada a zero através de sua extensão (isto é, duração de porta); e

2) Uma parte da forma de onda de discriminador W através de dois chips adjacentes necessita ter um valor constante.

A figura 11 ilustra outro exemplo da forma de onda de discriminador W que é diferente daquelas representadas nas figuras 6 e 8. Distintamente da forma de onda básica ilustrada nas figuras 6 e 8, que tem quatro partes de iguais durações e valores de amostras -1, +1, +1, e - 1 através de cada par de chips adjacentes, a forma de onda básica mostrada na figura 11 tem três partes de iguais durações através de dois chips de código PRN locais adjacentes, a parte central tem valores de amostra +2, e as partes precedente e subsequente a esta parte central tem valores de amostra - 1. Ambos os exemplos da forma de onda básica satisfazem as características 1 e 2 acima, e são ambas suscetíveis de rejeição multivio. A forma de onda 1101 representa a operação do tipo Wl utilizando esta forma de onda básica através de chips adjacentes com somente transição. A forma de onda 1102 representa o tipo W2 de operação utilizando esta forma de onda básica através de chips adjacentes com ou sem transição de chip. A forma de onda 1103 ilustra o tipo W3 de operação utilizando esta forma de onda básica. Ambos os exemplos da forma de onda de discriminador W como ilustrado nas figuras 6, 8, e 11, e os três tipos de operações: Wl, W2, e W3 são todos abrangidos nesta descrição da concretização preferencial.

Em geral, os valores de amostra de forma de onda de discriminador-W são usados para multiplicar as amostras em fase e em quadratura do sinal recebido. A temporização da forma de onda de discriminador-W é sincronizada com a temporização do código pontual local. Os valores e polaridades das amostras de forma de onda de discriminador-W dependem da transição de polaridade de dois chips adjacentes do código PRN local através do qual é a extensão da forma de onda de discriminador-W Em particular, o valor e polaridade da forma de onda de discriminador-W depende das seguintes quatro condições do código PRN local:

i) transição de negativo para positivo entre os dois chips adjacentes:

ii) transição de positivo para negativo entre os dois chips adjacentes;

iii) ambos os chips adjacentes são positivos e inexiste transição;

iv) ambos os chips adjacentes são negativos e inexiste transição;

Após as amostras em fase e em quadratura do sinal entrante serem multiplicadas pelos valores de amostra da forma de onda de discriminador-W elas são somadas (ou mediadas) para obter uma estimação do sinal de erro de temporização de código que é usada para controlar a temporização de código local. Esta operação pode ser quer coerente quer não- coerente. O modo coerente é usado somente após recuperação de fase de portadora ser obtida. O modo não-coerente é usado antes da recuperação de portadora ser obtida e é assim o modo de rastreamento de código inicial antes do receptor comutar para o modo coerente. O modo coerente opera somente sobre as . amostras em-fase, enquanto que o modo não-coerente opera sobre ambas as amostras em-fase e quadratura do sinal entrante. As operações destes modos podem ser representadas pelas seguintes equações descritas abaixo.

A. Equações de Operação de Discriminador-W de modo coerente:

1) Multiplicar o sinal de canal em fase entrada I(t) pelo código PRN local e integrar através de um período de integração Tjnt para formar a estimação de polaridade de dados do sinal de propagação de espectro entrante:

<formula>formula see original document page 26</formula>

2) Multiplicar I(t) pela forma de onda de discriminador-W (quer Wl, quer W2, ou W3, que é a opção do projetista) formada de acordo com as transições de polaridade de chips PRN local de acordo com o sinal de código PRN, e integrar através do mesmo intervalo de integração como acima para obter uma estimação do erro de retardo do sinal entrante com respeito à base de tempo de código PRN local. Esta quantidade é uma estimação do sinal entrante, exceto que é modificada pela polaridade do sinal entrante, e necessitaria ser eliminada pelo uso de estimação de polaridade de dados obtida na primeira operação.

<formula>formula see original document page 26</formula>

3) Obter a estimação de erro de retardo do discriminador W de modo coerente do sinal entrante como o produto das duas quantidades acima:

<formula>formula see original document page 26</formula>

B. Equações de Operações do Discriminador-W de Modo Não Coerente:

1) Formar as estimações de polaridade de dados de ambas as amostras em fase e quadratura do sinal entrante multiplicando os sinais em fase e quadratura entrantes I(t) e Q(t) pelo sinal de código PRN local e integrar os sinais de produto através de um período de integração Tint:

<formula>formula see original document page 26</formula>

onde ρ é a fase relativa entre o receptor e o sinal entrante, que é não-zero no modo não coerente.

2) Multiplicar I(t), Q(t) respectivamente pela forma de onda de discriminador W (quer Wl, quer W2, ou ainda W3, que é a opção do projetista) formada de acordo com as transições de polaridade de chips PRN locais de acordo com o sinal de código PRN local, e integrar através do mesmo de intervalo de integração como acima para obter uma estimação do erro de retardo do sinal entrante com respeito à base de tempo de código PRN local em ambos os canais em-fase e em quadratura. Estas quantidades são estimações do retardo do sinal entrante nos canais em fase e quadratura, exceto que elas são modificadas pela polaridade de dados do sinal entrante, e necessitariam ser eliminadas pelo uso de estimações de polaridade de dados obtidas na primeira operação.

<formula>formula see original document page 27</formula>

3) Obter a estimação de discriminador-W de modo não coerente do erro de retardo do sinal que se aproxima com respeito ao tempo de código PRN local como segue.

<formula>formula see original document page 27</formula>

Na seção que se segue são descritos processos típicos de implementações destas operações.

Descrição de Métodos de Implementação Típicos do Discriminador-W

As operações do discriminador-W podem ser executadas em uma forma analógica, como indicado nas integrais nas equações descritas acima.

Alternativamente, elas podem ser executadas de uma maneira digital conforme seria exigido por um sistema de dados amostrados, quando as equações acima são efetuadas por adições em vez de integração. Na exposição que se segue estas operações são efetuadas de maneira digital, muito embora o receptor tenha seções de rádio freqüência (RF) e de freqüência intermediária (FI) que serão completamente analógicas com a exceção do conversor analógico/digital (A/D) que transforma os sinais em fase e quadratura do sinal de satélite entrante em amostras digitais com resolução de múltiplos bits. Nesta descrição as operações de discriminador-W são operadas sobre as amostras de saída de A/D. Todavia, sua operação também pode ser executada diretamente sobre as saídas de vídeo em fase e quadratura da maneira analógica.

Um diagrama em blocos do sistema de receptor total que aplica a técnica de discriminador-W para processamento de rejeição multivio de sinais de determinação de alcance PRN codificados é fornecido na Figura 12. Inclui uma antena (1201), um conversor descendente (1202), uma seção de FI e A/D (1203), correlatador digital e demoduladores de sinal (1204), um processador de navegação (1205), um processador de aplicação específica (1206), um padrão de freqüência de referência (1207), e um sintetizador de freqüência (1208). O diagrama em blocos na fig. 12 será descrito aqui como operando do Sistema de Posicionamento Global (GPS) dos USA utilizando códigos pseudo aleatórios de aquisição grosseira (C/A) comercial, porém é possível adaptar o sistema ao rastreamento de código -P assim como a outros sistemas de determinação de distância (alcance) PRN.

Uma unidade de antena típica, e uma seção de RF/FI e A/D típica para um receptor GPS de dupla freqüência que recebe sobre ambas Ll (1575,42 GHz) e L2 (1227,6 GHz) sinais GPS é ilustrado em maior detalhe na fig. 13. O subsistema de antena (13010 recebe ambos os sinais Ll e L2 de todos os satélites GPS à vista, filtra os sinais Ll e L2 individualmente, proporciona uma amplificação de baixo ruído de ambos os sinais, e transmite estes sinais para a seção conversora descendente (1302), que pode estar vários metros a dezenas de metros afastada do subsistema de antena (1301). O amplificador de baixo ruído (LNA) proporciona controle do valor de ruído e o ganho necessário para superar a perda do cabo conectando o subsistema de antena e o conversor descendente. O LNA tipicamente tem um valor de ruído em torno de 1,0 a 1,2 dB e o ganho de cerca de 25 dB. Nesta construção típica do conversor descendente (1302) a freqüência do primeiro oscilador local (LO) é selecionada para ser de 135 χ Fo, onde Fo está muito próximo de 10,23 MHz (um desvio pode ser necessário para a implementação de um detector de fase incrementai que é uma técnica comumente usada para reduzir o erro de resolução no rastreamento de pseudo-alcance). As freqüências Ll e L2 recebidas em 154 χ Fo e 120 χ Fo5 respectivamente, são objeto de conversão descendente para as primeiras freqüências de FI de 19 χ Fo e 15 χ Fo pelo conversor descendente (1302) e transmitidas para a seção FI e A/D (1303). Na seção FI e A/D os primeiros sinais FI 19 χ Fo e 15 χ Fo correspondentes a Ll e L2 são adicionalmente objeto de conversão descendente para uma segunda FI i2 χ Fo por uma segunda freqüência LO de 17 χ Fo, filtrada, automaticamente ajustada em ganho, e introduzidos em dois A/Ds de 3 bit que amostram os sinais de FI 2 χ Fo correspondentes a Ll e L2 respectivamente à taxa de amostra de 8 χ Fo, aproximadamente (mais uma vez, um desvio em Fo de exatamente 10,23 MHz pode ser necessário para a implementação de um detector de fase incrementai que é uma técnica comumente usada para reduzir erro de resolução no rastreamento de pseudo alcance). A taxa de amostragem de 8x Fo é selecionada para ser consentânea com a freqüência FI de 2 χ Fo para que amostras em-fase e quadratura possam ser obtidas do mesmo A/D em tempos de amostra alternados, como Q, -I, -Q, -I, Q, -I, -Q, -Q, ...., onde Q representa o canal senoidal e I representa o canal cosenoidal. Estas amostras são ajustadas em sinal algébrico e amostras de quadratura apropriadas da ordem de Q, I, Q, I, Q, I, Q, I são obtidas e transmitidas para a seção de correlatador (1204) na figura 12. As freqüências LO 135 χ Fo e 17 χ Fo, e a freqüência de relógio de amostragem A/D de 8 χ Fo são todas geradas pelo padrão de freqüência de referência (1207) com o sintetizador de freqüência (1208). A largura de banda RF compósita do subsistema de antena, as seções RF e FI é de cerca de 16 a 18 MHz.

As figuras 14, 15 e 16 são diagramas em blocos que fornecem maiores detalhes da seção de correlatador e demodulador (1204) que se segue à seção de FI e A/D (1203). As funções de processamento digital de alta velocidade são mostradas na figura 14, e as funções de processamento digital de velocidade mais lenta são mostradas nas figuras 15 e 16. Maiores detalhes da construção digital da implementação do correlatador W são ilustrados na figura 17.

Na figura 14 as funções principais de correlação de código em tempo são mostradas em circuitos (1402), correlação de desvio de 1,5 chip (usada) na aquisição de código) e correlação de discriminador-W (usada no rastreamento de código em medições de pseudo distância (alcance) são mostradas em circuitos (1403), funções de rotação de ângulo para demodulação de fase portadora são mostradas nos circuitos (1404, 1405), o circuito NCO de portadora é mostrado em (1406), o circuito NCO de código é mostrado em (1407), o gerador de código que gera o código em-tempo C/A (ou Ρ), o código de desvio de 1,5 chip, as formas de onda de discriminador- W de códigos em tempo ou 1,5 fora de chip é mostrado como circuito (1408), o circuito de máquina de estado fmito de controle de aquisição/rastreamento é mostrado como circuito (1409), o circuito de adição que é parte do processo de correlação é mostrado no circuito (1410). O demultiplexador (1401) divide o fluxo de dados de saída de A/D em amostras IeQe alimentadas aos circuitos correlatadores (1402) e (1403).

Para aquisição de sinal rápida o processo de busca de código é realizado nesta construção em etapas de um chip em vez das etapas de meio chip convencionais. Isto é realizado com o circuito de correlação de código em tempo (1402), e o circuito de correlação de desvio de 1,5 chip (1403). O circuito de correlação em tempo (1402) correlaciona as amostras de quadratura entrantes efetuando sua multiplicação com o código em tempo, gerado pelo gerador de código (1408), e somando as amostras produto através da duração de tempo de um chip C/A. O circuito (1403) desempenha duas funções: serve como o correlatador de código de desvio de 1,5 chip durante a aquisição de busca de código inicial, e atua como o correlatador discriminador W que detecta o erro de retardo do sinal PRN recebido durante as computações de rastreamento de código e pseudo-alcance. Durante a busca de código inicial o circuito (1403) correlaciona as amostras IeQ entrantes com o código que é 1,5 chips (ou qualquer inteiro mais 0,5 chip) desviado do código em tempo, gerado pelo circuito gerador de código (1408) e designado como o código desviado em 1,5 chip, que multiplica as amostras de quadratura entrantes pelo código de desvio de 1,5 chip, também gerado pelo gerador de código (1408) e soma as amostras produto também através do período de tempo de um chip C/A. Durante a busca de código a diferença entre o valor de correlação em tempo (no sentido de envelope de quadratura) e o valor de correlação de desvio de 1,5 chip é usado para comparar com um valor limiar predeterminado, e determina se o sinal PRN entrante é detectado ou não, e se correlaciona-se com o código em tempo ou com o código de desvio de 1,5 chip.

A figura 15 ilustra estas funções em circuitos (1501), (1502), e (1503).

Devido à esta implementação, o processo de busca de código pode ser efetuado serialmente, em etapas de um chip, mais exatamente do que em etapas de meio chip, o que é requerido se somente o circuito de correlação em tempo é implementado, conforme é comumente realizado na construção mais convencional de receptores PRN. Após a aquisição de código inicial, o circuito (1403) é comutado para efetuar a correlação E-L convencional com um espaçamento de um chip inicial, e a seguir comutado para correlação de discriminador W após o rastreamento de código inicial ser estabelecido. Depende do fato do sinal ser adquirido no código em tempo ou no código de desvio de 1,5 chip, as amostras I, Q entrantes são correlacionadas com o código E-L em tempo ou com a forma de onda de discriminador-W em tempo, ou com o código E-L com desvio de 1,5 chip, ou a forma de onda de discriminador-W desviada em 1,5 chip. As amostras I, Q recebidas são multiplicadas com o código E-L em tempo ou com a forma de onda de discriminador-W em tempo, ou com o código E-L desviado em 1,5 chip ou a forma de onda de discriminador-W desviada em 1,5 chip, e as amostras produto são somadas através do intervalo de tempo de um chip C/A neste processo. Quer durante a aquisição de código, quer durante o rastreamento de código, as saídas dos circuitos de correlação (1402) e (1403) são alimentadas ao circuito de rotação de ângulo (1404) que desempenha a função de demodulação de freqüência (e fase) de portadora utilizando a fase de portadora local desenvolvida pelo circuito NCO de portadora (1406) e tabelas de consulta ROM (memória exclusivamente de leitura) para realizar o processo de funções de rotação de ângulo que são descritas pelas equações de transformação na figura 14, que se segue ao bloco mostrando o circuito de rotação de ângulo (1404). A temporização do gerador de código é controlada pelo relógio de 8 χ Fo durante a aquisição inicial, e é controlada pelo relógio de chip de código recuperado derivado do circuito NCO de código (1407) durante o rastreamento. O controle do modo de aquisição e rastreamento efetuado pela máquina de estado finito indicada pelo circuito (1409).

Adicionalmente aos circuitos de comparação de valor limiar de aquisição (1501), (1502) e (1503), a figura 15 mostra outras funções do receptor. Estas funções são descritas abaixo.

1) Geração de erro de retardo de código não coerente (1505) utilizando quer as saídas de correlação de E-L de 1-chip quer as saídas de correlação do discriminador-W desenvolvidas em (1403); esta operação é usada no rastreamento de código inicial antes da fase de portadora ser recuperada conforme indicado pelo circuito indicador de retenção de portadora (1512) , e efetua as equações de discriminador W de modo não coerente (ou de discriminador E-L) de operações descritas na concretização preferencial. 2) Geração de erro de retardo de código coerente (1506) utilizando quer as saídas de correlação E-L de 1 chip ou as saídas de correlação de discriminador W desenvolvidas em (1403); esta operação é usada no rastreamento de código coerente após a fase de portadora ser recuperada como indicado pelo circuito indicador de retenção de portadora (1512) e efetua as equações de discriminador-W de modo coerente (ou de discriminador E-L) de operações descritas na concretização preferencial.

3) Circuito de detecção de erro de fase de portadora de laço Costas (1504), que gera a estimação de erro de fase de portadora multiplicando a correlação de código de canal Q com o sinal algébrico da correlação de código de canal-I.

4) O circuito indicador de retenção de portadora (1512) que indica a retenção de portadora proporcionando um sinal que é proporcional a I2-Q2.

5) Os circuitos AGC coerentes (1513), ajusta corretamente a amplitude de sinais após recuperação de portadora de maneira a proporcionar ganho de laço acurado e controles de largura de banda.

6) O circuito filtro de laço de rastreamento de código (1507), que um filtro passa baixo de segunda ordem com um termo proporcional e um termo integral para proporcionar rastreamento Doppler correto. A saída deste circuito é alimentada ao código NCO (1407) mostrado na figura 14 e ao circuito de computação de pseudo alcance de código (1601) mostrado na figura 16. A vantagem essencial do discriminador W é que o sinal de saída de filtro passa-baixo de código de (1507), derivado do circuito de correlação de discriminador-W (1403), seria quase livre de erros multivio, e consequentemente o pseudo alcance computado por (1601) é livre de erros de multivio.

7) O circuito filtro de laço de rastreamento de portadora (1508) que é também mostrado como um filtro passa baixo de segunda ordem com um termo proporcional e um integral para proporcionar correto rastreamento de Doppler. Isto não é necessário para toda construção de receptor, e um filtro passa baixo de terceira ordem também pode ser aplicado. A saída deste circuito é alimentada ao NCO de portadora (1406) mostrado na figura 14 e o circuito de computação de pseudo alcance de fase de portadora (1602) mostrado na figura 16.

8) O circuito auxiliar de portadora (1510) que remove o Doppler de taxa de código estimando o Doppler de portadora e escalonar o mesmo para remover o Doppler de taxa de código, que é implementado para permitir rastreamento de código de estreita largura de banda para reduzir o ruído de código.

9) O auxiliar de taxa de código para o circuito de aquisição de portadora inicial (1509) que dá uma estimação inicial do Doppler de portadora escalonando a partir do Doppler de taxa de código no acumulador de filtro passa baixo do laço de código não coerente.

10) O circuito de detecção de bit e sincronizador de bit (DTTL) de laço de rastreamento de transição de dados (1511) que detecta a mensagem de navegação GPS após o rastreamento de código e portadora ter sido estabelecido. A saída dos bits de navegação detectados é alimentada ao processador de navegação (1205) na figura 12 para computações de solução de navegação.

11) O circuito indicador de intensidade de sinal (1514), também transmite o seu sinal de saída para o processador de navegação (1205).

Circuitos de computação de pseudo alcance de fase de portadora e código são ilustrados na figura 16. Uma base de tempo local (1603), que será dirigida para o tempo GPS após a aquisição de um ou mais satélites GSP, é usada para derivar uma época de código C/A local. Todas as buscas de código de satélite se iniciarão no tempo de época; iniciar todas as buscas de código C/A no tempo de época com estados de código conhecidos (todos 1 's), e iniciar todas as aquisições de portadora no tempo de época com NCO de portadora a zero. O código de pseudo alcance é computado em duas partes: uma em múltiplos de meio chip, que indica a fase de código recebida dentro de uma época local, para a resolução de meio chips. Isto é computado no circuito (1601a). O circuito (1601b) computa o pseudo alcance de chip fracionário até l/(80x224) de um chip com a freqüência de relógio de amostragem de 8 χ Fo e o acumulador NCO de código de 24 bit usado nesta construção típica. O pseudo alcance de fase portadora é computado com o circuito (1602). O pseudo alcance de fase de portadora é computado em unidades de múltiplos de ciclos de portadora, e em unidades de ciclos de portadora fracionárias, até 1/224 de um ciclo de portadora com o acumulador NCO de portadora de 24 bit usado nesta construção típica. A escolha do número de bits nos NCOs não é fixa, e pode variar na dependência da precisão prevista e do ambiente dinâmico.

A fig. 17 ilustra adicionalmente a construção digital detalhada que pode ser usada para realizar a função de correlação das amostras IeQ entrantes com o discriminador-W que é efetuada pelo circuito (1403) da figura 14. O código PRN (1701, quer em tempo quer em desvio de 1,5 chip, como mostrado na figura 14) do gerador de código C/A no circuito (1408) é introduzido para endereçar uma tabela de consulta de ROM (1702) que armazena as formas de onda de discriminador-W (quer Wl, quer W2 ou W3) para diferentes condições de polaridade de código diferente: i) uma transição de negativo para positivo entre os dois chips adjacentes; ii) uma transição de positivo para negativo entre os dois chips adjacentes; iii) ambos os chips adjacentes são positivos e inexiste transição; e iv) ambos os chips adjacentes são negativos e inexiste transição. A forma de onda de discriminador-W correta (como ilustrada nas figuras 6, 8, 10, e 11) é selecionada da tabela ROM de acordo com a transição de polaridade de código PRN local e o comando de seleção de configuração (1708) para seleções Wl, W2 ou W3. O circuito contador de amostras conta o relógio de amostra para determinar a amostragem da tabela ROM (1702) na geração de forma de onda de discriminador W e controle de duração de porta. O circuito de detecção de bordo (1703) detecta o bordo do sinal de relógio de código local e reposiciona o contador (1704) para permitir a correta geração da configuração de forma de onda do discriminador-W para o par de chips adjacentes que se seguem ao par atual. As amostras de banda base I5 Q são multiplicadas com a configuração de forma de onda de discriminador-W gerada pela tabela de ROM (1702) e somadas através do período de correlação (p.ex., o tempo de um chip C/A) pelo circuito (1707). Este realiza o processo de correlação de discriminador-W descrito nas equações (2) e (4) dadas na concretização preferencial sob as respectivas seções descrevendo as equações de operações do processamento de discriminador-W de modo coerente e não coerente. O código PRN local (1701) é retardado um chip e usado para multiplicar as amostras I, Q do sinal PRN entrante pelo circuito de correlação (1706), as amostras de produto são somadas através do período de integração desejado (p.ex., um chip C/A). Este realiza o processo de correlação de discriminador-W descrito nas equações (1) e (3) dadas na concretização preferencial sob as respectivas seções descrevendo as equações de operações do processamento de discriminador-W de modo coerente e não coerente. O sinal de código PRN usado para selecionar a configuração de forma de onda de discriminador-W da tabela ROM é um chip avançado com respeito ao código em tempo porque a tabela de ROM requer a informação do chip atual e do chip seguinte para determinar a condição de polaridade de cada par de chips adjacentes de modo a selecionar a configuração de discriminador-W correta. Desempenho de Discriminador-W

O desempenho previsto do discriminador Wl e W2 na presença de um multivio especular à metade da amplitude do sinal desejado e através de vários retardos com respeito ao sinal desejado são mostrados nos envelopes de erro (1801) e (1901) das figuras 18 e 19. O discriminador-W (W1 e W2) tem uma duração de porta (ou extensão, conforme descrito de forma intercambiável em seções prévias) de 0,1 chips C/A. As partes superiores dos envelopes de erro correspondem ao caso em que a fase de portadora do multivio é alinhada com a fase de portadora do sinal desejado. As partes inferiores dos envelopes de erro correspondem ao caso em que a fase de portadora do multivio está 180° fora de fase com a fase de portadora do sinal desejado. Estes envelopes de erro são com[parados com aquele do correlatador E-L de espaçamento de 1-chip convencional e o correlatador de estreito espaçamento com espaçamento de correlatador de 0,2 chip. Ambos Wl e W2 apresentam desempenho significativamente aperfeiçoado em relação ao correlatador E-L de espaçamento de 1-chip e ao correlatador de espaçamento estreito com espaçamento de correlatador de 0,2 chip. Como anteriormente mencionado, W2 é superior a Wl em rejeição de multivio contudo é inferior a Wl em desempenho com respeito a ruído de receptor. O discriminador W3, formado como uma combinação linear (ou não linear) pode potencialmente oferecer uma solução de conciliação que resulta em desempenho otimizado em termos tanto de multivio como de rejeição de ruído. Para recepção de código C/A uma configuração de forma de onda de discriminador-W (Wl, W2 ou W3) pode ser constituída de quatro amostras A/D. Isto indica que um discriminador-W de duração de porta de 0,1-chip pode ser construído para processamento de código C/A com uma taxa de amostragem A/D de 40 MHz para canais quer em fase quer em quadratura (isto é, com um A/D de 80 MHz se amostragem de quadratura é usada).

A duração de porta do discriminador-W necessitará ser maior para processamento de código P se a mesma taxa de amostragem de A/D de 80 MHz é usada, uma vez que o código P tem uma taxa de chip que é dez vezes superior aquela do código C/A. Para a taxa de amostragem de 80 MHz e exigindo pelo menos quatro amostras A/D para a extensão da configuração de forma de onda de discriminador-W, a duração de porta mínima seria indispensavelmente de 1 P-chip. O desempenho do discriminador Wl e W2 na presença de um multivio especular à metade da amplitude do sinal desejado e através de vários retardos com respeito ao sinal desejado são mostrados nos envelopes de erro (2001) e (2101) das figuras 20 e 21. Mais uma vez, as partes superiores dos envelopes de erro correspondem ao caso em que a fase portadora de multivio é alinhada com a fase portadora do sinal desejado. As partes inferiores dos envelopes de erro correspondem ao caso e que a fase portadora do multivio estão 180 graus defasada com a fase portadora do sinal desejado. Estes envelopes de erro são comparados com aquele do correlatador E-L de espaçamento de 1-chip convencional e do correlatador de espaçamento estreito com espaçamento de correlatador de 0,5 chip. Ambos Wl e W2 apresentam desempenho significativamente aperfeiçoado em relação ao correlatador E-L de espaçamento de 1-chip. Wl apresenta algum aperfeiçoamento em relação ao correlatador de estreito espaçamento com espaçamento de correlatador de 0,5-chip, ao passo que W2 apresenta aperfeiçoamento definido em relação ao correlatador de estreito espaçamento com espaçamento de correlatador de 0,5-chip. Conclusão

As vantagens da invenção incluem rejeição de sinal multivio aperfeiçoada.

Tendo apresentado concretizações típicas e a modalidade ideal, modificações e variações podem ser introduzidas nas concretizações típicas enquanto permanecendo dentro do âmbito da invenção conforme definida pelas reivindicações apensas.

Claims (18)

1. Receptor de sistema de posicionamento global, incluindo: um terminal de sinal de entrada para receber um sinal de sistema de posicionamento global de entrada apresentando um código PRN de entrada proveniente de uma fonte de sinal de sistema de posicionamento global, o dito código PRN de entrada tendo uma pluralidade de transições; um gerador de código PRN local configurado para gerar um código PRN local; um discriminador acoplado ao dito terminal de sinal de entrada e ao dito gerador de código PRN local, e configurado para comparar o dito sinal de entrada e o mencionado código PRN local e para gerar um sinal discriminador caracterizado por conter ambas uma parte positiva e uma parte negativa para cada uma de ditas transições no referido código PRN de entrada; e um processador acoplado ao dito discriminador e configurado para receber o dito sinal discriminador e para processar o sinal discriminador para determinar um parâmetro de atraso de fase associado com o referido sinal de sistema de posicionamento global.

2. Receptor, de acordo com a reivindicação 1, caracterizado pelo fato de que o discriminador gera o sinal discriminador em uma transição do código PRN de entrada.

3. Receptor, de acordo com a reivindicação 1, caracterizado pelo fato de que o discriminador gera o sinal discriminador numa transição do código PRN de entrada, no qual o dito sinal discriminador possui um primeiro conjunto de valores para uma transição de positivo para negativo, e um segundo conjunto de valores opostos em polaridade ao dito primeiro conjunto para uma transição de negativo para positivo.

4. Receptor, de acordo com a reivindicação 1, caracterizado pelo fato de que o discriminador gera o sinal discriminador entre chips do dito código PRN de entrada.

5. Receptor, de acordo com a reivindicação 1, caracterizado pelo fato de que o discriminador gera o sinal discriminador entre chips do dito código PRN de entrada, no qual o dito sinal discriminador possui um primeiro conjunto de valores para uma transição de positivo para negativo, um segundo conjunto de valores opostos em polaridade ao dito primeiro conjunto para uma transição de negativo para positivo, e um terceiro conjunto de valores para a ausência de transição.

6. Receptor, de acordo com a reivindicação 1, caracterizado pelo fato de que o discriminador gera o sinal discriminador entre chips do dito código PRN de entrada, no qual o dito sinal discriminador possui um primeiro conjunto de valores para uma transição de positivo para negativo, um segundo conjunto de valores opostos em polaridade ao dito primeiro conjunto para uma transição de negativo para positivo, e um terceiro conjunto de valores tendo a metade das magnitudes do dito primeiro conjunto e do dito segundo conjunto para a ausência de transição.

7. Receptor, de acordo com a reivindicação 3, caracterizado pelo fato de que o sinal discriminador tem um modo de aquisição configurado para adquirir o dito código PRN de entrada, no qual o dito discriminador possui uma primeira largura de porta e um modo de rastreamento configurado para rastrear o dito código PRN, no qual o dito discriminador possui uma segunda largura de porta menor do que a dita primeira largura de porta.

8. Receptor, de acordo com a reivindicação 5, caracterizado pelo fato de que o sinal discriminador tem um modo de aquisição configurado para adquirir o dito código PRN de entrada, no qual o dito discriminador possui uma primeira largura de porta e um modo de rastreamento configurado para rastrear o dito código PRN, no qual o dito discriminador possui uma segunda largura de porta menor do que a dita primeira largura de porta.

9. Receptor, de acordo com a reivindicação 6, caracterizado pelo fato de que o sinal discriminador tem um modo de aquisição configurado para adquirir o dito código PRN de entrada, no qual o dito discriminador possui uma primeira largura de porta e um modo de rastreamento configurado para rastrear o dito código PRN5 no qual o dito discriminador possui uma segunda largura de porta menor do que a dita primeira largura de porta.

10. Processo de recepção de um sinal de sistema de posicionamento global, compreendendo as etapas de: receber um sinal de sistema de posicionamento global de entrada apresentando um código PRN de entrada proveniente de uma fonte de sinal de sistema de posicionamento global, o dito código PRN de entrada tendo uma pluralidade de transições; gerar um código PRN local; comparar o dito sinal de entrada e o dito código PRN local e gerar um sinal discriminador caracterizado por conter ambas uma parte positiva e uma parte negativa para cada uma de ditas transições no referido código PRN de entrada; processar o dito sinal discriminador; e determinar um parâmetro de atraso de fase associado com o dito sinal de sistema de posicionamento global.

11. Processo, de acordo com a reivindicação 10, caracterizado pelo fato de que a etapa de comparar e gerar inclui a etapa de gerar o referido sinal discriminador em uma transição do código PRN de entrada.

12. Processo, de acordo com a reivindicação 10, caracterizado pelo fato de que a etapa de comparar e gerar inclui a etapa de gerar o referido sinal discriminador em uma transição do dito código PRN de entrada, no qual o referido sinal discriminador possui um primeiro conjunto de valores para uma transição de positivo para negativo, e um segundo conjunto de valores opostos em polaridade ao dito primeiro conjunto para uma transição de negativo para positivo.

13. Processo, de acordo com a reivindicação 10, caracterizado pelo fato de que a etapa de comparar e gerar inclui a etapa de gerar o referido sinal discriminador entre chips do código PRN de entrada.

14. Processo, de acordo com a reivindicação 10, caracterizado pelo fato de que a etapa de comparar e gerar inclui a etapa de gerar o referido sinal discriminador entre chips do dito código PRN de entrada, no qual o referido sinal discriminador possui um primeiro conjunto de valores para uma transição de positivo para negativo, um segundo conjunto de valores opostos em polaridade ao dito primeiro conjunto para uma transição de negativo para positivo, e um terceiro conjunto de valores para a ausência de transição.

15. Processo, de acordo com a reivindicação 10, caracterizado pelo fato de que a etapa de comparar e gerar inclui a etapa de gerar o referido sinal discriminador entre chips do dito código PRN de entrada, no qual o referido sinal discriminador possui um primeiro conjunto de valores para uma transição de positivo para negativo, um segundo conjunto de valores opostos em polaridade ao dito primeiro conjunto para uma transição de negativo para positivo, e um terceiro conjunto de valores tendo a metade das magnitudes do dito primeiro conjunto e do dito segundo conjunto para a ausência de transição.

16. Processo, de acordo com a reivindicação 12, caracterizado pelo fato de que a etapa de comparar e gerar inclui a etapa de gerar o referido sinal discriminador em um modo de aquisição configurado para adquirir o dito código PRN de entrada, no qual o discriminador possui uma primeira largura de porta e um modo de rastreamento configurado para rastrear o dito código PRN, no qual o discriminador possui uma segunda largura de porta menor do que a dita primeira largura de porta.

17. Processo, de acordo com a reivindicação 14, caracterizado pelo fato de que a etapa de comparar e gerar inclui a etapa de gerar o referido sinal discriminador em um modo de aquisição configurado para adquirir o dito código PRN de entrada, no qual o discriminador possui uma primeira largura de porta e um modo de rastreamento configurado para rastrear o dito código PRN, no qual o discriminador possui uma segunda largura de porta menor do que a dita primeira largura de porta.

18. Processo, de acordo com a reivindicação 15, caracterizado pelo fato de que a etapa de comparar e gerar inclui a etapa de gerar o referido sinal discriminador em um modo de aquisição configurado para adquirir o dito código PRN de entrada, no qual o discriminador possui uma primeira largura de porta e um modo de rastreamento configurado para rastrear o dito código PRN, no qual o discriminador possui uma segunda largura de porta menor do que a dita primeira largura de porta.