BR102014024664A2

BR102014024664A2 - sistema de conversão de energia, método para gerar sinais de controle de alternação para n estágios de inversor de número inteiro de um inversor de múltiplos níveis, e, meio legível por computador não transitório com instruções executáveis por computador para gerar sinais de controle de alternação para n estágios de inversor de número inteiro de um inversor de múltiplos níveis

Info

Publication number: BR102014024664A2
Application number: BR102014024664A
Authority: BR
Inventors: Jingbo Liu; Navid Zargari; Thomas Nondahl; Zhongyuan Cheng
Original assignee: Rockwell Automation Tech Inc
Priority date: 2013-10-07
Filing date: 2014-10-02
Publication date: 2016-10-11
Also published as: EP2858234B1; CN104518702A; CN104518702B; EP2858234A1

Abstract

sistema de conversão de energia, método para gerar sinais de controle de alternação para n estágios de inversor de número inteiro de um inversor de múltiplos níveis, e, meio legível por computador não transitório com instruções executáveis por computador para gerar sinais de controle de alternação para n estágios de inversor de número inteiro de um inversor de múltiplos níveis. inversores de ponte h em cascata e técnicas de modulação de amplitude de pulso de alteração e nível com base em transmissor são apresentados para gerar sinais de controle de alteração de estágio de inversor nos quais níveis de forma de onda de transmissor são eletivamente alterados para controlar thd e atenuar desequilíbrios de distribuição de energia dentro de elementos de inversor multinível utilizando técnicas de modulação de transmissor complementar ou de referência complementar.

Description

SISTEMA DE CONVERSÃO DE ENERGIA, MÉTODD PARA GERAR SINAIS DE CONTROLE DE ALTERNAÇÃO PARA N ESTÁGIOS DE INVERSOR DE NÚMERO INTEIRO DE UM INVERSOR DE MÚLTIPLOS NÍVEIS, E, MEIO LEGÍVEL POR COMPUTADOR NÃO TRANSITÓRIO COM INSTRUÇÕES EXECUTÁVEIS POR COMPUTADOR PARA GERAR SINAIS DE CONTROLE DE ALTERNAÇÃO PARA N ESTÁGIOS DE INVERSOR DE NÚMER3 INTEIRO DE UM INVERSOR DE MÚLTIPLOS NÍVEIS

REFERÊNCIA AO PEDIDO RELACIONADO

[001] Esse pedido é uma continuaçãb em parte e reivindica prioridade a e o benefício do pedid3 de Patente Norte-Americana de N-c de Série 13/458.104, depositado em 27 de abril de 2012, intitulado PWM DE ALTERAÇÃO DE NÍVEL DE INVERSOR DE PONTE H EM CASCATA (CHB) COM ROTAÇÃO, a integridade desse pedido é aqui incorporada por referência.

HISTÓRICO

[002] Acionamentos de motor e outtros sistemas de conversão de energia, tipicamente, recebem utra energia de entrada de CA e convertem-na em uma CC interna pi ira conversão subsequente em energia de acionamento de CA para acionar um motor ou outra carga. Inversores multinível são, algumas vezes, utilizados em acionamentos de motor para gerar e prover sinais de acionamento de alta tensão ao motor em aplicações de alta energia. Uma forma de inversor multinível é uma arquitetura de inversor de Ponte H em Cascata (CHB), que emprega múltiplos inversores de Ponte H conectados em série para acionar cada fase de bobinagem de motor. Cada Ponte H é alimentada por uma fonte de CC separada e é acionada por sinais de alteração para gerar tensão de saída positiva ou negativa, com a combinação em série de múltiplos estágios de Ponte H que proveem capacidade de saída de inversor multinível para acionamento de uma carga. Diversas técnicas de modulação podem ser utilizadas para gerar os sinais de alteração de CHB, como modulação de amplitude de pulso de alteração de fase (PWM PS) e modulação de amplitude de pulso de alteração de nível (PWM LS). Em qualquer sistema de conversão de energia, a redução de Distorção Harmônica Total (THD) é um objetivo de projeto importante. Da mesma forma, PWM de alteração de nível é comumente utilizada para gerar os sinais de alteração de CHB em inversores de tensão média de fonte de tensão multinível para aplicações de acionamento de motor, uma vez que provê melhor 1HD de tensão linha a linha de saída que PWM alterada de fase, e não gera determinados problemas de dv/dt adicionais associados a PWM PS. Entretanto, PWM LS tem determinadas desvantagens para conversores de alta energia, devido à distribuição de energia desigual, e essa técnica pode levar à harmonia de: corrente de entrada aumentada. Em particular, retificadoreá de entrada individuais são carregados de maneira desigual, especialmente, em índices de modulação de saída menores, nos quais frequência de alteração de dispositivo não é igual para carregar a frequência e não é a mesma para todas as alterações. Da mesma forma, permanece uma necessidade por técnicas de modulação de amplitude de pulso com base em transmissor aprimorado e inversores multinível para acionar motores e outras cargas.

SUMÁRIO

[003] Diversos aspectos da presente revelação são, agora, resumidos para facilitar um entendimento básico da revelação, em que esse sumário não ê uma visão geral completa da revelação, e não é destinado a identificar determinados elementos da revelação, nem a delinear seu escopo. Ao contrário, o objetivo principal desse sumário é apresentar diversos conceitos da revelação en uma forma simplificada antes da descrição mais detalhada que é apresentada doravante.

[004] Inversores CHB e técnicas de modulação de amplitude de pulso de alteração de nível com base em transmissor são apresentados para gerar sinais de controle de alteração de estágio de inversor, nos quais níveis de forma de onda de transmissor são alterados seletivamente para controlar THD e para atenuar desequilíbrios de distribuição de energia dentro de elementos de inversor multinível utilizando técnicas de transmissor, complementar ou modulação de referência complementar por meio da facilidade de implementação de rotação de transmissor paia facilitar distribuição de energia uniforme e com equil[brio dentre baterias conectadas em série, junto a tensão de saída favorável e distorção harmônica total (THD) de corrente e boa THD de corrente de entrada, mesmo para operação de índice de modulação baixo. Os diversos conceitos da preser.te revelação podem ser empregados de maneira vantajosa em inversores multinível de única fase ou multifásico para acionamentos de motor ou outras formas de sistemas de conversão de energia. Abordagens de alteração de PWM de alteração cie nível são reveladas para controlar inversores multinível CHB ou outros tendo estágios de inversor conectados em série, que podem ser empregados em associação a inversores de i níveis, onde "i" é mais que sete, nos quais níveis de transmissor são ajustados ou alterados seletivamente, de acordo com uma repetição de padrão de alteração de nível.

[005] Padrões de alteração de nível exemplares são estabelecidos incluindo padrões de transmissor serrilhados, assim com padrões triangulares. A alteração de nível para os transmissores de modulação de implitude de pulso podem ser feitos utilizando qualquer forma de forma de onda de transmissor e frequência de transmissor (período), com diversas implementações sendo possíveis, nas quais qualquer número inteiro de incrementos de nível pode ser utilizado para alteração, e a alteração pode ser feita a cada período de transmissor ou a cada períodos de tijansmissor de número inteiro, com ou sem permanência.

[006] De acordo com um ou mais aspectos da presente revelação, sistemas de conversão de energia são providos, que incluem um inversor multinível e um controlador. Em determinadas implementações, ema fonte de energia de única fase é provida, mas realizações de fonte de energia multifásicas são possíveis, nas quais um inversor multinível é provido para cada fase de saída. 0 inversor multinível inclui N estágios de inversor de número inteiro, onde N é maior que três, com cada estágio tendo dispositivos de alteração operacionais de acordo com sinais de controle correspondentes para gerar um estágio tensão de saída de um de pelo menos dois níveis diferentes, e com as saídas de múltiplos estágios sendo em cascata, em uma mane:.ra conectada em série. Em determinadas realizações, os estágios de inversor são circuitos de Ponte H com quatro alteradores acoplados entre uma fonte de CC correspondente s o saída de estágio. O controlador gera N formas de onda de transmissor, como utilizando circuitos análogos para gerar sinais de forma de onda de tensão ou um processador digital que cria valores de forma de onda numéricos, com cada forma de onda de transmissor em um diferente de uma pluralidade de níveis de amplitude sem sobreposição dentro de uma variaçãc esperada de um par de sinais ou valores de referência complementares. O conjunto de forma de onda de transmissor, ademais, inclui uma única forma de onda de transmissor para cada um dos estágios de inversor, com as formas de onda de transmissor tendo períodos substancialmente iguais. Além disso, o controlador alteração o nível de amplitude de pelo menos dois dos sinais ou valores de forma de onda de transmissor a caca M períodos de forma de onda de número inteiro, de acordo com um padrão de alteração de nível de repetição, onde M é maior que zero.

[007] Diversas realizações são possíveis, nas quais qualquer tipo ou forma de forma de onca podem ser utilizados, como um transmissor triangular periódico, por exemplo. Ademais, qualquer número de duas ou mais das formas de onda de transmissor pode ser alterado seletivamente, e em determinadas realizações, todos os transmissores são alterados a cada M ciclos pelo controlador, de acordo com o padrão de alteração de nível, com permanência opcional em determinados níveis.. Em determinadas realizações, M é maior que um, e os níveis não são alterados a cada período de transmissor. Em determinadas realizações, ademais, as formas de onda de transmissor individuais podem ser alteradas em pelo menos dois níveis de amplitude a cada M períodos de forma de onda, de acordo com o padrão.

[008] Métodos de geração de sinal de controle de alteração de inversor multinível são providos, assim como meios legíveis por computador não transitórios com instruções executáveis por computador para realizar esses métodos, de acordo com aspectos adicionais da revelação. Os métodos incluem geração de um conjunto de N formas de onda de transmissor, que pode ser na forma de sinais ou valores, em diversas realizações, com o conjunto de foz ma de onda incluindo um único transmissor para cada estágio do inversor multinível, e com cada forma de onda de transmissor estando em um nível de amplitude diferente. Esses métodos ainda envolvem provisão de sinais de controle de alteração ao inversor multinível com base na comparação de fcrmas de onda de transmissor para um determinado estágio de inversor com um par de sinais ou valores de referência complementares. Os níveis de amplitude de pelo menos duas das formas de onda de transmissor são alterados a cada M períodos de forma de onda de número inteiro, de acordo com um padrão de alteração de nível de repetição (com ou sem permanência opcional) em determinadas realizações. Em diversas implementações, M pode ser maior que um, e todos os transmissores podem ser alterados a cada M ciclos de transmissor, em determinadas realizações. A alteração, ademais, pode ser em dois ou mais níveis de amplitude, em determinadas realizações BREVE DESCRIÇÃO DOS DESENHOS

[009] A descrição e desenhos a seguir estabelecem determinadas implementações ilustrativas da revelação em detalhes, que são indicativos de diversas maneiras exemplares, nas quais os diversos princípios da revelação podem ser realizados. Os exemplos ilustrados; entretanto, não são completos das muitas realizações possíveis da revelação. Outros objetivos, vantagens e aspectos inovadores da revelação serão estabelecidos na descrição detalhada a seguir, quando consideradé. em conjunto com os desenhos, nos quais: [010] A FIGURA 1 é um diagrama esqjuemático que ilustra um acionamento de motor com base em invsrsor CHB de 13 níveis, trifãsico exemplar com um controlador provendo sinais de controle de alteração aos estágios de inversor CHB, de acordo com um padrão de alteração de nível, ce acordo com um ou mais aspectos da presente revelação;

[011] A FIGURA 2 é um diagrama esquemático que ilustra detalhes adicionais de um estágio de inversor de Ponte H exemplar no conversor de energia da FIGJRA 1 com um ' retificador trífásico acoplado a um transformador secundário, junto a um padrão de alteração de nível e circuitos de comparação ou lógica no controlador para gerar sinais de controle de inversor ao comparar primeiro e segui .do sinais ou valores de forma de onda de transmissor com um s:.nal ou valor de referência;

[012] A FIGURA 3 é um diagrama esduemátíco que ilustra circuitos de comparação ou lógica de forna de onda de transmissor para seis estágios de inversos de Ponte H em cascata para acionar uma das fases de um motor trífásico no conversor de energia da FIGURA 1;

[013] A FIGURA 4 é um fluxograma que ilustra um método exemplar para gerar sinais de controle de alteração de inversor multinível, de acordo com aspectos aáicionais da revelação;

[014] As FIGURAS 5A-5F são gráficos que ilustram um padrão de alteração de nível de cisposição em fase oposta serrilhado exemplar (POD) para seis pares de formas de onda de transmissor em uma fase do inversor CHB da FIGURA 1;

[015] A FIGURA 6 é um gráfico qué ilustra um padrão de alteração de nível de disposição em fase serrilhado (IPD) exemplar para um par exemplar de formas de onda de transmissor no inversor CHB da FIGURA 1;

[016] A FIGURA 7 é um gráfico que ilustra padrão de alteração de nível de IPD triangular exemplar para um par exemplar de formas de onda de transmissor no inversor CHB da FIGURA 1;

[017] A FIGURA 8 é um gráfico que ilustra um padrão de alteração de nível de POD triangular exemplar para um par exemplar de formas de onda de transmissor no inversor da FIGURA 1;

[018] A FIGURA 9 é um gráfico que ilustra um par de formas de onda de transmissor alterado de acordo com o padrão de alteração de nível de POD triangular da FIGURA 8 junto a um sinal ou valor de referência de tensão correspondente no inversor da FIGURA 1;

[019] A FIGURA 10 é um gráfico que ilustra sinais de controle de alteração exemplares para dispositivos de alteração do estágio de inversor de Ponte H gerado utilizando o par de formas de onda de transmissor alterado de nível das FIGURAS 8 e 9;

[020] As FIGURAS 11A-11F são gráficos que ilustram outro padrão de alteração de nível de POD serrilhado exemplar para seis pares de formas de onda de transmissor nos quais cada transmissor é alterado em dois níveis de amplitude a cada ciclo de transmissor no inversor da FIGURA 1;

[021] As FIGURAS 12A-12F são çráficos que ilustram ainda outro padrão de alteração de nível de POD serrilhado exemplar para seis pares de formas de onda de transmissor nos quais o transmissor é alterado em um único nível de amplitude a cada dois ciclos de transmissor no inversor da FIGURA. 1;

[022] As FIGURAS 13A-13F são gráficos que ilustram outro padrão de alteração de nível de PCD serrilhado exemplar para seis pares de formas de onda de transmissor, nos quais transmissor é alterado em dois níveis de amplitude a cada dois ciclos de transmissor no inversor da FIGURA 1;

[023] A FIGURA 14 é um diagrama escuemãtico que apresenta uma implementação alternativa de estágio de inversor de Ponte H com um padrão de alteraçãc de nível e circuitos de comparação para modulação de seno de triângulo de referência complementar utilizando um par de referências (inversas) complementares e um único transmissor no controlador para geração de sinal de controle de inversor;

[024] A FIGURA 15 é um diagrama escuemãtico que ilustra circuitos de comparação ou lógica de forria de onda de transmissor para seis estágios de inversor de Ponte H em cascata para acionar uma fase de um motor :rif ãsico no conversor de energia da FIGURA 1 utilizando referências complementares e um único transmissor para cada estágio;

[025] A FIGURA 16 é um fluxograma que ilustra um método exemplar para gerar sinais de controle de alteração de inversor multinível utilizando referências complementares e um único transmissor para cada estágio de inversor, de acordo com aspectos adicionais da revelação;

[026] As FIGURAS 17A-17F são çráficos que ilustram um padrão de alteração de nível serrilhado para seis formas de onda de transmissor exemplares em uma fase do inversor CHB da FIGURA 1 utilizando modulação de seno de triângulo de referência complementar no conversojr de energia da FIGURA 1;

[027] A FIGURA 18 é um gráfico què ilustra um padrão de alteração de nível serrilhado exemplar para uma forma de onda de transmissor exemplar utilizando modulação de seno de triângulo de referência complementar no inversor CHB da FIGURA 1;

[028] A FIGURA 19 é um gráfico que ilustra padrão de alteração de nível triangular exemplar para uma forma de onda de transmissor exemplar utilizando modulação de seno de triângulo de referência complementar no inversor CHB da FIGURA 1;

[029] A FIGURA 20 é um gráfico qu 5 ilustra um padrão de alteração de nível triangular exemplar para uma forma de onda de transmissor exemplar para modulação de seno de triângulo de referência complementar no inversor da FIGURA 1;

[030] A FIGURA 21 é um gráfico q|ie ilustra a forma de onda de transmissor alterada, de acordo com o padrão de alteração de nível triangular da FIGURA 20 junto a um par complementar correspondente de sinais ou valores de referência de tensão para modulação de seno de :riângulo de referência complementar no inversor da FIGURA 1;

[031] A FIGURA 22 é um gráfico que ilustra sinais de controle de alteração exemplares para dispositivos de alteração do estágio de inversor de Pon ;e H gerado utilizando a forma de onda de transmissor alterada de nível das FIGURAS 20 e 21;

[032] As FIGURAS 23A-23F são gráficos que ilustram outro padrão de alteração de nível serrilhado exemplar para seis formas de onda de transmisscbr nas quais cada transmissor é alterado em dois níveis de amplitude a cada ciclo de transmissor para modulação de seno de triângulo de referência complementar no inversor da FIGURA 1;

[033] As FIGURAS 24A-24F são gráficos que ilustram ainda outro padrão de alteração de nível serrilhado exemplar para seis formas de onda de transmissor nas quais cada transmissor é alterado em um único nível de amplitude a cada dois ciclos de transmissor para modulação de seno de triângulo de referência complementar no inversor da FIGURA 1; 0 [034] As FIGURAS 25A-25F são gjráficos que ilustram outro padrão de alteração de nível, serrilhado exemplar para seis formas de onda de transmissor, nas quais cada transmissor é alterado em dois níveis de amplitude a cada dois ciclos de transmissor para modulação de seno de triângulo de referência complementar no inversor da FIGURA 1.

DESCRIÇÃO DETALHADA

[035] Referindo-se, agora, às figuras, diversas realizações ou implementações são doravante associadas em conjunto com os desenhos, em que números de referência semelhantes são utilizados para se referir a elementos semelhantes em todo o documento, e em que as diversas características não são necessariamente desenhadas em escala.

[036] A FIGURA 1 ilustra um sistema de conversão de energia de CHB de 13 níveis exemplár 10 com uma pluralidade de estágios de inversor conectados em série 42 para cada uma das três fases. As FIGURAS 2-L3F ilustram técnicas de PWM de alteração de nível exemplares empregadas no sistema 10 utilizando um par de transmissores complementares 43, 45 e uma única referência 47 para modulação do tipo seno de triângulo para cada estágio de inversor 42, e as FIGURAS 14-25F ilustram técnicas de PWM de alteração de nível utilizando técnicas de trodulação de amplitude de pulso do tipo referência complementer no sistema 10 .

[037] Referindo-se, inicialmente, ais FIGURAS 13, um sistema de conversão de energia de acionamento de motor com base em inversor CHB de 13 níveis exemplar 10 é ilustrado, incluindo um inversor multinível trifásico 40 e um controlador 48 que provê sinais de controle de alteração 49 a estágios de inversor CHB individuais 42 com base em um padrão de alteração de nível 50, de acordo com um ou π ais aspectos da presente revelação. Embora ilustrado no cor .texto de um inversor de 13 níveis multifãsico 40 com seis estágios de inversor 42 para cada uma das três fases de cargê. de motor U, V e W, os diversos aspectos da presente revelação podem ser implementados em associação a inversores multinível de uma única fase ou multifásicos, tendo quaisquer "N" estágios de inversor de número inteiro 42, onde N é maior que três (por exemplo, inversores de 9 níveis ou de nível naior) . Além disso, embora as realizações ilustradas utilizen estágios de Ponte H 42 em cascata para formar inversores rrultinivel 4 0 para cada fase do sistema de acionamento de moter 10, outros tipos e formas de estágios de inversor 4í podem ser utilizados, como um estágio com um circuito ie alteração tendo mais ou menos que quatro dispositivos de z.Iteração, em que os aspectos mais amplos da presente revelação não são limitados em escopo pelas realizações ilustradas [038] Conforme é mais bem visto naj FIGURA 1, o sistema de acionamento de motor de conversão dé energia 10 inclui um transformador de alteração de fase 30 tendo um primário multifásico 32 (uma configuração delta ra realização ilustrada) que recebe energia trifásica de uma fonte de energia CA 20. 0 transformador 30 inclui 18 secundários trifásicos 34, compreendidos de seis conjuntos de três secundários trifásicos configurados em delta 34, com cada conjunto estando em uma relação de fase diferenze. Embora o primário 32 e os secundários 34 sejam configurados como bobinagens delta no exemplo ilustrado, bobinagens de primário e/ou bobinagens de secundários conectadas em "’r" podem ser utilizadas de maneira alternativa. Além disso, embora o transformador tenha bobinagens de primário e secundários trifásicos 32, 34, - outras implementações de ür.ica fase ou multifásica podem ser utilizadas. Cada um dos secundários trifásicos 34 é acoplado para prover energia CA para acionar um retificador trifásico de um estágio ie inversor correspondente 42 do inversor multinível trifásico 40.

[039] 0 inversor multinível 40 inclui 18 estágios de inversor 42, cada um conectado a lim secundário correspondente 34 do transformador 30, conforme apresentado. O inversor 40 é um inversor de 13 níveis com 6 estágios de inversos de Ponte H em cascata 42U-1 a 42U-6 tendo saídas 41U-1 a 41U-6 conectadas em série uma a outra (em cascata) entre um ponto neutro de acionamento de motor N e uma primeira bobinagem U de uma carga de motor trifásico 60. De maneira semelhante, seis estágios de inversor 42V-1 a 42V-6 proveem saídas de tensão conectadas em série 4 1V-1 a 4IV-6 entre o neutro N e a segunda bobinagem V, e seis estágios de inversor 42W-1 a 42W-6 proveem saídas de tensão conectadas em série 41W-1 a 41W-6 entre o neutro N e a terceira) bobinagem W do motor 60. Os estágios de inversor 42 são individualmente operacionais, de acordo com uma pluralidade de sinais de controle de alteração 49 do controlador 48. Especificamente, o controlador 48 provê sinais de controle 49U aos estágios de inversor 42U-1 a 42U-6 associados à primeira bobinagem de motor U e, também, provê sinais de controle 49V aos estágios de inversor 42V-1 a 42V-6 e sinais de controle 49W aos estágios de inversor 42W-1 a 42W-6.

[040] Referindo-se, também, às FIGURAS 2 e 3, o controlador 48 pode ser implementado em qualquer hardware adequado, software ou firmware executado por processador, ou combinações destes, em que uma realização exemplar do controlador 48 inclui um ou mais elementos de processamento, como microprocessadores, microcontroladores, DSPs, lógica programável etc., junto à memória eletrônica, memória de programa e circuitos acionadores de condicionamento de sinal, com o (s) elemento(s) de processamento programado(s) ou, de outra forma, configurado(s) para gerar sinais 49 adequados para operar os dispositivos de alteração dos estágios de inversor 42.

[041] A FIGURA 2 ilustra um estágio de inversor de Ponte H exemplar 42 tendo diodos retif icadore;s integrados D1-D6 que formam um retificador trifásico que reicebe energia CA trifásica do transformador secundário correspondente 34 e provê energia CC ao longo de um capacitor C de CC como uma entrada a um inversor de Ponte H formado por quatro dispositivos de alteração S1-S4 configurador em um circuito de ponte "H" . Embora os estágios de inversor 42 ilustrados, cada um, incluam circuitos retificadores acionados por uma entrada de CA do transformador secundário corresbondente 34, qualquer forma adequada de uma entrada de CC pode ser provida aos estágios de inversor 42, de acordo com a presente revelação, e os estágios de inversor 42 podem, mas não precisam, incluir circuitos de retificação integrados. Além disso, qualquer configuração de circuito de alteração adequada pode ser utilizada nos estágios individtais 42 tendo pelo menos dois dispositivos de alteração S configurados para prover seletivamente tensão na saída de estágic 41 de pelo menos dois níveis diferentes. Ademais, qualquer tipo adequado de dispositivos de alteração S pode ser utilizado nos estágios de inversor 42, incluindo, entre outros, alteradores com base em semicondutor, como transistores bipo]ares de gate isolado (IGBTs) , retificadores controlados de siljício (SCRs) , tiristores de desativação de gate (GTOs), tiristores comutados de gate integrado (IGCTs) etc.

[042] A implementação de Ponte h de quatro alterações ilustrada (FIGURA 2) permite vantajosamente a alteração de geração de sinal de controle pelo controlador 48 para prover pelo menos dois níveis de tensão distintos na saída 41 de maneira controlada. Por exemplo, uma tensão positiva é provida nos terminais de saída 41A e 41B de um nível de CC positivo substancialmente igual um YCC de tensão de barramento de CC pelo capacitor C (+VCCi quando os dispositivos de alteração SI e S4 estiverem ativados (condutivos) enquanto os outros dispositivos S2 e S3 estão desativados (não condutivos). Ativando os alteradores S2 e S3 enquanto SI e S4 estão desativados resulta en uma tensão negativa (-VCC) que é aplicada na saída 41. Com os alteradores superiores SI e S3 ativados e com S2 e S4 desativados (ou vice-versa) , a tensão de saída db estágio 42 é zero V. Da mesma forma, o estágio de inversor de Ponte H exemplar 42 permite, vantajosamente, a seleção de três tensões de saída diferentes, e a configuração en cascata de seis desses estágios (por exemplo, FIGURAS 1 e 3) permite a geração de sinal de controle de alteração Seletiva pelo controlador 48 para implementar 13 níveis de tensão diferentes para aplicação â fase de motor correspondente. É observado que outros circuitos de alteração possíveis podem ser utilizados para implementar uma saída selecionável de 2, 3 ou K níveis para estágios individuais 42, onde K é um número inteiro maior que 1.

[043] A FIGURA 2 ilustra uma implementação possível de lógica de comparação ou circuitos nc controlador 4 8 para prover sinais de controle de alteração 4 9 a um determinado estágio de inversor 42, onde o controlador 48 também pode incluir amplificação de nível de sinal e/ou circuitos acionadores (não apresentados) para prover tensão de acionamento adequada e/ou níveis de corrente suficientes para acionar seletivamente os dispositivos de alteração Sl-S4. Nesse aspecto, o controlador 4 8 gera um conjunto de 12 formas de onda de transmissor para cada uma cias fases de motor U, V, W (ou um único conjunto de 12 transmissores pode ser utilizado para todas as três fases) , com um par de transmissores 43, 45 correspondentes a cada estágio 42 incluindo um primeiro transmissor 43 (TRANSMISSOR+) e um segundo transmissor 45 (TRANSMISSOR-). Os transmissores individuais 43, 45 podem ser gerados como uma forma de onda de sinal de tensão e/ou podem ser valores de forma de onda digital gerados de maneira numérica utilizando um processador no controlador 48. Os sinais ou valores de forma de onda de transmissor 43, 45, ademais, definem individualmente uma forma de onda de transmissor periódica com um período de forma de onda P, com os períodos de forma de onda do conjunto de forma de onda sendo substancialmente iguais em determinadas realizações. As formas de onda 43, 45, ademais, são preferencialmente da mesma forma ao longe de todo o conjunto, embora isso não seja um requerimento estrito de todas as realizações da presente revelação. Além disso, qualquer formato de forma de onda adequado pode ser utilizado, como formas de onda triangulares 43, 45, conforme ilustrado e descrito adicionalmente doravante, ou outros formatos como formas de onda serrilhadas, ondas senoidais etc. (não apresentadas).

[044] O controlador 48 provê sínaid de controle de alteração individuais 49 a cada um dos dispositivos de alteração S1-S4 no exemplo ilustrado, embora determinados sinais de controle de alteração possam ser combinados ou compartilhados em algumas realizações. O controlador 48 gera os sinais de controle de alteração 49, com base em uma comparação dos primeiro e segundo sinais ou valeres de forma de onda de transmissor 43, 45 associados a cada determinado estágio de inversor 42 com um sinal ou valor de referência 47. Na realização ilustrada, um sinal ou valor de referência separado 47 é utilizado para cada fase de motor U, V, W do motor 60, como uma tensão de referência correspondente a um valor desejado (por exemplo, ponto de ajuste) ac qual a fase de motor correspondente tem de ser acionada pelo acionamento de motor 10. Na realização da FIGURA 2, ademais, comparadores 44 e 4 6 são providos, que comparam o sinal ou valor de referência 47 com os sinais ou valores de forme, de onda de transmissor positivos e negativos 43 e 45, respectivamente.

[045] Nessa implementação, quando a referência 47 for maior que o transmissor positivo 43, o comparador 44 aciona a alteração SI e, por meio do inversor 44a , desativa a alteração S2 do estágio de inversor 42. O transmissor negativo 45, nessa realização, tem um perfil negativo, seja na forma de um sinal ou valor, e quando a referêr.cia 4 7 ficar abaixo do transmissor negativo 45, a alteração 33 é ativada por meio do inversor 46a e a alteração S4 é ativada. Dessa forma, quando as alterações S2 e S3 forem de acordo com a tabela na FIGURA 2, a saída do estágio de inversor correspondente 42 tenta diminuir a tensão aplicada à fase de motor correspondente, também facilitando, assim, o rastreamento da referência 47. Ademais, quando a referência 47 estiver entre o transmissor positivo 43 e o transmissor negativo 45, as alterações S2 e S4 são ativadas no estágio de inversor correspondente 42. Nessa condição, o estágio de inversor correspondente 42 não adiciona ou subtrai tensão da saída de inversor real para a fase de motor correspondente, com a tensão de fase sendo controlada pela alteração Seletiva de outros estágios de inversor 42 na configuração em cascata para aquela fase.

[046] Referindo-se, também, à FIGURA 3, o controlador 48 implementa, de maneira semelhante, esquemas de comparação correspondentes a cada um dos estágios de inversor conectados em série 42, de maneira controlada, de modo a fazer com que a tensão de saída correspondente jara cada uma das fases de motor U, V e W rastreie seus respectivos sinais ou valores de referência 47. A FIGURA 3 ilustra circuitos de comparação ou lógica de forma de onda de transmibsor 43, 44, 45, 46 e 47 no controlador 48 para os seis estágios de inversos de Ponte H em cascata 42U-1 a 42U-6 para acionar a fase de motor U no conversor de energia 10 da FIGURA 1. É observado que os comparadores 44 e 46 nas FIGURAS 2 e 3 são representações esquemãticas, e se a referência 47 e transmissores 43 e 45 forem implementados como sinais análogos (por exemplo, sinais de tensão) , os corrparadores de hardware reais 44 e 46 podem ser utilizados. De maneira alternativa, se o controlador 48 implementar uma modulação de amplitude de pulso digital, a referência 47 e is formas de onda de transmissor 43 e 45 podem ser implem sntados como valores, e a função dos comparadores 44 e 16 pode ser implementada como software ou firmware exscutado por processador, lógica programável etc.

[047] Referindo-se, também, às FldüRAS 3, 4 e 5A-5F, o controlador 48 gera os sinais de controle de alteração 49 para os estágios de inversor 42 do inversor 40, de acordo com um processo exemplar 70 ilustrado na FIGURA 4, no qual os níveis de amplitude L de pelo mei.os duas das formas de onda de transmissor 43, 45 são alterados, de acordo com um padrão de alteração de nível de repetição 50. Em determinadas realizações, o controlador 48 inclii pelo menos um processador programado para realizar o processo 70 e outra funcionalidade aqui estabelecida, de acordo con instruções executáveis por computador de um meio legível por computador não transitório, como uma memória de computador, uma memória dentro de um sistema de controle de conversor de energia (por exemplo, controlador 48), um CD-ROM, disquete, pendrive, base de dados, servidor, computado etc. que teu instruções executáveis por computador para realizar os processos e funcionalidade de controlador aqui descritos. Embora o método exemplar 7 0 seja retratado e descrito na forma de uma série de ações ou eventos, será apreciado que diversos métodos da revelação não são limitados pela ordem ilustrada dessas ações ou eventos, exceto conforme especificamente estabelecido aqui. Nesse aspecto, exceto conforme especificamente provido doravante, algumas ações ou eventos podem ocorrer em ordem diferente e/ou simultaneamente a outras ações ou eventos além dos ilustrados e descritos aqui, e nem todas as etapas ilustradas podem ser necessárias para implementai' um processo ou método de acordo com a presente revelação. Os métodos ilustrados podem ser implementados em hardware, software executado por processador ou combinações destes, a fim de prover os conceitos de rotação de alteração de nível de amplitude de forma de onda de transmissor revelados aqui.

[048] No sistema 10 ilustrado, o controlador 48 altera os níveis de amplitude L de dois ou mais dos sinais ou valores de forma de onda de transmissor 43, 15 a cada M períodos de forma de onda de número inteiro P, c.e acordo com o padrão de alteração 50. É observado que esses padrões 50 podem incluir opcionalmente períodos nos quais o padrão permanece por um ou mais ciclos de transmissor antes da alteração acabar em um padrão geral de repetição, onde essas implementações são aqui mencionadas como alteração de níveis de amplitude a cada M períodos de forma de onda [por exemplo, FIGURAS 7 e 8 abaixo). Sem desejar se vincular a qualquer teoria em particular, acredita-se que essa alteração de nível rotacional controlada ou ajuste de nível pelo controlador 48 facilita a distorção harmônica total (THD) de tensão linha a linha de saída baixa e tensão de entrada baiia e THD de corrente, enquanto atenua distribuição de energia desigual nos estágios de inversor em cascata 42.

[049] Conforme visto na FIGURA 4 , para cada período de transmissor P que começa em 72, um conjunto de 2N (por exemplo, 12 no exemplo ilustrado) formas de onda de transmissor (sinais ou valores ou combinações destes) são geradas em 74, onde o conjunto inclui primeira e segunda formas de onda de transmissor 43 e 45 para cada estágio de inversor 42, com cada forma de onda de transmi.ssor 43, 45 sendo ajustada em um nível de amplitude diference L em cada período de forma de onda de transmissor P.

[0503 Os gráficos 100, 110, 120, 130, 140 e 150 nas FIGURAS 5A-5F, respectivamente, apresentam um padrão de alteração de nível de POD serrilhado exemplar para seis pares de formas de onda de transmissor: CR1+ & CRI- (42-UI & 45-ül) providas aos comparadores 44-UI & 46-UI para criação de sinais de controle de alteração 49-U1 para operar o primeiro estágio de inversor em cascata 42-U1 para a f as 2 de motor U do inversor CHB de 13 níveis da FIGURA 3; CR2+ & CR2- (43-U2 & 45-U2) providas aos comparadores 44-U2 & 46-U2 para a criação de sinais de controle de alteração 49-U2 para o segundo estágio de inversor 42-U2; CR3+ & CR3- (43-U3 & 45-U3) providas aos comparadores 44-U3 & 46-U3 utilizados para criar sinais de controle de alteração 49-U3 para o estágio de inversor 42-U3; CR4+ & CR4- (43-U4 & 45-U4) providas aos comparadores 44-U4 & 46-U4 para gerar sinais de controle de alteração 49-U4 para o estágio de inversor 42-U4: CR5+ & CR5-(43-U5 & 45-U5) providas aos comparadores 44-U5 & 46-U5 para gerar sinais de controle de alteração 49-U5 parja estágio de inversor 42-U5; e CR6+ & CR6- (43-U6 & 45-U6) providas aos comparadores 44-U6 & 46-U6 para gerar sinais de controle de alteração 49-U6 para operar o sexto estágio de inversor 42-U6 .

[051] 0 controlador 48 gera o conjunto de formas de onda de transmissor 43, 45 (FIGURA 3) em 74 na FIGURA 4, de modo que cada transmissor esteja em um nível de amplitude diferente L, com os níveis de amplitude do transmissor ajustados 43, 45 cada um estando dentro de uma variação de amplitude esperada AR do sinal nu valor de referência 47. 0 transmissor ajustado no nível 13 do exemplo da FIGURA 3 inclui 12 formas de onda de transnissor (seis transmissores positivos 43-ül, 43-U2, 43-U3, 43-U4, 43-U5 e 43-U6, e seis transmissores negativos 45-UI, 45-U2, 45-U3, 4 5-U4, 45-U5, e 45-U6) para a primeira fase de motor U. Conforme visto nas FIGURAS 5A-5F, por exemplo, c controlador 48 gera o conjunto de transmissor 43, 45 para cada período de forma de onda de transmissor P, de modo que cadê, transmissor 43, 45 esteja em um diferente de uma pluralidade de níveis de amplitude sem sobreposição L6-, L5-, L4-, L3-, Li-, Ll-, L1+, L2+, L3 + , L4+, L5+, L6 + dentro da variação ie amplitude esperada AR de um sinal ou valor de referência 4". No exemplo ilustrado, ademais, metade dos níveis de amplitide L1+, L2+, L3+, L4 +, L5+, L6+ estão dentro de uma primeira subvariação (por exemplo, positiva ou superior) SR1 da variação de sinal de referência AR, e os níveis restantes L6-, L5-, L4-, L3-, L2-, Ll- estão em uma segunda subvariação ( :>or exemplo, negativa ou inferior) SR2 da variação AR. Nessa implementação, o primeiro transmissor 43 para cada estágio de inversor 42 está na primeira subvariação SR1 e o segundo transmissor 45 para cada determinado estágio de inversor 42 está na segunda subvariação SR2, embora não seja um requisito estrito de todas as realizações da presente revelação. Nas implementações ilustradas, ademais, os níveis L não são sobrepostos e, preferencialmente, abrangem cada nível de amplitude possível dentro da variação AR, e ' οε padrões de alteração de nível 50 ilustrados e descritos ajui garantem que um transmissor 43, 45 seja provido em cada um dos níveis de amplitude ilustrados L durante cada um dos ciclos ou períodos de transmissor P, embora essas condições adicionais não sejam requisitos estritos de todas as realizações da presente revelação.

[052] Em 76, na FIGURA 4, com o conjunto de transmissores 43, 45 gerado para cada estágio de inversor 42, o controlador 48 provê sinais de controle de altexação 49, em que os sinais 4 9 para um determinado estágio de inversor 42 têm base na comparação dos primeiro e segundo sinais ou valores de forma de onda de transmissor 43, 45 para aquele estágio em particular 42 com o sinal ou valor ce referência 47 para a fase de motor correspondente, por exemplo, conforme descrito acima, utilizando hardware e/ou firmware/software executado por processador para implementar a funcionalidade dos comparadores 44, 46 apresentados nas FIGURAS 2 e 3.

[053] É feita uma determinação em 78, na FIGURA 4, de se a alteração deve ser feita para o próximo ciclo de transmissor (por exemplo, se M ciclos de transmissor de número inteiro ocorreram, desde a última alteração de nível, onde M é maior que zero) . Se não (NÃO em 78) , o controlador gera formas de onda de transmissor e sinais de controle de alteração para o próximo ciclo ou período de transmissor em 74 e 76, conforme descrito acima. De outra forma (SIM em 78), o controlador 48 altera o nível de amplitude L ds pelo menos dois dos sinais ou valores de forma de onda de transmissor 43, 45 para o próximo período de forma de onda de transmissor P em 80, de acordo com o padrão de alteração de nível de repetição 50. Outras realizações são possíveis (por exemplo, vide FIGURAS 7 e 8 abaixo), nas quais é utilizada permanência em um ou mais pontos em um determinado padrão de rotação 50.

[054] Referindo-se, também, às FIGURAS 5A-5F, o padrão de alteração de nível 50, em determinadas realizações, é um padrão de alteração de nível de disposição em fase oposta (POD) ou de disposição em fase (IPD) E0, e outros tipos e configurações de padrões de alteração 50 podem ser utilizados. 0 padrão 50, nas FIGURAS 5A-5F, é un exemplo de alteração de nível de POD serrilhado, no qual os transmissores positivo e negativo (primeiro e ssgundo) 43 e 45 estão nas subvariações SR1 e SR2, respectivamente. Nesse exemplo, a FIGURA 5A apresenta as posições ie nível de amplitude das formas de onda de transmissor CR1+ e CR1-utilizadas na geração dos sinais de controle de aIteração 49-U1 para o primeiro estágio de inversor 42-U1, que ocupam fendas L1+ e Ll- durante o primeiro ciclo de transmissor ilustrado PI e, então, altera em uma posição em cada período de transmissor que sucede. Nesse padrão 50, as respectivas posições de nível de amplitude para CR1+ e CRI-, cada uma, formam um padrão "serrilhado", com CR1+ sendo alterado para posições L6+, L5+, L4+, L3+ e L2+ nos períodos de ciclo de transmissor P2, P3, P4, P5 e P6, respectivamente, após o que o padrão repete. CR1+ e CRI-, entretanto, estão em disposição "em fase oposta" ou "oposta em fase" um em relação ao outro em relação ao padrão 50 nas FIGURAS 5A-5F, conj CRI- sendo inclinada ao longo da alteração na direção oposta que é CR1+. Nesse aspecto, CRI- é alterado dentro da subvariação SR2 para posições L6-, L5-, L4-, L3- e L2- nos períodos de ciclo de transmissor P2, P3, P4, P5 e P6, respectivamento. 0 mesmo é real para outros pares de forma de onda de transmissor: CR2+ & CR2- (associados ao segundo estágio de inversor em cascata 42-U2, FIGURA 5B) ; CR3+& CR3- (estágio de inversor 42-U3, FIGURA 5C) ; CR4+ & CR4- (estágio de inversor 42-U4, FIGURA 5D) ; CR5+ & CR5- (estágio 42-U5, FIGURA 5E) ; e CR6+ & CR6-(estágio 42-U6, FIGURA 5F), com as localiz ações sendo trocadas uma com a outra, em que cada um dos períodos ou ciclos P das formas de onda de transmissor, cada nível de amplitude L está ocupado.

[055] É observado que as formas de onda de transmissor 43, 45, nesses exemplos e em outjros exemplos discutidos abaixo, utilizam formas de onda triangulares. Entretanto, qualquer forma ou formato de formas de onda de transmissor pode ser utilizado, e as formas de oi.da 43, 45 de um determinado conjunto gerado pelo controlador <:8 podem, mas não precisam, ser do mesmo formato, e podem, mas não precisam, estar em fase uma com a outra. Além c.isso, embora os exemplos ilustrados incluam primeira e segunla formas de onda de transmissor associadas a cada estágio de inversor individual 42 com um transmissor na primeira (por exemplo, positiva) subvariação SR1 e o outro transmissor para aquele estágio de inversor 42 na segunda (por exemplo, negativa) subvariação SR2, são possíveis outras realizações, nas quais as formas de onda de transmissor associadas a uu determinado estágio de inversor 42 podem estar dentre da mesma subvariação SR1 ou SR2 em uma determinada formal de onda de ciclo de transmissor P ou em todos os ciclos de forma de onda de transmissor P.

[056] A FIGURA 6 provê um gráfico 200 que ilustra um padrão de alteração de nível de disposição em fase serrilhado (IPD) exemplar para um par exemplar de formas de onda de transmissor CR1+ & CRI- (43-U1 e 45-U1 no exemplo da FIGURA 3 acima) . Padrões de forma de onda de nível de amplitude alterado semelhantes são providos nessa implementação para outros pares de formas de onda de transmissor (não apresentados) com os níveis de amplitude sendo trocados um com o outro, de modo que em cada um dos períodos ou ciclos P das formas de onda de transmissor 43, 45, cada nível de amplitude L esteja ocupado. Nesse caso, semelhante aos das FIGURAS 5A-5F acima, o nível de amplitude L é alterado para cada transmissor 43, 45 em cada período de forma de onda subsequente P por um nível de incremento. Assim, conforme apresentado na FIGURA 6, o transmissor CRl+(43-Ul na FIGURA 3) é posicionado no nível de amplitude L1+ no primeiro ciclo de forma de onda ilustrado PI e é, após isso, alterado pelo controlador 48 para posições L6+, L5+, L4+, L3+ e L2+ nos períodos de ciclo de transmissor subsequentes P2, P3, P4, P5 e P6, respectivamenté, após o que o padrão repete. Diferente do exemplo de POD das FIGURAS 5A-5F, entretanto, o padrão de IPD na FIGURA 6 mantém uma distância constante entre o primeiro e segundo transmissores CR1+ & CRI- (43 -UI e 45-U1) com CRI- sendo localizado no nível L6- no período PI e, após isso, sendo inclinado dentro da subvariação SR2 para posições Ll-, L2-, L3-, L4- e L5- nos períodos de ciclo de transmissor subsequentes PS, P3, P4, P5 e P6, respectivamente. Dessa forma, os transmisiores CR1+ e CRI- estão "em fase" entre si e, com isso, esse axemplo é um padrão de IPD.

[057] Outro exemplo de IPD é ilustrado no gráfico 300 da FIGURA 7, dessa vez, que proví um padrão triangular por meio de alteração Sucessiva das fcrmas de onda de transmissor 43 e 45 em cada período P com permanência. Esse exemplo é novamente ilustrado em relação ao primeiro par de formas de onda de transmissor CR1+ e CRI-, e padrões semelhantes são aplicados a outros pares de transmissores (não apresentados) com cada nível de amplitude L sendo ocupado por um transmissor em cada um dos ciclos de forma de onda de transmissor P. Conforme visto na FIGURA " , o primeiro transmissor CR1+ é posicionado no nível L6+ e o segundo transmissor CRI- está no nível LI- durante o primeiro e segundo ciclos de transmissor ilustrados PI e :?2. A partir disso, CR1+ é alterado subsequentemente para as posições L5+ em P3, L4+ em P4, L3+ em P5, L2+ em P6, e permar ece no nível L1+ para os períodos de transmissor P7 e P8. Após isso, o padrão triangular na FIGURA 7 altera CR1+ para cima por meio dos níveis L2+ no ciclo P9, L3+ em PIO, L4+ em Eli, e L5+ em P12 e, então, permanece no nível superior L1+ por dois ciclos P13 e P14. Conforme visto na FIGURA 7, cada transmissor ê alterado para baixo em direção a um nível 5 em ciclos sucessivos P (por exemplo, P2 a P7) e, entãc, reverte a direção com a alteração Sendo para cima em um nível L a cada período P (P8 a P13) . Assim, o padrão de alteração de nível 50 na FIGURA 7 é triangular. Ademais, esse padrão 50 também mantém uma distância constante entre os primeico e segundo transmissores CR1+ & CRI- para cada estágio de inversor 42 e é, portanto, ura padrão de alteração de nível de disposição em fase (IPD).

[058] É observado, no gráfico 300 fia FIGURA 7, que os transmissores CR1+ e CRI- permanecem nos níveis finais L6+, L1+, Ll- e L6- para os dois ciclos consecutivos (PI & P2; P7 Sc P8; P 13 & P 14; etc.) conforme o padrão repete, e durante esses períodos de permanência (circulacos em linha tracejada na figura), pelo menos dois ios outros transmissores do conjunto são alterados da mesma forma, de modo que todos os níveis L sejam ocupados por urra das formas de onda de transmissor 43, 45 durante cada um dr>s ciclos P. Em outras realizações de padrão triangular, o par de transmissores CR1+ e CRI- pode permanecer em um ou mais níveis diferentes L por mais de um período de f arma de onda P. Além disso, ainda, outras realizações são pcssíveis, nos quais não é feita permanência para qualquer um dos transmissores 43, 45. Referindo-se, agora, às FIGURAS 8-10, a FIGURA 8 ilustra um gráfico 400 que apresenta un a realização de padrão de alteração de nível de POD triangular 50 (com permanência nas partes circuladas, como no exemplo da FIGURA 7 acima). Nesse caso, como o exemplo da FIGURA 7, os primeiro e segundo transmissores CR1+ e CRI- são, ambos, alterados para cima (inclinados) e, então, alterados (inc]inados) para baixo em incrementos de um nível de amplitude L, com permanência nos níveis finais. Entretanto, os t.ransmissores de cada par de formas de onda de transmissor 43, 45, nesse exemplo, estão em relação de disposição em fase oposta ou em oposição de fase entre si (POD). Um gráfico 410, na FIGURA 9, apresenta o par de formas de onda de transmissor alterado ao longo do tempo, de acordo com o padrão de alteração de nível de POD triangular 50 da FIGURA 8, junto ao sinal ou valor de referência de tensão correspondente 47 na cperação do inversor CHB 40 das FIGURAS 1-3. Um gráfico 420, na FIGURA 10, ilustra sinais de controle de alteração exemplares 49 para os dispositivos de alteração SI e S3 do estágio de inversor de Ponte H correspondente 42 gerado utilizando o par formas de onda de transmissor de nível alteradc 43, 45 das FIGURAS 8 e 9.

[060] Resultados de simulação comparativos indicam que as técnicas de PWM de alteração de nível acima, que utilizam padrões de alteração de nível de rotação 50 proveem diversos benefícios, particularmente, comparadas às técnicas de PWM de alteração de fase na geração de sinais de controle de alteração para inversores multinível de Ponte H em cascata. Para o sistema de 13 níveis ilustraio acima 10, por exemplo, THD de tensão de saída aprimorada é alcançada utilizando essas técnicas, comparada à PWM de alteração de fase. Para o acionamento de motor 10 em 100% de carga de saída, técnicas de PWM de alteração de fase produzem THD de 8% em uma velocidade de 1,0 pu, enquanto PWM LS sem padrões de rotação produzem uma THD de 5%. Em velocidades menores, os resultados de simulação em 0,2 pu apresentam uma THD para PWM de alteração de fase de 28% e uma THD de 20% para PWM de alteração de nível sem rotação.

[061] Além disso, as técnicas reveladas também proveem equilíbrio de tensão significativamentb aprimorado dentre as baterias, conforme comparado à PWM de alteração de nível sem rotação. Os resultados de simulação para as realizações de 13 níveis, descritas acima, com um índice de modulação de 1, apresentam uma redução significativa na tensão de ligação de CC dos estágios de irversor mais superiores e mais inferiores (por exemplo, 42-U1 e 42-U6 nas FIGURAS 1 e 3 acima) quando as realizações de POD triangular (por exemplo, FIGURAS 8-10 acima) são utilizadas comparados à utilização de PWM de alteração de nível sem rotação.

[062] Assim, as realizações descritas acima facilitam a mesma frequência de alteração para dispositivos de todos os estágios de inversor 42, enquanto PWM de alteração de nível sem rotação resulta em diferentes frequências de alteração de dispositivo. Alén disso, as realizações facilitam a distribuição de energia igual entre os estágios 42, que é uma desvantagem significativa para PWM de alteração de nível sem rotação, e THD de corrente de entrada de retifiçador em velocidade nominal § aprimorada utilizando os conceitos revelados era relação à PWM de alteração de fase e comparado à PWM de alteração de nível em rotação, e é melhor que PWM de alteração de nível, sem rotação em 20% de velocidade nominal. Também, os resultados de simulação apresentam que harmônicas de ordem menor de entrada de retificador são de amplitude muito baixa utilizando os conceitos da presente revelação, enquanto PWM de alteração de nível sem rotação produz harmônicas de 5â e 7- ordem maiores. Além disso, essas técnicas proveem boa THD de tensão linha a linha de saída em velocidade nominal, e em dssempenho de proporção de PWM de alteração de nível sem rotação em 20% de velocidade nominal (ambos sendo melhores do que de técnicas de PWM de alteração de fase).

[063] Referindo-se, agora, às FIGIRAS 11A-13F, em outras realizações, a alteração de nível pode se estendida em tempo, em que o número inteiro M é maior qu= um, e/ou o controlador 4 8 pode implementar padrões de alteralção de nível 50 pelos quais o nível de amplitude L dos sinai 3 ou valores individuais de forma de onda de transmissor 4 3 e 4 5 é alterado em pelo menos dois níveis de amplitude L a cada M períodos de forma de onda P. As FIGURAS 11A-:.1F ilustram gráficos 600, 610, 620, 630, 640 e 650 que apresentam outro padrão de alteração de nível de POD serrilhado exemplar para os seis pares de formas de onda de transmissor 43, 45. Nessa realização, cada transmissor 43, 45 ê alterado ett dois níveis de amplitude a cada ciclo de transmissor P. As FIGURAS 12A-12F proveem gráficos 700, 710, 720, 730, 74C e 750 que apresentam outro padrão de alteração de nível de POD serrilhado exemplar 50, no qual cada transmissor 43, 45 é alterado em um único nível de amplitude L a caia ciclos de transmissor P. Os gráficos 800, 810, 820, 830, 840 e 850 nas FIGURAS 13A-13F ilustram uma combinação desses dc is aspectos, nos quais um padrão de alteração de nível de PCD serrilhado 50 altera cada transmissor 43, 45 em dois níveis de amplitude L a cada ciclos de transmissor P. f064] Referindo-se, agora, às FIGUIAS 14-25F, a FIGURA 14 apresenta uma implementação de estãgic de inversor de Ponte H alternativa, na qual um estágio de inversor 4 2 é provido de pilhas com sinais de controle de modtlação 49 por meio de um controlador 48 que implementa abordagem de modulação de seno de triângulo ou de referência complementar ou inversa com um padrão de alteração de nível que utiliza um par de referências complementares (inversas) e um único transmissor no controlador 48.

[065] A FIGURA 14 ilustra outra implementação do controlador 48 com circuitos ou lógica de ccmparação 44, 4 6 para prover sinais de controle de alteração 4 9 a um determinado estágio de inversor 42, nesse caso, implementando modulação de referência complementar ou inversa de um único transmissor 43 que utiliza um par de primeira e segunda referências complementares 47a e 47b, respectivamente. 0 transmissor 43 para o estágio associado 42 pode ser gerado como uma forma de onda de sinal de tensão e/ou pode ser valores de forma de onda digital gerados de maneira numérica utilizando um processador no controlador 48, e definir uma forma de onda de transmissor periódica com utr período de forma de onda P, com os períodos de forma de onda do conjunto de forma de onda sendo substancialmente iguais em determinadas realizações. Como com a configuração de transmissor complementar descrita acima, das FIGURAS 2-13F, a única forma de onda de transmissor 43 para cada estágio, nas realizações das FIGURAS 14-25F, tem preferencialmente a mesma forma ao longo de todo o conjunto, embora esse não seja um requisito estrito de todas as realizações. Além disso, qualquer formato de forma de onda adequada pode ser utilizado, como forma de onda triangular 43, conforme ilustrada e descrita adicionalmente doravante, ou outros formatos como formas de onda serrilhadas, ondas senoidais etc. (não apresentadas). Nessa implementação, quando a referência positiva 47a for maior que o transmissor 43, o comparador 44 aciona a alteração SI e, por meio do inversor 44a, desativa a alteração S2 do estágio de inversor 42, e quando a referência 47a ficar abaixo do transmissor 43, o comparador 44 desativa SI e ativa S2. A alteração S3 é ativada e S4 é desativada por meio do inversor 4 6a quando a referência inversa 47b estiver acima do transmissor 43. De acordo com a Tabela na FIGURA 14, a saída de estágio de inversor tenta diminuir a tensão aplicada à fsse de motor correspondente quando S2 e S3 estiverem ligadas 2 aumentar a tensão aplicada à fase de motor correspondente SI e S4 estiverem ligadas. O controlador 48, nessa realização, implementa esquemas de comparação semelhantes correspondentes a cada um dos estágios de inversor conectados em série 42, conforme visto na FIGURA 15, para fazer com que a tensão de saída correspondente para cada uma das fases de riotor U, V e W rastreie seus respectivos sinais ou valores ds referência 47 .

[066] Conforme visto nas FIGURAS lk e 17A-17F, o controlador 48 gera os sinais de controle de alteração 49 para os estágios de inversor 42 do inversor 40, c.e acordo com um processo exemplar 90 (FIGURA 16) , no qual os níveis de amplitude L de pelo menos duas das formas de onda de transmissor 43 são alterados a cada M períodos de forma de onda de número inteiro P, de acordo com uih padrão de alteração 50, onde os padrões 50 podem incluir opcionalmente períodos de permanência para um ou mais ciclos do transmissor antes da alteração acabar, em um padrão geral ce repetição, mencionado aqui como alteração de níveis de amplitude a cada M períodos de forma de onda (por exemplo, FIGURAS 19 e 2 0 abaixo) . Cada novo período de transmissor P comaça em 91 na FIGURA 16, onde um conjunto de N (por exemplo, 6 no exemplo ilustrado) formas de onda de transmissor (sinais ou valores ou combinações destes) é gerado em 92, incluinio uma única forma de onda de transmissor 43 para cada estágio de inversor 42, com cada forma de onda de transmissor 43 ajustada em um nível de amplitude diferente L em cada período de forma de onda de transmissor P.

[067] Exemplos de padrões de alteração de nível serrilhados são apresentados nos gráficos 900, 930, 920, 930, 940 e 950 nas FIGURAS 17A-17F para seis formas de onda de transmissor, incluindo CRI (FIGURA 17A; 43-U1 na FIGURA 15) provido aos comparadores 44-U1 & 46-U1 para criar sinais de controle de alteração 49-UI para operação do primeiro estágio de inversor em cascata 42-UI para fase de motor I' do inversor CHB de 13 níveis da FIGURA 15. De maneira se nelhante, as FIGURAS 17B-17F apresentam o restante do conjunto de forma de onda de transmissor, incluindo CR2-CR6 para gerar sinais de controle de alteração 49-Ü6 para operar os estágios de inversor 42-UI a 42-U6, em que cada transmissor está em um nível de amplitude diferente L. Os níveis de amplitude do transmissor ajustados 43 estão, cada um, de itro de uma variação de amplitude esperada AR das referêncics 47a e 47b, e os níveis L1-L6 não se sobrepõem e, preferencialmente, abrangem cada nível de amplitude possível dentro da variação AR para garantir que um transmissor 43 seja prcvido em cada um dos níveis L durante cada período de transmissor P, embora não sejam requisitos estritos de todas as realizações da presente revelação.

[068] Em 93, na FIGURA 16, o ccntrolador 48 provê sinais de controle de alteração 49 utilizando os transmissores 43 gerados para cada estágio de inversor 42, onde os sinais 49 para um determinado estágio de inversor 42 têm base na comparação do sinal ou valor de forna de onda de transmissor correspondente 43 com o primeiro e segundo sinais ou valores de referência 47a e 47 b para a fase de motor correspondente, por exemplo, conforme desqrito acima, utilizando hardware e/ou firmware/software executado por processador para implementar a funcionalidade dos comparadores 44, 46 apresentados nas FIGURAS 14 e 15. É feita uma determinação em 94, na FIGURA 16, de se a alteração deve ser feita para o próximo ciclo de transmissor (por exemplo, se M ciclos de transmissor de um número inteiro ocorreram desde a última alteração de nível, onde M é maior que zero) . Se não (NÃO em 94) , o controlador gera formas de onda de transmissor e sinais de controle de alteração para o próximo ciclo ou período de transmissor em 92 e 93, confcrme descrito acima. De outra forma (SIM em 94), o controlador 48 altera o nível de amplitude L de pelo menos dois dos sinais ou valores de forma de onda de transmissor 43 para o próximo período de forma de onda de transmissor P, em 95, de acordo com o padrão de alteração de nível de repetição 50. Outras rec.lizações são possíveis (por exemplo, vide FIGURAS 19 e 20 abaixo) , nas quais a permanência é utilizada em um ou mais pontos em um determinado padrão de rotação 50.

[069] A FIGURA 18 apresenta um gráfico 1000 que ilustra um padrão de alteração de nível serrilhado exemplar para uma forma de onda de transmissor exemplar CRI, e padrões de forma de onda de nível de amplitude alterado semelhantes são providos nessa implementação para as outras formas de onda de transmissor (não apresentadas) com os níveis de amplitude sendo trocados entre si, de modo que cada nível de amplitude L seja ocupado em cada um dos ciclos P das formas de onda de transmissor 43. Nesse caso, o nível de amplitude L é alterado para cada transmissor 43, em cada período de forma de onda subsequente P por um nível de incremeito, com CRI sendo posicionado em nível de amplitude LI no primeiro ciclo PI e é, após isso, alterado pelo controlador 48 piara posições L6, L5, L4, L3 e L2 nos períodos subsequentes P2, P3, P4, P5 e P6, respectivamente, após o que o padrão repete.

[070] A FIGURA 19 apresenta outro exemplo em um gráfico 1100, que provê um padrão triangular por meio de alteração Sucessiva da forma de onda de transmissor 43 em cada período P com permanência. Nesse caso, CRI está no nível L6 durante o primeiro e segundo ciclos de transmissor ilustrados PI e P2. A partir disso, CRI é alterado subsequentemente para posições L5 em P3, L4 em P4, L3 em P5, L2 em P6, e permanece no nível LI para os períodos de transmissor P7 e P8. Após isso, o padrão triangular na FIGURA 19 altera CRI para cima por meio dos níveis L2 no ciclo P9, L3 em PIO, L4 em Pll, e L5 em P12 e, então, permanece no nível superior L6 para dois ciclos P13 e P14. Ccnforme visto nesse exemplo, o transmissor é alterado para cima em um nível L em ciclos sucessivos P (por exemplo, P2 a P7) e, então, reverte a direção com a alteração Sendo para cima. em um nível L a cada período P (P8 a P13) . Assim, o padrão de alteração de nível 50 na FIGURA 19 é triangular. CRI permanece nos níveis finais L6 e LI para dois ciclos consecutivos (PI & P2; P7 & P8; P 13 & P14; etc.) conforme o padrâ.o repete, e durante esses períodos de permanência (circulados na linha tracejada na figura), pelo menos dois dos outros transmissores do conjunto são alterados da mesma forma, de modo que todos os níveis L sejam ocupados por uma das formas de onda de transmissor 4 3 durante cada um dos ciclos P. Em outras realizações de padrão triangular, o transmissor CRI pode permanecer em um ou mais níveis diferentes L para mais de um período de forma de onda P. Além disso, ainda, outras realizações são possíveis, em que não é feita permanência para qualquer um dos transmissores 43.

[071] O gráfico 1200, na FIGURA 20, ilustra uma realização de padrão de alteração de nível triangular com permanência nas partes circuladas, nas quais o transmissor CRI é alterado (inclinado) para cima e, então, alterado (inclinado) para baixo em incrementos de un nível de amplitude L, com permanência nos níveis finais. Um gráfico 1210, na FIGURA 21, apresenta o transmissor CRI alterado ao longo do tempo, de acordo com o padrão triangular 5 0 da FIGURA 20, junto aos sinais ou valores de referência de tensão correspondentes 47a e 47 b em operação. Um gráfico 1220, na FIGURA 22, ilustra sinais de controle de alteração exemplares 49, para os dispositivos de alteração SI e S3 do estágio de inversor de Ponte H correspondente 42, gerados utilizando o transmissor alterado de nível 43 dss FIGURAS 20 e 21. Como com os exemplos de transmissor duplo nas FIGURAS 2-13F acima, os exemplos de referência complementar ou inversa utilizando padrões de alteração de níveL de rotação 50 proveem diversos benefícios sobre técnicas de PWM de alteração de fase, por exemplo, THD de tensão de saída aprimorada, e equilíbrio de tensão aprímoradp dentre as baterias em um determinado estágio.

[072] As FIGURAS 23A-25F apresentam realizações adicionais não limitantes, nas quais a alteração de nível pode ser entendida no tempo, em que o número inteiro M é maior que um, e/ou o controlador 48 pode implementar padrões de alteração de nível 50 pelos quais o nível de amplitude L dos sinais ou valores individuais de forma de onda de transmissor 43 é alterado em pelo menos dois níveis de amplitude L a cada M períodos de forma de onda P. As FIGURAS 23A-23F ilustram gráficos 1300, 1310, 1320, 1330, 1340 e 1350 apresentando outro padrão de alteração de nível, serrilhado exemplar para os seis formas de onda de transmissor 43, em que cada transmissor 43 é alterado em dois níveis de amplitude a cada ciclo de transmissor P. As FIGURAS 24A-24F proveem gráficos 1400, 1410, 1420, 1430, 1440 e 1450 que apresentam outro padrão de alteração de nível serrilhado exemplar 50, em que cada transmissor 43 é alterado em um único nível de amplitude L a cada dois ciclos de transmissor P. Além disso, os gráficos 1500, 1510, 1520, 1530, 1540 e 1550 nas FIGURAS 25A-25F ilustram uma combinação desses dois aspectos, nos quais um padrão de alteração de nível serrilhado 50 altera cada transmissor 43 em dois níveis de amplitude L a cada dois ciclos de transmissor P.

[073] Os exemplos acima são meramente ilustrativos das diversas realizações possíveis 'dos diversos aspectos da presente revelação, em que alterações e/ou modificações equivalentes ocorrerão a outros técnicos no assunto, mediante a leitura e entendimento dessa especificação e dos desenhos anexos. Em consideração particular às diversas funções realizadas pelos componentes descritos acima (conjuntos, dispositivos, sistemas, circuitos e similares), os termos (incluindo uma referência a um "meio") utilizados para descrever esses componentes são destinados a corresponder, a menos que de outra forma indicado, a qualquer componente, como hardware, software executado por processador, ou combinações destes que realiza a função especificada do componente descrito (isto é, que seja funcionalmente equivalente), embora não escruturalmente equivalente à estrutura revelada, que realiza ^ função nas implementações ilustradas da revelação, Além d^sso, embora uma característica particular da revelação pos|sa ter sido revelada em relação a somente uma de diversas implementações, essa característica pode ser combinada a uma ouj mais outras características de outras implementações, confcjrme ode ser desejado e vantajoso para qualquer determinada Aplicação ou em particular. Também, na medida em que ■ os termos "incluindo", "inclui", "tendo", "tem", "com", variantes destes são utilizados na descrição detalhadja e/ou nas reivindicações, esses termos são destinadojs a serem inclusivos de maneira semelhante ao termo "compreendendo".

REIVINDICAÇÕES

Claims

1. SISTEMA DE CONVERSÃO DE EMERGIA (2), caracterizado por compreender: um inversor de múltiplos níveis (40), dompreendendo N estágios de inversor de número inteiro (42-1, 42-2, 42-3, 42-4, 42-5, 42-6), N sendo maior que três, os j estágios de inversor (42) compreendendo, individualmente, umá saída (41), e um circuito de alternação incluindo uma pluralidade de dispositivos de alternação (S1-S4) acoplados entre uma fonte de tensão CC correspondente e a saída (41), o circuito de alternação (S1-S4) é operacional para prover u^ta tensão de saída (V0üt) tendo uma amplitude de um de peld menos dois níveis diferentes na saída (415, de acordo com uma pluralidade de sinais de controle de alternação (49), as saídas (41) dos estágios de inversor (42) sendo acoplados em série; e um controlador (48) operacional patfa gerar um conjunto de N sinais ou valores de forma de onda de carregador (43) incluindo um único sinal ou valor de forma de onda de carregador (43) para cada um dos estágio^ de inversor (42) , os sinais ou valores de forma de onda d|e carregador (43) definindo individualmente uma forma |.e onda de carregador periódica com um período de forma de |onda (P), os períodos de forma de onda do conjunto de sinais cj>u valores de forma de onda de carregador (43) sendo substancialmente iguais; o controlador (48) sendo operadional para estabelecer cada sinal ou valor de forma ιαβ onda de carregador (43) em um diferente de uma pluralidade de níveis de amplitude sem sobreposição (L6, L5, L4, L3, L^, Ll) dentro de uma variação de amplitude esperada (AR) doè primeiro e segundo sinais ou valores de referência complementares (47a, 47b) ; o controlador (4 8) sendo operacional p^tra prover os sinais de controle de alternação (49) ao inversor de múltiplos níveis (40) com os sinais de controle de alternação (49) providos a um determinado estágio de inversor (42) com base em comparação do sinal ou valor de forma de onda de carregador (43) para o determinado estágio de inversor (42) com o primeiro e segundo sinais ou valores de referência (47a, 47b); e o controlador (48) sendo operacional para alternar o nível de amplitude (L) de pelo menos dois dos sinais ou valores de forma de onda de carregador (43) a cada M períodos de forma de onda de número inteiro (P) , de acordo com um padrão de alternação de nível (50) de disposição oposta por fase de repetição (POD) ou disposição em fase (IPD), M sendo maior que zero.

2. SISTEMA DE CONVERSÃO DE ENERGIA (2), de acordo com a reivindicação 1, caracterizado pelos sinais ou valores de forma de onda de carregador (43) definirem individualmente uma forma de onda de carregador triangular psriódica que repete a cada período de forma de onda (P).

3. SISTEMA DE CONVERSÃO DE ENERGIA (2), de acordo com a reivindicação I, caracterizado pelo controlador (48) ser operacional para alternar o nível de amplitude (L) de todos os sinais ou valores de forma de onda de carregador (43) a cada M períodos de forma de onda (P) , de acordo com o padrão de alternação de nível (50).

4. SISTEMA DE CONVERSÃO DE ENERGIA (2|, de acordo com a reivindicação 3, caracterizado por M ser msior que um.

5. SISTEMA DE CONVERSÃO DE ENERGIA (2 , de acordo com a reivindicação 3, caracterizado pelo controlador ser operacional para alternar o nível de amplitude (I) dos sinais ou valores individuais de forma de onda de carreçador (43) em pelo menos dois níveis de amplitude (L) a cada W períodos de forma de onda (P) , de acordo com o padrão de alternação de nível (50).

6. SISTEMA DE CONVERSÃO DE ENERGIA (2, , de acordo com a reivindicação 1, caracterizado por M ser mcjior que um.

7. SISTEMA DE CONVERSÃO DE ENERGIA (2p , de acordo com a reivindicação 6, caracterizado pelo controlador ser operacional para alternar o nível de amplitude (If) dos sinais ou valores individuais de forma de onda de carreçjador (43) em pelo menos dois níveis de amplitude (L) a cada lvj períodos de forma de onda (P) , de acordo com o padrão de ajlternação de nível (50).

8. SISTEMA DE CONVERSÃO DE ENERGIA (2(), de acordo com a reivindicação 1, caracterizado pelo controlador ser operacional para alternar o nível de amplitude (1) dos sinais ou valores individuais de forma de onda de carreçador (43) em pelo menos dois níveis de amplitude (L) a cada M períodos de forma de onda (P) , de acordo com o padrão de alternação de nível (50).

9. SISTEMA DE CONVERSÃO DE ENERGIA (2j) , de acordo com a reivindicação 1, em que os estágios de inversor (42) são estágios de ponte H caracterizados por 1 compreender, individualmente, quatro dispositivos de alternação (S1-S4) acoplados entre a fonte de tensão CC correspondente e a saída correspondente (41), os estágios de inversor (42) individualmente operacionais para prover uma tensão de saída (V0ut) tendo uma amplitude de um de pelo menos! dois níveis diferentes na saída (41), de acordo com os sinai^ de controle de alternação correspondentes (49) do controlado^: (48) .

10. MÉTODO (70) PARA GERAR SINAIS DE| CONTROLE DE ALTERNAÇÃO PARA N ESTÁGIOS DE INVERSOR DE NÚMERO :NTEIRO (421, 42-2, 42-3, 42-4, 42-5, 42-6) DE UM INVERSOR )E MÚLTIPLOS NÍVEIS (40), n sendo maior que três, sendo o método (70) caracterizado por compreender: geração (74) de um conjunto de N sinais ou valores de forma de onda de carregador (43) incluindo urjt único sinal ou valor de forma de onda de carregador (43) para cada um dos estágios de inversor (42) , os sinais ou vai ore sj de forma de onda de carregador (43) definindo individualmen|te uma forma de onda de carregador periódica com um período] ae forma de onda (P) , os períodos de forma de onda do conjuijito de sinais ou valores de forma de onda de carregador (43) sendo substancialmente iguais, e cada sinal ou valor de forma de onda de carregador (43) estando em um diferente de uma pluralidade de níveis de amplitude sem sobreposição (L6, L5, L4, L3, L2, Ll) dentro de uma variação de amplitude esperada (AR) dos primeiro e segundo sinais ou valores q.e referência complementares (47a, 47b); provisão (76) de sinais de controle c|e alternação (49) ao inversor de múltiplos níveis (40) com |os sinais de controle de alternação (49) providos a um determinado estágio de inversor (42), com base na comparação do sina^ ou valor de forma de onda de carregador (43) para o determinado estágio de inversor (42) com o primeiro e segundo sinaijs ou valores de referência (47a, 47b); e alternação (80) do nível de amplitude (L) de pelo menos dois dos sinais ou valores de forma de onda de carregador (43) a cada M períodos de forma de oijjda de número inteiro (P) , de acordo com um padrão de alternarão de nível (50) de disposição oposta por fase de repetiçjão (POD) ou disposição em fase (IPD), M sendo maior que zero

11. MÉTODO (70), de acordo com a reivipdicação 10, caracterizado por compreender a alternação 4o nível de amplitude (L) de todos os sinais ou valores de fjorma de onda de carregador (43) a cada M períodos de forma de innda (P), de acordo com o padrão de alternação de nível (50).

12. MÉTODO (70), de acordo com a reivindicação 11, caracterizado por M ser maior que um.

13. MÉTODO (70), de acordo com a reivindicação 12, caracterizado por compreender a alternação ao nível de amplitude (L) dos sinais ou valores individuais| de forma de onda de carregador (43) em pelo menos doi^ níveis de amplitude (L) a cada M períodos de forma de cpida (P) , de acordo com o padrão de alternação de nível (50).

14. MÉTODO (70), de acordo com a reivilndicação 11, caracterizado por compreender a alternação φο nível de amplitude (L) dos sinais ou valores individuais· de forma de onda de carregador (43) em pelo menos doi4 níveis de amplitude (L) a cada M períodos de forma de <j>nda (P) , de acordo com o padrão de alternação de nível (50).

15. MÉTODO (70), de acordo com a reivindicação 10, caracterizado por M ser maior que um.

16. MÉTODO (70), de acordo com a reivindicação 15, caracterizado por compreender a alternação ψο nível de amplitude (L) dos sinais ou valores individuais| de forma de onda de carregador (43) em pelo menos doí^ níveis de amplitude (L) a cada M períodos de forma de <pnda (P) , de acordo com o padrão de alternação de nível (50).

17. MÉTODO (70), de acordo com a reivindicação 14, caracterizado por compreender a alternação cjio nível de amplitude (L) dos sinais ou valores individuais] de forma de onda de carregador (43) em pelo menos doié níveis de amplitude (L) a cada M períodos de forma de <pnda (P) , de acordo com o padrão de alternação de nível (50).

18. MEIO LEGÍVEL POR COMPUTADOR NÃO TRANSITÓRIO COM INSTRUÇÕES EXECUTÁVEIS POR COMPUTADOR PARA GER£R SINAIS DE CONTROLE DE ALTERNAÇÃO PARA N ESTÁGIOS DE INVERSOR DE NÚMERO INTEIRO (42-1, 42-2, 42-3, 42-4, 42-5, 42-6) DEj UM INVERSOR DE MÚLTIPLOS NÍVEIS (40), n sendo maior que tfes, sendo o meio legível por computador caracterizado poxt compreender instruções executáveis por computador para: gerar (74) um conjunto de N sinais ofa valores de forma de onda de carregador (43) incluindo um úr|ico sinal ou valor de forma de onda de carregador (43) para cada um dos estágios de inversor (42) , os sinais ou valores de forma de onda de carregador (43) definindo individualmente uma forma de onda de carregador periódica com um período de forma de onda (P) , os períodos de forma de onda do conjur^co de sinais ou valores de forma de onda de carregador (43) sendo substancialmente iguais, e cada sinal ou valori de forma de onda de carregador (43) estando em um diferjente de uma pluralidade de níveis de amplitude sem sobreposi|ção (L6, L5, L4, L3, L2, Ll) dentro de uma variação de amplitiude esperada (AR) dos primeiro e segundo sinais ou valores c|e referência complementares (47a, 47b); prover (76) sinais de controle de altlernação (49) ao inversor de múltiplos níveis (40) com οφ sinais de controle de alternação (49) providos a um determinado estágio de inversor (42) com base em comparação do sina.ll ou valor de forma de onda de carregador (43) para o determilnado estágio de inversor (42) com o primeiro e segundo sinai|s ou valores de referência (47a, 47b); e alternar (80) o nível de amplitude (L) de pelo menos dois dos sinais ou valores de forma de onda de carregador (43) a cada M períodos de forma de orjda de número inteiro (P) , de acordo com um padrão de alternajção de nível de repetição (50), M sendo maior que zero.

19. MEIO LEGÍVEL POR COMPUTADOR, de Jicordo com a reivindicação 18, caracterizado por M ser maior que um.

20. MEIO LEGÍVEL POR COMPUTADOR, de jtcordo com a reivindicação 18, caracterizado por compreende|r instruções executáveis por computador para alternar o nível-de amplitude (L) dos sinais ou valores individuais de form^ de onda de carregador (43) em pelo menos dois níveis de amjjiitude (L) a cada M períodos de forma de onda (P), de acordo icorn o padrão de alternação de nível (50).