NL8020272A - Werkwijze voor het vormen van spanningsinvariante condensatoren voor mos-type geintegreerde schakelings- inrichtingen. - Google Patents

Description

I, -r—rs?r** 80 £0 2 72 -1- . 21518/JF/J1

Aanvrager: American Microsystems, Incorporated, Santa Clara, California, Verenigde Staten van Amerika.

Korte aanduiding: Werkwijze voor het vormen van spanningsinvariante condensatoren voor MOS-type geïntegreerde schakelingsin-5 richtingen.

De uitvinding heeft betrekking op een werkwijze voor het vervaardigen van een half-geleiderinrichting met MOS-transistoren en spanningsinvariante condensatoren.

10 In zijn algemeenheid is de uitvinding gericht op geïntegreerde sohakelihgs half-geleiderinrichtingen met spanningsinvariante condensator-elementen en in het bijzonder op een werkwijze voor het vervaardigen van dergelijke inrichtingen.

Bij bepaalde type relatief op grote schaal geïntegreerde scha-15 kelingen is het noodzakelijk meerdere spanningsinvariante condensatoren te verschaffen naast vele transistoren, welke worden gebruikt voor logische of geheugensecties. In geïntegreerde schakelingen zoals bijvoorbeeld microprocessors of inrichtingen welke worden gebruikt voor digitale gegevenstransmissie en communicatiesystemen, zoals codeer- decodeerschakelin-20 gen, worden analoog naar digitaal en/of digitaal naar analoog omzetters gevormd uit condensatorladders, omvattende een groot aantal condensatoren welke alle dienen te zijn bemeten volgens specificaties binnen nauwe tolerantiegrenzen.

: Tot nu toe werden, ten einde de noodzakelijke condensatorele-25 menten in een geïntegreerde schakeling, omvattende vele transistoren te verschaffen, afzonderlijke processtappen vereist voor het vormen van uitwendige Condensatorelementen. Dit verhoogt aanzienlijk de kosten van dergelijke geïntegreerde schakelingen. Bovendien had dit een nadelige invloed op de produktie-opbrengst, welke bereikbaar was vanwege procescomplicaties 30 en het vereiste geïntegreerde schakelingschips met een groter oppervlak.

Het is een doel van de onderhavige uitvinding een nieuwe en verbeterde werkwijze te verschaffen van geïntegreerde schakelingsinrich-tingen met een veelvoud aan transistoren en condensatoren.

Een ander doel van de onderhavige uitvinding is het verschaf-35 fen van een werkwijze voor het vervaardigen van MOS-type geïntegreerde sohakelingsinrichtingen, eveneens met een groot aantal condensatoren, waarbij de diëlektrische laag voor de condensatoren wordt gevormd door .een oxydehergroeiing, gedurende de vervaardigingsstappen voor de MOS-ele- 8020272 -2- 21518/JF/j1 t « menten.

Nog een ander doel van de onderhavige uitvinding is het verschaffen van een werkwijze voor het vervaardigen van MOS-type geïntegreerde schakelingsinrichtingen met vele transistoren en relatief grote 5 condensatoren, waarbij de gespecificeerde ontwerpcapaciteit van de condensatoren niet aanzienlijk varieert met de opgedrukte spanning.

De uitvinding beoogt de hierboven genoemde bezwaren op te heffen en voorziet daartoe in een werkwijze van een in de aanhef genoemde soort, welke is gekenmerkt, doordat deze de volgende stappen omvat: het 10 vormen op een siliciumsubstraat van tweetallen vooaf gekozen gediffundeerde gebieden met een geleidbaarheid,tegenovergesteld aan die van het substraat en veldoxydegebieden, grenzend aan de gediffundeerde gebieden, het vormen van een laag-geleidend materiaal in poortgebieden tussen gediffundeerde gebieden van de tweetallen en in vooraf gekozen gebieden od de 15 veldoxydegebieden, het bedekken van het substraat, inclusief de gediffun-. deerde gebieden, de gebieden van geleidend materiaal en het veldoxyde met een laag fosfor-gedoteerd oxyde, het vormen van openingen in de laag fosfor-gedoteerd oxyde, inclusief contactgebieden, in lijn met vooraf gekozen gediffundeerde gebieden en eveneens vooraf gekozen condensator-20 gebieden van de laag geleidend materiaal op het veldoxyde, het opnieuw laten vloeien van het fosfor-gedoteerde oxyde door het verhitten in een zuurstof omgeving, ten einde scherpe randen bij de openingen te verminderen ven tegelijkertijd een dunne oxydelaag te groeien in de contact- en condensatorgebieden, het verwijderen van de dunne oxydelaag in de contact-25 gebieden en het aanbrengen van eer. metaallaag in de contactgebieden en eveneens in de condensatorgebieden, waardoor de bovenste geleidende plaat van de condensator wordt gevormd.

In overeenstemming met de principes van de uitvinding wordt een geïntegreerde half-geleiderinrichting met zowel transistoren en vele con-30 densatoren vervaardigd door het allereerst gébruik maken van conventionele vervaardigingsstappen. Bij N-kanaal inrichtingen bijvoorbeeld wordt het P-gedoteerde substraat gemaskeerd en behandeld op de conventionele wijze •j· voor het verschaffen van N -gediffundeerde gebieden en de veldoxydegebieden. Polykristallijn silicium wordt gevormd in de poortgebieden voor de 35 N~kanaaltrans:Lstoren en eveneens in de vooraf gekozen gebieden op het bovenoppervlak van de voorgeschreven veldoxydegebieden. Op dit punt wordt de inrichting normalerwijze bedekt met een laag fosfor-gedoteerd oxyde (vapox).

8020272 * ' -3- 21518/JF/jl

Gedurende het basissilicium poortproces, wordt normalerwijze een contactmasker van fotoresist materiaal gebruikt met ultraviolet licht voor het definiëren van poort- en contactgebieden, waarin het fosfor-gedoteerde oxyde daarna wordt weggeëtst. Volgend op deze etsstap zijn de 5 oxyderanden nagenoeg verticaal en de hoeken zijn te scherp om een goede metaalstapbedekking mogelijk te maken, wanneer metaal daaropvolgend wordt aangebracht. Ten einde deze randen te verwijderen on een goede metaalstapbedekking te verkrijgen, werd hiervoor een procedure gebruikt, welke inhield dat de plak werd onderworpen aan hitte in een omgeving welke het 10 oxyde lichtelijk deed smelten. Dit zogenaamde ''opnieuw vloeibaarmakings-proces"resulteerde in hellende randen en afgeronde hoeken op het oxyde-materiaal. Volgens de onderhavige uitvinding wordt voorafgaand aan welke opnieuw Vloeibaarmakingsstap dan ook een contactmasker gebruikt voor het definiëren van en wegetsen van gebieden waar condensatoren dienen te 15 worden gevormd. Aangezien nu de hiervoor genoemde opnieuw vloeibaarma-kingsstap wordt uitgevoerd op een gestuurd omgevingstemperatuurniveau, woeden niet alleen de scherpe oxyderanden afgerond en afgevlakt, maar een dunne oxydelaag wordt gegroeid in de veldoxydegebieden, bepaald door het contactmasker voor het vormen van condensatoren. Daarna wordt een 20 ander te groot bemeten contactmasker gebruikt voor het houden van de dunne oxydelaag in de condensatorgebieden, terwijl het oxyde in de gewenste contactgebieden wordt verwijderd. Het dunne oxyde, welk aldus is achtergebleven in de condensatorgebieden vormt het gewenste diëlektricum tussen een opvolgend aangebrachte metaallaag en de polykristallijne silicium-25 poort van de MOS-inrichting. Het resultaat is een elektrisch efficiënte condensator waarvan de fysische afmetingen en de elektrische karakteristieken vooraf kunnen worden bepaald en gestuurd binnen de vereiste nauwe toleranties. Hierdoor is de werkwijze van het vormen van dergelijke condensatoren op dezelfde chip met een veelvoud aan MOS-transistoren volledig 30 verenigbaar met het conventionele proces.

De uitvinding zal nu gedetailleerd worden beschreven aan de hand van een uitvoeringsvorm en onder verwijzing naar de tekening, waarin: fig. 1 een doorsnedetekening is, welke een gedeelte voorstelt 35 van een gedeeltelijk voltooide half-geleiderinrichting gedurende het vervaardigingsproces in overeenstemming met de principes van de onderhavige uitvinding; , fig. 2 een tekening gelijksoortig aan fig. 1 is,welke gedeelten 8020272 *. 1 -4- 21518/JF/jl toont van een bovenlaag van fotoresi&bmateriaal, weggeëtst om contact-en condensatorgebieden blöot te leggen; fig· 3 een tekening gelijksoortig aan fig. 2 is, welke een dunne oxydelaag toont in de contact- en condensatorgebieden; en 5 fig. 4 een tekening gelijksoortig aan fig. 1 is, welke dezelfde doorsnede van de half-geleiderinrichting toont, zoals deze optreedt wanneer deze is gecompleteerd met de condensatoren ervan op hun plaats.

Fig. 1 toont in dwarsdoorsnede een gedeelte van een gedeeltelijk vervaardigde N-kanaal MOS-inrichting 10, zoals deze eruit ziet voor-10 dat een metalliseringslaag voor contacten is aangebracht. De werkwijze-stappen voor het vervaardigen van de half-geleiderstructuur tot dit punt zijn bekend en kunnen onder gebruikmaking van conventionele technieken worden uitgevoerd. Zoals getoond heeft een siliciumsubstraat 12 op kenmerkende wijze op afstand van elkaar liggende N+-gediffundeerde gebieden 14 15 en 16, welke de bron en afvoer van een MOS-inrichting vormen, welke MOS-inrichting een polykristallijne siliciumpoort 18 heeft, welke zich uifc-strekt tussen dit bron- en afvoergebied. Een relatief dik veldoxyde-gebied 20, welk eveneens is bedekt door een polykristallijne siliciumlaag 22, met een dikte in het bereik van 3500 tot 4500 ¾ scheidt de MOS-ele-20 menten op het substraat. Een andere laag 24 fosfor-gedoteerd oxyde (vapox) bedekt het gehele chipgebied op dit punt, inclusief N+-gediffundeerde gebieden, de polykristallijne poorten en veldoxydelagen. De laag 24 dient op bepaalde plaatsen te worden verwijderd, ten einde het substraatopper-vlak bloot te leggen en gebieden te verschaffen voor opvolgende metalen 25 contacten met elke MOS-inrichting, Derhalve wordt een andere laag 26 van gepolymeriseerd fotoresist materiaal gevormd over de vapox-laag 24.

Onder gebruikmaking van conventionele technieken wordt deze fotoresist-laag omgezet in een contactmasker voor het vormen van niet-gepolymeriseerd fotoresist in gekozen gebieden, zodat de vapox kan worden verwijderd, in 30 deze gekozen gebieden door een geschikt etsmiddel ten einde de MOS-inrich-tingcontactgebieden te verschaffen. In overeenstemming met de onderhavige uitvinding is dit contactmasker eveneens gevormd met niet-gepolyme-riseerde gebieden, ten einde condensators te verschaffen op het polykristallijne siliciumlaag in het veldoxydegebied.

35 Na de hiervoor genoemde etsstap wordt de structuur dus zoals "4“ getoond in fig. 2 met een relatief nauwe contactopening 20 over de N -diffusie 16 en een relatief grote opening 30 naar de blootgelegde poly-siliciumlaag 20. Op dit punt heeft het etsproces scherpe randen gecreëerd 8020272 ft τ -5- 21518/JF/jl op de geëtste grenzen van de vapoxlaag voor de openingen 28 en 30.Deze scherpe randen in het contactgebied zijn ongewenst, omdat deze een goede metaalstapbedekking beletten en mogelijke breuken of discontinuïteiten veroorzaken binnen het opvolgend aangebrachte metaal. Ten einde de di-5 elektrische laag voor elke condensator voor de geïntegreerde schakelings-inrichting volgens de uitvinding te vormen, wordt een opnieuw vloeibaar-makingskringloop uitgevoerd. Gedurende deze stap wordt de gehele chip verhit in een omgeving van zuurstof tot een temperatuur van rond 1070 °C.

Op dit punt, zoals getoond in fig. 3, worden dunne oxydelagen 32 en 34 10 gegroeid in de blootgelegde gebieden binnen de openingen 28 en 30. De laag 34 zal uiteindelijk de tussenliggende diëlektrische laag vormen voor de condensator. Door besturing van de hoeveelheid hitte, met andere woorden, de tijdsduur van de verhitting en de temperatuur, kan de dikte van de diëlektrische laag 34 worden bestuurd op de gewenste grenzen.(bijvoor-15 beeld 650 tot 750 2). Wanneer de hiervoor genoemde opnieuw vloeibaarma-kingskfingloop is gecompleteerd, is het noodzakelijk de oxydelaag 32 te verwijderen van het MOS-contactgebied, voordat metaal kan worden aangebracht. Een ander masker wordt dus gebruikt welk openingen heeft, welke iets groter kunnen zijn (bijvoorbeeld 1 micron per kant) dan die voor 20 de contactopeningen op het contactmasker. Dit laatstgenoemde masker heeft geen opening voor de condensatorgebieden, waarin de dunne diëlektrische laag 33 is gevormd. Wanneer dit laatstgenoemde masker dus wordt gebruikt, wordt de oxydelaag 32 verwijderd van alle MOS-contactgebieden en daarna is de inrichting gereed voor metallisering.

25 Gedurende conventionele technieken wordt een metalen laag aan gebracht, gebruikmakend van een metalliseringsmasker (niet getoond) welk dusdanig is geconfigureerd, dat het metaalcontact 36 wordt gevormd in de opening 28 over een N+-diffusiegebied en een metalen plaat 38 wordt gevormd over dè dunne elektrische laag, ten einde de condensator te comple-30 teren (zie fig. 4). De condensator bestaat dus uit de bovenste metalen laag 38, de dunne tussenliggende diëlektrische laag 34 en de benedenste geleidende laag 22 van polysilicium. Een geschikt contact of een geschikte leiding, zich uitstrekkehd naar de bovenlaag is niet getoond, maar kan worden aangebracht wanneer dit wordt gewenst. Een beschermende passive-35 ringslaag 40, wellke op de gebruikelijke wijze is aangebracht, beschermt de gehele inrichting.

Aan de hand van het hieraan voorafgaande dient het duidelijk te zijn dat de onderhavige uitvinding een zeer efficiënte eh economische 8020272 -6- 21518/JF/jl β *· werkwijze verschaft voor het vervaardigen van half-geleiderinrichtingen met zowel MQS-transistoren als spanningsinvariante condensatoren. De uitvinding lost dus het probleem op van het economisch vervaardigen van grote aantallen multifunctionele chips, waarin logische, geheugen-en analoog 5 naar digitaal (of vice versa) mogelijkheden onder gebruikmaking van grote condensatorarrays zijn vereist.

Aan die vaklui op het gebied van de techniek, waarop deze uitvinding betrekking beeft, kunnen vele veranderingen kwa constructie en zeer verschillende uitvoeringsvormen en toepassingen van de onderhavige 10 uitvinding zichzelf suggereren zonder buiten de geest en óe omvang van de uitvinding te komen. De beschrijving en wat daardoor wordt geopenbaard zijn zelf-illustratief en zijn niet bedoeld op welke wijze dan ook beperkend te zijn.

-CONCLUSIES- 8020272

Claims (3)

1. 2. Werkwijze volgens conclusie 1, met het kenmerk, dat de dunne 25 : oxydelaag wordt gevormd tot een dikte tussen 650 tot 750 2.
2. 3. Werkwijze volgens conclusie 1 of 2,met het kenmerk,dat de laag geleidend materiaal met polykristallijn silicium een dikte heeft in het bereik van 3500 tot 4500 2.
3. 4. Werkwijze volgens conclusies 1-3,met het kenmerk,dat de ver-30 wijdering van de dunne oxydelaag in de contactgebieden wordt volbracht met een masker met openingen voor de contactgebieden welk iets groter zijn dan de openingen in het masker voor het oorspronkelijk vormen van de openingen in het fosfor-gedoteerde oxyde. Eindhoven, september 1980. 8020272