NL1005653C2 - Conductive plug manufacture - Google Patents
Conductive plug manufacture Download PDFInfo
- Publication number
- NL1005653C2 NL1005653C2 NL1005653A NL1005653A NL1005653C2 NL 1005653 C2 NL1005653 C2 NL 1005653C2 NL 1005653 A NL1005653 A NL 1005653A NL 1005653 A NL1005653 A NL 1005653A NL 1005653 C2 NL1005653 C2 NL 1005653C2
- Authority
- NL
- Netherlands
- Prior art keywords
- conductive
- diffusion barrier
- contact window
- forming
- semiconductor substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
WERKWIJZE VOOR HET FABRICEREN VAN EEN GELEIDENDE CONTACTPENMETHOD FOR MANUFACTURING A CONDUCTIVE CONTACT
De uitvinding heeft betrekking op een werkwijze voor het vormen van een geleidende contactpen, omvattende de volgende stappen: 5 a) het verschaffen van een halfgeleidersubstraat; b) het vormen van een inrichting die een geleidend gebied op het halfgeleidersubstraat heeft; c) het vormen van een isolerende laag op het halfgeleidersubstraat; d) het etsen van de isolerende laag voor het vormen van een contact- 10 venster dat het geleidende gebied en de rand van het contactvenster blootlegt; e) het vormen van een diffusie-sperlaag op het blootgelegde geleidende gebied en op de rand van het contactvenster; f) het inbrengen van een geleidend materiaal in het contactvenster 15 teneinde de geleidende contactpen te vormen.The invention relates to a method of forming a conductive contact pin, comprising the following steps: a) providing a semiconductor substrate; b) forming a device having a conductive region on the semiconductor substrate; c) forming an insulating layer on the semiconductor substrate; d) etching the insulating layer to form a contact window exposing the conductive area and edge of the contact window; e) forming a diffusion barrier layer on the exposed conductive area and on the edge of the contact window; f) inserting a conductive material into the contact window 15 to form the conductive contact pin.
Een dergelijke werkwijze is beschreven in het US-A-5-567-987 en zal in het volgende in meer detail worden beschreven met verwijzing naar figuur 1.Such a method is described in US-A-5-567-987 and will be described in more detail below with reference to Figure 1.
Wanneer de dichtheid van geïntegreerde schakelingen toeneemt, is 20 het mogelijk dat het oppervlak van een chip niet voldoende ruimte biedt om onderlinge verbindingen daarop te leggen. Voor de noodzaak van onderlinge verbindingen met gereduceerde grootte van metaal-oxide-halfgelei-dertransistoren worden voor veel geïntegreerde schakelingen meer dan twee metalen lagen de noodzakelijke techniek. Voor sommige gecompliceer-25 de producten, zoals microprocessoren, zijn er zelfs meer metalen lagen nodig om de onderlinge verbinding tussen individuele inrichtingen binnen de microprocessor te voltooien. Verschillende metalen lagen worden verbonden door geleidende contactpennen.As the density of integrated circuits increases, the surface of a chip may not provide enough space to make interconnections thereon. For the need for reduced size interconnections of metal oxide semiconductor transistors, more than two metal layers become the necessary technique for many integrated circuits. Some complicated products, such as microprocessors, require even more metal layers to complete the interconnection between individual devices within the microprocessor. Different metal layers are joined by conductive contact pins.
Gewoonlijk wordt een geleidende contactpen gevormd door het etsen 30 van een isolerende laag voor het vormen van een contactgat, en dan het vullen van een geleidend materiaal zoals wolfraam in het contactgat. Omdat de adhesie tussen het geleidende materiaal en de isolerende laag ontoereikend is, moet er een lijm/spermateriaal worden gevormd tussen het geleidende materiaal en de isolerende laag. Gewoonlijk gebruikte 35 lijm/spermaterialen omvatten Ti, TiNx of TiW die worden gevormd door fysische dampdepositie (physical vapor deposition = PVD) of chemische dampdepositie (chemical vapor deposition = CVD).Usually, a conductive contact pin is formed by etching an insulating layer to form a contact hole, and then filling a conductive material such as tungsten into the contact hole. Since the adhesion between the conductive material and the insulating layer is insufficient, an adhesive / barrier material must be formed between the conductive material and the insulating layer. Commonly used adhesive / barrier materials include Ti, TiNx or TiW which are formed by physical vapor deposition (PVD) or chemical vapor deposition (CVD).
De geleidende contactpen van een geïntegreerde schakeling die is 1005653 2 gevormd door een conventioneel proces is echter geneigd lege ruimten te genereren. Om de reden beter te begrijpen wordt een voorbeeld gebruikt om het conventionele proces van het fabriceren van de geleidende con-tactpen van een geïntegreerde schakeling uiteen te zetten.However, the conductive contact pin of an integrated circuit formed by a conventional process tends to generate voids. To better understand the reason, an example is used to explain the conventional process of fabricating the conductive contact pin of an integrated circuit.
5 Figuur 1 toont een dwarsdoorsnede van een geleidende contactpen van een geïntegreerde schakeling die is gevormd door een conventionele fabricagewerkwijze. Een isolerende laag 12, zoals boorfosforsilicaatglas (BPSG) of oxide, wordt gevormd op het siliciumsubstraat 10 of op een metalen leiding. Daarna wordt een deel van de isolerende laag 12 door 10 middel van etsing verwijderd voor het vormen van een contactvenster 13 dat een gebied 10a van het geleidende materiaal blootlegt door bijvoorbeeld een anisotrope etsing. Een diffusiesperlaag 1*1 wordt gevormd op het gebied 10a van het geleidende materiaal en de periferie van het contactvenster 13, en uitgebreid tot het bovenvlak van de isolerende 15 laag 12. De diffusiesperlaag 14 kan bijvoorbeeld een TiNx-laag zijn die de diffusie verhindert en de adhesie verbetert. Dan wordt een geleidend materiaal 16, bijvoorbeeld van wolfraam, koper of aluminium, in het contactvenster 13 gevuld door PVD of CVD. Aangezien de bedekking van ni-veausprongen slecht is, wordt een lege ruimte 18 hierin gevormd.Figure 1 shows a cross section of a conductive contact pin of an integrated circuit formed by a conventional manufacturing method. An insulating layer 12, such as boron phosphorsilicate glass (BPSG) or oxide, is formed on the silicon substrate 10 or on a metal pipe. Then, part of the insulating layer 12 is etched to form a contact window 13 which exposes an area 10a of the conductive material by, for example, anisotropic etching. A diffusion barrier layer 1 * 1 is formed on the region 10a of the conductive material and the periphery of the contact window 13, and extended to the top surface of the insulating layer 12. The diffusion barrier layer 14 may be, for example, a TiNx layer which prevents diffusion and adhesion improves. Then a conductive material 16, for example of tungsten, copper or aluminum, is filled in the contact window 13 by PVD or CVD. Since the level jump coverage is poor, a void 18 is formed herein.
20 In de hierboven genoemde fabricagewerkwijze van de geleidende contactpen van de geïntegreerde schakeling wordt een diffusie-sperlaag aangebracht als een lijm/sperlaag voordat het geleidende materiaal in het contactvenster van de isolerende laag wordt gevuld. Daarom wordt het contactvenster smaller, en worden depositieplaatsen op de diffusie-25 sperlaag van uitsparingen voorzien, wat leidt tot het genereren van lege ruimten wanneer het geleidende materiaal wordt aangebracht. Als resultaat beïnvloeden de grote lege ruimten ernstig de karakteristieken van de inrichting zoals weerstandverhoging en kortsluiting.In the above-mentioned manufacturing method of the integrated circuit conductive contact pin, a diffusion barrier layer is applied as an adhesive / barrier layer before the conductive material is filled into the contact window of the insulating layer. Therefore, the contact window narrows, and deposition sites on the diffusion barrier are recessed, leading to the generation of voids when the conductive material is applied. As a result, the large voids seriously affect the characteristics of the device such as resistance increase and short circuit.
Het is daarom een doelstelling van de onderhavige uitvinding om een 30 werkwijze te verschaffen voor het vormen van een geleidende contactpen van een geïntegreerde schakeling door plasma-behandeling op een diffusie-sperlaag voordat de geleidende laag wordt aangebracht. Daarom kan het probleem van lege ruimten worden vermeden aangezien het geleidende materiaal later wordt gevuld.It is therefore an object of the present invention to provide a method of forming a conductive contact pin of an integrated circuit by plasma treatment on a diffusion barrier layer before the conductive layer is applied. Therefore, the void problem can be avoided since the conductive material is filled later.
35 Overeenkomstig een voorkeursuitvoeringsvorm van de uitvinding wordt een isolerende laag gevormd op het halfgeleidersubstraat of op een metalen leiding. De isolerende laag wordt geëtst om een contactvenster te vormen dat het geleidende gebied van de inrichting blootlegt. Een 1005653 3 diffusie-sperlaag wordt gevormd op het blootgelegde geleidende gebied en de periferie van het contactvenster. Een waterstofplasma-behandeling wordt uitgevoerd in een reactiekamer, en een geleidend materiaal wordt in het contactvenster gevuld om de geleidende contactpen te vormen.In accordance with a preferred embodiment of the invention, an insulating layer is formed on the semiconductor substrate or on a metal conduit. The insulating layer is etched to form a contact window that exposes the conductive area of the device. A 1005653 3 diffusion barrier layer is formed on the exposed conductive area and the periphery of the contact window. A hydrogen plasma treatment is performed in a reaction chamber, and a conductive material is filled into the contact window to form the conductive contact pin.
5 Andere doelstellingen, eigenschappen en voordelen van de onderha vige uitvinding zullen duidelijk worden door middel van de volgende gedetailleerde beschrijving van de voorkeurs-, maar niet beperkende uitvoeringsvormen. De beschrijving wordt gedaan met verwijzing naar de begeleidende tekeningen.Other objects, features and advantages of the present invention will become apparent from the following detailed description of the preferred, but not limiting, embodiments. The description is made with reference to the accompanying drawings.
10 Figuur 1 toont de dwarsdoorsnede-structuur van de geleidende con tactpen van een geïntegreerde schakeling die is gefabriceerd door een conventionele fabricagewerkwijze; enFigure 1 shows the cross-sectional structure of the conductive contact pin of an integrated circuit manufactured by a conventional manufacturing method; and
Figuur 2 toont de dwarsdoorsnede-structuur van de geleidende contactpen van een geïntegreerde schakeling overeenkomstig een voorkeurs-15 uitvoeringsvorm van de uitvinding.Figure 2 shows the cross-sectional structure of the conductive contact pin of an integrated circuit according to a preferred embodiment of the invention.
Met verwijzing naar figuur 2 wordt een isolerende laag 22, bijvoorbeeld een boorfosforsilicaatglas of oxide, gevormd op een silici-umsubstraat of op een metaalleiding-halfgeleider 20. Dan wordt een contactvenster 23 gevormd door de isolerende laag 22 te etsen om een 20 gebied 20a van een geleidend materiaal bloot te leggen, dat bijvoorbeeld een source/drain-gebied, een gate of een metalen leiding kan zijn. Een deel van de isolerende laag 22 wordt verwijderd met gebruikmaking van bijvoorbeeld fotolithografie en anisotrope etsing. Een diffusie-sperlaag 24 wordt gevormd op het gebied 20a van een geleidend materiaal, de 25 periferie van het contactvenster 23 en verder op het bovenvlak van de isolerende laag 22. De diffusie-sperlaag 24 kan een samengestelde laag zijn die is gevormd door fysische dampdepositie of chemische dampdeposi-tie van een Ti-laag en dan een TiNx-laag. Alternatief kan de diffusie-sperlaag 24 een wolfraamnitridelaag of een titaanwolfraamlaag zijn. 30 Daarna wordt een waterstofplasmabehandeling uitgevoerd op de diffusie-sperlaag 24. De waterstofplasmabehandeling wordt gevormd onder de volgende omstandigheden: een vermogen van minder dan 3000 watt, een waterstof invoerdoorstroomsnelheid van minder dan 3000 sccm (sccm = Standard Cubic Centimeter per Minutes), een reactietemperatuur van minder dan 35 1000°C, en een reactie-interval van tussen lOsec en lOmin. Dan wordt een geleidend materiaal 26 zoals wolfraam, koper of aluminium in het contactvenster 23 gevuld door bijvoorbeeld PVD of CVD voor het vormen van een geleidende contactpen met een zeer kleine lege ruimte 28.With reference to Figure 2, an insulating layer 22, for example, a boron phosphor silicate glass or oxide, is formed on a silicon substrate or on a metal conduit semiconductor 20. Then, a contact window 23 is formed by etching the insulating layer 22 around an area 20a of to expose a conductive material, which may be, for example, a source / drain region, a gate or a metal conduit. Part of the insulating layer 22 is removed using, for example, photolithography and anisotropic etching. A diffusion barrier layer 24 is formed on the region 20a of a conductive material, the periphery of the contact window 23 and further on the top surface of the insulating layer 22. The diffusion barrier layer 24 may be a composite layer formed by physical vapor deposition. or chemical vapor deposition of a Ti layer and then a TiNx layer. Alternatively, the diffusion barrier layer 24 may be a tungsten nitride layer or a titanium tungsten layer. 30 Thereafter, a hydrogen plasma treatment is performed on the diffusion barrier layer 24. The hydrogen plasma treatment is formed under the following conditions: a power of less than 3000 watts, a hydrogen input flow rate of less than 3000 sccm (sccm = Standard Cubic Centimeters per Minutes), a reaction temperature of less than 1000 ° C, and a reaction interval of between 10sec and 10min. Then, a conductive material 26 such as tungsten, copper or aluminum is filled into the contact window 23 by, for example, PVD or CVD to form a conductive contact pin with a very small void 28.
1005653 41005653 4
In de hierboven genoemde uitvoeringsvorm, tijdens een waterstof-plasmabehandeling, verhogen de hoge-energie-deeltjes de dichtheid van de diffusie-sperlaag, vergroten zij het contactvenster en vormen een klein aantal holten op het oppervlak van de diffusie-sperlaag, die daardoor 5 ruw wordt. Derhalve neemt het aantal depositieplaatsen toe en kan er een gladdere geleidende laag worden verkregen, waardoor het probleem van lege holten enorm wordt verholpen. Een andere verdienste is bovendien dat de waarde van x van TiNx van de diffusie-sperlaag (Ti/TiNx) gereduceerd zal worden, zodat de contactweerstand lager wordt.In the above-mentioned embodiment, during a hydrogen plasma treatment, the high energy particles increase the density of the diffusion barrier, increase the contact window and form a small number of cavities on the surface of the diffusion barrier, thereby rough is going to be. Therefore, the number of deposition sites increases and a smoother conductive layer can be obtained, greatly solving the void problem. In addition, another merit is that the value of x of TiNx of the diffusion barrier (Ti / TiNx) will be reduced so that the contact resistance is lowered.
10 Terwijl de uitvinding is beschreven bij wijze van voorbeeld en in termen van voorkeursuitvoeringsvorm, zal het duidelijk zijn dat de uitvinding niet beperkt hoeft te worden tot de geopenbaarde uitvoeringsvormen. Integendeel, deze is bestemd om verscheidene modificaties en soortgelijke inrichtingen te dekken die zich binnen de geest en reik- 15 wijdte van de bijgevoegde conclusies bevinden, waarbij de reikwijdte in de meest brede zin moet worden geïntepreteerd om zo al dergelijke modificaties en soortgelijke structuren te omvatten.While the invention has been described by way of example and in terms of preferred embodiment, it will be understood that the invention need not be limited to the disclosed embodiments. Rather, it is intended to cover various modifications and similar devices which are within the spirit and scope of the appended claims, the scope being to be interpreted in the broadest sense to include all such modifications and similar structures .
10 0 5 6 5 310 0 5 6 5 3
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL1005653A NL1005653C2 (en) | 1997-03-26 | 1997-03-26 | Conductive plug manufacture |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL1005653A NL1005653C2 (en) | 1997-03-26 | 1997-03-26 | Conductive plug manufacture |
NL1005653 | 1997-03-26 |
Publications (1)
Publication Number | Publication Date |
---|---|
NL1005653C2 true NL1005653C2 (en) | 1998-09-29 |
Family
ID=19764673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL1005653A NL1005653C2 (en) | 1997-03-26 | 1997-03-26 | Conductive plug manufacture |
Country Status (1)
Country | Link |
---|---|
NL (1) | NL1005653C2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2290166A (en) * | 1994-06-10 | 1995-12-13 | Samsung Electronics Co Ltd | Wiring structure and method of manufacture |
US5567987A (en) * | 1992-12-30 | 1996-10-22 | Samsung Electronics Co., Ltd. | Semiconductor device having a multi-layer metallization structure |
JPH08279558A (en) * | 1995-04-06 | 1996-10-22 | Kawasaki Steel Corp | Manufacture of semiconductor device |
GB2306777A (en) * | 1995-11-01 | 1997-05-07 | Hyundai Electronics Ind | Method for forming a metal wire |
-
1997
- 1997-03-26 NL NL1005653A patent/NL1005653C2/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5567987A (en) * | 1992-12-30 | 1996-10-22 | Samsung Electronics Co., Ltd. | Semiconductor device having a multi-layer metallization structure |
GB2290166A (en) * | 1994-06-10 | 1995-12-13 | Samsung Electronics Co Ltd | Wiring structure and method of manufacture |
JPH08279558A (en) * | 1995-04-06 | 1996-10-22 | Kawasaki Steel Corp | Manufacture of semiconductor device |
GB2306777A (en) * | 1995-11-01 | 1997-05-07 | Hyundai Electronics Ind | Method for forming a metal wire |
Non-Patent Citations (1)
Title |
---|
PATENT ABSTRACTS OF JAPAN vol. 097, no. 002 28 February 1997 (1997-02-28) * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7679193B2 (en) | Use of AIN as cooper passivation layer and thermal conductor | |
CN1316566C (en) | Interconnects with improved barrier layer adhesion | |
US6972253B2 (en) | Method for forming dielectric barrier layer in damascene structure | |
US6211084B1 (en) | Method of forming reliable copper interconnects | |
US6087724A (en) | HSQ with high plasma etching resistance surface for borderless vias | |
US6522013B1 (en) | Punch-through via with conformal barrier liner | |
JPH11176814A (en) | Manufacture of semiconductor device | |
US5950108A (en) | Method of fabricating a conductive plug | |
KR19990078431A (en) | Improved device interconnection | |
US5942801A (en) | Borderless vias with HSQ gap filled metal patterns having high etching resistance | |
US7033930B2 (en) | Interconnect structures in a semiconductor device and processes of formation | |
US6391778B1 (en) | Contact/via force fill techniques and resulting structures | |
US8587128B2 (en) | Damascene structure | |
US6949464B1 (en) | Contact/via force fill techniques | |
NL1005653C2 (en) | Conductive plug manufacture | |
JP2000150517A (en) | Semiconductor integrated circuit device and fabrication thereof | |
KR100294257B1 (en) | Formation method of conductive plug | |
US6093639A (en) | Process for making contact plug | |
CN1185033A (en) | Method for mfg. conductive insertion plug | |
GB2322963A (en) | Method of forming a conductive plug | |
US6340638B1 (en) | Method for forming a passivation layer on copper conductive elements | |
JP2000216239A (en) | Method for forming copper internal connection | |
KR100408182B1 (en) | Copper barrier layer for copper layer | |
KR100282985B1 (en) | Method for forming diffusion barrier metal of semiconductor devices | |
KR20000005933A (en) | Method for the fabrication of contacts in an integrated circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PD2B | A search report has been drawn up | ||
VD1 | Lapsed due to non-payment of the annual fee |
Effective date: 20081001 |