MXPA01013366A

MXPA01013366A - Sistema y metodo para implantar solicitud de repeticion automatica hibrida utilizando combinacion de comprobacion de paridad.

Info

Publication number: MXPA01013366A
Application number: MXPA01013366A
Authority: MX
Inventors: Joakim Persson
Original assignee: Ericsson Telefon Ab L M
Priority date: 1999-06-25
Filing date: 2000-06-08
Publication date: 2002-07-02
Also published as: CA2377807C; JP2003503894A; TR200200618T2; IL147208A; WO2001001624A1; EP1190520A1; IL147208A0; HK1050093A1; JP3634800B2; AU5679200A; CA2377807A1; ATE403989T1; CN1139219C; US6421803B1; DE60039758D1; CN1371561A; EP1190520B1

Abstract

El sistema tiene un transmisor, que tiene un paquete de datos completo el cual es dividido en un numero de unidades de datos (Dus)(200). Las DUs (220) son codificadas para deteccion de error y correccion de error. Tanto los bites de correccion de error como los de comprobacion de paridad de deteccion de error son combinados por separado en uno o mas bloques. Posteriormente, las DUs (220) y los bloques que contienen los bites de comprobacion de paridad combinados son transmitidos hacia el receptor. Si el receptor determina que un DU (220) recibido no contiene errores, los bites de comprobacion de paridad de correccion de error para esa DU (220) son generados y su efecto sobre los bites de comprobacion de paridad de correccion de error combinados es eliminado. Posteriormente, los bites de comprobacion de paridad de correccion de error restantes, los cuales contienen solamente informacion acerca de las Dus (220) que en realidad tienen error, se utilizan para corregir las Dus (220) erroneas.

Description

SISTEMA Y MÉTODO PARA I MPLANTAR SOLICITUD DE REPETICIÓN AUTO MÁTICA HÍBRIDA UTILIZANDO COMBINACIÓN DE COMPROBACIÓN DE PARIDAD ANTECEDENTES DE LA PRESENTE INVENCIÓN Esta solicitud reclama la prioridad según 35 U.S.C. 1 19(e) (1 ) de la solicitud provisional de los Estados Unidos de Norteamérica copendiente No. 60/141 , 159, presentada el 25 de Junio de 1999.

Campo de la Invención La presente invención se refiere generalmente a sistemas y métodos de telecomunicaciones para una transmisión confiable de información , y de manera específica a codificación de control de error para asegurar la confiabilidad de la información transmitida.

Antecedentes v Objeto de la Presente Invención Existen muchas aplicaciones donde deben transmitirse y recibirse grandes volúmenes de datos digitales en una forma sustancialmente libre de error. Las telecomunicaciones celulares y los sistemas de comunicaciones vía satélite, en particular, es imperativo que la transmisión de datos digitales sobre la interfaz de aire sea completada en una forma tan precisa como sea posible. La transmisión y recepción precisa de los datos digitales ha sido difícil debido a que los canales de comunicación utilizados para las transmisiones de datos de la interfaz de aire están plagados de factores que introducen error. Por ejemplo, tales errores pueden ser atribuibles a condiciones transitorias en el canal, tales como ruido y distorsión, o pueden deberse a condiciones recurrentes que se pueden atribuir a defectos en el canal. La existencia de condiciones o defectos transitorios resulta en instancias donde los datos digitales no son transmitidos adecuadamente y no pueden ser recibidos de manera confiable. Los datos digitales frecuentemente son transmitidos en paquetes (o bloques o estructuras), en los cuales cada paquete incluye un número de bites de información seguido por una secuencia de comprobación de estructura de los bites de comprobación de paridad (PCBs). Los errores que se presentan comúnmente en la transmisión y recepción de los datos digitales son de dos tipos: errores de canal "aleatorio" y errores de canal "de ráfaga". Los errores de canal aleatorio son errores que se presentan independientes uno de otros y se distribuyen uniformemente en un paquete, en tanto que los errores de canal de ráfaga son errores que ocurren en grupos. Los PCBs en cada paquete de datos se utilizan para detectar cuando y donde se ha introducido un error de canal dentro del paquete de datos. Sé ha prestado considerable atención al descubrimiento de métodos para resolver los problemas que se refieren a los errores que acompañan comúnmente a las actividades de transmisión de datos sobre la interfaz de aire. Por ejemplo, dos técnicas comunes de corrección de error incluyen la corrección de error sin retorno {FEC) y la Solicitud de Repetición Automática (ARQ). La técnica de corrección de error agrega información redundante en el transmisor, la cual es utilizada por el receptor para corregir los errores de transmisión, en tanto que en la técnica de corrección de error (ARQ), los datos son codificados de tal manera que los errores en el paquete de datos pueden detectarse, pero no corregirse. Con ARQ, cuando se detectan errores, el receptor solicita la retransmisión de aquellos paquetes de datos recibidos en forma errónea. Una forma común de detectar errores es incluir los PCBs de detección de error, tal como el código de comprobación de redundancia cíclica (CRC), con el paquete de datos. El código CRC es generado a partir de la información incluida en el paquete de datos. En el receptor, el receptor utiliza la información incluida en el paquete de datos recibidos para generar un código CRC adicional. Si el código CRC generado por el receptor igual al código CRC incluido con el paquete de datos recibidos, el paquete de datos es aceptado como recibido en forma correcta. En caso contrario, el receptor solicita la retransmisión del paquete de datos. Debe comprenderse que el error podría estar con el paquete de datos o con el código CRC mismo. Sin embargo,' ya que el código CRC y el paquete d datos se consideran una unidad, un error para cualquiera de ellos es considerado como un error para toda la unidad.

Si el régimen de error de bite (BER) del canal de comunicación es relativamente bajo, la técnica ARQ dará un alto rendimiento para longitudes de paquete viables. Sin embargo, si el BER se incrementa, el rendimiento se reducirá enormemente debido al número incrementado de retransmisiones necesarias. Por lo tanto, comúnmente una combinación de técnicas FEC y ARQ se aplican a fin de tener un enlace confiable sin sacrificar demasiado et rendimiento promedio. Esta combinación de ARQ y FEC es referida como ARQ híbrida. Por ejemplo, a fin de mejorar el rendimiento para la técnica ARQ cuando el BER es elevado, pueden utilizarse las técnicas tipo 1 ARQ híbridas. En una técnica tipo 1 ARQ híbrida, los datos son codificados de manera que además de la detección de error, la corrección de los errores más probables pueden utilizarse en el receptor. Solamente los errores más probables, por ejemplo, patrones de error solamente con unos cuantos bites de error, son corregidos en el receptor, lo cual reduce el número de retransmisiones. Los patrones de error extraños son detectados y la retransmisión de esos paquetes de datos con los errores raros son solicitados. Por lo tanto, el promedio de datos efectivo del paquete puede mantenerse relativamente elevado. Las técnicas tipo 1 ARQ híbrida son más adecuadas para los canales donde el BER es relativamente constante. Sín embargo, existen muchos casos prácticos donde el BER no es constante, sino que varía considerablemente. Las razones para esta variación en BER pueden incluir, por ejemplo, un interferente presente durante una parte del paquete, pero no durante otra parte del mismo. El efecto de esta variación puede ser un buen canal, de manera que no es necesaria la corrección de error, o un canal extremadamente malo, de manera que se necesitaría un código muy poderoso (que implique un bajo régimen). Las técnicas de tipo 1 ARQ híbridas no se comportan adecuadamente cuando ef canal es adecuado, debido a que la capacidad de corrección de error no es necesaria. Además, cuando et canal es extremadamente malo, lo cuat implica que los patrones de error excesivos pueden estar presentes, la capacidad de corrección de error de la técnica de tipo 1 ARQ híbrida puede no ser suficiente. En esos casos de variación VER, una técnica tipo 2 ARQ híbrida puede emplearse. La técnica tipo 2 ARQ híbrida adapta la técnica ARQ a las condiciones de canal reales. En primer lugar, un paquete de datos es enviado con un bloque de PCBs solamente para detección de error. En caso de que no sean detectados errores por el receptor, el paquete es considerado como recibido correctamente. Sin embargo, si se detectan errores, el paquete recibido es almacenado temporalmente y el receptor solicita al transmisor que transmita otro bloque de PCBs, los cuales pueden ser utilizados, junto con el bloque de PCBs previamente recibidos, para ejecutar la corrección de error. Por tanto, la corrección de error' se ejecuta solamente cuando realmente es necesaria. Sin embargo, al igual que con la técnica ARQ convencional, la técnica tipo 2 ARQ introduce un retardo adicional debido a la retransmisión de los PCBs. Por lo tanto, es un objeto de ia presente invención proporcionar una detección de error y corrección de error de paquetes de datos sin la necesidad de retransmisión del paquete de datos o bites de comprobación de paridad asociados con el paquete de datos. Es un objeto adicional de la pr ¿senté invención proporcionar la detección de la corrección de error solamente para aquellos paquetes de datos recibidos de mant?ra incorrecta.

BREVE DESCRIPCIÓN DE LA INVE CIÓN La presente invención está dirigida a sistemas y métodos de telecomunicaciones para ejecutar la detección de error sobre paquetes de datos en un receptor y para ejecutar corrección de error solamente sobre aquellos paquetes de datos que fueron recibidos con error, sin la necesidad de retransmisión de los paquetes de datos o bites de comprobación de paridad. El paquete de datos completo que va a ser transmitido es dividido primero en un número de bloque denotados como unidades de datos (DUs). Las DUs son codificadas para la detección de error y la corrección de error. De manera subsecuente, los bites de comprobación de paridad de corrección de error para las DUs del paquete de datos completo se combinan en uno o más bloques, y de igual manera, los bites de comprobación de paridad de detección de error se combinan preferiblemente en uno o más bloques separados. Posteriormente, u transmisor transmite las DUs y los bloques que contienen los bite de comprobación de paridad combinados para el receptor. Cuando e receptor descodifica las DUs, el receptor comprueba si hay errore en cada una de las DUs. Para cada DU que no contiene errores, lo bites de comprobación de paridad para corrección de error para es DU se generan y su efecto sobre los bites de comprobación d paridad combinados para corrección de error son removidos Posteriormente, los bites de comprobación de paridad par corrección de error, los cuales ahora contienen solament información acerca de las DUs que realmente tienen error, se utiliza en un intento para corregir las DUs erróneas. Por tanto, los bites d comprobación de paridad para corrección de error se utiliza solamente para aquellas DUs que se determinó que tienen errores, no se desperdicia la capacidad de corrección de error en aquella DUs que han sido recibidas correctamente.

BREVE DESCRIPCIÓN DE LOS DIBUJOS La invención detallada se describirá con referencia a lo dibujos que le acompañan, los cuales muestran modalidades d muestra importante de la invención y que están incorporadas en l especificación de la presente mediante referencia, en donde: La figura 1 es un diagrama de bloque que ilustra las siet capas que forman el modelo de interconexión de sistemas abiertos; La figura 2 es un diagrama de bloque que ilustra la transmisión de paquetes de datos desde un transmisor hacia un receptor sobre la interfaz de aire utilizando una técnica de detección de error de solicitud de repetición automática (ARQ); La figura 3 ilustra la transmisión de paquetes de datos que utilizan una técnica ARQ híbrida que utiliza la detección de error y la corrección de error de acuerdo con las modalidades preferidas de la presente invención; La figura 4 ilustra las etapas para transmitir paquetes de datos que utilizan la técnica ARQ híbrida mostrada en la figura 3 de los dibujos; y La figura 5 ilustra la generación de bites de comprobación de paridad combinados para la detección de error y la corrección de error para una pluralidad de unidades de datos.

DESCRIPCIÓN DETALLADA DE LAS MODALIDADES ILUSTRATIVAS ACTUALMENTE PREFERIDAS Las numerosas enseñanzas innovadoras de la presente solicitud se describirán con referencia particular a las modalidades ilustrativas actualmente preferidas. Sin embargo, se comprenderá que esta clase de modalidades proporciona solamente unos cuantos ejemplos de los muchos usos ventajosos »de las enseñanzas innovadoras de la presente. En general, se hacen declaraciones en la especificación de la presente solicitud que no necesariamente delimitan cuales quiera de las invenciones reclamadas. Además, algunas declaraciones pueden aplicar par algunas características inventivas pero no para otras. El modelo de interconexión de sistemas abiertos (OSl) se desarrolló a principios de la década de los años 80's por parte de la Organización de Estándares Internacionales (ISO) para uso en los ambientes de computadora central. Este protocolo proporciona los procedimientos y mecanismos necesarios que las computadora centrales se comunican con otros dispositivos, incluyendo terminales y moduladores. El modelo OSl divide la transmisión de datos en tre funciones distintas (proceso, transporte y red) para ejecutar un aplicación, la cual puede ser, por ejemplo, una transferencia d archivos o una transmisión de voz. La función de proceso utiliz protocolos que son únicos para la aplicación que los utiliza, en tant que la función de transporte hace interfaz con la función de proces para proporcionar una transmisión de datos confiables sobre la red Por ejemplo, la función de transporte proporciona detección corrección de error, así como otras tareas tales como e secuenciamiento de segmentos de datos. Finalmente, la función d red proporciona los mecanismos para enrutar realmente los dato sobre la red hacia el nodo de destino. Con referencia ahora a la figura 2 de los dibujos, el modelo d interconexión de sistemas abiertos (OSl) se refiere a la función d proceso, la función de transporte y la función de red, y divide esa funciones en siete capas diferentes: aplicación 10, presentación 20 sesión 30, transporte 40, red 50, enlace de datos 60 y física 70. Cada capa proporciona un servicio para la capa sobre y debajo de ella. Por ejemplo, la capa física 70 proporciona un servicio para la capa de enlace de datos 60, la cual a su vez proporciona un servicio para la capa de red 50 y la capa física 70 y así sucesivamente. Sin embargo, cada capa es independiente, y por lo tanto, si la función cambia en cualquier capa, no impactará la función de las demás capas. La capa física 70, la cuai es la capa inferior, es la capa responsable de convertir los datos digitales en una corriente de bite para transmisión sobre el canal de comunicaciones. La capa de enlace de datos 60 proporciona comunicaciones confiables entre dos dispositivos tales como un transmisor y un receptor. Por ejemplo, con referencia a la figura 2 de los dibujos, cuando los datos 215 van a ser transmitidos desde un transmisor 200 hacia un receptor 250 sobre una interfaz de aire 240, la capa de red 50a en el transmisor 200 pasa a un bloque de datos 215 conocido como una unidad de datos de servicio (SDU) 210, la cual está compuesta comúnmente de varios paquetes de datos, a la capa de enlace de datos 60a en el transmisor 200. La capa de enlace de datos 60a en el transmisor 200 segmenta la SDU 210 en múltiples unidades de datos (DUs) 220, las cuales tiene una longitud corta predefinida, por ejemplo 40 bites, en comparación coh la longitud de las SDUs 210, por ejemplo, 1500 bytes. Ésas DUs 220 son almacenadas en una memoria temporal de transmisión 230 en la capa de enlace de datos 60a y son trasladadas hacia la capa física 70a en el transmisor 200 para conversión de los datos digitales 21 5 en las DUs 220 en una corriente de bite para transmisión sobre el canal de comunicaciones 240, tal como una interfaz de aire, hacia la capa física 70b en el receptor 250. Cuando la capa física 70a del transmisor 200 transmite las DUs 220 que contienen los datos 21 5 sobre el canal de comunicaciones 240 hacia el receptor 250, el canal de comunicaciones 240 entre el transmisor 200 y el receptor 200 utilizado para transmitir los datos 215 puede introducir un número de errores en los datos transmitidos 21 5. Por lo tanto, además de transmitir las DU 's 220 un código de detección de error 225a, tal como un código de comprobación de redundancia cíclica (CRC) que contiene los bites de comprobación de paridad (PCBs) , pueden transmitirse para cada DU 220. Este tipo de técnica de detección de error es conocida como la técnica de solicitud de repetición automática (ARQ) . El código CRC 225a para cada DU 220 es generado por el transmisor 200 en base a los datos 21 5 dentro de la D U 220 respectiva. Por tanto, cada código CRC 225a es derivado a parti r de los datos 21 5 dentro de la DU 220 que está asociada con el mismo . Cuando la capa de enlace de datos 60b del receptor 250 recibe la DUs 220 desde la capa física 70b del receptor 250, la capa de enlace de datos 60b del receptor 250 genera códigos CRC adicionales 225b para cada una de las DUs 220 recibidas en base a los datos 21 5 contenidos en cada una de las DUs 220 recibidas . Los códigos CRC 225b se utilizan para detectar que DUs 220 tienen error. La capa de enlace de datos 60b del receptor 250 almacena aquellas DUs 220 que tienen error y todas las DUs 220 asociadas con la SDU 210 que tienen las DUs 220 con error en una memoria temporal de receptor 260. Posteriormente, la capa de enlace de datos 60b del receptor 250 solicita la retransmisión mediante la capa de enlace de datos 60a del transmisor 200 de aquellas DUs 220 que no se recibieron correctamente por parte del receptor 250. Si, y cuando una DU 220 se recibe correctamente, la capa de enlace de datos 60b del receptor 250 transmite un mensaje de reconocimiento 270 hacia la capa de enlace de datos 60a del transmisor 200, que informa al transmisor 200 que el DU 220 fue recibido correctamente. Además, cuando todas las DUs 220 asociadas con la SDU 210 son recibidas correctamente, la SDU 210 es recibida hacia la capa de red 50b del receptor 250. Este tipo de técnica ARQ es simple aunque inherentemente ineficiente debido al tiempo en vacío desperdiciado esperando por un reconocimiento 270 de cada DU 220 transmitida. Por lo tanto, aunque la confiabilidad de la técnica ARQ es elevada, ya que la probabilidad de que el receptor 250 acepte una DU 220 incorrecta es baja, la eficiencia de rendimiento es baja debido al número de retransmisiones necesarias. Por lo tanto, de acuerdo con una modalidad de la presente invención, una técnica ARQ híbrida puede emplearse de manera que la colección de error puede ejecutarse solamente para aquellas DUs 220 recibidas con error, sin necesidad de retransmisión de las DUs 220 con error. Con referencia ahora a la figura 3 de tos dibujos, la cual se describirá en relación con las etapas listadas en la figura 4 de los dibujos, una vez que los datos 215 son transmitidos hacia et receptor 250 se divide en un número de DUs 220Í y 2202 mediante la capa de enlace de datos 60a del transmisor 200 (etapa 400), las DUs 220-, y 2202 son codificadas individualmente para la detección de error y la corrección de error (etapa 405). Posteriormente, la corrección de error PCBs 228i y 2282 para tas DUs 22d y 2202, respectivamente se combinan en uno o varios bloques 229 (etapa 410). De igual manera, en las modalidades preferidas, la detección de error PCBs 225a? y 225a2, tal como los bites CRC, se combinan en uno o más bloques 226 (etapa 415). Alternativamente, en vez de combinar la detección de error PCBs 225ai y 225a2, la detección de error PCBs 225a? y 225a2 puede transmitirse con las DUs 2201 y 2202 que les pertenecen. Una vez que el transmisor transmite las DUs 220 y los bloques 229 y 226 que contienen la corrección de error y detección de error combinadas PCBs respectivamente, sobre el canal de comunicación 240, tal como la interfaz de aire, hacia la capa de enlace de datos 60b del receptor 250 (etapa 420), las DUs 220i y 2202 recibidas son utilizadas para generara la detección de error adicional PCBs 225b? y 225b2, respectivamente, para cada una de las DUs 220i y 2202 recibidas / (etapa 425). Posteriormente, la detección de error adicionaí PCBs 225b? y 225b2 y el bloque de detección de error PCB recibido 226se utilizan para determinar si existen cuales quiera DUs 220 errónea (etapa 425). Por ejemplo, como se muestra en la figura 3, ya que DU 220 se determina que no tiene error (etapa 435), la corrección de error PCBs 228i para esas DUs 220Í se generan (etapa 440). Ya que esas correcciones de error PCBs 228? son conocidas, su influencia sobre los bloques de corrección de error combinados 229 son conocidos y pueden eliminarse (etapa 445). Sin embargo, si cuales quiera de las DUs, aquí DU 220!, se encuentra que tiene error(etapa 435), las DU 2202 recibidas en forma errónea son almacenadas temporalmente en la memoria temporal del receptor 260 (mostrado en la figura 2) (etapa 450), y las DU 2202 recibidas en forma errónea, junto con fa corrección de error restante PCBs 2282 l las cuales dependen solamente de las DUs 220 erróneas se utilizan para corregir las DU 2202 recibidas en forma errónea (etapa 460). Si, después de la corrección de error, se encuentra aún la DU 2202 recibida en forma errónea que aún tiene el error (etapa 465), lo cual no sería el caso normalmente, el receptor 250 solicita la retransmisión de las DU 2202 recibidas en forma errónea (etapa 470). Para todas las DUs 220i y 2202 recibidas correctamente (etapa 435) o corregidas por la corrección de error (etapa 465), el receptor 250 transmite un mensaje de reconocimiento 270 hacia el transmisor 200 (etapa 475), el cual a su vez, elimina cada una de las DUs 220? y 2202 desde la memoria temporal de transmisión 230 (mostrado en la figura 2) (etapa 480). > En efecto, está técnica ARQ híbrida permite que toda la capacidad de corrección de error obtenida a través del bloque PCB de corrección de error combinado 229 sea utilizada para corregir las DUs 220 que se encuentran con error, en tanto que no se desperdicia capacidad de corrección de error sobre aquellas DUs 220 que se recibieron correctamente. Por tanto, disminuye el gasto general sin incrementar el número de retransmisiones. Las modalidades de la presente invención se describirán ahora de manera más completa en relación COÜ la figura 5 de tos dibujos, iniciando con K bite de datos 215, estos datos 215 son dividido primero en N bloques, que contienen ni, n2 nN bite respectivamente. Esos bloques corresponden a las DUs 22 mostrados en la figura 3 y están denotados como DUi DUN. Cada una de esas DUs 220 se codifica primero para detecció de error, por ejemplo, agregando los bites CRC 225a. Los códigos utilizados para generar las PCBs de detección de error está denotados como EDi , ED2, etc. Las PCBs 225a utilizadas par detección de error para* cada DU 220 están denotadas como Ci C2 C respectivamente. A continuación, cada una de las DUs 22 es codificada para corrección de error, de manera que las PCBs 22 de redundancia son agregadas para cada una de las DUs 220. Lo códigos N utilizados para corrección de error son denotados ECi EC2, etc. Las PCBs 228 para corrección de error para cada una d las diferentes DUs 220 están denotados como P* , P2 P respectivamente. ' Posteriormente, las PCBs 228 para corrección de error par todas las DUs 220 son codificadas en un bloque de corrección d error 229, denotado en lo sucesivo en la presente como Pßsmr utilizando el código ECN? - Por ejemplo, el código ECN? puede agregar todo el módulo de ancho de bite PCBs 228 de corrección de error (asumiendo que PCBs 228 tiene la misma longitud), para formar Pßsmr- Como una alternativa, el código ECN? puede ser un código Reed-Solomon, el cual facilita la capacidad de corrección de error en comparación con et método de suma de módulo 2. Además, puede utilizarse un código en cuadrícula, un código de bloque o un código convolucional para el código ECN I . Debe comprenderse que et código ECN? puede combinar la corrección de error PCBs 228 y generar la detección de error adicional PCBs (no mostrada) para la corrección de error combinada PCBs 228. por lo tanto, el receptor 250 puede asegurar que el PCBs 228 combinado para la corrección de error se recibe correctamente. Además, en las modalidades preferidas, los bites CRC 225a para todas las DUs 220 se codifican (combinan) en un bloque 226, en lo sucesivo denotado como Cßßmr, utilizando el código EDN 1 el cual puede ser, por ejemplo, un código Reed-Solomon. Alternativamente, en vez de combinar ios bites CRC 225a, todos los bites CRC 225a pueden ser enviados sin afectación con las DUs 220 a las que pertenecen o los bites CRC 225a pueden ser colocados juntos en un paquete. Posteriormente, las N DUs 220 así como los bites CComb utilizados para la detección de error y los bites PCOmb utilizados para la corrección de error son transmitidos hacia el receptor 250. En el receptor 250, a la recepción de las N DUs 220, denotadas como DU'i , DU'2 DU?, los bites CComb para detección de error se utilizan para determinar cuales, si las hubiere, de las DUs 220 están con error. Esto se logra generando, para cada una dé las DUs 220, los bites CRC correspondientes 225b, d C'N. esos bites CRC 225b adicionales además de ios bites Ccomb. se utilizan para detección de error. Por ejemplo, si DU^ es la DU 220 recibida en el receptor 250 que corresponde a la DUi transmitida, el receptor 250 calcula los bites CRC d en base a DUA El receptor repite este proceso para cada DU 220, DU3 DUN a fin de producir los bites CRC 225b, d C'N. Esos bites CRC 225b, d C'N, junto con el CCOmb se utilizan para determinar cuales, si las hubiere, DUs 220, fueron recibidas con error. Para todas las DUs 220 recibidas correctamente, las PCBs 228 correspondientes para corrección de error, P'i P'N se generan y su influencia sobre los bites Pcomb se elimina. Por lo tanto, la parte restante de PComb, mostrada como el bloque P'comb, depende completamente de las DUs 220 que no se recibieron correctamente. Por ejemplo, asumiendo que todas las DUs 220 excepto una, tal como DU2 se recibieron correctamente como se determina mediante la etapa de detección de error anterior, y también asumiendo que Pcomb se recibió correctamente, si PCOmb es la suma dei módulo 2 de todas las PCBs 228 para la corrección de error de las diferentes DUs 220, las PCBs 228 para ia DU 220 errónea, aquí DU2' , puede obtenerse simplemente agregando el módulo 2 a la suma de PCOmb con todas las PCBs 228 para corrección de error generadas por el receptor 250 para las DUs 220 recibidas correctamente. Debe comprenderse que el método de utilización del módulo 2 suma solamente los trabajos si cuando mucho una DU 220 tiene error. Se necesitan métodos más complejos si se anticipa que más de una DU 220 errónea se presentará. Finalmente, la P'COmb generada para corrección de error de la DUs 220 errónea puede utilizarse para corregir errores en esas DUs 220. Si, después de la corrección de error, una o más de las DUs 220 aún no están correctas, se solicita una retransmisión de esas DUs 220. El proceso de determinación de si las DUs 220 se someten o no al proceso de corrección fueron corregidas realmente es similar al proceso de detección de error antes descrito. Por ejemplo, si DU2 no se recibió correctamente, en un intento para corregir DU2' el receptor 250 aplicaría la corrección de error PCBs, P2' para producir DU'2- Posteriormente, los bites CRC 225b, CV son generados por el receptor 250 en base a las DUY y DU'2 estimadas que se comprueban en la misma forma que tuvo lugar la corrección anterior. Si DU2 se considera aún que no es recibida correctamente, se solicitaría la retransmisión mediante el receptor 250. Debe observarse que no es necesario retransmitir todas las DUs 220 que no fueron recibidas correctamente, sino solamente tantas de las DUs 220 conforme la corrección de error sea posible en el receptor 250.

Como lo reconocerán aquellos con experiencia en la técnica, estos conceptos innovadores descritos en la presente solicitud pueden modificarse y variarse sobre una amplia gama de aplicaciones. En consecuencia, el alcance de la materia en cuestión patentada no debe limitarse a cuales quiera de las enseñanzas ilustrativas especificas descritas, sino que en vez de ello está definida por las siguientes reivindicaciones.

Claims

REIVINDICACIONES

1. Un sistema de telecomunicaciones para detectar y corregir errores de datos transmitidos, que comprenden: un transmisor para recibir un bloque de datos, que segmentando el bloque de datos en por lo menos dos unidades de datos, generar códigos de detección de error y códigos de corrección de error para cada una de por lo menos dichas dos unidades de datos y combinar todos los códigos de corrección de error en un bloque de corrección de error; y un receptor para recibir por lo menos dos unidades de datos, los códigos de detección de error y el bloque de corrección de error a partir de dicho transmisor, determinando si cuales quiera de dicho por lo menos dos unidades de datos recibidas tiene error utilizando los códigos de detección de error asociados, removiendo los códigos de corrección de error asociados con cada una de por lo menos dos unidades de datos que se reciben correctamente desde el bloque de corrección de error y corrigiendo cada uno de por lo menos dos unidades de datos que son recibidas con error utilizando los códigos de corrección de error asociados generados a partir del resto del bloque de corrección de error.

2. El sistema de telecomunicaciones de conformidad con la reivindicación 1 , que comprende además': un canal para transmitir dichas por lo menos dos unidades de datos, los códigos de detección de error y el bloque de corrección de error desde el transmisor hacia el receptor.

3. El sistema de telecomunicaciones de conformidad con la reivindicación 2, en donde el canal es una interfaz de aire.

4. El sistema de telecomunicaciones de conformidad con ta reivindicación 1 , en donde el transmisor combina además los códigos de detección de error en un bloque de detección de error, el receptor que utiliza ei bloque de detección de error para determinar si cuales quiera dos de las unidades de datos recibidas tiene error.

5. El sistema de telecomunicaciones de conformidad con la reivindicación 4, en donde el receptor genera los códigos de detección de error adicionales utilizando dichas por lo menos dos unidades de datos recibidas, el receptor que utiliza ios códigos de detección de error adicionales junto con el bloque de detección de error para determinar si cuales quiera de dichas por lo menos dos unidades de datos recibidas tiene un error.

6. El sistema de telecomunicaciones de conformidad con la reivindicación 1 , en donde el transmisor comprende además: una capa de red para generar el bloque de datos; una capa de enlace de datos para recibir el bloque de datos desde la capa de red, segmentando el bloque de datos en dichas por lo menos dos unidades de' datos y generando los códigos de detección de error y el bloque de corrección de error; y una capa física para transmitir por lo menos dos unidades de datos, los códigos de detección de error y el bloque de corrección de error hacia dicho receptor.

7. Et sistema de telecomunicaciones de conformidad con la reivindicación 6, en donde el receptor comprende además: una capa física para recibir dichas por lo menos dos unidades de datos, los códigos de detección de error y el bloque de corrección de error desde el transmisor; y una capa de enlace de datos para determinar si cuales quiera de dichas por lo menos dos unidades de datos recibidas tiene un error y corregir cada uno de por lo menos dichas dos unidades de datos que son recibidas con error utilizando los códigos de corrección de error asociados generados desde el resto del bloque de corrección de error.

8. El sistema de telecomunicaciones de conformidad con la reivindicación 1 , en donde el receptor transmite un mensaje de reconocimiento hacia el transmisor para cada una de por lo menos dichas dos unidades de datos que son recibidas correctamente o son corregidas utilizando los códigos de corrección de error asociados generados desde el resto del bloque de corrección de error.

9. El sistema de telecomunicaciones de conformidad con la reivindicación 8, en donde el transmisor comprende además: una memoria temporal de transmisión para almacenar dichas por lo menos dos unidades de datos hasta que el mensaje de reconocimiento para cada una de dichas por lo menos dos unidades de datos es recibido.

10. El sistema de telecomunicaciones de conformidad con la reivindicación 1 , en donde el receptor comprende además: una memoria temporal de receptor para almacenar cada una de dichas por lo menos dos unidades de datos recibidas con error hasta que cada una de dichas por lo menos dos unidades de datos recibidas con error es corregida.

11. El sistema de telecomunicaciones de conformidad con la reivindicación 10, en donde el receptor solicita que la retransmisión desde el transmisor de los códigos de corrección de error para cada una de dichas por lo menos dos unidades de datos que no pueden ser corregidas.

12. El sistema de telecomunicaciones de conformidad con la reivindicación 1 , en donde el bloque de corrección de error es generado agregando todos los códigos de corrección de error junto con el módulo 2 en forma de bite.

13. El sistema de telecomunicaciones de conformidad con la reivindicación 1 , en donde los códigos de detección de error comprenden bites de comprobación de redundancia cíclica.

14. El sistema de telecomunicaciones de conformidad con la reivindicación 1 , en donde los códigos de corrección de error comprenden bites de comprobación de paridad.

15. El sistema de telecomunicaciones de conformidad con la reivindicación 1 , en donde el bloque de corrección de error consta de por lo menos dos bloques de corrección de error.

16. un método para transmitir datos desde un transmisor hacia un receptor sin la necesidad de la transmisión de dichos datos, que comprenden las etapas de: recibir, en dicho transmisor, un bloque de datos; segmentar el bloque de datos en por lo menos dos unidades de datos; generar un código de detección de error para cada una de dichas por lo menos dos unidades de datos; generar un código de corrección de error para cada una de dichas por lo menos dos unidades de datos; combinar todos los códigos de corrección de error para formar un bloque de error; y transmitir dichas por lo menos dos unidades de datos, los códigos de detección de error y el bloque de corrección de error.

17. El método de conformidad con la reivindicación 16, que comprende además la etapa de: combinar los códigos de detección de error en un bloque de detección de error, el bloque de detección de error que es transmitido.

18. El método de conformidad con la reivindicación 16,' en donde lá etapa de transmisión comprende además las etapas de: almacenar dichas por lo menos dos unidades de datos dentro de una memoria temporal de transmisión dentro del transmisor; remover dichas por lo menos dos unidades de datos de la memoria temporal de transm isión cuando se recibe un mensaje de reconocimiento para cada una de dichas por lo menos dos unidades de datos. 1 9. El método de conformidad con la reivindicación 16, en donde la etapa de combinación comprende además la etapa de: combinar los códigos de corrección de error dentro del bloque de corrección de error sumando todos los códigos de corrección de error junto con el módulo 2 en forma de bite. 20. U n método para detectar y corregir errores en datos transmitidos desde un transmisor hacia un receptor, que comprende las etapas de : recibir, en el receptor, por lo menos dos unidades de datos, un código de detección de error para cada una de dichas por lo menos dos unidades de datos y un bloque de corrección de error que contiene una combinación de códigos de corrección de error para cada una de dichas por lo menos dos unidades de datos; determinar si cuales quiera de dichas por lo menos dos unidades de datos recibidas tiene un error reutil izando los códigos de detección de error asociados; remover los códigos de corrección de error asociados con cada una de dichas por lo menos dos unidades de datos que son recibidas correctamente desde el bloque de corrección de error; y corregir cada una de dichas por lo menos dos unidades de datos que son recibidas con error utilizando los códigos de corrección de error asociados generados a partir del resto del bloque de corrección de error. 21 . El método de conformidad con la reivindicación 20, en donde la etapa de recepción comprende además la etapa de: recibir un bloque de detección de error que contiene una combinación de los códigos de detección de error; y utilizar el bloque de detección de error para determinar si cuales quiera de dichas por lo menos dos unidades de datos recibidas tiene error. 22. El método de conformidad con la reivindicación 21 , en donde la etapa de determinación comprende además la etapa de: generar segundos códigos de detección de error para cada una de dichas por lo menos dos unidades de datos recibidas utilizando dichas por lo menos dos unidades de datos recibidas; y utilizar los segundos códigos de detección de error junto con el bloque de detección de error recibido para determinar si cuales quiera de dichas por lo menos dos unidades de datos tiene error. 23. El método de conformidad con la reivindicación 20, en donde la etapa de corrección comprende además las etapas de: generar los códigos de corrección de error para dichas por lo menos dos unidades de datos recibidas con error utilizando el resto del bloque de corrección de error; y aplicar los códigos de corrección de error generados a dichas por lo menos dos unidades de datos recibidas con error para corregir dichas por lo menos dos unidades de datos recibidas con error. 24. El método de conformidad con la reivindicación 20, que comprende además la etapa de: transmitir un mensaje de reconocimiento hacia el transmisor para cada una de dicha por lo menos dos unidades de datos que son recibidas correctamente o son corregidas utilizando los códigos de corrección de error asociados generados desde el resto del bloque de corrección de error. 25. El método de conformidad con la reivindicación 20, que comprende además la etapa de: almacenar cada una de dichas por lo menos dos unidades de datos recibidas con error en una memoria temporal de receptor hasta que cada una de dichas por lo menos dos unidades de datos recibidas con error sea corregida. 26. El método de conformidad con la reivindicación 20, que comprende además la etapa de: solicitar la retransmisión desde el transmisor de dichos códigos de corrección de error para cada una de dichas por lo menos dos unidades de datos que no pueden ser corregidas. 27. El método de conformidad con la reivindicación 20, en donde la etapa de remoción comprende además la etapa de: generar los códigos de corrección de error para cada una de dichas por lo menos dos unidades de datos que son recibidas correctamente. RESU MEN El sistema tiene un transmisor, que tiene un paquete de datos completo el cual es dividido en un número de unidades de datos (Dus)(200). Las DUs (220) son codificadas para detección de error y corrección de error. Tanto los bites de corrección de error como los de comprobación de paridad de detección de error son combinados por separado en uno o más bloques. Posteriormente, las DUs (220) y los bloques que contienen los bites de comprobación de paridad combinados son transmitidos hacia el receptor. Si el receptor determina que un DU (220) recibido no contiene errores, los bites de comprobación de paridad de corrección de error para esa DU (220) son generados y su efecto sobre los bites de comprobación de paridad de corrección de error combinados es eliminado. Posteriormente, los bites de comprobación de paridad de corrección de error restantes, los cuales contienen solamente información acerca de las Dus (220) que en realidad tienen error, se utilizan para corregir las Dus (220) erróneas.