8000 walberfa (Walber Florêncio de Almeida) · GitHub
[go: up one dir, main page]
More Web Proxy on the site http://driver.im/
Skip to content
View walberfa's full-sized avatar
😎
Focusing
😎
Focusing
49 followers · 50 following
  • LESC-UFC
  • Fortaleza - CE

Achievements

Achievement: Pull Sharkx2Achievement: Quickdraw

Achievements

Achievement: Pull Sharkx2Achievement: Quickdraw

Highlights

  • Pro

Block or report walberfa

Block user

Prevent this user from interacting with your repositories and sending you notifications. Learn more about blocking users.

You must be logged in to block users.

Please don't include any personal information such as legal names or email addresses. Maximum 100 characters, markdown supported. This note will be visible to only you.
Report abuse

Contact GitHub support about this user’s behavior. Learn more about reporting abuse.

Report abuse
walberfa/README.md

Quer entrar e tomar uma xícara de ☕?

Olá mundo! Me chamo Walber Florêncio Bat

  • 🎓 Cientista da Computação e Tecnólogo em Mecatrônica
  • 🔭 Residência em Microeletrônica - CI Inovador
  • 🌱 Cursando Especialização em Microeletrônica - UFSM
  • ⚡ Interessado em testes de software, devops, microeletrônica, projetos VLSI e desenvolvimento de jogos
  • 💻 Email: walberfa@gmail.com
  • 💻 Email institucional: walber.florencio@acad.ufsm.br

GIF

Me encontre no:

Tecnologias:

GitHub Stats:

Pinned Loading

  1. SystemVerilog SystemVerilog Public

    Implementações em SystemVerilog para a disciplina Projeto de Sistemas VLSI do Mestrado em Ciência da Computação (2021.1)

    SystemVerilog

  2. Projeto-de-qualificacao-Mestrado Projeto-de-qualificacao-Mestrado Public

    Projeto de qualificação do mestrado do aluno Walber Florêncio, seguindo o template de dissertação do PPGCC - IFCE

    TeX 1

  3. Project-CI-Inovador Project-CI-Inovador Public

    Upload de atividades e pequenos projetos desenvolvidos durante a residência em Microeletrônica do CI Inovador

    SystemVerilog

  4. MIPS MIPS Public

    Microprocessor without interlocked pipeline stages, sendo desenvolvido na disciplina de Arquitetura e Organização de Computadores, no curso de Especialização em Microeletrônica

    SystemVerilog

  5. EncoderDecoder-PT2262-2272 EncoderDecoder-PT2262-2272 Public

    Projeto Final da disciplina de Lógica Digital da especialização em Microeletrônica

    SystemVerilog

  6. Multiplier32FP Multiplier32FP Public

    Projeto final da disciplina de Projeto Físico da Especialização em Microeletrônica da UFSM

    SystemVerilog

0