8000 GitHub - gitplcc/sed_password: Trabajo para la asignatura de Sistemas Electronicos Digitales. Programado en VHDL.
[go: up one dir, main page]
More Web Proxy on the site http://driver.im/
Skip to content

Trabajo para la asignatura de Sistemas Electronicos Digitales. Programado en VHDL.

Notifications You must be signed in to change notification settings

gitplcc/sed_password

 
 

Folders and files

NameName
Last commit message
Last commit date

Latest commit

 

History

28 Commits
 
 
 
 
 
 
 
 
 
 

Repository files navigation

Trabajo de SED: CONTRASEÑA

Descripción

Trabajo para la asignatura de Sistemas Electronicos Digitales.

Desarrollo contraseña en la placa Nexys 4 DDR.

Programado en VHDL.

Creación del fichero de proyecto

Abrir Vivado y en la consola de Tcl ejecutar el comando:

pwd

Este comando imprime el directorio de trabajo actual:

C:/Users/nombre/AppData/Roaming/Xilinx/Vivado

Normalmente no será el que queremos. Usaremos el comando:

cd C:/Mi_directorio_raiz/mi_subdirectorio/.../mi_proyecto

para ir al directorio donde he clonado mi proyecto. Una vez en el directorio donde está el script Tcl, lo ejecutaremos con:

source  ./sed_password.tcl

El proyecto se creará en la carpeta:

C:/Mi_directorio_raiz/mi_subdirectorio/.../mi_proyecto

y se abrirá automáticamente.

Adición de nuevos ficheros

Vivado insistirá en crear los nuevos ficheros de VHDL en su estructura de directorios. No nos interesa. En mejor crear ficheros vacíos en src/ con el explorador, incorporarlos al proyecto (vigilar que no esté marcada "Copy to project") y luego ya editarlos en Vivado.

Depués, no olvidar regenerar el fichero Tcl con : "File" -> "Project" -> "Write Tcl...". Asegurarse de nuevo de que no esté marcada la opción "Copy to project".

Diagrama de bloques

Diagrama de bloques 1

Diagrama de bloques 2

About

Trabajo para la asignatura de Sistemas Electronicos Digitales. Programado en VHDL.

Resources

Stars

Watchers

Forks

Releases

No releases published

Packages

No packages published

Languages

  • Tcl 66.5%
  • VHDL 33.5%
0