Zusammenfassung
Virtuelle Prototypen (VPs) spielen eine sehr wichtige Rolle bei der Bewältigung der steigenden Komplexität im Entwurfsablauf von eingebetteten Geräten. Ein VP ist im Wesentlichen ein ausführbares abstraktes Modell der gesamten Hardware (HW) Plattform und wird überwiegend in SystemC TLM (Transaction Level Modeling) erstellt. Im Gegensatz zu einem traditionellen Entwurfsablauf, bei dem zuerst die HW und dann die Software (SW) entwickelt wird, ermöglicht ein VP-basierter Entwurfsablauf die parallele Entwicklung von HW und SW, indem der VP für die frühe SW-Entwicklung und als Referenzmodell für die nachfolgenden Entwurfsablaufschritte genutzt wird. Dieser moderne VP-basierte Entwurfsablauf hat jedoch immer noch Schwächen, insbesondere aufgrund des erheblichen manuellen Aufwands für die Verifizierung und Analyse sowie für Modellierungsaufgaben, der sowohl zeitaufwändig als auch fehleranfällig ist. In diesem Kapitel wird der VP-basierte Entwurfsablauf detaillierter vorgestellt und die wichtigsten Beiträge des Buches, die den VP-basierten Entwurfsablauf stark verbessern, werden vorgestellt.
This is a preview of subscription content, log in via an institution to check access.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Notes
- 1.
Im Wesentlichen handelt es sich bei SystemC um eine C++-Klassenbibliothek, die einen ereignisgesteuerten Simulationskern enthält und grundlegende Bausteine zur Erleichterung der Entwicklung von VPs bereitstellt, während TLM die Beschreibung der Kommunikation in Form von abstrakten Transaktionen ermöglicht. Weitere Einzelheiten zu SystemC TLM werden später in den Vorbemerkungen in Abschn. 2.1 beschrieben.
- 2.
Es ist jedoch zu beachten, dass aufgrund der Komplexität der VP-Verifizierung und des erheblichen manuellen Aufwands zu Beginn nur eine vorläufige VP-Verifizierung durchgeführt wird und die VP-Verifizierung in der Regel ein laufender Prozess neben der SW- und HW-Entwicklung ist. Daher sind Verbesserungen im Bereich der VP-Verifikation sehr wichtig, um die Ausbreitung von Fehlern und damit kostspielige Iterationen zu vermeiden.
Literatur
O. Bringmann, W. Ecker, A. Gerstlauer, A. Goyal, D. Mueller-Gritschneder, P. Sasidharan, S. Singh, The next generation of virtual prototyping: Ultra-fast yet accurate simulation of HW/SW systems, in Proceedings of the 2015 Design, Automation and Test in Europe (2015), S. 1698–1707
A. Charif, G. Busnot, R. Mameesh, T. Sassolas, N. Ventroux, Fast virtual prototyping for embedded computing systems design and exploration, in RAPIDO Workshop (2019), S. 3:1–3:8
T. De Schutter, Better Software. Faster!: Best Practices in Virtual Prototyping (Synopsys, Mountain View, 2014)
R. Leupers, F. Schirrmeister, G. Martin, T. Kogel, R. Plyaskin, A. Herkersdorf, M. Vaupel, Virtual platforms: Breaking new grounds, in Proceedings of the 2012 Design, Automation and Test in Europe (2012), S. 685–690
T. Schuster, R. Meyer, R. Buchty, L. Fossati, M. Berekovic, Socrocket – A virtual platform for the European space agency’s SoC development, in ReCoSoC (2014), S. 1–7, http://github.com/socrocket. Zugegriffen im 2020
IEEE Standard 1666, IEEE Standard SystemC Language Reference Manual (2011)
OSCI, OSCI TLM-2.0 Language Reference Manual (2009)
J. Kong, B. Yoo, D. Song, H.J. Nam, J. Hwang, J. Kim, S. Lee, S. Eo, S. Yoo, K. Choi, H. Jin, J. Kim, S. Lee, S. Hong, Creation and utilization of a virtual platform for embedded software optimization: An industrial case study, in CODES+ISSS (2006), S. 235–240
A. Kramer, M. Vaupel, Virtual platforms for automotive: Use cases, benefits and challenges (2014), https://dvcon-europe.org/sites/dvcon-europe.org/files/archive/2014/proceedings/T01_tutorial_part3.pdf. Zugegriffen im 2020
J.H. Oetjens, N. Bannow, M. Becker, O. Bringmann, A. Burger, M. Chaari, S. Chakraborty, R. Drechsler, W. Ecker, K. Grüttner, T. Kruse, C. Kuznik, H.M. Le, A. Mauderer, W. Müller, D. Müller-Gritschneder, F. Poppen, H. Post, S. Reiter, W. Rosenstiel, S. Roth, U. Schlichtmann, A. von Schwerin, B.A. Tabacaru, A. Viehl, Safety evaluation of automotive electronics using virtual prototypes: State of the art and research challenges, in DAC (2014), S. 1–6
A. Waterman, K. Asanović, in The RISC-V Instruction Set Manual. Unprivileged ISA, vol. I (SiFive Inc. and CS Division/EECS Department, University of California, Berkeley, 2019)
A. Waterman, K. Asanović, The RISC-V Instruction Set Manual. Privileged architecture (SiFive Inc. and CS Division/EECS Department, University of California, Berkeley, 2019)
Author information
Authors and Affiliations
Rights and permissions
Copyright information
© 2022 Der/die Autor(en), exklusiv lizenziert an Springer Nature Switzerland AG
About this chapter
Cite this chapter
Herdt, V., Große, D., Drechsler, R. (2022). Einführung. In: Verbessertes virtuelles Prototyping. Springer Vieweg, Cham. https://doi.org/10.1007/978-3-031-18174-0_1
Download citation
DOI: https://doi.org/10.1007/978-3-031-18174-0_1
Published:
Publisher Name: Springer Vieweg, Cham
Print ISBN: 978-3-031-18173-3
Online ISBN: 978-3-031-18174-0
eBook Packages: Computer Science and Engineering (German Language)