Diskussion:Gate-Array

Ich wüsste nicht das Altera Gate-arrays herstellt. Die haben was mit FPGA's zu tun, aber nicht mit GA. Und ist Altera nicht fabless? Ich werde also den Eintrag demnächst löschen--92.116.59.190 17:24, 12. Sep. 2008 (CEST)Beantworten

Mehrere Stunden Arbeit umsonst weil Leute die keine Ahnung haben und selbst zu faul sind stundenlang an einem Artikel zu arbeiten mit einem Knopfdruck alles löschen können. Mag sein daß ich aus anderen Artikeln Sätze rauskopiert hatte. Es gibt nämlich kaum Literatur zum Thema. Wie ich an meinen Fachbüchern sehe. Heute wollte ich noch nfos zum ULA einstellen. Hat sich erledigt. Traurig was aus wiki geworden ist.

Euch hätte auffallen können, daß zig verschiedene Wiki-Artikel vom Grundprinzig her die gleichen öder Ähnlichen Schaltkreistechnologien beschreibt. Ich hatte versucht das irgendwie aufzuzeigen. Doch genau das wurde gelöscht. Stichworte ULA, PAL, PLA, GAL etc. Vielleicht solltet ihr wiki schließen. Absolut nutzlos. Weitere Arbeiten hier kann man sich sparen. Grüße an die wiki-Gheimdienstmitarbeiter die meine arbeiten systematisch löschen. Ach ja, warum wurden die Literaturquellen gelöscht? grüße, Michael --2003:DF:4F02:B987:D46B:A6D4:7E56:B669 13:55, 21. Nov. 2019 (CET)--Beantworten

Redundanz/Überschneidungen bzw. Gleichheit der Technologie besteht zwischen folgenden Artikeln mindestens teilweise wenn nicht ganz:

• 1) Gate Array/ULA
• 2) Programmierbare logische Anordnung
• 3) Programmable Array Logic(PAL und GAL)
• 4) Programmable Read-Only Memory
• 5) Complex Programmable Logic Device
• 6) Field Programmable Gate Array
• 5) One Time Programmable (Oberbegriff dieser IC-Gruppen)

nirgendwo her gibt es hier mal eine Zusammenfassung der Zusammenhänge und die von mir in 1) erstellte wurde gelöscht. Weiter so. Warum wurden meine Literaturangaben in 1) gelöscht? Übrigens beschreiben 1) und 2) exakt die gleiche Technologie. Praktisch müssten die Artikel 1) 2) und 3) zusammengeführt werden. Aber das ist ja nur meine Meinung als Wiki-laie. grüße, Michael --2003:DF:4F02:B987:D46B:A6D4:7E56:B669 14:32, 21. Nov. 2019 (CET)--Beantworten

Hallöle noch mal. Laut Prof.Böhmer(Elemente der angewandten Elektronik, 15.Auflage 2007, S.418 sind PAL, GAL und CPLD Weiterentwicklungen oder parallele Entwicklungen der Gruppe der Programmierbaren Logikbausteine PLD (Programmable Logic Device)! GAL´s sollen die Weiterentwicklung der PAL`s sein. Die CPLD`s sind Weiterentwicklungen der GAL´s die aber einen grundsätzlich anderen Aufbau haben. Die ISP-Technologie ist eine In-System-Programmierung bei den neueren GAL´s und CPLD`s von Lattice. grüße, Michael --2003:DF:4F02:B987:D46B:A6D4:7E56:B669 14:52, 21. Nov. 2019 (CET)--Beantworten

"Dieser Artikel oder Abschnitt bedarf einer Überarbeitung: Wie sind Gate-Arrays aufgebaut und wie genau läuft der Verknüpfungs-/Verdrahtungsvorgang ab? -- Cepheiden (Diskussion) 22:47, 20. Nov. 2019 (CET) Bitte hilf mit, ihn zu verbessern, und entferne anschließend diese Markierung."(Kommentar Cepheiden)

Aber vor dieser Eintragung von Cepheiden wurde meine versuchte Zusammenfassung mitsamt allen Literatureingaben gelöscht. Wo ist da der Sinn? Noch Infos zum ULA nachzutragen kann ich mir nun auch sparen. Tipp an Cepheiden: bevor sie etwas löschen müssten sie erstmal begreifen daß es eben teilweise keine oder kaum Unterschiede in den von mir unter "Gate array" aufgeführten Technologien/IC-Namen/Markennamen gibt. Aber daran ist es schon gescheitert. Wiki spiegelt unsere irre Gesellschaft wirklich wieder.

grüße, Michael --2003:DF:4F02:B987:D46B:A6D4:7E56:B669 15:20, 21. Nov. 2019 (CET)--Beantworten

"Dieser Artikel oder Abschnitt bedarf einer Überarbeitung: Wie sind Gate-Arrays aufgebaut und wie genau läuft der Verknüpfungs-/Verdrahtungsvorgang ab? -- Cepheiden (Diskussion) 22:47, 20. Nov. 2019 (CET) Bitte hilf mit, ihn zu verbessern, und entferne anschließend diese Markierung."(Cepheiden)

Hallo erst wird gelöscht inklusive Literaturquellen dann wird der genannte Satz über den Artikel gesetzt. Soviel zu den Fähigkeiten von Cepheiden. Sie sind nicht mal in der Lage zu verstehen was ich auf dieser Seite eingetragen hatte, und warum es zwischen den aufgelisteten Technologien/Markennamen eben kaum Unterschiede gibt. Daher überschneiden sich zig wiki-artikel bezüglich ihres Inaltes.

Erläutern sie doch mal konkret was an meinen Eintragungen falsch war. Aber auch dazu reicht es geistig nicht. Aber den Löschknopf zu drücken dafür ist das Niveu groß genug. Demokratische Grüße Michael --2003:DF:4F02:B987:D46B:A6D4:7E56:B669 15:29, 21. Nov. 2019 (CET)--Beantworten

Wie schon anderswo gesagt, helfen Beleidigungen nicht weiter. Wenn du auf sachlicher Ebene das Thema klären willst, bin ich gern bereit. Bitte denke daran strittige Punkte mit entsprechenden Quellen zu belegen (WP:Belege). Die von dir eingebauten Informationen finden sich leider nicht in deinen Quellen wieder. Zudem widersprechen die Änderungen belegbaren Einordnungen und Zusammenfassungen der Begriffe. Des Weiteren haben die Ergänzungen keinerlei Informationen zum Aufbau von GAs oder ULAs enthalten, sondern nur zu anderen Typen (daher auch der WP:Lückenhaft-Hinweis). -- Cepheiden (Diskussion) 02:17, 23. Nov. 2019 (CET) P.S. es ist auch nicht sinnvoll innerhalb weniger Minuten, diese Diskussion auf unzähligen Seiten in Form von mehreren Abschnitten/Diskussionthemen zu verteilen. Wenn du eine sachliche Diskussion wünscht, werde ich nur auf dieser Seite antworten.Beantworten

Hallöle nochmal, in welchem dieser genannten artikel gibt es nun einen überblick über alle genannten Technologien, deren verschiedene Bezeichnungen und worin sich diese Technologien unterscheiden? Zig wiki seiten und kein Zusammenfassender Überblick. Einfach traurig. Beantworten sie uns hier doch mal was das Gate Array nun speziell von den anderen Technologien unterscheidet. Aber genau diese Frage können sie nicht beantworten. Denn das wird auch in Fachliteratur kaum beantwortet. Selbst Experten haben Probleme die Technologien und Namen/Warenzeichen zu unterscheiden was deren Technologien anbelangt.

Daher hatte ich die verschiedenen Namen/Warenzeichen aufgeführt und hingeschrieben(auch als Kopien von anderen wiki-seiten) was jeweils programmiert wird.

Übrigens hatte ich auch einen Eintrag zu ULA´s gefunden. Diese Quelle hatte ich ja auch als Literatur angegeben. Wenn ULAs identisch mit Gate-Arrays sind, dann sind diese wirklich minimal(!) anders im Aufbau und der Programmierung als PLD, PAL, PLA, GAL. Aber warum sollte ich mir nochmal die Mühe machen das hier reinzuschreiben. Die Literaturangabe hatten sie ja auch gelöscht. Zig artikel und kein richtiger Überblick worin der Unterschied besteht. Echt schade für die Personen, die einen Überblick erhalten wollen. Übrigens war ich nicht der erste der erkannte daß sich mehrere wiki-Artikel zu programmierbarer Logik thematisch gleichen. grüße, Michael --2003:DF:4F02:B947:D05D:CEE9:FF44:4301 15:38, 23. Nov. 2019 (CET)--Beantworten

Hallo, dazu zwei Anmerkungen:

1. Wenn in der Literatur keine Definition und Abgrenzung der Gate-Arrays zu finden ist, dann bitte ich darum analog der Wikipedia-Richtlinien Wikipedia:Keine Theoriefindung keine eigenen Theorien zur Einordnung der Techniken hier zu verbreiten. Wenn Lipp dies so darstellt ist es natürlich vollkommen legitim dies zu übernehmen. Dies deckt sich aber nicht mit meinen Quellen und dies müssen wir dann kritisch diskutieren.
2. Es ist aus meiner Sicht nicht korrekt, dass es keine Literatur zu dem Thema gibt. Es gibt diverse englischsprachige Literatur, die das Gate-Array-Konzept beschreiben und ggü. PLD, FPGA usw einordnen (sind unterschiedliche Konzepte). Ich werde versuchen die nächsten Wochen Zeit zu finden das hier einzupflegen. Des Weiteren gibt es auch Literatur zum Thema Gate-Array und UCA, ULA, UGA.

Grüße --Cepheiden (Diskussion) 19:55, 23. Nov. 2019 (CET)Beantworten

Pointer: Der The design warrior's guide to FPGAs sagt in den ersten Kapiteln einiges dazu. Einsehbar z.B. hier. --Rudolph H (Diskussion) 21:55, 23. Nov. 2019 (CET)Beantworten

Hallöle, woher wissen sie sicher daß Gate Arrays identisch sind mit ULA´s. Bis jetzt kenne ich nur die eine einzige Quelle zum ULA(Grundlagen der Digitaltechnik). Von Gate-Arrays ist in meiner Literatur nirgendwo die Rede.

Aus der genannten Quelle kann man übrigens entnehmen, daß bei den ULAs die UND sowie die nachfolgenden ODER-Gatter bereits fest vom Hersteller verschaltet wurden. Jedes UND-Gatter ist mit mindestens zwei Eingängen fest verknüpft. Jedes Und-Gatter hat noch einen extra-Eingang der noch nicht zugewiesen ist. Dieser Eingang kann vom Anwender beim Programmieren auf eine logische Eins oder eine logische Null geschalten werden (Verknüpfung zu Masse oder Betriebsspannung im IC). Dementsprechend werden die entsprechenden UND-Gatter aktiv oder bleiben inaktiv. Alle anderen Verknüpfungen sind beim ULA bereits vom Hersteller maskenprogrammiert worden. grüße, Michael --2003:DF:4F02:B947:D05D:CEE9:FF44:4301 15:54, 23. Nov. 2019 (CET)--Beantworten

Hallo, in diversen englischsprachigen Quellen (auch den verknüpften) wird dies so aufgeführt. Wobei Hurst sagt, dass Gate-Array eher als grober Oberbegriff für verschiedene Master-Slice-System anzusehen ist und daher uncommited gate array (UGA), uncommited component array (UCA) und uncommited logic array (ULA, immer wieder als trademark gekennzeichnet) entsprechen. In Büchern zu FPGAs taucht ab und an auch der Begriff MPGA (mask programmed gate array) auf. Dazu noch ein paar Anmerkungen:

1. Mir ist bislang noch keine englischsprachige Quelle untergekommen, die maskenprogrammierte gate arrays mit PLA oder PAL oder GAL gleich setzen.
2. Der Begriff "Universal Logic array" scheint mir sehr unüblich zu sein, zumindest findet sich kaum eine weitere Quelle als das von dir aufgeführte Buch, das den Begriff überhaupt führt.
3. Gibt es außer Lipp noch weitere Quellen, die ULA bzw. Gate Array bestehend aus UND und OR beschreiben? Ich finde bislang nur NOR und/oder NAND, siehe die drei Quellen aus der Einleitung. Ich habe leider gerade keinen Zugriff auf Lipps Buch.

Ich werde die Tage nochmal schauen ob ich eine gute Quelle finde. Grüße --Cepheiden (Diskussion) 18:30, 23. Nov. 2019 (CET)Beantworten

Können wir uns drauf einigen daß ein allgemeiner Überblick auf einer der genannten Seiten mal sinnvoll wäre? Außerdem ist eine der aufgeführten Seiten wohl wegrationalisierbar. Michael --2003:DF:4F02:B947:D05D:CEE9:FF44:4301 17:42, 23. Nov. 2019 (CET)--Beantworten

Hallo, einen Überblick gibt es bereits unter Programmierbare logische Schaltung. Dort ist er meiner Meinung nach besser aufgehoben, das dies der Oberbegriff ist, egal ob einmal beschreibbar oder mehrfach (durch den Kunden). Im Prinzip könnten dort auch maskenprogrammierte Techniken mit erfasst werden, da einige Autoren auch diese zu programmierbare logische Schaltungen zählen (ich würde die Grenze vorher ziehen). In dem Zusammenhang habe ich den Eindruck, dass du den Begriff "Maskenprogrammierung" anders verstehst. Kannst du kurz beschrieben, was das für dich ist? Grüße --Cepheiden (Diskussion) 18:30, 23. Nov. 2019 (CET)Beantworten

Ähnliche oder gleiche Technologien unter anderen Bezeichnungen oder Markennamen:

   ULA (Universal Logic Array oder Uncommitted Logic Array)
   PLD (Programmable Logic Device)
   PAL (Programmable Array Logic)
   PLA (Programmable Logic Array)
   GAL (Generic Array Logic)
   FPLA (Field-Programmable Logic Array).

Der Nur-Lesespeicher ROM (Read Only Memory) nutzt offenbar die gleichen technologischen Grundlagen wie ULA, PLD, PAL und PLA. Der Masken-Rom wird aber bei der Herstellung bereits fest programmiert, was nachträglich nicht mehr änderbar ist.

Beim PROM(Programmable Read-Only Memory) sollen nur die ODER-Gatter programmierbar sein. Der PROM ist nach der Herstellung vom Anwender einmal programmierbar. Im Auslieferungszustand enthalten alle Speicherzellen eines PROM eine logische "1". Speicherzellen, die später ein 0-Signal ausgeben sollen, werden vom Anwender programmiert, indem an den Kreuzungspunkten der gitterartig angeordneten Leitungen Metallverbindungen durch gezieltes Anlegen einer höheren Spannung (Programmierspannung) verdampft werden (Fuse-Technologie).

Programmable Logic Device (PLD): Laut "Elemente der angewandten Elektronik"(S.268) sind beim "PLD" nur einzelne Punkte/Verknüpfungen nachträglich programmierbar. Vermutlich sind die internen UND-Verknüpfungen hier gemeint. Auch das ROM soll aus internen UND und ODER Gattern aufgebaut sein und daher auch zu den PLD`s gehören. Das Prinzipbild eines PLD bestätigt, daß beim PLD nur die Verbindungen zu den UND´s programmierbar sind.

Generic Array Logic (GAL): Als Weiterentwicklung der PALs kamen zuerst durch die Lattice Semiconductor Corporation die wiederbeschreibbaren Generic Array Logic (kurz GAL genannt) -Bausteine auf den Markt.

Sie bestehen aus einer programmierbaren UND-Matrix und einer fest verdrahteten ODER-Matrix. Sie werden elektrisch programmiert nach der Antifuse-Technologie. Im Gegensatz zum PAL sind sie elektrisch beschreibbar und entweder durch UV-Licht (EPLD) oder elektrisch (EEPLD) löschbar, wodurch eine Neuprogrammierung möglich wird.

Programmable Logic Array (PLA): Laut "Grundlagen der Digitaltechnik"(Lipp, S.172) ist das "PLA" ein Logik-IC in dem UND-Gatter sowie ODER-Gatter enthalten sind. Bei ihm sollen die Verknüpfungen(Verkettungspunkte) zwischen äußeren Eingängen des IC´s und den Eingängen der internen UND-Gatter sowie die zwischen den Ausgängen der UND-Gatter und den internen Eingängen der /des abschließenden ODER-Gatters vom Anwender nachträglich (einmalig?) programmiert werden können. Bei der nachträglichen Programmierung durch den Anwender sollen bewußt eingebaute "Schwachstellen" intern gezielt durchgebrannt werden, wie bei einer Schmelzsicherung. Somit wird programmiert welcher Eingang welches UND-Glied sowie welcher UND-Ausgang welches ODER-Glied kontaktiert(nicht durchgebrannt) oder eben nicht(durchgebrannt). Je nachdem ob eine oder mehrere Ausgangsfunktionen mit dem IC realisiert werden sollen, werden die IC´s vopm Hersteller mit einem der mehreren "Ausgängen"(Ausgänge eines oder mehrerer ODER-Gatter) versehen. Auch die interne Eingänge (Ausgänge der verketteten aktiven UND-Glieder) zu einem oder mehreren ODER-Gattern können hier also vom Anwender programmiert werden. Beim PLA sind also alle Verkettungspunkte programmierbar, die der UND´s und die der ODER-Gatter.

Ursprünglich wurde eine Matrix aus Sicherungen (engl. fuse) verwendet, wobei beim Programmieren entsprechend dem zu programmierenden Bit-Muster, einzelne Sicherungen mit einem hohen Strom durchgebrannt wurden. Eines der Probleme dieser Technologie war, dass sich mit der Zeit einzelne Sicherungen durch Kristallisationsprozesse wieder „reparieren“ konnten. Bei der neueren Antifuse-Technologie besteht das PLA aus einer Diodenmatrix, in welcher jede Diode ein Bit repräsentiert. Im Gegensatz zur Fuse-Technologie, wo eine leitende Verbindung unterbrochen wird, sind hier die Dioden so verschaltet, dass sie normalerweise den Strom sperren. Beim Programmiervorgang werden nun gezielt bestimmte Dioden mit einem sehr hohen Strom belastet. Diese Dioden werden dadurch zerstört und bilden so eine leitende Verbindung.

Nach dem „Brennvorgang“ des PLA werden die geschriebenen Daten durch ein Bit-Muster defekter und funktionierender Dioden repräsentiert. Diese Daten lassen sich nun beliebig oft auslesen. PLAs gehören in die Gruppe der One Time Programmable(OTP-IC`s).

siehe auch: Programmierbare logische Anordnung.

Programmable Array Logic (PAL): PALs sind Sonderfälle von PLAs (Programmable Logic Arrays) und dadurch gekennzeichnet, dass ausschließlich ihr UND-Array programmierbar ist. PALs sind nur einmal beschreibbar, da die Verknüpfungen auf dem Chip im Rahmen des Programmierprozess mittels „Durchbrennen von Verbindungen“, der sogenannten Antifuse-Technologie, hergestellt werden.

Laut "Elemente der angewandten Elektronik"(S.268) ist "PAL" ein registriertes Warenzeichen für die entsprechenden IC`s. Die Autoren Böhmer/Ehrhardt/Oberschelp geben hier an, daß die UND-Matrix beim PAL-IC vollständig programmierbar ist, während die ODER-Matrix herstellerseitig schon "fest verdrahtet" b.z.w. verschaltet ist. siehe: Programmable Array Logic.

Das soll also eine nicht benötigte Zusammenfassung gewesen sein.

grüße, Michael --2003:DF:4F02:B947:D05D:CEE9:FF44:4301 16:05, 23. Nov. 2019 (CET)--Beantworten

Hallo, wie gesagt, hier nicht passend das Gate-Arrays sich von den genannten Techniken unterscheiden und schon unter Programmierbare logische Schaltung vorhanden. Grüße --Cepheiden (Diskussion) 18:34, 23. Nov. 2019 (CET)Beantworten