| dbo:abstract
|
- Clock-Gating ist eine bei elektronischen synchronen Digitalschaltungen gebräuchliche Methode, um das Taktsignal in einzelnen Schaltungsteilen selektiv aus- und einzuschalten und so die mittlere Leistungsaufnahme der integrierten Schaltung (IC) zu reduzieren. (de)
- Clock gating is a popular technique used in many synchronous circuits for reducing dynamic power dissipation, by removing the clock signal when the circuit is not in use or ignores clock signal. Clock gating saves power by pruning the clock tree, at the cost of adding more logic to a circuit. Pruning the clock disables portions of the circuitry so that the flip-flops in them do not have to switch states. Switching states consumes power. When not being switched, the switching power consumption goes to zero, and only leakage currents are incurred. Although asynchronous circuits by definition do not have a global "clock", the term perfect clock gating is used to illustrate how various clock gating techniques are simply approximations of the data-dependent behavior exhibited by asynchronous circuitry. As the granularity on which one gates the clock of a synchronous circuit approaches zero, the power consumption of that circuit approaches that of an asynchronous circuit: the circuit only generates logic transitions when it is actively computing. (en)
- En électronique numérique, et plus particulièrement lors de la conception de circuit (CPU, GPU, contrôleur mémoire, périphériques), le clock gating est une méthode de réduction de la consommation dynamique d'un circuit. (fr)
- 클럭 게이팅(Clock Gating)은 동기 회로에서 전력 절감 기술중의 하나로서 클럭(주파수)를 제공하거나 끊는(Gating) 부가적인 논리회로가 필요하다. 특정 회로의 동작이 필요하지 않는 경우 그 회로에 클럭을 공급하지 않음으로써 그 회로의 플립플럽은 상태의 변이를 하지 않게 된다. 이것으로 스위칭 소비 전력은 0이 되고 오직 누설 전류에 의한 전력만이 소비된다. 일반적인 소비 전력에 관한 식은 P=αCV2f 과 같다. 여기서 여기서 α는 Switching Activity factor이고, C는 회로의 정전 용량, V는 공급 전압, f는 동작 주파수이다. 소비 전력은 주파수에 비례하기 때문에 이 주파수를 0으로 하게 되면 스위칭 소비 전력이 0이 되게 되는 것이다. 이것은 동적 주파수 스케일링(Dynamic frequency scaling)에서 동작 주파수를 0으로 한 하나의 특수 경우이다. (ko)
- Il clock gating è una tecnica di progettazione dei circuiti integrati che permette di ridurre il consumo di potenza dei chip. (it)
- Clock gating — технология уменьшения энергопотребления в цифровых системах за счёт запрета подачи тактовых сигналов на неиспользуемые цепи схемы, исключая расходование энергии на бесполезное переключение их элементов. Размеры отключаемых цепей могут находиться в широком диапазоне: от отдельного триггера до функционального блока и подсистемы (например, памяти, ввода-вывода, ЦПУ). Однако схемы, отключающие тактовую частоту со слишком маленьких цепей или слишком часто, могут потреблять энергии больше, чем экономится с их помощью. На нижнем уровне детализации схем, если вход регистра должен открываться подачей управляющего сигнала, этот сигнал используется для управления подачей тактовых импульсов на регистр через логический вентиль. Таким образом, ёмкости входных элементов всех триггеров регистра, при пассивном уровне управляющего сигнала, заменяются ёмкостью одного транзистора в вентиле. На уровне регистровых передач технология автоматически реализуется средствами САПР, которые транслируют входное описание в схему, работающую по указанному выше принципу. На уровне логических блоков для реализации технологии используются системные подходы:
* предвычислений — используется схема предвычислений, которая на основе входных сигналов определяет логические блоки, не влияющие на окончательный результат;
* охраняемой оценки — не влияющие на результат блоки определяются по мере вычислений на основе существующих в схеме сигналов. На уровне ядра процессора используется детерминистический метод для отключения тактовых импульсов от простаивающих функциональных блоков процессора. Например, информация с предыдущих этапов конвейера используется для отключения последующих. (ru)
- 时钟门控（英語：Clock gating）是一种在同步时序逻辑电路的一种定時器訊號技术，可以降低芯片功耗。时钟门控通过在电路中增加额外的逻辑单元、优化时钟树结构来节省电能。 可以通过以下几种方式在设计中添加时钟门控逻辑： 1.
* 通过寄存器传输级编程中的条件选择来实现使能信号，从而在逻辑综合过程自动被翻译为时钟门控； 2.
* 通过实例化特殊的时钟门控单元，来把时钟门控插入到设计中去； 3.
* 使用专门的时钟门控工具添加。 (zh)
- Clock gating — технологія зменшення енегроспоживання в цифрових системах за рахунок заборони подачі синхросигналів на невикористовувані ланки схеми, виключаючи витрачання енергії на марне переключення їх елементів. Розміри відключуваних ланок можуть перебувати в широкому діапазоні: від окремого тригера до функціонального блоку і підсистем (наприклад, пам'яті, вводу-виводу, ЦП). Однак схеми, що відключають тактову частоту із занадто маленьких ланок або занадто часто, можуть споживати енергії більше, ніж економиться з їх допомогою На нижньому рівні деталізації схем, якщо вхід регістра повинен відкриватися подачею керуючого сигналу, цей сигнал використовується для керування подачею тактових імпульсів на регістр через логічний вентиль. Таким чином, ємності вхідних елементів всіх тригерів регістра, при пасивному рівні керуючого сигналу, замінюються ємністю одного транзистора у вентилі. На рівні регістрових передач технологія автоматично реалізується засобами САПР, які транслюють вхідний опис в схему, що працює за вказаною вище принципом. На рівні логічних блоків для реалізації технології використовуються системні підходи:
* передвичесленням — використовується схема передвичесленням, яка на основі вхідних сигналів визначає логічні блоки, що не впливають на остаточний результат;
* охороняймої[що це?] оцінки - не впливає на результат, блоки визначаються по мірі обчислень на основі існуючих у схемі сигналів. На рівні ядра процесора використовується детерминистичний метод для припинення тактових імпульсів від блоків процесора, що простоюють. Наприклад, інформація від попередніх етапів конвеєра використовується для призупинення наступних етапів.[джерело?] (uk)
|
| rdfs:comment
|
- Clock-Gating ist eine bei elektronischen synchronen Digitalschaltungen gebräuchliche Methode, um das Taktsignal in einzelnen Schaltungsteilen selektiv aus- und einzuschalten und so die mittlere Leistungsaufnahme der integrierten Schaltung (IC) zu reduzieren. (de)
- En électronique numérique, et plus particulièrement lors de la conception de circuit (CPU, GPU, contrôleur mémoire, périphériques), le clock gating est une méthode de réduction de la consommation dynamique d'un circuit. (fr)
- 클럭 게이팅(Clock Gating)은 동기 회로에서 전력 절감 기술중의 하나로서 클럭(주파수)를 제공하거나 끊는(Gating) 부가적인 논리회로가 필요하다. 특정 회로의 동작이 필요하지 않는 경우 그 회로에 클럭을 공급하지 않음으로써 그 회로의 플립플럽은 상태의 변이를 하지 않게 된다. 이것으로 스위칭 소비 전력은 0이 되고 오직 누설 전류에 의한 전력만이 소비된다. 일반적인 소비 전력에 관한 식은 P=αCV2f 과 같다. 여기서 여기서 α는 Switching Activity factor이고, C는 회로의 정전 용량, V는 공급 전압, f는 동작 주파수이다. 소비 전력은 주파수에 비례하기 때문에 이 주파수를 0으로 하게 되면 스위칭 소비 전력이 0이 되게 되는 것이다. 이것은 동적 주파수 스케일링(Dynamic frequency scaling)에서 동작 주파수를 0으로 한 하나의 특수 경우이다. (ko)
- Il clock gating è una tecnica di progettazione dei circuiti integrati che permette di ridurre il consumo di potenza dei chip. (it)
- 时钟门控（英語：Clock gating）是一种在同步时序逻辑电路的一种定時器訊號技术，可以降低芯片功耗。时钟门控通过在电路中增加额外的逻辑单元、优化时钟树结构来节省电能。 可以通过以下几种方式在设计中添加时钟门控逻辑： 1.
* 通过寄存器传输级编程中的条件选择来实现使能信号，从而在逻辑综合过程自动被翻译为时钟门控； 2.
* 通过实例化特殊的时钟门控单元，来把时钟门控插入到设计中去； 3.
* 使用专门的时钟门控工具添加。 (zh)
- Clock gating is a popular technique used in many synchronous circuits for reducing dynamic power dissipation, by removing the clock signal when the circuit is not in use or ignores clock signal. Clock gating saves power by pruning the clock tree, at the cost of adding more logic to a circuit. Pruning the clock disables portions of the circuitry so that the flip-flops in them do not have to switch states. Switching states consumes power. When not being switched, the switching power consumption goes to zero, and only leakage currents are incurred. (en)
- Clock gating — технология уменьшения энергопотребления в цифровых системах за счёт запрета подачи тактовых сигналов на неиспользуемые цепи схемы, исключая расходование энергии на бесполезное переключение их элементов. Размеры отключаемых цепей могут находиться в широком диапазоне: от отдельного триггера до функционального блока и подсистемы (например, памяти, ввода-вывода, ЦПУ). Однако схемы, отключающие тактовую частоту со слишком маленьких цепей или слишком часто, могут потреблять энергии больше, чем экономится с их помощью. (ru)
- Clock gating — технологія зменшення енегроспоживання в цифрових системах за рахунок заборони подачі синхросигналів на невикористовувані ланки схеми, виключаючи витрачання енергії на марне переключення їх елементів. Розміри відключуваних ланок можуть перебувати в широкому діапазоні: від окремого тригера до функціонального блоку і підсистем (наприклад, пам'яті, вводу-виводу, ЦП). Однак схеми, що відключають тактову частоту із занадто маленьких ланок або занадто часто, можуть споживати енергії більше, ніж економиться з їх допомогою (uk)
|