[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2017208309A1 - 電子モジュールおよび電子モジュールの製造方法 - Google Patents

電子モジュールおよび電子モジュールの製造方法 Download PDF

Info

Publication number
WO2017208309A1
WO2017208309A1 PCT/JP2016/065925 JP2016065925W WO2017208309A1 WO 2017208309 A1 WO2017208309 A1 WO 2017208309A1 JP 2016065925 W JP2016065925 W JP 2016065925W WO 2017208309 A1 WO2017208309 A1 WO 2017208309A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring pattern
heat
fin
wiring board
wiring
Prior art date
Application number
PCT/JP2016/065925
Other languages
English (en)
French (fr)
Inventor
清和 多田
雄一 永田
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to CN201680086061.1A priority Critical patent/CN109156081A/zh
Priority to PCT/JP2016/065925 priority patent/WO2017208309A1/ja
Priority to JP2016567703A priority patent/JP6251420B1/ja
Publication of WO2017208309A1 publication Critical patent/WO2017208309A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Definitions

  • the present invention relates to an electronic module having a heat radiation fin and a method for manufacturing the electronic module.
  • Heat dissipation of electronic components mounted on the board mounting surface is realized by mounting heat dissipation fins on the electronic components.
  • the wiring pattern of a wiring board such as a printed board on which electronic parts are mounted has high thermal conductivity, the heat dissipation effect of the electronic parts through the wiring pattern can also be expected.
  • the heat dissipation path through the wiring pattern is halved in the effect of releasing heat when the temperature of the wiring pattern is high. For this reason, when a large current must be passed through the wiring pattern, measures are often taken to widen the pattern width in order to reduce the resistance value and temperature of the wiring pattern.
  • Patent Document 1 discloses a technique for surface mounting a heat dissipation fin that combines a chip component and a dimensional standard.
  • the radiation fin can be mounted in the same process as the electronic component mounting process, the cost of the radiation fin mounting process can be reduced.
  • Patent Document 2 as a document related to heat dissipation.
  • the radiating fin is directly surface-mounted on a wiring board such as a printed circuit board, not on an electronic component
  • the main focus is on cost reduction of the radiating fin mounting process. Therefore, it is only mounted on the back side of the surface on which the electronic component is mounted on the wiring board.
  • the technology of Patent Document 1 does not aim to increase the density of component mounting, and there is a problem that the heat dissipation effect is not sufficient with a heat dissipation fin that combines chip components and dimensional standards. Furthermore, even with the technique of Patent Document 2, the heat dissipation effect was not sufficient.
  • the present invention has been made in view of the above, and by cooling the wiring pattern on the wiring board, enhancing the heat dissipation effect of the electronic components mounted on the wiring board and achieving both high density mounting of the components. It aims to be realized.
  • the present invention provides a multilayer wiring board having a plurality of insulating base materials and an inner layer wiring pattern formed between the insulating base materials, and a surface of the multilayer wiring board.
  • the wiring pattern provided on the wiring pattern, the electronic component mounted on the wiring pattern, and the through-hole that penetrates the insulating base material are surface-mounted at a position facing the inner-layer wiring pattern on the surface on which the electronic component is mounted.
  • a heat dissipating member thermally connected to the inner layer wiring pattern.
  • the present invention provides an effect that cooling of the wiring pattern on the wiring board can be achieved to enhance the heat radiation effect of the electronic components mounted on the wiring board and to achieve both high density mounting of the components.
  • FIG. II-II sectional view of FIG. The figure which shows the radiation fin used for the wiring board of Embodiment 1.
  • FIG. II-II sectional view of FIG. The figure which shows the radiation fin used for the wiring board of Embodiment 1.
  • (A) to (c) are process cross-sectional views illustrating the mounting process of the electronic module of the first embodiment.
  • Flowchart showing the mounting process of the electronic module of the first embodiment The figure which shows the modification of the radiation fin used for the wiring board of Embodiment 1.
  • (A) to (c) are process cross-sectional views illustrating the mounting process of the electronic module of the second embodiment.
  • Flowchart showing the mounting process of the electronic module of the second embodiment Explanatory drawing which shows the mounting process of the radiation fin in the mounting process of the electronic module of Embodiment 2.
  • Sectional drawing which shows the electronic module using the wiring board which concerns on Embodiment 3.
  • FIG. 1 is a diagram showing an electronic module according to the first embodiment
  • FIG. 2 is a cross-sectional view taken along the line II-II in FIG. 1
  • FIG. 3 is a diagram showing a radiation fin used in the electronic module according to the first embodiment.
  • the heat dissipating fins 2 that are surface mount heat dissipating components are directly surface mounted by solder reflow as heat dissipating members directly above the signal lines 11Ma and 11Mb formed in the inner layer of the wiring board 1.
  • FIG. 1 is a schematic diagram, and wiring patterns other than signal lines are omitted.
  • the wiring board 1 includes a front surface 1A that is a first main surface and a back surface 1B that is a second main surface that is a surface opposite to the first main surface.
  • general electronic components such as a control IC 3 and a chip capacitor 4 are mounted on the surface 1 ⁇ / b> A.
  • the heat radiating fins 2 are directly surface-mounted with solder on the fin pads 11 p that are part of the wiring pattern on the wiring substrate 1.
  • a fin pad 11p which is a pad on which the heat radiating fins 2 are mounted, is formed on the surface 1A of the wiring board 1.
  • the fin pad 11p is not electrically connected to the copper pattern signal lines 11Ma and 11Mb formed in the inner layer of the wiring board 1, but is thermally connected.
  • the fin pad 11p and the signal lines 11Ma and 11Mb are thermally connected through the through hole 11T.
  • the through hole 11T is filled with a heat conductive resin, and thermally connects the fin pad 11p and the signal lines 11Ma and 11Mb.
  • the heat radiating fin 2 is bonded to the fin pad 11p formed of a copper pattern directly above the signal lines 11Ma and 11Mb by soldering, and the thermal connection between the fin pad 11p and the signal lines 11Ma and 11Mb.
  • the heat radiating fin 2 is bonded to the fin pad 11p formed of a copper pattern directly above the signal lines 11Ma and 11Mb by soldering, and the thermal connection between the fin pad 11p and the signal lines 11Ma and 11Mb.
  • the heat of the signal lines 11Ma and 11Mb is efficiently released to the outside of the wiring board 1. Therefore, since it is not necessary to increase the pattern width of the signal lines 11Ma and 11Mb, the degree of freedom of wiring layout is increased, and the wiring board can be downsized.
  • the wiring substrate 1 is formed by forming wiring patterns 11a, 11b, 11c mainly composed of copper and through-holes 11T constituting penetrating portions for thermal connection in base materials 10a, 10b mainly composed of epoxy resin. Are stacked.
  • As the wiring substrate 1 of the first embodiment a multilayer substrate in which two or more wiring patterns are stacked is used.
  • the wiring pattern 11a and the wiring pattern 11b which is an intermediate layer constituting the inner layer wiring pattern are electrically connected via the via hole 11V, and the wiring patterns 11a and 11b and the wiring pattern 11c are electrically connected via the via hole 11V. It is connected.
  • the wiring board 1 includes a base material 10a, a base material 10b, and wiring patterns 11a, 11b, and 11c.
  • the wiring pattern 11a is composed of a copper pattern formed on the surface layer of the base material 10a, and includes a fin pad 11p for mounting the radiating fins 2.
  • general electronic components such as heat radiation fins 2, control ICs 3 and chip capacitors 4 are placed on the outermost wiring pattern 11 a formed on the surface 1 A with solder 5 interposed therebetween. It is mounted by surface mounting.
  • the wiring pattern 11b as an intermediate layer constitutes signal lines 11Ma and 11Mb, and the wiring pattern 11c at the lowest layer constitutes a ground.
  • the wiring pattern 11b includes signal lines 11Ma and 11Mb.
  • a chip component mounting region made of a copper pattern called a foot pattern (not shown) is formed.
  • signal lines 11Ma and 11Mb having the same width formed by the intermediate wiring pattern 11b made of a copper pattern formed between the base materials 10a and 10b are arranged in parallel to each other.
  • the signal lines 11Ma and 11Mb constitute a circuit portion together with the surface layer foot pattern and the chip components electrically connected via the via hole 11V. Metal plating is performed in the via hole 11 ⁇ / b> V to form a through portion for electrical connection.
  • the control IC 3 is soldered onto the wiring pattern 11a with a ball grid array 3BG.
  • the chip parts constituting the electronic circuit are general electronic parts including the control IC 3 and the chip capacitor 4, and are connected by solder reflow to the chip part mounting area constituted by the outermost copper pattern, A circuit portion is formed.
  • Solder reflow is a technique in which electronic components are placed on a wiring board and heated together in a reflow furnace to melt the solder and collectively connect the electronic components on the wiring board.
  • FIG. 3 is an enlarged view showing the structure of the heat dissipating fin surface-mounted on the wiring board 1.
  • the radiating fin 2 is a copper block formed of a radiating material having a solid rectangular parallelepiped shape, and is formed by forming a solder layer 2S on the bottom including a part of the side surface.
  • the heat radiating fins 2 are arranged directly above the signal lines 11Ma and 11Mb without matching the dimensional standards with the chip parts, and more importance is placed on ensuring the effect of releasing the heat of the signal lines 11Ma and 11Mb. That is, the size and shape of the heat radiating fins 2 may be determined with priority given to the effect of releasing the heat of the signal lines 11Ma and 11Mb without matching the dimensional standards of the chip parts.
  • the radiating fins 2 when they are placed on the fin pads 11p on the wiring board 1, they have a solid rectangular parallelepiped shape that is easily adsorbed. By making the radiating fins 2 into a solid rectangular parallelepiped shape, adsorption is easier than a shape having irregularities on the surface or a hollow shape.
  • the heat radiating fin 2 has a height H greater than a width W and a length L. That is, by having a relationship of H> W and H> L, the exclusive area on the wiring board 1 is reduced and the heat dissipation is also improved.
  • the width of the wiring pattern in the portion of the fin pad 11p on which the radiating fin 2 is mounted can be made equal to the line width of the signal line. That is, the width of the wiring pattern of the fin pad 11p can be made constant without increasing the thickness, and the degree of freedom in layout can be increased.
  • FIG. 4A to 4C are process cross-sectional views illustrating the mounting process of the electronic module according to the first embodiment
  • FIG. 5 is a flowchart illustrating the mounting process of the electronic module according to the first embodiment.
  • the wiring board 1 provided with the surface 1A and the back surface 1B is formed.
  • a wiring pattern is formed on the front and back surfaces of the substrate 10a and the back surface of the substrate 10b.
  • the wiring board 1 provided with the wiring patterns 11a, 11b, and 11c is formed by laminating the base material 10a and the base material 10b on which the wiring pattern is formed via an insulating resin (not shown).
  • the via hole 11V and the through hole 11T are not all shown, but the wiring patterns 11a, 11b, and 11c are electrically and thermally connected to each other through the via hole 11V. Further, the wiring patterns 11a and 11b are thermally connected through a through hole 11T constituting a thermal penetration portion.
  • control IC 3 and the chip capacitor 4 are placed on the wiring pattern 11a formed on the surface 1A of the wiring board 1 in step S101 for placing the electronic component shown in FIG.
  • the electronic components and the heat radiation fins 2 are placed.
  • the radiating fins 2 are placed on the fin pads 11p formed on the surface 1A of the wiring board 1 in step S102 where the radiating fins shown in FIG. 5 are placed.
  • the wiring board 1 is placed in the reflow furnace in the solder reflow step S103 shown in FIG. 5 and heated at 140 to 160 ° C. for 30 minutes, as shown in FIG.
  • the electronic component including the control IC 3 and the chip capacitor 4 and the heat radiation fin 2 are joined to the surface 1A of the wiring board 1 by the solder 5 on the wiring pattern 11a formed on the base material 10a.
  • the solder 5 on the electronic component in advance by plating or the like, the electronic component can be easily mounted on the wiring pattern 11 a of the wiring substrate 1 only by heating in a reflow furnace.
  • the heat radiation fin 2 has a solder layer 2 ⁇ / b> S formed on the bottom portion on the side of the mounting surface on the wiring substrate 1.
  • the heat radiation fin 2 is heated in a reflow furnace, whereby the solder layer 2S is melted and joined to the fin pad 11p by the solder 5.
  • the electronic components including the control IC 3 and the chip capacitor 4 are also soldered at the same time.
  • the radiating fin 2 is mounted on the wiring board 1 by being gripped by a suction nozzle (not shown).
  • the radiating fin 2 has a solid rectangular parallelepiped shape that can be easily adsorbed by the adsorbing nozzle, and is configured to be easily mounted on the wiring board 1.
  • the heat dissipation fin 2 uses copper having a small specific heat. Therefore, the heat radiating fins 2 not only have a high heat radiating property, but also quickly take in heat by the reflow process. Since heat is quickly taken in, reflow proceeds efficiently, and a strong and reliable solder joint is possible. Therefore, the heat radiating fin 2 can have a larger height H than the width W and the length L constituting the contact surface with the fin pad 11p. With this configuration, the heat radiation performance of the heat radiation fins 2 is improved and the area occupied by the heat radiation fins 2 on the wiring board 1 is reduced. As a result of the reduction of the exclusive area of the radiating fin 2, the area for mounting the components of the wiring board 1 increases. In addition, since it is possible to perform strong bonding simultaneously with other components in the reflow process, it is possible to easily connect the radiating fins 2 to the fin pads 11p without increasing the number of steps.
  • the radiation fins 2 are arranged immediately above the signal lines 11Ma and 11Mb, so that the heat radiation path can be shortened and the heat radiation can also be performed by heat radiation in addition to heat conduction. Heat from the signal line can be transmitted to the fin 2 and the heat dissipation of the wiring pattern can be enhanced.
  • the wiring board 1 of the first embodiment is used with a large current, the line width of the signal line can be suppressed, and a wide installation area of the electronic component can be secured, so that the degree of freedom in circuit design is increased.
  • the substrate size can be reduced.
  • the heat radiating fins 2 can be connected simultaneously to other electronic components on the fin pad 11p by solder reflow, the efficiency of the work of mounting the heat radiating fins 2 is improved.
  • the radiation fin 2 even when the height of the radiation fin 2 is increased with respect to the bottom area of the radiation fin 2, that is, the area of the contact surface with the fin pad 11p, so as to enhance the heat radiation performance of the radiation fin 2, the radiation fin 2 itself Can be directly surface-mounted on the wiring pattern 11a, so that strong and stable bonding can be ensured.
  • the heat radiation fin 2 is made high, the load applied to the fin pad 11p that is a joint portion with the wiring substrate 1 when a load is applied to the heat radiation fin 2 tends to increase.
  • the heat dissipating fins of the first embodiment since the reliability of bonding is improved by surface mounting, the heat dissipating fins 2 are not easily dropped even when the heat dissipating fins 2 are increased.
  • the fin pad 11p is not electrically connected to the signal lines 11Ma and 11Mb, but may be electrically connected via a via hole.
  • the heat dissipation of the signal line can be further improved.
  • heat dissipation can be improved by merely thermally connecting the fin pad and the signal line through a through hole filled with a resin having high thermal conductivity.
  • the wiring pattern including the signal line of the wiring board is cooled, and the heat is efficiently radiated through the wiring pattern. It is possible to enhance the heat dissipation effect of the electronic component and simultaneously achieve a high density of component mounting.
  • the size of the radiating fins does not need to match the dimensional standard of the chip component, a highly flexible wiring board layout is possible. Accordingly, it is possible to solder the heat sink fins of an appropriate size directly on the wiring board.
  • the pattern width such as signal lines on the wiring board must be lowered to increase the pattern width.
  • the proportion occupied by this increased, and it was impossible to increase the density of component mounting.
  • the effect of releasing the heat of the copper pattern of the wiring board can be ensured without increasing the pattern width, and contributing to higher density of component mounting. It becomes possible.
  • the wiring pattern is composed of a metal mainly composed of copper.
  • the wiring pattern is not limited to copper, and the wiring pattern may be a metal such as aluminum and gold or aluminum and gold. It may be a metal alloy.
  • the wiring pattern may be a single layer film of metal or metal alloy, or a laminate of a plurality of types of the above metal films.
  • the insulating base is made of a resin mainly composed of an epoxy resin.
  • the insulating base is not limited to the resin, and an insulating base such as ceramic or glass is used. Any substrate may be used.
  • FIG. 6 A modification of the radiating fin is shown in FIG. As shown in FIG. 6, it is also possible to use hollow radiating fins 20 that are radiating members having a space 20 h constituting the radiating space therein.
  • a solder layer 20 ⁇ / b> S is formed on the bottom of the radiating fin 20, similarly to the radiating fin 2 of the first embodiment.
  • the heat radiating fin 20 of the modified example forms a cylindrical body having a square cross section so that the inside becomes a space 20 h which is a heat radiating space and air flows inside.
  • the inside of the cylindrical body is a space 20h, and one end side and the other end side of the cylindrical body are openings 20o.
  • the heat radiating fin 20 is composed of copper plates having different thicknesses on the top surface portion 20a, the side surface portion 20b, and the bottom surface portion 20c.
  • the thickness t 1 of the upper surface portion 20a, the wall thickness of the side portion 20b t 2, the thickness of the bottom portion 20c to be mounted face was t 3
  • t 1 ⁇ t 2 ⁇ t 3 Since the region having a larger heat capacity becomes the joint portion, the melting of the solder can be promoted and the joining property can be improved.
  • the thickness is set so that t 1 ⁇ t 2 ⁇ t 3. It is effective to adjust By adjusting the thickness so that t 1 ⁇ t 2 ⁇ t 3 , the heat dissipation is higher and the center of gravity is located below, so that a more stable wiring board with heat radiation fins can be obtained.
  • FIG. 7A to 7C are process cross-sectional views illustrating the mounting method of the electronic module according to the second embodiment
  • FIG. 8 is a flowchart illustrating the mounting process of the electronic module according to the second embodiment
  • FIG. 9 is an explanatory view showing a mounting step of the radiation fin.
  • the electronic module is the same as the electronic module 100 of the first embodiment shown in FIGS.
  • the heat radiating fins are connected together with the electronic components by simultaneous reflow.
  • a thermal pipette HP as a gripping tool is used as shown in FIG. Solder the radiating fins.
  • the thermal pipette HP is a gripping tool having a vacuum suction function at the tip, but has a heat generating portion at the tip, and the grip at the tip is heated to about 180 ° C. by energization.
  • a wiring board 1 having a front surface 1A and a back surface 1B is formed in the same manner as in the method of manufacturing the electronic module 100 of the first embodiment.
  • a wiring pattern is formed on the front and back surfaces of the substrate 10a and the front and back surfaces of the substrate 10b.
  • the wiring board 1 provided with the wiring patterns 11a, 11b, and 11c is formed by laminating the base material 10a and the base material 10b on which the wiring pattern is formed via an insulating resin.
  • step S202 shown in FIG. 8 where the heat radiating fins are connected with the heat pipette the heat radiating fins 2 are placed on the fin pad 11p with the heat pipette HP.
  • a schematic diagram of the mounting process using the thermal pipette HP is shown in FIG.
  • the heat pipette HP is heated by the time from gripping the heat radiation fin 2 with the heat pipette HP and reaching the fin pad 11p, and the solder layer 2S of the heat radiation fin 2 shown in FIG. 3 is melted.
  • the solder layer 2S of the radiating fin 2 is efficiently melted on the fin pad 11p, and the radiating fin 2 and the fin pad 11p are joined.
  • the heat dissipating fin 2 has a solder layer 2S formed on the surface side mounted on the wiring board 1.
  • the radiating fin 2 has a block shape that is easily adsorbed by the heat pipette HP when it is placed on the wiring board 1, and is configured to be easily mounted on the fin pad 11p.
  • the heat dissipating fins 2 are made of copper having a small specific heat in order to improve heat dissipation, and not only heat dissipation is high, but also heat is quickly taken in through the heat pipette HP, and the solder is efficiently melted. Advances, and a strong and reliable solder joint is possible.
  • the radiating fins 2 can be mounted without passing through a reflow furnace, and mounting and joining are performed simultaneously only by changing the suction nozzle to the heat pipette HP. Is also good. Furthermore, when it is desired to increase the number of the radiating fins 2 later, the radiating fins 2 can be easily mounted because the radiating fins 2 having a desired shape may be mounted on the wiring pattern with a heat pipette. .
  • FIG. 10 is a cross-sectional view showing an electronic module according to Embodiment 3 of the present invention.
  • one radiating fin is provided immediately above the signal line.
  • the first radiating fin 2a and the second radiating fin 2b are directly above two parallel signal lines. It is arranged.
  • the fin pad 11p is electrically connected to the signal lines 11Ma and 11Mb via the via holes 6a and 6b. Further, in the wiring pattern 11a on the surface 1A which is the outermost layer, the fin pad 11p is not connected to the circuit on the outermost layer and is connected to the signal lines 11Ma and 11Mb via the via holes 6a and 6b. Only.
  • the radiating fins may be joined by batch reflow as in the first embodiment, or after mounting the electronic components as in the second embodiment, the radiating fins may be joined by a thermal pipette. It may be.
  • the area of the heat radiating surface is larger than that of the electronic module 100 of the first embodiment, so that the heat dissipation can be further improved. Since the electronic component and the fin pad 11p are not electrically connected at the outermost layer, the heat radiation fins 2a and 2b can reduce the influence of heat generation of the electronic component and can exhibit only heat radiation.
  • FIG. FIG. 11 is a diagram showing an electronic module according to Embodiment 4 of the present invention.
  • a multilayer wiring board having a plurality of insulating base materials and an inner layer wiring pattern formed between the insulating base materials is used, and a signal line for passing a large current is formed in the inner layer.
  • the fourth embodiment targets a wiring board having a single-layer wiring structure in which a wiring pattern is formed only on the surface of the insulating substrate 10.
  • the wiring board 1 includes a ceramic insulating substrate 10 and a wiring pattern 11 formed on the surface 10A of the insulating substrate 10, and two signal lines 11S1 and 11S2 are formed on the surface. It is different from the substrate of the form 1 to 3.
  • the heat radiation fin 2 is soldered to the two signal lines 11S1 and 11S2 that are parallel to each other on the surface 10A of the insulating substrate 10.
  • the fin pad 11p is on the signal line 11S2, and is directly and electrically connected to the signal line 11S2.
  • the radiating fins may be joined by batch reflow as in the first embodiment, or after mounting the electronic components as in the second embodiment, the radiating fins may be joined by a heat pipette. Also good.
  • the electronic module 400 of the fourth embodiment compared to the electronic module 100 of the first embodiment, since the heat radiation fins 2 are directly connected to the wiring pattern on the outermost layer, further improvement in heat dissipation can be achieved. it can.
  • a radiation fin it can change suitably and it is desirable to set it as the width
  • the shape of the bottom surface of the radiating fin may be determined according to the line width of the wiring pattern, and the height of the radiating fin may be set according to the amount of heat to be radiated.
  • the shape of the heat radiation fin can be appropriately selected such as a hollow shape or a shape having irregularities on the surface.
  • a plurality of heat radiation fins may be placed on one wiring pattern.
  • the bottom area and the bottom shape may be the same, and the height may be determined according to the application.
  • the shape of the radiating fins when batch mounting is performed by solder reflow, heat is uniformly supplied to the region where the heat dissipating fins and the fin pads are in contact with each other, so that the solder can be efficiently and uniformly supplied. Melting is performed, and reliable mounting of the radiation fin on the wiring pattern is realized.
  • the heat radiation fin in the case where the heat radiation fin is mounted by a heat pipette, if the heat capacity of the heat radiation fin is constant, the amount of heat necessary for connection is also constant, so the temperature of the heat pipette
  • the heat dissipating fins can be mounted sequentially without making the adjustments constant.
  • the shape of a radiation fin can also be designed freely, and the radiation fin of a suitable magnitude
  • the wiring pattern is formed as a plurality of spaced patterns, and the radiating fin is mounted with a part of each pattern as a fin pad, but a plurality of radiating fins are arranged on each pattern. Needless to say, it may be. Further, a part of the pattern constituting the wiring pattern may include a pattern that does not form the radiation fins.
  • the wiring pattern of the wiring board is cooled, and at the same time the density of the component mounting is increased. Can be realized. Further, it can be soldered directly to the wiring board by reflowing, and the effect of releasing the heat of the wiring pattern on the wiring board is ensured without increasing the pattern width.
  • the configuration described in the above embodiment shows an example of the contents of the present invention, and can be combined with another known technique, and can be combined with other configurations without departing from the gist of the present invention. It is also possible to omit and change the part.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

　複数の絶縁性の基材（１０ａ，１０ｂ）および基材（１０ａ，１０ｂ）間に形成された内層配線パターン（１１ｂ）を備えた多層配線基板からなる基板と、基板の表面に設けられた配線パターン（１１ａ）と、配線パターン（１１ａ）上に搭載された制御用ＩＣ（３）、チップコンデンサ（４）などの電子部品と、電子部品が搭載された面上の内層配線パターン（１１ｂ）と対向する位置に面実装され、基材（１０ａ，１０ｂ）を貫通する貫通部を介して内層配線パターンに熱的に接続された放熱フィン（２）と、を備えたことを特徴とする。

Description

電子モジュールおよび電子モジュールの製造方法
　本発明は、放熱フィンを有する電子モジュールおよび電子モジュールの製造方法に関する。
　基板の搭載面に搭載された電子部品の放熱は、電子部品上に放熱フィンを実装することで実現されている。一方で、電子部品が実装されるプリント基板等の配線基板の配線パターンは熱伝導率が高いため、配線パターンを介した電子部品の放熱効果についても期待できる。しかしながら、配線パターンを介した放熱経路は、配線パターンの温度が高いと、熱を逃がす効果が半減する。このため、配線パターンに大電流を流さなければならない場合、配線パターンの抵抗値および温度を下げるために、パターン幅を広げるという方策がとられることが多い。
　一方、通電時に配線パターンの温度が上昇することで、搭載面のうち配線パターンと対向する領域も温度が上昇する。そのため、搭載面のうち配線パターンと対向する領域には、温度の上昇により特性が変動し易い制御用ＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）をはじめとする電子部品を実装できない場合がある。
　したがって、配線パターンのパターン幅を広げることで、配線基板の搭載面のうち電子部品が実装可能な領域が小さくなってしまい、部品実装の高密度化が困難となるという課題がある。
　多層配線構造をもつ配線基板の場合でも、制御用ＩＣをはじめとする電子部品は、配線パターンの真上には実装しないことが多い。配線パターンの真上を避けて電子部品を実装するためには配線の引き回しが必要となり、その分配線パターンの占める割合が大きくなり、部品実装の高密度化が困難となるという課題がある。
　放熱部品の実装を容易にするとともに任意の場所に放熱部品を実装可能とするために、特許文献１では、チップ部品と寸法規格とを合わせた放熱フィンを面実装する技術が開示されている。特許文献１では、電子部品の実装工程と同一工程で放熱フィンの実装ができることから、放熱フィンの実装工程のコストダウンを図ることができる。
　また、放熱に関わる文献としては特許文献２がある。
特開平０４－２５５２９４号公報 特表２００８－５２４８４１号公報
　上記特許文献１の技術によれば、放熱フィンは、電子部品上ではなく、プリント基板をはじめとする配線基板上に直接面実装されてはいるものの、放熱フィンの実装工程のコストダウンに主眼を置いているため、配線基板に電子部品が搭載される面の裏面側に実装されているのみである。また、特許文献１の技術は、部品実装の高密度化を目指すものではなく、チップ部品と寸法規格を合わせた放熱フィンでは、放熱効果も十分ではないという問題があった。さらにまた特許文献２の技術によっても、放熱効果が十分ではなかった。
　本発明は、上記に鑑みてなされたもので、配線基板における配線パターンの冷却をはかり、配線基板上に実装される電子部品の放熱効果を高めることと、部品実装の高密度化との両立を実現することを目的とする。
　上述した課題を解決し、目的を達成するために、本発明は、複数の絶縁性基材および絶縁性基材間に形成された内層配線パターンを備えた多層配線基板と、多層配線基板の表面に設けられた配線パターンと、配線パターン上に搭載された電子部品と、電子部品が搭載された面上の内層配線パターンと対向する位置に面実装され、絶縁性基材を貫通する貫通部を介して内層配線パターンに熱的に接続された放熱部材と、を備える。
　本発明は、配線基板における配線パターンの冷却をはかり、配線基板上に実装される電子部品の放熱効果を高めること、部品実装の高密度化との両立を実現することができるという効果を奏する。
実施の形態１に係る配線基板を用いた電子モジュールを示す図 図１のII－II断面図 実施の形態１の配線基板に用いられる放熱フィンを示す図 （ａ）から（ｃ）は、実施の形態１の電子モジュールの実装工程を示す工程断面図 実施の形態１の電子モジュールの実装工程を示すフローチャート 実施の形態１の配線基板に用いられる放熱フィンの変形例を示す図 （ａ）から（ｃ）は、実施の形態２の電子モジュールの実装工程を示す工程断面図 実施の形態２の電子モジュールの実装工程を示すフローチャート 実施の形態２の電子モジュールの実装工程における放熱フィンの実装工程を示す説明図 実施の形態３に係る配線基板を用いた電子モジュールを示す断面図 実施の形態４に係る配線基板を用いた電子モジュールを示す図
　以下に、本発明に係る電子モジュールおよび電子モジュールの製造方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。各図面間においても同様である。
実施の形態１．
　図１は、実施の形態１に係る電子モジュールを示す図、図２は、図１のII－II断面図、図３は、実施の形態１の電子モジュールに用いられる放熱フィンを示す図である。実施の形態１の電子モジュール１００は、配線基板１の内層に形成された信号線１１Ｍａ，１１Ｍｂの直上に、放熱部材として、面実装放熱部品である放熱フィン２がはんだリフローにより直接面実装されて構成される。図１は模式図であり、配線パターンについては、信号線以外は省略している。
　配線基板１は、第１の主面である表面１Ａと、第１の主面とは反対側の面である第２の主面である裏面１Ｂとを備える。表面１Ａには、放熱フィン２に加えて、制御用ＩＣ３およびチップコンデンサ４をはじめとする一般的な電子部品が実装されている。制御用ＩＣ３およびチップコンデンサ４をはじめとする一般的な電子部品に加えて、放熱フィン２が配線基板１上の配線パターンの一部であるフィンパッド１１ｐに直接はんだで面実装される。放熱フィン２が実装されるパッドであるフィンパッド１１ｐは、配線基板１の表面１Ａに形成されている。フィンパッド１１ｐは、配線基板１の内層に形成された銅パターン製の信号線１１Ｍａ，１１Ｍｂとは電気的には接続されていないが、熱的には接続されている。フィンパッド１１ｐと信号線１１Ｍａ，１１Ｍｂとは、スルーホール１１Ｔを介して熱的に接続される。スルーホール１１Ｔは熱伝導性樹脂が充填されており、フィンパッド１１ｐと信号線１１Ｍａ，１１Ｍｂとを熱的に接続している。
　放熱フィン２は、信号線１１Ｍａ，１１Ｍｂの直上に形成された銅パターンからなるフィンパッド１１ｐに当接面全体をはんだで接合されており、フィンパッド１１ｐと信号線１１Ｍａ，１１Ｍｂとの熱的接続を確実にすることで、より短い放熱パスを形成することができ、信号線１１Ｍａ，１１Ｍｂの熱を効率よく逃がすことができる。すなわち、フィンパッド１１ｐと信号線１１Ｍａ，１１Ｍｂとを熱的に接続すると、信号線１１Ｍａ，１１Ｍｂと放熱フィン２との伝熱経路を短くすることができるため、信号線１１Ｍａ，１１Ｍｂの熱を放熱フィン２から放出させることができる。その結果、信号線１１Ｍａ，１１Ｍｂの熱は、配線基板１の外部に効率よく放出される。従って信号線１１Ｍａ，１１Ｍｂのパターン幅を広げずに済むため、配線のレイアウトの自由度が増大し、配線基板の小型化をはかることができる。
　配線基板１は、エポキシ樹脂を主成分とする基材１０ａ，１０ｂに、銅を主成分とする配線パターン１１ａ，１１ｂ，１１ｃおよび熱的接続のための貫通部を構成するスルーホール１１Ｔを形成して積層されたものである。実施の形態１の配線基板１には、配線パターンを２層以上積層した多層基板を用いている。配線パターン１１ａと、内層配線パターンを構成する中間層である配線パターン１１ｂとはビアホール１１Ｖを介して電気的に接続され、配線パターン１１ａ，１１ｂと配線パターン１１ｃとはビアホール１１Ｖを介して電気的に接続されている。
　つまり配線基板１は、図２に示すように、基材１０ａと基材１０ｂと配線パターン１１ａ，１１ｂ，１１ｃとを備えている。配線パターン１１ａは、基材１０ａの表層に形成された銅パターンで構成され、放熱フィン２を搭載するためのフィンパッド１１ｐを含む。実施の形態１の配線基板１は、表面１Ａに形成される最表層の配線パターン１１ａ上に放熱フィン２、制御用ＩＣ３およびチップコンデンサ４をはじめとする一般的な電子部品が、はんだ５を介した面実装により搭載されている。中間層である配線パターン１１ｂは、信号線１１Ｍａ，１１Ｍｂを構成し、最下層の配線パターン１１ｃはグランドを構成している。配線パターン１１ｂには、信号線１１Ｍａ，１１Ｍｂが含まれる。また、制御用ＩＣ３およびチップコンデンサ４をはじめとする一般的な電子部品が搭載される領域には、図示していないがフットパターンと称する銅パターンからなるチップ部品搭載用の領域が形成されている。また基材１０ａ，１０ｂ間に形成される銅パターンからなる中間層の配線パターン１１ｂで形成された同一幅の信号線１１Ｍａ，１１Ｍｂが互いに並行して配列されている。信号線１１Ｍａ，１１Ｍｂは、ビアホール１１Ｖを介して電気的に接続された表層のフットパターンおよびチップ部品とともに回路部を構成している。ビアホール１１Ｖ内には金属めっきが施され、電気的接続のための貫通部を構成している。制御用ＩＣ３は、ボールグリッドアレイ３ＢＧで配線パターン１１ａ上にはんだ接合されている。
　なお、図２では、電子回路を構成する一部のチップ部品のみを図示しており、配線パターンについては信号線１１Ｍａ，１１Ｍｂのみを図示し、他の配線パターンは省略している。電子回路を構成するチップ部品は、制御用ＩＣ３およびチップコンデンサ４をはじめとする一般的な電子部品であり、最表層の銅パターンで構成されたチップ部品搭載用の領域にはんだリフローにより接続され、回路部が形成される。はんだリフローは、配線基板上に電子部品を載置して、リフロー炉で一括加熱することで、はんだを溶融させ、配線基板上に電子部品を一括接続する技術である。
　図３は、配線基板１に面実装する放熱フィンの構造を示す拡大図である。放熱フィン２は、中実の直方体形状をなす放熱材で形成された銅ブロックであり、側面の一部を含む底部にはんだ層２Ｓを形成してなるものである。放熱フィン２は、チップ部品と寸法規格を合わせることなく、信号線１１Ｍａ，１１Ｍｂの直上に配され、信号線１１Ｍａ，１１Ｍｂの熱を逃がす効果の確保を、より重視している。つまり放熱フィン２の寸法及び形状は、チップ部品の寸法規格と合致させることなく、信号線１１Ｍａ，１１Ｍｂの熱を逃がす効果を優先して決定すればよい。
　また、配線基板１上のフィンパッド１１ｐに放熱フィン２を載せる際に、吸着し易い中実の直方体形状としている。放熱フィン２を中実の直方体形状とすることで、表面に凹凸を有する形状あるいは中空形状よりも吸着は容易である。放熱フィン２は、幅Ｗおよび長さＬに対して、高さＨの方が大きい。つまり、Ｈ＞ＷかつＨ＞Ｌの関係を有することで、配線基板１上での専有面積の低減をはかるとともに、放熱性も向上する。放熱フィン２の大きさ形状を自由に選択できるため、放熱フィン２が実装されるフィンパッド１１ｐの部分の配線パターンの幅は、信号線の線幅と等しくすることができる。つまり、フィンパッド１１ｐの部分の配線パターンの幅を、太くすることなく一定とすることができ、レイアウトの自由度を高めることができる。
　次に、実施の形態１の配線基板１を用いた電子モジュールの製造方法について説明する。図４（ａ）から（ｃ）は、実施の形態１の電子モジュールの実装工程を示す工程断面図であり、図５は、実施の形態１の電子モジュールの実装工程を示すフローチャートである。まず、図４（ａ）に示すように、表面１Ａと、裏面１Ｂとを備えた配線基板１を形成する。基材１０ａの表面および裏面と、基材１０ｂの裏面とに配線パターンを形成する。配線パターンが形成された基材１０ａおよび基材１０ｂを、図示しない絶縁性樹脂を介して積層することで、配線パターン１１ａ，１１ｂ，１１ｃを備えた配線基板１が形成される。ビアホール１１Ｖおよびスルーホール１１Ｔについてはすべてを図示していないが、配線パターン１１ａ，１１ｂ，１１ｃ相互の間はビアホール１１Ｖを介して電気的および熱的に接続されている。また、配線パターン１１ａおよび１１ｂの間は熱的貫通部を構成するスルーホール１１Ｔを介して熱的に接続されている。
　次いで、図４（ｂ）に示すように、図５に示す電子部品を載置するステップＳ１０１で配線基板１の表面１Ａ上に形成された配線パターン１１ａ上に制御用ＩＣ３、およびチップコンデンサ４をはじめとする電子部品および放熱フィン２を載置する。
　この後、図４（ｃ）に示すように、図５に示す放熱フィンを載置するステップＳ１０２で配線基板１の表面１Ａ上に形成されたフィンパッド１１ｐ上に放熱フィン２を載置する。
　放熱フィン２と電子部品とを載置した後、図５に示すはんだリフローステップＳ１０３でリフロー炉に配線基板１を配し、１４０℃から１６０℃で３０分間加熱することで、図２に示したように、配線基板１の表面１Ａには、基材１０ａ上に形成された配線パターン１１ａ上に、制御用ＩＣ３およびチップコンデンサ４をはじめとする電子部品および放熱フィン２が、はんだ５によって接合される。はんだ５は、めっきなどによりあらかじめ電子部品に形成しておくことで、リフロー炉での加熱だけで電子部品が配線基板１の配線パターン１１ａ上に容易に実装可能である。
　放熱フィン２は、配線基板１上への搭載面側である底部にはんだ層２Ｓが形成されている。放熱フィン２は、リフロー炉内で加熱されることで、はんだ層２Ｓが溶融し、はんだ５によりフィンパッド１１ｐと接合される。制御用ＩＣ３およびチップコンデンサ４をはじめとする電子部品についても同時にはんだ接合がなされる。放熱フィン２は、図示しない吸着ノズルで把持して配線基板１上に搭載される。放熱フィン２は、吸着ノズルで吸着し易い中実の直方体形状を有しており、配線基板１に搭載し易い構成となっている。また、放熱フィン２には、放熱性を高めるために、比熱の小さい銅を使用している。従って、放熱フィン２は、放熱性が高いだけでなく、リフロー工程による熱の取り込みも速い。熱の取り込みが早いため、効率よくリフローが進行し、強固で確実なはんだ接合が可能となる。従って、放熱フィン２は、フィンパッド１１ｐとの接触面を構成する幅Ｗおよび長さＬに対して、高さＨを大きくとることができる。かかる構成により、放熱フィン２の放熱性を向上させ、かつ配線基板１上の放熱フィン２の専有面積を低減させる。放熱フィン２の専有面積が低減された結果、配線基板１の部品を実装する面積は増加する。また、リフロー工程で他の部品と同時に、強固な接合が可能であるため、工数の増大なしに容易に放熱フィン２をフィンパッド１１ｐに接続することができる。
　実施の形態１の配線基板１によれば、放熱フィン２を信号線１１Ｍａ，１１Ｍｂの直上に配しており、放熱パスの短縮化が実現される上、熱伝導に加えて熱放射によっても放熱フィン２に信号線からの熱を伝えることができ、配線パターンの放熱性を高めることができる。
　従って、実施の形態１の配線基板１を大電流で使用する際にも信号線の線幅を抑えることができ、電子部品の設置可能領域を広く確保できるため、回路設計の自由度を高めるとともに基板サイズの縮小化を図ることができる。また、放熱フィン２を、はんだリフローにより、フィンパッド１１ｐ上に他の電子部品と同時に一括して接続することができるので、放熱フィン２を実装する作業の効率が向上する。さらに、放熱フィン２の放熱性を高めるように、放熱フィン２の底面積、つまりフィンパッド１１ｐとの接触面の面積に対して放熱フィン２の高さを高くした場合にも、放熱フィン２自体を配線パターン１１ａ上に直接、面実装することができるため、強固で安定した接合を確保することができる。放熱フィン２を高くすると、放熱フィン２に負荷が加わった時に配線基板１との接合部であるフィンパッド１１ｐに加わる負荷が大きくなり易い。しかしながら実施の形態１の放熱フィンによれば面実装によって接合の信頼性の向上が図られているため、放熱フィン２を高くした場合であっても、放熱フィン２が脱落しにくくなっている。
　また、実施の形態１の配線基板１では、フィンパッド１１ｐは信号線１１Ｍａ，１１Ｍｂに電気的に接続していないが、ビアホールを介して電気的に接続してもよい。ビアホールを介してフィンパッドを信号線に電気的に接続する構造とすることにより、信号線の放熱性をより高めることができる。また、熱伝導率の高い樹脂を充填したスルーホールを介して、フィンパッドと信号線とを熱的に接続するだけでも、放熱性は向上する。
　あるいは、フィンパッドを、ビアホールを介して最下層のグランド層と接続することで、配線基板の裏面からの放熱も可能となり、さらなる放熱性の向上をはかることができる。
　以上のように、実施の形態１の配線基板および電子モジュールによれば、配線基板の信号線をはじめとする配線パターンの冷却を図り、配線パターンを介して効率よく放熱することで、配線基板上の電子部品の放熱効果を高めると同時に、部品実装の高密度化との両立を実現することが可能となる。また、放熱フィンの寸法は、チップ部品の寸法規格と合わせる必要はないので、自由度の高い配線基板のレイアウトが可能になる。従って、適切なサイズの放熱フィンを配線基板上に直接はんだ実装することができる。
　従来、配線基板上の電子部品の放熱効果を高めるため、配線基板上の信号線などの配線パターンの温度を下げるには、パターン幅を広げなければならず、その分、配線基板上で配線パターンの占める割合が大きくなり、部品実装の高密度化ができなくなっていた。実施の形態１により、放熱フィンを配線基板に直接はんだ実装することで、パターン幅を広げずに、配線基板の銅パターンの熱を逃がす効果を確保しつつ、部品実装の高密度化に貢献することが可能となる。
　なお、前記実施の形態では、銅を主成分とする金属で配線パターンを構成したが、銅に限定されることなく、配線パターンは、アルミニウムおよび金をはじめとする金属あるいはアルミニウムおよび金をはじめとする金属の合金でもよい。また配線パターンは、金属あるいは金属の合金の単層膜、あるいは複数種の上記金属膜の積層体であってもよい。さらに、電子部品あるいは放熱フィンとの接続部には、はんだめっき層をはじめとする、はんだあるいははんだとの濡れ性の良好な金属による被覆層を形成しておくのが望ましい。
　また、前記実施の形態では、絶縁性の基体に、エポキシ樹脂を主成分とする樹脂を用いたが、絶縁性の基体は樹脂に限定されることなく、セラミックあるいはガラスをはじめとする絶縁性の基体であればよい。
　放熱フィンの変形例を図６に示す。図６に示すように、放熱空間を構成する空間２０ｈを内部に有する放熱部材である中空の放熱フィン２０を用いることも可能である。放熱フィン２０の底部には実施の形態１の放熱フィン２と同様に、はんだ層２０Ｓが形成されている。変形例の放熱フィン２０は、内部が放熱空間である空間２０ｈとなり、空気が内部を流通するように、断面四角形の筒状体をなすものである。筒状体の内側が空間２０ｈであり、筒状体の一端側と他端側とが開口２０ｏとなる。２つの開口２０ｏのうち一方の開口２０ｏから空気が流入し、空間２０ｈ内を通過して他方の開口２０ｏから流出する。放熱フィン２０は、上面部２０ａと側面部２０ｂと底面部２０ｃとで肉厚の異なる銅板で構成されている。上面部２０ａの肉厚をｔ1、側面部２０ｂの肉厚をｔ2、実装面となる底面部２０ｃの肉厚をｔ3とした時、ｔ1＜ｔ2＜ｔ3とすることで、より熱容量の大きい領域が接合部となるため、はんだの溶融を促進し接合性を高めることができる。特に、配線パターンの微細化に伴い放熱フィン２０の底面部２０ｃの面積が小さくなるとともに、放熱フィン２０の高さＨが高くなったとき、ｔ1＜ｔ2＜ｔ3となるように肉厚を調整することは有効である。ｔ1＜ｔ2＜ｔ3となるように肉厚を調整することで、より放熱性が高くかつ重心が下方に位置することで、より安定した放熱フィン付き配線基板を得ることができる。
実施の形態２．
　次に、実施の形態２の電子モジュールの製造方法について説明する。図７（ａ）から（ｃ）は実施の形態２の電子モジュールの実装方法を示す工程断面図であり、図８は、実施の形態２の電子モジュールの実装工程を示すフローチャートである。図９は、放熱フィンの実装工程を示す説明図である。電子モジュールは図１および図２に示した実施の形態１の電子モジュール１００と同様である。実施の形態１では、同時リフローにより、電子部品とともに放熱フィンを一括接続したが、実施の形態２では、電子部品を搭載した後に、図９に示すように把持具である熱ピペットＨＰを用いて放熱フィンをはんだ接合する。
　熱ピペットＨＰは、先端部に真空吸引機能を備えた把持具であるが、先端部に発熱部を備え、通電により先端部の把持部が１８０℃程度に加熱されるようになっている。
　まず、図７（ａ）に示すように、実施の形態１の電子モジュール１００の製造方法と同様に、表面１Ａと、裏面１Ｂとを備えた配線基板１を形成する。基材１０ａの表面及び裏面と、基材１０ｂの表面および裏面とに配線パターンを形成する。配線パターンが形成された基材１０ａおよび基材１０ｂを、絶縁性樹脂を介して積層することで、配線パターン１１ａ，１１ｂ，１１ｃを備えた配線基板１が形成される。
　次いで、図７（ｂ）に示すように、図８に示す電子部品の接続ステップＳ２０１で配線基板１の表面１Ａ上に形成された配線パターン１１ａ上に制御用ＩＣ３およびチップコンデンサ４などの電子部品を載置し、リフローによりはんだ接合する。リフロー炉に配線基板１を配し、１４０℃から１６０℃で３０分間加熱することで、配線基板１の表面１Ａ上に形成された配線パターン１１ａ上に制御用ＩＣ３およびチップコンデンサ４などの電子部品が接合される。
　電子部品接合後、図７（ｃ）に示すように、図８に示す、熱ピペットで放熱フィンを接続するステップＳ２０２で、熱ピペットＨＰで放熱フィン２をフィンパッド１１ｐ上に載置する。熱ピペットＨＰを用いた実装工程の模式図を図９に示す。熱ピペットＨＰで放熱フィン２を把持し、フィンパッド１１ｐ上に到達するまでの時間で、熱ピペットＨＰを加熱し、図３に示した放熱フィン２のはんだ層２Ｓを溶融させる。フィンパッド１１ｐ上で放熱フィン２のはんだ層２Ｓが効率よく溶融し、放熱フィン２とフィンパッド１１ｐとの接合がなされる。
　放熱フィン２は、配線基板１上に搭載される面側にはんだ層２Ｓが形成されている。放熱フィン２は、熱ピペットＨＰで把持されると熱がはんだ層２Ｓまで到達するので、はんだ層２Ｓが加熱されて溶融する。熱ピペットＨＰの加熱を停止し、放熱することでフィンパッド１１ｐと接触性良く強固に放熱フィン２が接合される。放熱フィン２は、配線基板１に載せる際に熱ピペットＨＰで吸着し易いブロック形状を有しており、フィンパッド１１ｐ上に搭載し易い構成となっている。また、放熱フィン２には、放熱性を高めるために、比熱の小さい銅を使用しており、放熱性が高いだけでなく、熱ピペットＨＰを介した熱の取り込みも速く、効率よくはんだの溶融が進行し、強固で確実なはんだ接合が可能となる。
　実施の形態２の方法によれば、放熱フィン２をリフロー炉に通すことなく実装可能であり、吸着ノズルを熱ピペットＨＰに変更するだけで、載置と接合とが同時に行われるため、作業性も良好である。さらにまた、後付で放熱フィン２の数を増やしたい場合にも、配線パターン上に、熱ピペットで、望ましい形状の放熱フィン２を装着すればよいため、容易に放熱フィン２を実装可能である。
実施の形態３．
　図１０は本発明の実施の形態３の電子モジュールを示す断面図である。実施の形態１では、信号線の直上に放熱フィンを１つ設けたが、実施の形態３では、第１の放熱フィン２ａおよび第２の放熱フィン２ｂを、並行する２本の信号線の直上に配したものである。実施の形態３の電子モジュール３００では、フィンパッド１１ｐは、ビアホール６ａ，６ｂを介して信号線１１Ｍａ，１１Ｍｂに電気的に接続されている。また、最表層である表面１Ａの配線パターン１１ａにおいて、フィンパッド１１ｐは、最表層では回路接続をしない状態となっており、ビアホール６ａ，６ｂを介した信号線１１Ｍａ，１１Ｍｂと接続がなされているのみである。
　実装工程については、実施の形態１のように一括リフローにより放熱フィンを接合するようにしてもよいし、実施の形態２のように電子部品を実装した後、熱ピペットにより放熱フィンを接合するようにしてもよい。
　実施の形態３の電子モジュール３００によれば、実施の形態１の電子モジュール１００に比べて放熱面の面積が大きくなるため、より放熱性の向上を図ることができる。電子部品とフィンパッド１１ｐとは、最表層で電気的に接続されていないため、放熱フィン２ａ、２ｂでは、電子部品の発熱の影響を低減し、放熱のみを発揮することができる。
実施の形態４．
　図１１は本発明の実施の形態４の電子モジュールを示す図である。実施の形態１から３では、配線パターンに加え、複数の絶縁性基材および絶縁性基材間に形成された内層配線パターンを備えた多層配線基板を用い、大電流を流す信号線が内層に形成されている例について説明したが、実施の形態４では、絶縁性基板１０の表面のみに配線パターンが形成された単層配線構造の配線基板が対象となる。配線基板１は、セラミック製の絶縁性基板１０と絶縁性基板１０の表面１０Ａに形成された配線パターン１１とを備え、２本の信号線１１Ｓ１，１１Ｓ２が表面に形成されている点が実施の形態１から３の基板と異なる。実施の形態４の電子モジュール４００では、放熱フィン２を、絶縁性基板１０の表面１０Ａで並行する２本の信号線１１Ｓ１，１１Ｓ２にはんだ接合したものである。実施の形態４では、フィンパッド１１ｐは、信号線１１Ｓ２上にあり、信号線１１Ｓ２に直接、電気的および熱的に接続されている。
　実装工程については、実施の形態１のように一括リフローにより放熱フィンを接合するようにしてもよいし、実施の形態２のように電子部品実装後、熱ピペットにより放熱フィンを接合するようにしてもよい。
　実施の形態４の電子モジュール４００によれば、実施の形態１の電子モジュール１００に比べて、直接最表層の配線パターンに放熱フィン２が接続されているため、さらなる放熱性の向上を図ることができる。
　なお、放熱フィンの形状については、適宜変更可能であり、配線パターンの線幅と同程度の幅とするのが望ましい。配線パターンの線幅に応じて放熱フィンの底面の形状を決定し、放熱すべき熱量に応じて放熱フィンの高さを設定すればよい。放熱フィンの形状についても、中空とする他、表面に凹凸を有する形状など適宜選択可能である。さらにまた、１本の配線パターン上に複数の放熱フィンを載せてもよい。
　また、放熱フィンの形状については、底面積および底面の形状を同一とし、用途に従って高さを決定するようにしてもよい。実施の形態１のように、はんだリフローにより、一括実装する際には、かかる構成により、放熱フィンとフィンパッドとが接する領域に均一に熱が供給されることになり効率よく一様にはんだの溶融が行われ、放熱フィンの配線パターン上への確実な実装が実現される。
　さらにまた、実施の形態２のように、熱ピペットにより放熱フィンを実装する場合は、放熱フィンの熱容量が一定となるようにすれば、接続に必要な熱量も一定であるため、熱ピペットの温度を逐次調整することなく一定にして順次、放熱フィンを実装することができる。また熱ピペットの温度を随時調整する場合には、放熱フィンの形状についても自由に設計することができ、場所に応じて適切な大きさ、および適切な熱容量の放熱フィンをセットすることができる。いずれの場合も放熱フィンの底面にはんだ層を形成しておくことで、容易に配線パターン上に放熱フィンを実装可能である。
　なお、配線パターンは、複数個の離間したパターンとして形成されていることが多く、放熱フィンは、各パターンの一部をフィンパッドとして実装されるが、各パターン上に複数の放熱フィンを配してもよいことはいうまでもない。また配線パターンを構成するパターンの一部には、放熱フィンを形成しないパターンがあってもよい。
　以上説明してきたように、基板上に直接面実装される放熱フィンによって配線基板上の電子部品の放熱効果を高めるため、配線基板の配線パターンの冷却を図ると同時に、部品実装の高密度化との両立を実現することができる。また、リフローにより配線基板に直接はんだ実装することができ、パターン幅を広げることなく、配線基板上の配線パターンの熱を逃がす効果を確保する。
　なお、放熱フィンの構造については適宜変更可能であることはいうまでもない。
　以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略および変更することも可能である。
　１　配線基板、２，２０　放熱フィン、３　制御用ＩＣ、４　チップコンデンサ、５　はんだ、６ａ，６ｂ　ビアホール、１０　絶縁性基板、１０ａ，１０ｂ　基材、１１ａ，１１ｂ、１１ｃ　配線パターン、１１ｐ　フィンパッド、１１Ｖ　ビアホール、１１Ｔ　スルーホール、ＨＰ　熱ピペット、１００，３００，４００　電子モジュール。

Claims (5)

  1. 　複数の絶縁性基材および前記絶縁性基材間に形成された内層配線パターンを備えた多層配線基板と、
    　前記多層配線基板の表面に設けられた配線パターンと、
    　前記配線パターン上に搭載された電子部品と、
    　前記電子部品が搭載された面上の前記内層配線パターンと対向する位置に面実装され、前記絶縁性基材を貫通する貫通部を介して前記内層配線パターンに熱的に接続された放熱部材と、
    を備えたことを特徴とする電子モジュール。
  2. 　前記放熱部材は、中実の放熱材で形成されたことを特徴とする請求項１に記載の電子モジュール。
  3. 　前記放熱部材は、内部に空間を有する放熱材で形成されたことを特徴とする請求項１に記載の電子モジュール。
  4. 　放熱部材を搭載するパッドを含む配線パターンが形成された第１の主面と、前記第１の主面の反対側の面である第２の主面とを有する絶縁性の基板の前記配線パターンに電子部品を載置する工程と、
    　前記パッド上に放熱部材を載置する工程と、
    　前記基板を加熱し、はんだリフローにより、前記電子部品および前記放熱部材を一括接続する接続工程と、を含むことを特徴とする電子モジュールの製造方法。
  5. 　放熱部材を搭載するパッドを含む配線パターンが形成された第１の主面と、前記第１の主面の反対側の面である第２の主面とを有する絶縁性の基板の前記配線パターンに電子部品を接続する工程と、
    　前記パッドに、はんだ層を形成した放熱部材を把持具で搬送して加熱し、はんだ接合する工程と、を含むことを特徴とする電子モジュールの製造方法。
PCT/JP2016/065925 2016-05-30 2016-05-30 電子モジュールおよび電子モジュールの製造方法 WO2017208309A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201680086061.1A CN109156081A (zh) 2016-05-30 2016-05-30 电子模块及电子模块的制造方法
PCT/JP2016/065925 WO2017208309A1 (ja) 2016-05-30 2016-05-30 電子モジュールおよび電子モジュールの製造方法
JP2016567703A JP6251420B1 (ja) 2016-05-30 2016-05-30 電子モジュールおよび電子モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/065925 WO2017208309A1 (ja) 2016-05-30 2016-05-30 電子モジュールおよび電子モジュールの製造方法

Publications (1)

Publication Number Publication Date
WO2017208309A1 true WO2017208309A1 (ja) 2017-12-07

Family

ID=60478131

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/065925 WO2017208309A1 (ja) 2016-05-30 2016-05-30 電子モジュールおよび電子モジュールの製造方法

Country Status (3)

Country Link
JP (1) JP6251420B1 (ja)
CN (1) CN109156081A (ja)
WO (1) WO2017208309A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020072167A (ja) * 2018-10-31 2020-05-07 Tdk株式会社 実装体
CN114544697A (zh) * 2022-02-08 2022-05-27 北京卫星环境工程研究所 一种用于真空热试验的散热装置及其强化散热方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613529A (ja) * 1992-06-24 1994-01-21 Toshiba Corp 半導体装置
JPH0677281U (ja) * 1993-03-31 1994-10-28 ファナック株式会社 多層プリント基板
JP2003115564A (ja) * 2001-10-03 2003-04-18 Murata Mfg Co Ltd 電子回路装置
JP2012004257A (ja) * 2010-06-16 2012-01-05 Joetsu Electronics Ind Co Ltd ヒートシンク
JP2012004162A (ja) * 2010-06-14 2012-01-05 Yokogawa Electric Corp 表面実装部品放熱装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2905299B2 (ja) * 1991-02-06 1999-06-14 富士通テン株式会社 放熱構造および放熱板の実装方法
US6008987A (en) * 1998-04-21 1999-12-28 Nortel Networks Corporation Electronic circuitry
US6212076B1 (en) * 1999-02-26 2001-04-03 International Business Machines Corporation Enhanced heat-dissipating printed circuit board package
JP2008524841A (ja) * 2004-12-21 2008-07-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ プリント回路基板装置
JP4730426B2 (ja) * 2008-11-19 2011-07-20 ソニー株式会社 実装基板及び半導体モジュール
CN104582237B (zh) * 2013-10-18 2018-11-02 深南电路有限公司 一种内层走大电流的电路板及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613529A (ja) * 1992-06-24 1994-01-21 Toshiba Corp 半導体装置
JPH0677281U (ja) * 1993-03-31 1994-10-28 ファナック株式会社 多層プリント基板
JP2003115564A (ja) * 2001-10-03 2003-04-18 Murata Mfg Co Ltd 電子回路装置
JP2012004162A (ja) * 2010-06-14 2012-01-05 Yokogawa Electric Corp 表面実装部品放熱装置
JP2012004257A (ja) * 2010-06-16 2012-01-05 Joetsu Electronics Ind Co Ltd ヒートシンク

Also Published As

Publication number Publication date
CN109156081A (zh) 2019-01-04
JPWO2017208309A1 (ja) 2018-06-14
JP6251420B1 (ja) 2017-12-20

Similar Documents

Publication Publication Date Title
EP2146374B1 (en) Printed circuit boards assembly comprising a heat sink
JP4159861B2 (ja) プリント回路基板の放熱構造の製造方法
US6621705B1 (en) Miniature surface mount heatsink element and method of use
WO2013047520A1 (ja) 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
JP4992532B2 (ja) 放熱基板及びその製造方法
TW201507556A (zh) 具有散熱墊及電性突柱之散熱增益型線路板
JP2009200212A (ja) プリント基板の放熱構造
EP1571706A1 (en) Electronic device
JP6228851B2 (ja) 配線基板、配線基板の製造方法
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
JP6251420B1 (ja) 電子モジュールおよび電子モジュールの製造方法
US8624129B2 (en) Method of attaching a high power surface mount transistor to a printed circuit board
JP6587795B2 (ja) 回路モジュール
JP4810235B2 (ja) 半導体装置とそれを用いた電子部品モジュール
JP6686467B2 (ja) 電子部品放熱構造
JP2008243966A (ja) 電子部品が実装されたプリント基板及びその製造方法
JP6633151B2 (ja) 回路モジュール
JP2007242908A (ja) 電子部品収納用セラミックパッケージ
CN102469698A (zh) 制造半导体插件板的方法
WO2015004952A1 (ja) 回路基板
JP2009117489A (ja) 半導体素子パッケージ及び実装基板
US9107296B2 (en) Thermo/electrical conductor arrangement for multilayer printed circuit boards
JP3965867B2 (ja) 半導体パッケージ
WO2022009300A1 (ja) 絶縁性放熱ブロック付き基板及びその製造方法
JP2000195996A (ja) 電子回路モジュール

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2016567703

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16903937

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 16903937

Country of ref document: EP

Kind code of ref document: A1