[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2016111192A1 - 撮像パネル及びｘ線撮像装置 - Google Patents

撮像パネル及びｘ線撮像装置 Download PDF

Info

Publication number
WO2016111192A1
WO2016111192A1 PCT/JP2015/086174 JP2015086174W WO2016111192A1 WO 2016111192 A1 WO2016111192 A1 WO 2016111192A1 JP 2015086174 W JP2015086174 W JP 2015086174W WO 2016111192 A1 WO2016111192 A1 WO 2016111192A1
Authority
WO
WIPO (PCT)
Prior art keywords
bias wiring
imaging panel
bias
contact hole
insulating film
Prior art date
Application number
PCT/JP2015/086174
Other languages
English (en)
French (fr)
Inventor
一秀 冨安
森　重恭
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US15/541,420 priority Critical patent/US20170357011A1/en
Publication of WO2016111192A1 publication Critical patent/WO2016111192A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/02—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by transmitting the radiation through the material
    • G01N23/04—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by transmitting the radiation through the material and forming images of the material
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B6/00—Apparatus or devices for radiation diagnosis; Apparatus or devices for radiation diagnosis combined with radiation therapy equipment
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B6/00—Apparatus or devices for radiation diagnosis; Apparatus or devices for radiation diagnosis combined with radiation therapy equipment
    • A61B6/42—Arrangements for detecting radiation specially adapted for radiation diagnosis
    • A61B6/4208—Arrangements for detecting radiation specially adapted for radiation diagnosis characterised by using a particular type of detector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors

Definitions

  • the present invention relates to an imaging panel and an X-ray imaging apparatus.
  • An X-ray imaging apparatus that captures an X-ray image with an imaging panel including a plurality of pixel units is known.
  • irradiated X-rays are converted into electric charges by a photodiode.
  • irradiated X-rays are converted into scintillation light in a scintillator, and the converted scintillation light is converted into electrification by a photodiode.
  • the converted electrification is read out by operating a thin film transistor (hereinafter also referred to as “TFT”) included in the pixel portion.
  • TFT thin film transistor
  • Such an X-ray imaging apparatus is disclosed in Patent Document 1, for example.
  • the bias wiring is electrically connected to a transparent electrode provided on the photodiode via a contact hole.
  • the shape of the contact hole is usually designed to be approximately square.
  • the actual shape of the contact hole designed so as to be approximately square is substantially circular when viewed from the normal direction of the substrate.
  • the width of the bias wiring in order to secure a large light receiving area of the X-ray imaging apparatus, it is conceivable to reduce the width of the bias wiring.
  • the width of the bias wiring is reduced, the size of the contact hole provided in the bias wiring is reduced.
  • the contact area between the transparent electrode and the bias wiring is reduced, which may increase the contact resistance. Due to the increase in contact resistance, there is a possibility that signal noise is generated in the bias wiring and an abnormality occurs in the screen display.
  • An object of the present invention is to secure a large light receiving area while reducing the contact resistance between the transparent electrode and the bias wiring.
  • the imaging panel of the present invention that solves the above-described problems generates an image based on scintillation light obtained from X-rays that have passed through a subject.
  • the imaging panel includes a substrate, a plurality of conversion elements that are formed on the substrate and converts scintillation light into electric charges, and a plurality of conductive portions that are formed to cover the plurality of conversion elements and reach each of the plurality of conversion elements.
  • An insulating film having an insulating film and a bias wiring formed on the insulating film so as to cover the plurality of conductive portions and connected to each of the plurality of conversion elements through the conductive portion and supplying a bias voltage to the plurality of conversion elements And comprising.
  • the size of the bias wiring in each of the plurality of conducting portions in the extending direction is larger than the size of the conducting portion in the width direction of the bias wiring.
  • the present invention it is possible to secure a large light receiving area while reducing the contact resistance between the transparent electrode and the bias wiring.
  • FIG. 1 is a schematic diagram illustrating an X-ray imaging apparatus according to the first embodiment.
  • FIG. 2 is a schematic diagram illustrating a schematic configuration of the imaging panel illustrated in FIG. 1.
  • FIG. 3A is a plan view of pixels of the imaging panel shown in FIG.
  • FIG. 3B is an enlarged plan view around the second contact hole in FIG. 3A.
  • 4A is a cross-sectional view of the pixel shown in FIG. 3A taken along line AA.
  • 4B is a cross-sectional view of the pixel shown in FIG. 3A taken along line BB.
  • 5A and 5B are an AA cross-sectional view and a BB cross-sectional view in the manufacturing process of the gate electrode of the pixel shown in FIG. 3A.
  • FIGS. 6A and 6B are an AA cross-sectional view and a BB cross-sectional view in the manufacturing process of the gate insulating film of the pixel shown in FIG. 3A.
  • FIGS. 7A and 7B are an AA cross-sectional view and a BB cross-sectional view in the manufacturing process of the semiconductor active layer of the pixel shown in FIG. 3A.
  • FIGS. 8A and 8B are an AA cross-sectional view and a BB cross-sectional view in the manufacturing process of the source electrode and the drain electrode of the pixel shown in FIG. 3A.
  • FIGS. 9A and 9B are an AA cross-sectional view and a BB cross-sectional view in the manufacturing process of the photodiode and electrode of the pixel shown in FIG.
  • FIG. 10A is a cross-sectional view taken along the line AA and the line BB in the manufacturing process of the second interlayer insulating film and the photosensitive resin layer of the pixel shown in FIG. 3A.
  • FIG. 10B is an explanatory diagram of the shape of the second contact hole.
  • FIG. 10C is an explanatory diagram of the shape of the second contact hole.
  • FIGS. 11A and 11B are an AA sectional view and a BB sectional view in the manufacturing process of the bias wiring of the pixel shown in FIG. 3A.
  • FIG. 12 is a plan view of pixels of the imaging panel according to the modification of the first embodiment.
  • FIG. 13 is a plan view of pixels of an imaging panel according to a modification of the first embodiment.
  • FIG. 14 is a plan view of pixels of the imaging panel according to the second embodiment.
  • FIG. 15 is a plan view of pixels of the imaging panel according to the third embodiment.
  • FIG. 16 is a cross-sectional view of a pixel of an imaging panel including a top gate type TFT in a modified example.
  • FIG. 17 is a cross-sectional view of a pixel of an imaging panel including a TFT having an etch stopper layer in a modified example.
  • the imaging panel generates an image based on scintillation light obtained from X-rays that have passed through the subject.
  • the imaging panel includes a substrate, a plurality of conversion elements that are formed on the substrate and converts scintillation light into electric charges, and a plurality of conductive portions that are formed to cover the plurality of conversion elements and reach each of the plurality of conversion elements.
  • An insulating film having an insulating film and a bias wiring formed on the insulating film so as to cover the plurality of conductive portions and connected to each of the plurality of conversion elements through the conductive portion and supplying a bias voltage to the plurality of conversion elements And comprising.
  • the size of the bias wiring in each of the plurality of conducting portions in the extending direction is larger than the size of the conducting portion in the width direction of the bias wiring (first configuration).
  • the bias wiring and the conversion element are electrically connected by a conductive portion formed in an insulating film, and the size of the bias wiring in the conductive portion extends in the width direction of the bias wiring. Since it is larger than the size, it is possible to ensure a larger area of the conducting portion than in the case where the size of the conducting portion in the extending direction is the same as the size in the width direction. By increasing the area of the conductive part, the contact resistance between the bias line and the conversion element is reduced even when the width of the bias line is small, and as a result, the occurrence of signal noise in the bias line is suppressed. Can do. Therefore, it is possible to suppress the occurrence of abnormality in the screen display of the imaging panel.
  • each of the plurality of conductive portions is formed by a substantially elliptical contact hole as viewed from the normal direction of the substrate.
  • the major axis of the ellipse constituting the contact hole is along the extending direction of the bias wiring, and the minor axis of the ellipse is along the width direction of the bias wiring.
  • the bias wiring and the conversion element are electrically connected by the substantially elliptical contact hole, compared to the case where the two are electrically connected by the substantially perfect circular contact hole, A large contact area can be secured.
  • the major axis of the ellipse constituting the contact hole is larger in size in the width direction of the bias wiring in which the conductive portion is disposed.
  • the size of the major axis of the ellipse is larger than the size of the bias wiring in the width direction, a sufficient contact area between the bias wiring and the conversion element can be ensured.
  • each of the plurality of conductive portions extends along the bias wiring, and is formed by a long opening having a width smaller than the width of the bias wiring.
  • the bias line and the conversion element are electrically connected through the elongated opening that extends along the bias line and has a width smaller than the width of the bias line. A large contact area can be secured.
  • each of the plurality of conductive portions is formed of a plurality of contact holes arranged so as to be arranged along the extending direction of the bias wiring.
  • the bias wiring and the conversion element are electrically connected by the plurality of contact holes arranged so as to be aligned along the extending direction of the bias wiring, both are electrically connected by a single contact hole. A larger contact area can be ensured than in the case of connection to.
  • An X-ray imaging apparatus includes an imaging panel having any one of the first to fifth configurations, a control unit that reads out a data signal corresponding to a charge converted by each of a plurality of conversion elements, and X-ray irradiation And a scintillator that converts the X-rays into scintillation light (sixth configuration).
  • the imaging panel in which the contact resistance between the bias wiring and the conversion element is reduced is provided, the occurrence of an abnormality in the screen display of the X-ray imaging apparatus is suppressed.
  • FIG. 1 is a schematic diagram illustrating an X-ray imaging apparatus according to an embodiment.
  • the X-ray imaging apparatus 1 includes an imaging panel 10 and a control unit 20.
  • the subject S is irradiated with X-rays from the X-ray source 30, and the X-ray transmitted through the subject S is converted into fluorescence (hereinafter referred to as scintillation light) by the scintillator 10 ⁇ / b> A disposed on the upper part of the imaging panel 10.
  • the X-ray imaging apparatus 1 acquires an X-ray image by imaging scintillation light with the imaging panel 10 and the control unit 20.
  • FIG. 2 is a schematic diagram illustrating a schematic configuration of the imaging panel 10.
  • the imaging panel 10 includes a plurality of gate lines 11 and a plurality of data lines 12 that intersect with the plurality of gate lines 11.
  • the imaging panel 10 has a plurality of pixels 13 defined by gate lines 11 and data lines 12.
  • FIG. 2 shows an example having 16 (4 rows and 4 columns) pixels 13, the number of pixels in the imaging panel 10 is not limited to this.
  • Each pixel 13 is provided with a TFT 14 connected to the gate line 11 and the data line 12 and a conversion element connected to the TFT 14.
  • the conversion element includes a photodiode 15 and an electrode 44 provided on the photodiode 15.
  • each pixel 13 is provided with a bias wiring 16 (see FIG. 3A) for supplying a bias voltage to the photodiode 15 in substantially parallel to the data line 12.
  • each pixel 13 the scintillation light obtained by converting the X-ray transmitted through the subject S is converted by the photodiode 15 into an electric charge corresponding to the light amount.
  • Each gate line 11 in the imaging panel 10 is sequentially switched to a selected state by the gate line control unit 20A, and the TFT 14 connected to the selected gate line 11 is turned on.
  • the TFT 14 is turned on, a data signal corresponding to the electric charge converted by the photodiode 15 is output to the data line 12.
  • 3A is a plan view of the pixel 13 of the imaging panel 10 shown in FIG. 4A is a cross-sectional view taken along line AA of the pixel 13 shown in FIG. 3A
  • FIG. 4B is a cross-sectional view taken along line BB of the pixel 13 shown in FIG. 3A.
  • the pixel 13 is formed on the substrate 40.
  • the substrate 40 is an insulating substrate such as a glass substrate, a silicon substrate, a heat-resistant plastic substrate, or a resin substrate.
  • a resin substrate such as polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), acrylic, polyimide, or the like may be used as the plastic substrate or the resin substrate.
  • the TFT 14 includes a gate electrode 141, a semiconductor active layer 142 disposed on the gate electrode 141 via the gate insulating film 41, and a source electrode 143 and a drain electrode 144 connected to the semiconductor active layer 142.
  • the gate electrode 141 is formed in contact with one surface (hereinafter referred to as a main surface) in the thickness direction of the substrate 40.
  • the gate electrode 141 is made of, for example, a metal such as aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (Cu), or an alloy thereof. Alternatively, these metal nitrides are used. Further, the gate electrode 141 may be formed by stacking a plurality of metal films, for example. In the present embodiment, the gate electrode 141 has a stacked structure in which a metal film made of aluminum and a metal film made of titanium are stacked in this order.
  • the gate insulating film 41 is formed on the substrate 40 and covers the gate electrode 141.
  • the gate insulating film 41 includes, for example, silicon oxide (SiO x ), silicon nitride (SiN x ), silicon oxynitride (SiO x N y ) (x> y), silicon nitride oxide (SiN x O y ) (x> y ) Etc. may be used.
  • the gate insulating film 41 may have a stacked structure in order to prevent diffusion of impurities and the like from the substrate 40.
  • the lower layer side silicon nitride (SiN x), or using such a silicon nitride oxide (SiN x O y) (x > y), on the upper side, silicon oxide (SiO x), or silicon oxynitride (SiO x N y ) (x> y) or the like may be used.
  • a rare gas element such as argon may be included in the reaction gas and mixed into the insulating film.
  • the gate insulating film 41 has a silicon nitride film with a thickness of 100 nm to 400 nm formed using SiH 4 and NH 3 as a reaction gas on the lower layer side, and an oxide film with a thickness of 50 to 100 nm on the upper layer side. It has a laminated structure in which a silicon film is formed.
  • the semiconductor active layer 142 is formed in contact with the gate insulating film 41.
  • the semiconductor active layer 142 is made of an oxide semiconductor.
  • the oxide semiconductor include InGaO 3 (ZnO) 5 , magnesium zinc oxide (Mg x Zn 1-x O), cadmium zinc oxide (Cd x Zn 1-x O), cadmium oxide (CdO), or indium ( An amorphous oxide semiconductor containing In), gallium (Ga), and zinc (Zn) in a predetermined ratio may be used.
  • the semiconductor active layer 142 is made of ZnO amorphous to which one or more impurity elements of Group 1 element, Group 13 element, Group 14 element, Group 15 element, and Group 17 element are added. ) State or a polycrystalline state may be used. Alternatively, a microcrystalline state in which an amorphous state and a polycrystalline state are mixed, or a state in which no impurity element is added may be used.
  • the source electrode 143 and the drain electrode 144 are formed in contact with the semiconductor active layer 142 and the gate insulating film 41 as shown in FIGS. 4A and 4B. As shown in FIG. 3A, the source electrode 143 is connected to the data line 12. As shown in FIG. 4A, the drain electrode 144 is connected to the photodiode 15 via the first contact hole CH1. The source electrode 143, the data line 12, and the drain electrode 144 are formed on the same layer.
  • the source electrode 143, the data line 12, and the drain electrode 144 are, for example, aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (Cu), etc. These metals or their alloys, or these metal nitrides.
  • indium tin oxide ITO
  • indium zinc oxide IZO
  • indium tin oxide containing silicon oxide ITO
  • indium oxide ITO
  • tin oxide SnO 2
  • zinc oxide ZnO
  • a light-transmitting material such as titanium nitride, and a combination of them may be used as appropriate.
  • the source electrode 143, the data line 12, and the drain electrode 144 may be formed by stacking a plurality of metal films, for example.
  • the source electrode 143, the data line 12, and the drain electrode 144 have a laminated structure in which a metal film made of titanium, a metal film made of aluminum, and a metal film made of titanium are laminated in this order. Have.
  • the first interlayer insulating film 42 covers the semiconductor active layer 142, the source electrode 143, the data line 12, and the drain electrode 144.
  • the first interlayer insulating film 42 may have a single layer structure made of silicon oxide (SiO 2 ) or silicon nitride (SiN), or may have a stacked structure in which silicon nitride (SiN) and silicon oxide (SiO 2 ) are stacked in this order. .
  • the photodiode 15 is formed on the first interlayer insulating film 42 in contact with the drain electrode 144.
  • the photodiode 15 includes at least a first semiconductor layer having a first conductivity type and a second semiconductor layer having a second conductivity type opposite to the first conductivity type.
  • the photodiode 15 includes an n-type amorphous silicon layer 151 (first semiconductor layer), an intrinsic amorphous silicon layer 152, and a p-type amorphous silicon layer 153 (second semiconductor layer). ).
  • the n-type amorphous silicon layer 151 is made of amorphous silicon doped with an n-type impurity (for example, phosphorus).
  • the n-type amorphous silicon layer 151 is formed in contact with the drain electrode 144.
  • the thickness of the n-type amorphous silicon layer 151 is, for example, 20 to 100 nm.
  • the intrinsic amorphous silicon layer 152 is made of intrinsic amorphous silicon.
  • the intrinsic amorphous silicon layer 152 is formed in contact with the n-type amorphous silicon layer 151.
  • the thickness of the intrinsic amorphous silicon layer is, for example, 200 to 2000 nm.
  • the p-type amorphous silicon layer 153 is made of amorphous silicon doped with a p-type impurity (for example, boron).
  • the p-type amorphous silicon layer 153 is formed in contact with the intrinsic amorphous silicon layer 152.
  • the thickness of the p-type amorphous silicon layer 153 is, for example, 10 to 50 nm.
  • the drain electrode 144 functions as a drain electrode of the TFT 14 and also functions as a lower electrode of the photodiode 15.
  • the drain electrode 144 also functions as a reflective film that reflects the scintillation light transmitted through the photodiode 15 toward the photodiode 15.
  • the electrode 44 is formed on the photodiode 15 and functions as an upper electrode of the photodiode 15.
  • the electrode 44 is made of, for example, indium zinc oxide (IZO).
  • the second interlayer insulating film 45 is formed in contact with the first interlayer insulating film 42 and the electrode 44.
  • the second interlayer insulating film 45 may have a single layer structure made of silicon oxide (SiO 2 ) or silicon nitride (SiN), or a stacked structure in which silicon nitride (SiN) and silicon oxide (SiO 2 ) are stacked in this order. But you can.
  • the photosensitive resin layer 46 is formed on the second interlayer insulating film 45.
  • the photosensitive resin layer 46 is made of an organic resin material or an inorganic resin material.
  • a second contact hole CH2 is formed in each of the plurality of pixels 13.
  • the second contact hole CH2 is disposed in the vicinity of the TFT 14 so as to overlap a bias wiring 16 described later.
  • the second contact hole CH2 is a conduction portion 47 for electrically connecting the electrode 44 and the bias wiring 16.
  • FIG. 3B is an enlarged plan view showing the second contact hole CH2.
  • the second contact hole CH ⁇ b> 2 has a substantially elliptical shape when viewed from the normal direction of the substrate 40.
  • the major axis of the ellipse of the second contact hole CH2 is along the extending direction of the bias wiring 16.
  • the minor axis of the ellipse of the second contact hole CH2 is along the width direction of the bias wiring 16.
  • a relationship is established.
  • the bias wiring 16 is formed on the photosensitive resin layer 46 substantially in parallel with the data line 12.
  • the bias wiring 16 is connected to a voltage control unit 20D (see FIG. 1). Further, as shown in FIG. 4B, the bias wiring 16 is connected to the electrode 44 through the second contact hole CH2, and applies a bias voltage input from the voltage control unit 20D to the electrode 44.
  • the bias wiring 16 has, for example, a stacked structure in which indium zinc oxide (IZO) and molybdenum (Mo) are stacked.
  • a protective layer 50 is formed on the imaging panel 10, that is, on the photosensitive resin layer 46 so as to cover the bias wiring 16, and the scintillator 10A is formed on the protective layer 50. Is provided.
  • the control unit 20 includes a gate control unit 20A, a signal reading unit 20B, an image processing unit 20C, a voltage control unit 20D, and a timing control unit 20E.
  • a plurality of gate lines 11 are connected to the gate control unit 20A as shown in FIG.
  • the gate control unit 20 ⁇ / b> A applies a predetermined gate voltage to the TFT 14 included in the pixel 13 connected to the gate line 11 via the gate line 11.
  • a plurality of data lines 12 are connected to the signal reading unit 20B.
  • the signal reading unit 20 ⁇ / b> B reads a data signal corresponding to the electric charge converted by the photodiode 15 included in the pixel 13 through each data line 12.
  • the signal reading unit 20B generates an image signal based on the data signal and outputs it to the image processing unit 20C.
  • the image processing unit 20C generates an X-ray image based on the image signal output from the signal reading unit 20B.
  • the voltage control unit 20 ⁇ / b> D is connected to the bias wiring 16.
  • the voltage control unit 20 ⁇ / b> D applies a predetermined bias voltage to the bias wiring 16.
  • a bias voltage is applied to the photodiode 15 via the electrode 44 connected to the bias wiring 16.
  • the timing control unit 20E controls the operation timing of the gate control unit 20A, the signal reading unit 20B, and the voltage control unit 20D.
  • the gate control unit 20A selects one gate line 11 from the plurality of gate lines 11 based on the control signal from the timing control unit 20E.
  • the gate control unit 20A applies a predetermined gate voltage to the TFT 14 included in the pixel 13 connected to the gate line 11 via the selected gate line 11.
  • the signal reading unit 20B selects one data line 12 from the plurality of data lines 12 based on the control signal from the timing control unit 20E.
  • the signal readout unit 20B reads out a data signal corresponding to the electric charge converted by the photodiode 15 in the pixel 13 through the selected data line 12.
  • the pixel 13 from which the data signal is read is connected to the data line 12 selected by the signal reading unit 20B, and is connected to the gate line 11 selected by the gate control unit 20A.
  • the timing control unit 20E outputs a control signal to the voltage control unit 20D, for example, when X-rays are irradiated from the X-ray source 30. Based on this control signal, the voltage control unit 20 ⁇ / b> D applies a predetermined bias voltage to the electrode 44.
  • X-rays are emitted from the X-ray source 30.
  • the timing control unit 20E outputs a control signal to the voltage control unit 20D.
  • a signal indicating that X-rays are emitted from the X-ray source 30 is output from the control device that controls the operation of the X-ray source 30 to the timing control unit 20E.
  • the timing control unit 20E outputs a control signal to the voltage control unit 20D.
  • the voltage control unit 20D applies a predetermined voltage (bias voltage) to the bias wiring 16 based on a control signal from the timing control unit 20E.
  • the X-rays irradiated from the X-ray source 30 pass through the subject S and enter the scintillator 10A.
  • the X-rays incident on the scintillator 10A are converted into fluorescence (scintillation light), and the scintillation light enters the imaging panel 10.
  • the photodiode 15 When the scintillation light is incident on the photodiode 15 provided in each pixel 13 in the imaging panel 10, the photodiode 15 changes the electric charge according to the amount of the scintillation light.
  • a data signal corresponding to the electric charge converted by the photodiode 15 is transmitted to the data line when the TFT 14 is turned on by a gate voltage (positive voltage) output from the gate control unit 20A through the gate line 11. 12 is read by the signal reading unit 20B. An X-ray image corresponding to the read data signal is generated by the image processing unit 20C.
  • FIG. 10 Manufacturing method of imaging panel 10. Next, a method for manufacturing the imaging panel 10 will be described. 5 to 11 are an AA sectional view and a BB sectional view of the pixel 13 in each manufacturing process of the imaging panel 10. FIG.
  • a metal film in which aluminum and titanium are laminated is formed on the substrate 40 by sputtering or the like. Then, the metal film is patterned by photolithography to form a gate electrode 141 and a gate line 11 (not shown in FIG. 5).
  • the thickness of this metal film is, for example, 300 nm.
  • An insulating film 41 is formed.
  • the thickness of the gate insulating film 41 is, for example, 20 to 150 nm.
  • an oxide semiconductor is formed on the gate insulating film 41 by, for example, sputtering, and the semiconductor active layer 142 is formed by patterning the oxide semiconductor by photolithography.
  • heat treatment may be performed in an atmosphere (for example, in the air) containing oxygen at a high temperature (for example, 350 ° C. or higher). In this case, oxygen defects in the semiconductor active layer 142 can be reduced.
  • the thickness of the semiconductor active layer 142 is, for example, 30 to 100 nm.
  • a metal film in which titanium, aluminum, and titanium are laminated in this order is formed on the gate insulating film 41 and the semiconductor active layer 142 by sputtering or the like.
  • the source electrode 143, the data line 12, and the drain electrode 144 are formed by patterning the metal film by photolithography.
  • the thicknesses of the source electrode 143, the data line 12, and the drain electrode 144 are, for example, 50 to 500 nm.
  • the etching process may be either dry etching or wet etching, but is suitable when the area of the substrate 40 is large. As a result, a bottom gate type TFT 14 is formed.
  • a first interlayer insulating film made of silicon oxide (SiO 2 ) or silicon nitride (SiN) is formed on the source electrode 143, the data line 12, and the drain electrode 144 by, for example, plasma CVD. 42 is formed. Then, heat treatment at about 350 ° C. is applied to the entire surface of the substrate 40, and the first interlayer insulating film 42 is patterned by photolithography to form the first contact hole CH1.
  • the n-type amorphous silicon layer 151, the intrinsic amorphous silicon layer 152, and the p-type amorphous material are formed on the first interlayer insulating film 42 and the drain electrode 144 by sputtering or the like.
  • the silicon layers 153 are formed in this order.
  • the drain electrode 144 and the n-type amorphous silicon layer 151 are electrically connected through the first contact hole CH1.
  • the photodiode 15 is formed by patterning by photolithography and dry etching.
  • indium zinc oxide IZO
  • sputtering or the like patterned by a photolithography method to form the electrode 44.
  • a silicon oxide (SiO 2 ) or silicon nitride (SiN) film is formed on the first interlayer insulating film 42 and the electrode 44 by plasma CVD or the like to form a second interlayer insulating film.
  • a film 45 is formed.
  • patterning is performed by photolithography to form an opening that becomes the second contact hole CH ⁇ b> 2 on the electrode 44.
  • a photosensitive resin layer 46 is formed on the second interlayer insulating film 45 by drying and forming a photosensitive resin layer, and an opening is formed by photolithography. To do. Thereby, the second contact hole CH2 penetrating the second interlayer insulating film 45 and the photosensitive resin layer 46 is obtained.
  • FIG. 10B when etching is performed using the CH2p region as the contact hole formation region CH2p, the outer peripheral region of the contact hole formation region CH2p is also etched, and as shown in FIG. Two contact holes CH2 are formed.
  • a metal film in which indium zinc oxide (IZO) and molybdenum (Mo) are laminated is formed on the photosensitive resin layer 46 by sputtering or the like, and a pattern is formed by photolithography. To form the bias wiring 16.
  • IZO indium zinc oxide
  • Mo molybdenum
  • the size of the conduction portion 47 (second contact hole CH2) that electrically connects the bias wiring 16 and the electrode 44 in the direction in which the bias wiring 16 extends is larger than the size in the width direction of the bias wiring 16. Therefore, a large area of the conductive portion 47 (second contact hole CH2) can be secured.
  • the contact resistance between the bias wiring 16 and the electrode 44 is reduced even when the width of the bias wiring 16 is small. Generation of signal noise in the wiring 16 can be suppressed. Therefore, it is possible to suppress the occurrence of an abnormality in the screen display of the imaging panel 10.
  • the relational expression (1) is not an essential requirement of the present invention.
  • the major axis size b (major axis b) of the second contact hole CH2 may be equal to or smaller than the width size c of the bias wiring 16.
  • the state in which the second contact hole CH2 is arranged at the center in the width direction of the bias wiring 16 has been described.
  • the bias wiring 16 may be disposed so as to be in contact with one side.
  • the shape of the second contact hole CH2 is an ellipse has been described, but it is not an essential requirement.
  • the shape of the second contact hole CH2 can be changed depending on the etching conditions and the like.
  • the second contact hole CH2 may have a substantially rectangular shape in which four corners are configured by curves.
  • FIG. 14 is a plan view illustrating a pixel 13A of the imaging panel according to the second embodiment.
  • the pixel 13A of the second embodiment is different from the configuration of the first embodiment in that a conductive portion 47A is formed instead of the conductive portion 47 (second contact hole CH2) in the pixel 13 of the first embodiment.
  • the conducting part 47A has a long shape as shown in FIG.
  • the width direction of the elongated shape of the conductive portion 47A coincides with the width direction of the bias wiring 16. Further, the long shape of the conductive portion 47 ⁇ / b> A extends along the bias wiring 16. The width of the elongated shape of the conducting portion 47A is smaller than the width of the bias wiring 16.
  • the contact area between the electrode 44 and the bias wiring 16 can be made larger than in the case of the first embodiment.
  • FIG. 15 is a plan view illustrating a pixel 13B of the imaging panel according to the third embodiment.
  • the pixel 13B of the third embodiment is different from the configuration of the first embodiment in that a conductive portion 47B is formed instead of the conductive portion 47 (second contact hole CH2) in the pixel 13 of the first embodiment.
  • the conducting portion 47B is composed of a plurality of contact holes CH2B.
  • the plurality of contact holes CH ⁇ b> 2 ⁇ / b> B are arranged along the extending direction of the bias wiring 16.
  • Each shape of the plurality of contact holes CH2B may be circular or elliptical when viewed from the normal direction of the substrate. Since the conducting portion 47B is configured by a plurality of contact holes CH2B arranged along the extending direction of the bias wiring 16, the conducting portion 47B has a size in the extending direction of the bias wiring 16 as a whole in the width direction of the bias wiring 16. It is larger than the size of.
  • One conductive portion 47B includes, for example, 2 to 4 contact holes CH2B (three in FIG. 15).
  • the conductive portion 47B includes the plurality of contact holes CH2B, so that a large contact area between the electrode 44 and the bias wiring 16 can be secured.
  • the conduction portion 47B is configured by a plurality of contact holes CH2B, even if the contact state between the electrode 44 and the bias wiring 16 is poor in one of the plurality of contact holes CH2B, the remaining contact holes In CH2B, the electrode 44 and the bias wiring 16 can be electrically connected.
  • the TFT 14 may be a top gate TFT.
  • the semiconductor active layer 142 made of an oxide semiconductor is formed on the substrate 40.
  • the source electrode 143, the data line 12, and the drain electrode 144 in which titanium, aluminum, and titanium are laminated in this order are formed on the substrate 40 and the semiconductor active layer 142.
  • a gate insulating film 41 made of silicon oxide (SiO x ) or silicon nitride (SiN x ) is formed on the semiconductor active layer 142, the source electrode 143, the data line 12, and the drain electrode 144. Thereafter, a gate electrode 141 and a gate line 11 in which aluminum and titanium are stacked are formed on the gate insulating film 41.
  • a first interlayer insulating film 42 is formed on the gate insulating film 41 so as to cover the gate electrode 141, and a first contact hole CH1 penetrating to the drain electrode 144 is formed.
  • the photodiode 15 may be formed on the first interlayer insulating film 42 and the drain electrode 144.
  • silicon oxide is formed by plasma CVD or the like, for example. (SiO 2 ) is deposited on the semiconductor active layer 142. Thereafter, patterning is performed by a photolithography method to form an etch stopper layer 145. Then, after forming the etch stopper layer 145, the source electrode 143, the data line 12, and the drain electrode 144 in which titanium, aluminum, and titanium are laminated in this order are formed on the semiconductor active layer 142 and the etch stopper layer 145. do it.
  • the present invention can be used for an imaging panel and an X-ray imaging apparatus.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Medical Informatics (AREA)
  • Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Animal Behavior & Ethology (AREA)
  • Public Health (AREA)
  • Radiology & Medical Imaging (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Optics & Photonics (AREA)
  • Surgery (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Biophysics (AREA)
  • Veterinary Medicine (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Immunology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measurement Of Radiation (AREA)

Abstract

　被写体を通過したＸ線から得られたシンチレーション光に基づいて画像を生成する撮像パネル（１０）であって、基板（４０）と、シンチレーション光を電荷に変換する複数の変換素子（１５）と、複数の変換素子（１５）の各々に達する複数の導通部（４７）を有する絶縁膜（４５，４６）と、絶縁膜（４５，４６）上であって且つ複数の導通部（４７）を覆って形成され、導通部（４７）を介して複数の変換素子（１５）の各々に接続されると共に複数の変換素子（１５）にバイアス電圧を供給するバイアス配線（１６）と、を備える。複数の導通部（４７）の各々のバイアス配線（１６）の延伸方向の大きさは、導通部（４７）のバイアス配線（１６）の幅方向の大きさよりも大きい。

Description

撮像パネル及びＸ線撮像装置
　本発明は、撮像パネル及びＸ線撮像装置に関する。
　複数の画素部を備える撮像パネルによりＸ線画像を撮影するＸ線撮像装置が知られている。このようなＸ線撮像装置においては、フォトダイオードにより、照射されたＸ線が電荷に変換される。間接方式のＸ線撮像装置においては、照射されたＸ線がシンチレータにおいてシンチレーション光に変換され、変換されたシンチレーション光が、フォトダイオードにより電化に変換される。変換された電化は、画素部が備える薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ：以下、「ＴＦＴ」とも称する。）を動作させることにより、読み出される。このようにして電荷が読み出されることにより、Ｘ線画像が得られる。
　このようなＸ線撮像装置は、例えば、特許文献１に開示されている。特許文献１のＸ線撮像装置では、バイアス配線は、コンタクトホールを介して、フォトダイオードの上に設けられた透明電極と電気的に接続されている。コンタクトホールの形状は、通常、略正方形に設計されている。形状が略正方形となるように設計されたコンタクトホールの実際の形状は、基板の法線方向から見て、略円形となっている。
特開２０１４－２３１３９９号公報
　ところで、Ｘ線撮像装置の受光面積を大きく確保するため、バイアス配線の幅を小さくすることが考えられる。ところが、バイアス配線の幅を小さくすると、バイアス配線に設けられたコンタクトホールの大きさが小さくなる。そして、その結果として、透明電極とバイアス配線との接触面積が小さくなり、コンタクト抵抗の増大を招く虞がある。コンタクト抵抗の増大により、バイアス配線に信号ノイズが発生して、画面表示に異常が発生する虞がある。
　本発明は、透明電極とバイアス配線の間のコンタクト抵抗を低減しつつ、受光面積を大きく確保することを目的とする。
　上記の課題を解決する本発明の撮像パネルは、被写体を通過したＸ線から得られたシンチレーション光に基づいて画像を生成するものであ。撮像パネルは、基板と、基板上に形成され、シンチレーション光を電荷に変換する、複数の変換素子と、複数の変換素子を覆って形成され、複数の変換素子の各々に達する複数の導通部を有する絶縁膜と、絶縁膜上であって且つ複数の導通部を覆って形成され、導通部を介して複数の変換素子の各々に接続されると共に複数の変換素子にバイアス電圧を供給するバイアス配線と、を備える。複数の導通部の各々のバイアス配線の延伸方向の大きさは、導通部のバイアス配線の幅方向の大きさよりも大きい。
　本発明によれば、透明電極とバイアス配線の間のコンタクト抵抗を低減しつつ、受光面積を大きく確保することができる。
図１は、実施形態１におけるＸ線撮像装置を示す模式図である。 図２は、図１に示す撮像パネルの概略構成を示す模式図である。 図３Ａは、図２に示す撮像パネルの画素の平面図である。 図３Ｂは、図３Ａにおける第２コンタクトホール周辺の拡大平面図である。 図４Ａは、図３Ａに示す画素をＡ－Ａ線で切断した断面図である。 図４Ｂは、図３Ａに示す画素をＢ－Ｂ線で切断した断面図である。 図５は、図３Ａに示す画素のゲート電極の製造工程におけるＡ－Ａ断面図とＢ－Ｂ断面図である。 図６は、図３Ａに示す画素のゲート絶縁膜の製造工程におけるＡ－Ａ断面図とＢ－Ｂ断面図である。 図７は、図３Ａに示す画素の半導体活性層の製造工程におけるＡ－Ａ断面図とＢ－Ｂ断面図である。 図８は、図３Ａに示す画素のソース電極及びドレイン電極の製造工程におけるＡ－Ａ断面図とＢ－Ｂ断面図である。 図９は、図３Ａに示す画素のフォトダイオード及び電極の製造工程におけるＡ－Ａ断面図とＢ－Ｂ断面図である。 図１０Ａは、図３Ａに示す画素の第２層間絶縁膜及び感光性樹脂層の製造工程におけるＡ－Ａ断面図とＢ－Ｂ断面図である。 図１０Ｂは、第２コンタクトホールの形状の説明図である。 図１０Ｃは、第２コンタクトホールの形状の説明図である。 図１１は、図３Ａに示す画素のバイアス配線の製造工程におけるＡ－Ａ断面図とＢ－Ｂ断面図である。 図１２は、実施形態１の変形例にかかる撮像パネルの画素の平面図である。 図１３は、実施形態１の変形例にかかる撮像パネルの画素の平面図である。 図１４は、実施形態２にかかる撮像パネルの画素の平面図である。 図１５は、実施形態３にかかる撮像パネルの画素の平面図である。 図１６は、変形例における、トップゲート型のＴＦＴを備える撮像パネルの画素の断面図である。 図１７は、変形例における、エッチストッパ層を有するＴＦＴを備える撮像パネルの画素の断面図である。
　本発明にかかる撮像パネルは、撮像パネルは、被写体を通過したＸ線から得られたシンチレーション光に基づいて画像を生成するものであ。撮像パネルは、基板と、基板上に形成され、シンチレーション光を電荷に変換する、複数の変換素子と、複数の変換素子を覆って形成され、複数の変換素子の各々に達する複数の導通部を有する絶縁膜と、絶縁膜上であって且つ複数の導通部を覆って形成され、導通部を介して複数の変換素子の各々に接続されると共に複数の変換素子にバイアス電圧を供給するバイアス配線と、を備える。複数の導通部の各々のバイアス配線の延伸方向の大きさは、導通部のバイアス配線の幅方向の大きさよりも大きい（第１の構成）。
　第１の構成の撮像パネルは、バイアス配線と変換素子とが絶縁膜に形成された導通部により電気的に接続され、導通部のバイアス配線の延伸方向の大きさが、バイアス配線の幅方向の大きさよりも大きいので、導通部の延伸方向の大きさと幅方向の大きさとが同程度である場合よりも、導通部の面積を大きく確保することができる。導通部の面積が大きくなることにより、バイアス配線の幅が小さい場合でもバイアス配線と変換素子との間のコンタクト抵抗が低減されるので、結果として、バイアス配線に信号ノイズが生じるのを抑制することができる。したがって、撮像パネルの画面表示に異常が発生するのを抑制することができる。
　第２の構成は、第１の構成において、複数の導通部の各々は、前記基板の法線方向から見て略楕円形状のコンタクトホールで形成されている。コンタクトホールを構成する楕円の長軸は、バイアス配線の延伸方向に沿い、且つ、前記楕円の短軸がバイアス配線の幅方向に沿っている。
　第２の構成によれば、略楕円形状のコンタクトホールによってバイアス配線と変換素子とが電気的に接続されているので、略真円形状のコンタクトホールによって両者を電気的に接続する場合よりも、接触面積を大きく確保することができる。
　第３の構成は、第２の構成において、コンタクトホールを構成する前記楕円の長軸の大きさは、前記導通部が配置された前記バイアス配線の幅方向の大きさよりも大きい。
　第３の構成によれば、楕円の長軸の大きさがバイアス配線の幅方向の大きさよりも大きいので、バイアス配線と変換素子との接触面積を十分に確保することができる。
　第４の構成は、第１の構成において、複数の導通部の各々が、バイアス配線に沿って延びると共に、バイアス配線の幅よりも小さい幅を有する長尺状の開口で形成されている。
　第４の構成によれば、バイアス配線に沿って延びると共に前記バイアス配線の幅よりも小さい幅を有する長尺状の開口を介してバイアス配線と変換素子とが電気的に接続されているので、接触面積を大きく確保することができる。
　第５の構成は、第１の構成において、複数の導通部の各々は、前記バイアス配線の延伸方向に沿って並ぶように配置された複数のコンタクトホールで形成されている。
　第５の構成によれば、バイアス配線の延伸方向に沿って並ぶように配置された複数のコンタクトホールによりバイアス配線と変換素子とを電気的に接続するので、単数のコンタクトホールにより両者を電気的に接続する場合よりも、接触面積を大きく確保することができる。
　本発明のＸ線撮像装置は、第１～第５のいずれかの構成の撮像パネルと、複数の変換素子の各々によって変換された電荷に応じたデータ信号を読み出す制御部と、Ｘ線を照射するＸ線源と、Ｘ線をシンチレーション光に変換するシンチレータと、を備える（第６の構成）。
　第６の構成によれば、バイアス配線と変換素子との間のコンタクト抵抗を低減した撮像パネルを備えるので、Ｘ線撮像装置の画面表示に異常が発生するのが抑制される。
　以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。
　＜実施形態１＞
　（構成）
　図１は、実施形態におけるＸ線撮像装置を示す模式図である。Ｘ線撮像装置１は、撮像パネル１０と、制御部２０とを備える。被写体Ｓに対しＸ線源３０からＸ線が照射され、被写体Ｓを透過したＸ線が、撮像パネル１０の上部に配置されたシンチレータ１０Ａによって蛍光（以下、シンチレーション光）に変換される。Ｘ線撮像装置１は、シンチレーション光を撮像パネル１０及び制御部２０によって撮像することにより、Ｘ線画像を取得する。
　図２は、撮像パネル１０の概略構成を示す模式図である。図２に示すように、撮像パネル１０には、複数のゲート線１１と、複数のゲート線１１と交差する複数のデータ線１２とが形成されている。撮像パネル１０は、ゲート線１１とデータ線１２とで規定される複数の画素１３を有する。図２では、１６個（４行４列）の画素１３を有する例を示しているが、撮像パネル１０における画素数はこれに限定されない。
　各画素１３には、ゲート線１１とデータ線１２とに接続されたＴＦＴ１４と、ＴＦＴ１４に接続された変換素子とが設けられている。変換素子は、フォトダイオード１５と、フォトダイオード１５の上に設けられた電極４４とを含む。また、図２において図示を省略するが、各画素１３には、フォトダイオード１５にバイアス電圧を供給するバイアス配線１６（図３Ａを参照。）がデータ線１２と略平行に配置されている。
　各画素１３において、被写体Ｓを透過したＸ線を変換したシンチレーション光を、フォトダイオード１５により、その光量に応じた電荷に変換する。
　撮像パネル１０における各ゲート線１１は、ゲート線制御部２０Ａによって順次選択状態に切り替えられ、選択状態のゲート線１１に接続されたＴＦＴ１４がオン状態となる。ＴＦＴ１４がオン状態になると、フォトダイオード１５によって変換された電荷に応じたデータ信号がデータ線１２に出力される。
　次に、画素１３の具体的な構成について説明する。図３Ａは、図２に示す撮像パネル１０の画素１３の平面図である。また、図４Ａは、図３Ａに示す画素１３をＡ－Ａ線で切断した断面図であり、図４Ｂは、図３Ａに示す画素１３をＢ－Ｂ線で切断した断面図である。
　図４Ａ及び図４Ｂに示すように、画素１３は、基板４０の上に形成されている。基板４０は、例えば、ガラス基板、シリコン基板、耐熱性を有するプラスチック基板、又は樹脂基板等、絶縁性を有する基板である。特に、プラスチック基板又は樹脂基板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル、ポリイミド等を用いてもよい。
　ＴＦＴ１４は、ゲート電極１４１と、ゲート絶縁膜４１を介してゲート電極１４１の上に配置された半導体活性層１４２と、半導体活性層１４２に接続されたソース電極１４３及びドレイン電極１４４とを備える。
　ゲート電極１４１は、基板４０の厚さ方向の一方の面（以下、主面）に接して形成されている。ゲート電極１４１は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属、又はこれらの合金、若しくはこれら金属窒化物からなる。また、ゲート電極１４１は、例えば、複数の金属膜を積層したものであってもよい。本実施形態では、ゲート電極１４１は、アルミニウムからなる金属膜と、チタンからなる金属膜とがこの順番で積層された積層構造を有する。
　ゲート絶縁膜４１は、図４Ａに示すように、基板４０上に形成され、ゲート電極１４１を覆う。ゲート絶縁膜４１は、例えば、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等を用いてもよい。
　なお、基板４０からの不純物等の拡散を防止するため、ゲート絶縁膜４１を積層構造にしてもよい。例えば、下層側に、窒化珪素（ＳｉＮｘ）、又は窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等を用い、上層側に、酸化珪素（ＳｉＯｘ）、又は酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）等を用いてもよい。さらに、低い成膜温度でゲートリーク電流の少ない緻密なゲート絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませて絶縁膜中に混入させてもよい。本実施形態では、ゲート絶縁膜４１は、下層側には、ＳｉＨ４、ＮＨ３を反応ガスとして形成される膜厚１００ｎｍ～４００ｎｍの窒化珪素膜、上層側には、膜厚５０～１００ｎｍの酸化珪素膜が形成された積層構造を有する。
　図４Ａに示すように、半導体活性層１４２は、ゲート絶縁膜４１に接して形成されている。半導体活性層１４２は、酸化物半導体からなる。酸化物半導体は、例えば、ＩｎＧａＯ３（ＺｎＯ）５、酸化マグネシウム亜鉛（ＭｇｘＺｎ１－ｘＯ）、酸化カドミウム亜鉛（ＣｄｘＺｎ１－ｘＯ）、酸化カドミウム（ＣｄＯ）、又は、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を所定の比率で含有するアモルファス酸化物半導体等を用いてもよい。また、半導体活性層１４２は、１族元素、１３族元素、１４族元素、１５族元素、及び１７族元素等のうちの一種又は複数種の不純物元素が添加されたＺｎＯの非晶質（アモルファス）状態のものを用いてもよいし、多結晶状態のものを用いてもよい。また、非晶質状態と多結晶状態が混在する微結晶状態のもの、又は不純物元素が何も添加されていないものを用いてもよい。
　ソース電極１４３及びドレイン電極１４４は、図４Ａ及び図４Ｂに示すように、半導体活性層１４２及びゲート絶縁膜４１に接して形成されている。図３Ａに示すように、ソース電極１４３は、データ線１２に接続されている。ドレイン電極１４４は、図４Ａに示すように、第１コンタクトホールＣＨ１を介してフォトダイオード１５に接続されている。ソース電極１４３、データ線１２、ドレイン電極１４４は、同一層上に形成されている。
　ソース電極１４３、データ線１２、ドレイン電極１４４は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属又はこれらの合金、若しくはこれら金属窒化物からなる。また、ソース電極１４３、データ線１２、ドレイン電極１４４の材料として、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、窒化チタン等の透光性を有する材料、及びそれらを適宜組み合わせたものを用いてもよい。
　ソース電極１４３、データ線１２、及びドレイン電極１４４は、例えば、複数の金属膜を積層したものであってもよい。本実施形態では、ソース電極１４３、データ線１２、及びドレイン電極１４４は、チタンからなる金属膜と、アルミニウムからなる金属膜と、チタンからなる金属膜とが、この順番で積層された積層構造を有する。
　図４Ａ及び図４Ｂに示すように、第１層間絶縁膜４２は、半導体活性層１４２、ソース電極１４３、データ線１２、ドレイン電極１４４を覆っている。第１層間絶縁膜４２は、酸化珪素（ＳｉＯ２）又は窒化珪素（ＳｉＮ）からなる単層構造でもよいし、窒化珪素（ＳｉＮ）、酸化珪素（ＳｉＯ２）をこの順に積層した積層構造でもよい。
　図４Ａ及び図４Ｂに示すように、フォトダイオード１５は、第１層間絶縁膜４２の上に、ドレイン電極１４４に接して形成されている。フォトダイオード１５は、少なくとも、第１の導電型を有する第１の半導体層と、第１の導電型とは反対の第２の導電型を有する第２の半導体層と、を含む。本実施形態では、フォトダイオード１５は、ｎ型非晶質シリコン層１５１（第１の半導体層）と、真性非晶質シリコン層１５２と、ｐ型非晶質シリコン層１５３（第２の半導体層）とを含む。
　ｎ型非晶質シリコン層１５１は、ｎ型不純物（例えば、リン）がドーピングされたアモルファスシリコンからなる。ｎ型非晶質シリコン層１５１は、ドレイン電極１４４に接して形成されている。ｎ型非晶質シリコン層１５１の厚みは、例えば、２０～１００ｎｍである。
　真性非晶質シリコン層１５２は、真性のアモルファスシリコンからなる。真性非晶質シリコン層１５２は、ｎ型非晶質シリコン層１５１に接して形成されている。真性非晶質シリコン層の厚みは、例えば、２００～２０００ｎｍである。
　ｐ型非晶質シリコン層１５３は、ｐ型不純物（例えば、ボロン）がドーピングされたアモルファスシリコンからなる。ｐ型非晶質シリコン層１５３は、真性非晶質シリコン層１５２に接して形成されている。ｐ型非晶質シリコン層１５３の厚みは、例えば、１０～５０ｎｍである。
　ドレイン電極１４４は、ＴＦＴ１４のドレイン電極として機能するとともに、フォトダイオード１５の下部電極として機能する。また、ドレイン電極１４４は、フォトダイオード１５を透過したシンチレーション光をフォトダイオード１５の方へ反射させる反射膜としても機能する。
　図４Ａ及び図４Ｂに示すように、電極４４は、フォトダイオード１５の上に形成され、フォトダイオード１５の上部電極として機能する。電極４４は、例えば、インジウム亜鉛酸化物（ＩＺＯ）からなる。
　第２層間絶縁膜４５は、第１層間絶縁膜４２と電極４４に接して形成されている。第２層間絶縁膜４５は、酸化珪素（ＳｉＯ２）、又は窒化珪素（ＳｉＮ）からなる単層構造でもよいし、窒化珪素（ＳｉＮ）と酸化珪素（ＳｉＯ２）とをこの順に積層した積層構造でもよい。
　感光性樹脂層４６は、第２層間絶縁膜４５の上に形成されている。感光性樹脂層４６は、有機樹脂材料、又は無機樹脂材料からなる。
　第２層間絶縁膜４５及び感光性樹脂層４６には、図３Ａに示すように、複数の画素１３の各々に、第２コンタクトホールＣＨ２が形成されている。第２コンタクトホールＣＨ２は、後述するバイアス配線１６と重なるように、ＴＦＴ１４の近傍に配置されている。第２コンタクトホールＣＨ２は、電極４４とバイアス配線１６とを電気的に接続するための導通部４７である。
　図３Ｂは、第２コンタクトホールＣＨ２を拡大して示す平面図である。図３Ｂに示すように、第２コンタクトホールＣＨ２は、基板４０の法線方向から見て、略楕円形状を有する。第２コンタクトホールＣＨ２の楕円の長軸は、バイアス配線１６の延伸方向に沿っている。また、第２コンタクトホールＣＨ２の楕円の短軸は、バイアス配線１６の幅方向に沿っている。第２コンタクトホールＣＨ２の短軸の大きさａ（短径ａ）、長軸の大きさｂ（長径ｂ）、及びバイアス配線１６の幅の大きさｃの間には、下式（１）の関係が成り立っている。
　　ａ＜ｃ＜ｂ　　　　　　…（１）
　また、第２コンタクトホールＣＨ２の短軸の大きさａ（短径ａ）、長軸の大きさｂ（長径ｂ）、及びバイアス配線１６の幅の大きさｃの比は、一例として、ａ：ｂ：ｃ＝２：３：４と設定することができる。
　バイアス配線１６は、図３Ａ、図４Ａ及び図４Ｂに示すように、感光性樹脂層４６の上に、データ線１２と略平行に形成されている。バイアス配線１６は、電圧制御部２０Ｄ（図１を参照。）に接続されている。また、バイアス配線１６は、図４Ｂに示すように、第２コンタクトホールＣＨ２を介して電極４４に接続され、電圧制御部２０Ｄから入力されるバイアス電圧を電極４４に印加する。バイアス配線１６は、例えば、インジウム亜鉛酸化物（ＩＺＯ）とモリブデン（Ｍｏ）とを積層した積層構造を有する。
　図４Ａ及び図４Ｂに示すように、撮像パネル１０の上、すなわち、感光性樹脂層４６の上には、バイアス配線１６を覆うように保護層５０が形成され、保護層５０の上にシンチレータ１０Ａが設けられている。
　図１に戻り、制御部２０の構成について説明する。制御部２０は、ゲート制御部２０Ａと、信号読出部２０Ｂと、画像処理部２０Ｃと、電圧制御部２０Ｄと、タイミング制御部２０Ｅとを備える。
　ゲート制御部２０Ａには、図２に示すように、複数のゲート線１１が接続されている。ゲート制御部２０Ａは、ゲート線１１を介して、ゲート線１１に接続された画素１３が備えるＴＦＴ１４に所定のゲート電圧を印加する。
　信号読出部２０Ｂには、図２に示すように、複数のデータ線１２が接続されている。信号読出部２０Ｂは、各データ線１２を介して、画素１３が備えるフォトダイオード１５で変換された電荷に応じたデータ信号を読み出す。信号読出部２０Ｂは、データ信号に基づく画像信号を生成し、画像処理部２０Ｃに出力する。
　画像処理部２０Ｃは、信号読出部２０Ｂから出力された画像信号に基づいて、Ｘ線画像を生成する。
　電圧制御部２０Ｄは、バイアス配線１６に接続されている。電圧制御部２０Ｄは、所定のバイアス電圧をバイアス配線１６に印加する。これにより、バイアス配線１６に接続された電極４４を介してフォトダイオード１５にバイアス電圧が印加される。
　タイミング制御部２０Ｅは、ゲート制御部２０Ａ、信号読出部２０Ｂ及び電圧制御部２０Ｄの動作タイミングを制御する。
　ゲート制御部２０Ａは、タイミング制御部２０Ｅからの制御信号に基づいて、複数のゲート線１１から１つのゲート線１１を選択する。ゲート制御部２０Ａは、選択したゲート線１１を介して、当該ゲート線１１に接続された画素１３が備えるＴＦＴ１４に所定のゲート電圧を印加する。
　信号読出部２０Ｂは、タイミング制御部２０Ｅからの制御信号に基づいて、複数のデータ線１２から１つのデータ線１２を選択する。信号読出部２０Ｂは、選択したデータ線１２を介して、画素１３におけるフォトダイオード１５により変換された電荷に応じたデータ信号を読み出す。データ信号が読み出される画素１３は、信号読出部２０Ｂによって選択されたデータ線１２に接続され、且つ、ゲート制御部２０Ａによって選択されたゲート線１１に接続されている。
　タイミング制御部２０Ｅは、例えば、Ｘ線源３０からＸ線が照射されている場合に、電圧制御部２０Ｄに対して、制御信号を出力する。この制御信号に基づいて、電圧制御部２０Ｄは、電極４４に対して、所定のバイアス電圧を印加する。
　（Ｘ線撮像装置１０の動作）
　まず、Ｘ線源３０からＸ線が照射される。このとき、タイミング制御部２０Ｅは、制御信号を電圧制御部２０Ｄに出力する。具体的には、例えば、Ｘ線源３０からＸ線が照射されていることを示す信号が、Ｘ線源３０の動作を制御する制御装置からタイミング制御部２０Ｅに出力される。当該信号がタイミング制御部２０Ｅに入力された場合に、タイミング制御部２０Ｅは、制御信号を電圧制御部２０Ｄに出力する。電圧制御部２０Ｄは、タイミング制御部２０Ｅからの制御信号に基づいて、バイアス配線１６に所定の電圧（バイアス電圧）を印加する。
　Ｘ線源３０から照射されたＸ線は、被写体Ｓを透過し、シンチレータ１０Ａに入射する。シンチレータ１０Ａに入射したＸ線は蛍光（シンチレーション光）に変換され、撮像パネル１０にシンチレーション光が入射する。
　撮像パネル１０における各画素１３に設けられたフォトダイオード１５にシンチレーション光が入射すると、フォトダイオード１５により、シンチレーション光の光量に応じた電荷に変化される。
　フォトダイオード１５によって変換された電荷に応じたデータ信号は、ゲート制御部２０Ａからゲート線１１を介して出力されるゲート電圧（プラスの電圧）によってＴＦＴ１４がＯＮ状態となっているときに、データ線１２を通じて信号読出部２０Ｂにより読み出される。読み出されたデータ信号に応じたＸ線画像が、画像処理部２０Ｃによって生成される。
　（撮像パネル１０の製造方法）
　次に、撮像パネル１０の製造方法について説明する。図５～図１１は、撮像パネル１０の各製造工程における画素１３のＡ－Ａ断面図とＢ－Ｂ断面図である。
　図５に示すように、基板４０の上に、スパッタリング等により、アルミニウムとチタンとを積層した金属膜を形成する。そして、フォトリソグラフィ法により、この金属膜をパターニングしてゲート電極１４１とゲート線１１（図５には不図示。）とを形成する。この金属膜の厚さは、例えば、３００ｎｍである。
　次に、図６に示すように、基板４０の上に、プラズマＣＶＤ法、又はスパッタリング等により、ゲート電極１４１を覆うように、酸化珪素（ＳｉＯｘ）又は窒化珪素（ＳｉＮｘ）等からなるゲート絶縁膜４１を形成する。ゲート絶縁膜４１の厚さは、例えば、２０～１５０ｎｍである。
　続いて、図７に示すように、ゲート絶縁膜４１の上に、例えば、スパッタリング等で酸化物半導体を成膜し、フォトリソグラフィ法により、酸化物半導体をパターニングすることで半導体活性層１４２を形成する。半導体活性層１４２を形成した後、高温（例えば、３５０℃以上）の酸素を含む雰囲気中（例えば、大気中）で熱処理してもよい。この場合、半導体活性層１４２における酸素欠陥を減少させることができる。半導体活性層１４２の厚さは、例えば、３０～１００ｎｍである。
　次に、図８に示すように、ゲート絶縁膜４１の上、及び半導体活性層１４２の上に、スパッタリング等により、チタンと、アルミニウムと、チタンとをこの順に積層した金属膜を形成する。そして、フォトリソグラフィ法により、この金属膜をパターニングすることにより、ソース電極１４３、データ線１２、ドレイン電極１４４を形成する。ソース電極１４３、データ線１２、ドレイン電極１４４の厚さは、例えば、５０～５００ｎｍである。なお、エッチング加工は、ドライエッチング又はウエットエッチングのどちらを採用してもよいが、基板４０の面積が大きい場合にはドライエッチングが適している。これにより、ボトムゲート型のＴＦＴ１４が形成される。
　続いて、図９に示すように、ソース電極１４３、データ線１２、ドレイン電極１４４の上に、例えば、プラズマＣＶＤにより、酸化珪素（ＳｉＯ２）又は窒化珪素（ＳｉＮ）からなる第１層間絶縁膜４２を形成する。そして、基板４０の全面に３５０℃程度の熱処理を加え、フォトリソグラフィ法により第１層間絶縁膜４２をパターンニングして第１コンタクトホールＣＨ１を形成する。
　次に、図９に示すように、第１層間絶縁膜４２及びドレイン電極１４４の上に、スパッタリング等により、ｎ型非晶質シリコン層１５１、真性非晶質シリコン層１５２、ｐ型非晶質シリコン層１５３の順に成膜する。このとき、第１コンタクトホールＣＨ１を介して、ドレイン電極１４４とｎ型非晶質シリコン層１５１とが電気的に接続される。そして、フォトリソグラフィ法によりパターンニングし、ドライエッチングすることによりフォトダイオード１５を形成する。
　続いて、第１層間絶縁膜４２及びフォトダイオード１５の上に、スパッタリング等により、インジウム亜鉛酸化物（ＩＺＯ）を成膜し、フォトリソグラフィ法によりパターンニングして電極４４を形成する。
　次に、図１０Ａに示すように、第１層間絶縁膜４２及び電極４４の上に、プラズマＣＶＤ法等により、酸化珪素（ＳｉＯ２）又は窒化珪素（ＳｉＮ）を成膜して第２層間絶縁膜４５を形成する。そして、フォトリソグラフィ法によりパターンニングして、電極４４の上に第２コンタクトホールＣＨ２となる開口を形成する。
　続いて、図１０Ａに示すように、第２層間絶縁膜４５の上に、感光性樹脂を成膜して乾燥することにより感光性樹脂層４６を形成し、さらに、フォトリソグラフィ法により開口を形成する。これにより、第２層間絶縁膜４５と感光性樹脂層４６を貫通する第２コンタクトホールＣＨ２が得られる。このとき、図１０Ｂに示すように、ＣＨ２ｐの領域をコンタクトホール形成領域ＣＨ２ｐとしてエッチングを行うと、コンタクトホール形成領域ＣＨ２ｐの外周の領域も共にエッチングされ、図１０Ｃに示すように、楕円形状の第２コンタクトホールＣＨ２が形成される。
　さらに、図１１に示すように、感光性樹脂層４６の上に、スパッタリング等により、インジウム亜鉛酸化物（ＩＺＯ）とモリブデン（Ｍｏ）とを積層した金属膜を成膜し、フォトリソグラフィ法によりパターンニングしてバイアス配線１６を形成する。
　本実施形態では、バイアス配線１６と電極４４とを電気的に接続する導通部４７（第２コンタクトホールＣＨ２）のバイアス配線１６が延伸する方向の大きさが、バイアス配線１６の幅方向の大きさよりも大きく形成されているので、導通部４７（第２コンタクトホールＣＨ２）の面積を大きく確保することができる。導通部４７（第２コンタクトホールＣＨ２）の面積が大きくなることにより、バイアス配線１６の幅が小さい場合でも、バイアス配線１６と電極４４との間のコンタクト抵抗が低減されるので、結果として、バイアス配線１６に信号ノイズが生じるのを抑制することができる。したがって、撮像パネル１０の画面表示に異常が発生するのを抑制することができる。
　（実施形態１の変形例）
　実施形態１において、第２コンタクトホールＣＨ２の大きさとバイアス配線１６の幅の大きさの関係について、図３Ｂを参照して、下式（１）が成り立つと説明した。
　　ａ＜ｃ＜ｂ　　　　　　…（１）
　しかしながら、式（１）の関係式は本発明の必須の要件ではない。例えば、第２コンタクトホールＣＨ２の長軸の大きさｂ（長径ｂ）がバイアス配線１６の幅の大きさｃ以下であってもかまわない。
　また、実施形態１では第２コンタクトホールＣＨ２がバイアス配線１６の幅方向中央に配置された状態について説明したが、例えば、図１２に示すように、第２コンタクトホールＣＨ２の辺の一部が、バイアス配線１６の一辺に接するように配置されていてもよい。
　実施形態１では、第２コンタクトホールＣＨ２の形状が楕円である場合について説明したが、楕円であることは必須の要件ではない。第２コンタクトホールＣＨ２の形状は、エッチングの条件等によって変更可能である。例えば、図１３に示すように、第２コンタクトホールＣＨ２が、４つの角が曲線で構成された略長方形の形状を有していてもよい。
　＜実施形態２＞
　次に、実施形態２にかかるＸ線撮像装置について説明する。図１４は、実施形態２の撮像パネルの画素１３Ａを示す平面図である。実施形態２の画素１３Ａは、実施形態１の画素１３における導通部４７（第２コンタクトホールＣＨ２）の代わりに導通部４７Ａが形成されている点において、実施形態１の構成と異なっている。
　導通部４７Ａは、図１４に示すように、長尺形状を有する。導通部４７Ａの長尺形状の幅方向は、バイアス配線１６の幅方向と一致している。また、導通部４７Ａの長尺形状は、バイアス配線１６に沿って延びている。導通部４７Ａの長尺形状の幅の大きさは、バイアス配線１６の幅の大きさよりも小さい。
　導通部４７Ａが上記説明したように長尺形状を有することにより、電極４４とバイアス配線１６の接触面積を、実施形態１の場合よりも大きくすることができる。
　＜実施形態３＞
　次に、実施形態３にかかるＸ線撮像装置について説明する。図１５は、実施形態３の撮像パネルの画素１３Ｂを示す平面図である。実施形態３の画素１３Ｂは、実施形態１の画素１３における導通部４７（第２コンタクトホールＣＨ２）の代わりに導通部４７Ｂが形成されている点において、実施形態１の構成と異なっている。
　導通部４７Ｂは、図１５に示すように、複数のコンタクトホールＣＨ２Ｂで構成されている。複数のコンタクトホールＣＨ２Ｂは、バイアス配線１６の延伸方向に沿って並ぶように配置されている。複数のコンタクトホールＣＨ２Ｂの各々の形状は、基板の法線方向から見て、円形であっても楕円であってもよい。導通部４７Ｂがバイアス配線１６の延伸方向に沿って並ぶ複数のコンタクトホールＣＨ２Ｂで構成されることにより、導通部４７Ｂは、全体として、バイアス配線１６の延伸方向の大きさがバイアス配線１６の幅方向の大きさよりも大きくなっている。１つの導通部４７Ｂは、例えば、２～４個のコンタクトホールＣＨ２Ｂを含んでいる（図１５では３つ。）。
　導通部４７Ｂが上記説明したように複数のコンタクトホールＣＨ２Ｂで構成されていることにより、電極４４とバイアス配線１６の接触面積を大きく確保することができる。
　また、導通部４７Ｂが複数のコンタクトホールＣＨ２Ｂで構成されているので、複数のコンタクトホールＣＨ２Ｂのうちの１つにおいて、電極４４とバイアス配線１６との接触状態が不良の場合でも、残りのコンタクトホールＣＨ２Ｂにおいて、電極４４とバイアス配線１６とを電気的に接続することができる。
　＜変形例＞
　以下、本発明の変形例について説明する。
　上述した実施形態では、撮像パネル１０において、ボトムゲート型のＴＦＴ１４を備える例を説明したが、例えば、図１６に示すように、ＴＦＴ１４は、トップゲート型のＴＦＴであってもよいし、図１７に示すボトムゲート型のＴＦＴであってもよい。
　図１６に示すトップゲート型のＴＦＴ１４を備える撮像パネルの製造方法について、上述した実施形態と異なる部分を説明する。まず、基板４０の上に、酸化物半導体からなる半導体活性層１４２を形成する。そして、基板４０と半導体活性層１４２の上に、チタンと、アルミニウムと、チタンとをこの順に積層したソース電極１４３、データ線１２、ドレイン電極１４４を形成する。
　続いて、半導体活性層１４２、ソース電極１４３、データ線１２、ドレイン電極１４４の上に、酸化珪素（ＳｉＯｘ）又は窒化珪素（ＳｉＮｘ）等からなるゲート絶縁膜４１を形成する。その後、ゲート絶縁膜４１の上に、アルミニウムとチタンとを積層したゲート電極１４１とゲート線１１とを形成する。
　ゲート電極１４１の形成後は、ゲート電極１４１を覆うように、ゲート絶縁膜４１の上に第１層間絶縁膜４２を形成し、ドレイン電極１４４まで貫通する第１コンタクトホールＣＨ１を形成する。そして、上述の実施形態と同様、第１層間絶縁膜４２及びドレイン電極１４４の上に、フォトダイオード１５を形成すればよい。
　また、図１７に示すようにエッチストッパ層１４５が設けられたＴＦＴ１４を備える撮像パネルの場合には、上述した実施形態において、半導体活性層１４２を形成した後、例えば、プラズマＣＶＤ等により、酸化珪素（ＳｉＯ２）を半導体活性層１４２の上に成膜する。その後、フォトリソグラフィ法によりパターンニングしてエッチストッパ層１４５を形成する。そして、エッチストッパ層１４５を形成した後、半導体活性層１４２とエッチストッパ層１４５の上に、チタンと、アルミニウムと、チタンとをこの順に積層したソース電極１４３、データ線１２、ドレイン電極１４４を形成すればよい。
　以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。
　本発明は、撮像パネル及びＸ線撮像装置について利用可能である。

Claims (6)

  1. 　被写体を通過したＸ線から得られたシンチレーション光に基づいて画像を生成する撮像パネルであって、
    　基板と、
    　前記基板上に形成され、前記シンチレーション光を電荷に変換する、複数の変換素子と、
    　前記複数の変換素子を覆って形成され、前記複数の変換素子の各々に達する複数の導通部を有する絶縁膜と、
    　前記絶縁膜上であって且つ前記複数の導通部を覆って形成され、前記導通部を介して前記複数の変換素子の各々に接続されると共に前記複数の変換素子にバイアス電圧を供給するバイアス配線と、を備え、
    　前記複数の導通部の各々の前記バイアス配線の延伸方向の大きさは、前記導通部のバイアス配線の幅方向の大きさよりも大きい、撮像パネル。
  2. 　請求項１に記載された撮像パネルにおいて、
    　前記複数の導通部の各々は、前記基板の法線方向から見て略楕円形状のコンタクトホールで形成され、
    　前記コンタクトホールを構成する楕円の長軸が前記バイアス配線の延伸方向に沿い、且つ、前記楕円の短軸がバイアス配線の幅方向に沿った、撮像パネル。
  3. 　請求項２に記載された撮像パネルにおいて、
    　前記コンタクトホールを構成する前記楕円の長軸の大きさは、前記導通部が配置された前記バイアス配線の幅方向の大きさよりも大きい、撮像パネル。
  4. 　請求項１に記載された撮像パネルにおいて、
    　前記複数の導通部の各々は、前記バイアス配線に沿って延びると共に前記バイアス配線の幅よりも小さい幅を有する長尺状の開口で形成された、撮像パネル。
  5. 　請求項１に記載された撮像パネルにおいて、
    　前記複数の導通部の各々は、前記バイアス配線の延伸方向に沿って並ぶように配置された複数のコンタクトホールで形成された、撮像パネル。
  6. 　請求項１～５のいずれか一項に記載された撮像パネルと、
    　前記複数の変換素子の各々によって変換された電荷に応じたデータ信号を読み出す制御部と、
    　Ｘ線を照射するＸ線源と、
    　前記Ｘ線をシンチレーション光に変換するシンチレータと、
    を備えた、Ｘ線撮像装置。
     
PCT/JP2015/086174 2015-01-05 2015-12-25 撮像パネル及びｘ線撮像装置 WO2016111192A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/541,420 US20170357011A1 (en) 2015-01-05 2015-12-25 Imaging panel and x-ray imaging device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-000490 2015-01-05
JP2015000490 2015-01-05

Publications (1)

Publication Number Publication Date
WO2016111192A1 true WO2016111192A1 (ja) 2016-07-14

Family

ID=56355891

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/086174 WO2016111192A1 (ja) 2015-01-05 2015-12-25 撮像パネル及びｘ線撮像装置

Country Status (2)

Country Link
US (1) US20170357011A1 (ja)
WO (1) WO2016111192A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019187729A1 (ja) * 2018-03-27 2019-10-03 株式会社ジャパンディスプレイ 指紋検出装置及び表示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102583562B1 (ko) * 2017-12-27 2023-09-26 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 어레이 기판과 이를 포함하는 엑스레이 검출기
CN110797357A (zh) * 2018-08-02 2020-02-14 夏普株式会社 摄像面板及其制造方法
US11257855B2 (en) * 2019-03-08 2022-02-22 Sharp Kabushiki Kaisha Imaging panel and production method thereof
CN111146227B (zh) * 2019-12-30 2024-04-12 格科微电子（上海）有限公司 Cmos图像传感器的形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277609A (ja) * 1999-03-26 2000-10-06 Toshiba Corp 半導体装置の製造方法
WO2007037121A1 (ja) * 2005-09-29 2007-04-05 Konica Minolta Medical & Graphic, Inc. 放射線像撮像装置および放射線像撮像装置の撮像方法
JP2009059975A (ja) * 2007-09-03 2009-03-19 Mitsubishi Electric Corp フォトセンサーおよびｘ線撮像装置
JP2010165737A (ja) * 2009-01-13 2010-07-29 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US20130207169A1 (en) * 2012-02-13 2013-08-15 Innolux Corporation Active matrix image sensing panel and apparatus
JP2014078651A (ja) * 2012-10-12 2014-05-01 Nlt Technologies Ltd 光電変換装置及びその製造方法並びにｘ線画像検出装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699996B1 (ko) * 2004-09-02 2007-03-26 삼성에스디아이 주식회사 회로 측정용 패드를 포함하는 유기전계발광표시장치와 그제조방법
JP5537135B2 (ja) * 2009-11-30 2014-07-02 三菱電機株式会社 光電変換装置の製造方法
WO2016002625A1 (ja) * 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル、及びそれを備えたｘ線撮像装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277609A (ja) * 1999-03-26 2000-10-06 Toshiba Corp 半導体装置の製造方法
WO2007037121A1 (ja) * 2005-09-29 2007-04-05 Konica Minolta Medical & Graphic, Inc. 放射線像撮像装置および放射線像撮像装置の撮像方法
JP2009059975A (ja) * 2007-09-03 2009-03-19 Mitsubishi Electric Corp フォトセンサーおよびｘ線撮像装置
JP2010165737A (ja) * 2009-01-13 2010-07-29 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US20130207169A1 (en) * 2012-02-13 2013-08-15 Innolux Corporation Active matrix image sensing panel and apparatus
JP2014078651A (ja) * 2012-10-12 2014-05-01 Nlt Technologies Ltd 光電変換装置及びその製造方法並びにｘ線画像検出装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019187729A1 (ja) * 2018-03-27 2019-10-03 株式会社ジャパンディスプレイ 指紋検出装置及び表示装置
US11450135B2 (en) 2018-03-27 2022-09-20 Japan Display Inc. Fingerprint detection apparatus and display apparatus
US11710340B2 (en) 2018-03-27 2023-07-25 Japan Display Inc. Photodiode array

Also Published As

Publication number Publication date
US20170357011A1 (en) 2017-12-14

Similar Documents

Publication Publication Date Title
WO2016002562A1 (ja) 撮像パネル及びｘ線撮像装置
WO2016002563A1 (ja) 撮像パネル及びｘ線撮像装置
US9985061B2 (en) Light detection device with integrated photodiode and thin film transistor
WO2016195000A1 (ja) フォトセンサ基板
WO2016163347A1 (ja) フォトセンサ基板
WO2016111192A1 (ja) 撮像パネル及びｘ線撮像装置
WO2016002625A1 (ja) 撮像パネル、及びそれを備えたｘ線撮像装置
WO2016195001A1 (ja) アクティブマトリクス基板
WO2016002610A1 (ja) 撮像パネル及び当該撮像パネルを備えるｘ線撮像システム
CN110364542B (zh) 有源矩阵基板和具备有源矩阵基板的x射线摄像面板
WO2016002612A1 (ja) 撮像パネル及び当該撮像パネルを備えるｘ線撮像システム
US11133345B2 (en) Active matrix substrate, X-ray imaging panel with the same, and method of manufacturing the same
US10304897B2 (en) Imaging panel and X-ray imaging device provided therewith
WO2016002627A1 (ja) 撮像パネル、及びそれを備えたｘ線撮像装置
WO2016021471A1 (ja) 撮像パネル、撮像パネルの製造方法、及びｘ線撮像装置
JP6448784B2 (ja) アクティブマトリクス基板
WO2016021472A1 (ja) 撮像パネルの製造方法、撮像パネル、及びｘ線撮像装置
US10879304B2 (en) Active matrix substrate, x-ray imaging panel including same and producing method thereof
CN110100311B (zh) 摄像面板及其制造方法
WO2016167179A1 (ja) 撮像パネル、及びそれを備えたｘ線撮像装置
WO2015163288A1 (ja) 光検出装置
WO2016002611A1 (ja) Ｘ線撮像システム
US20180097027A1 (en) Imaging panel and x-ray imaging device including same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15877065

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15541420

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 15877065

Country of ref document: EP

Kind code of ref document: A1