[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI638442B - 電子裝置及其電路基板 - Google Patents

電子裝置及其電路基板 Download PDF

Info

Publication number
TWI638442B
TWI638442B TW106117609A TW106117609A TWI638442B TW I638442 B TWI638442 B TW I638442B TW 106117609 A TW106117609 A TW 106117609A TW 106117609 A TW106117609 A TW 106117609A TW I638442 B TWI638442 B TW I638442B
Authority
TW
Taiwan
Prior art keywords
circuit substrate
contact
pattern
signal
package component
Prior art date
Application number
TW106117609A
Other languages
English (en)
Other versions
TW201901911A (zh
Inventor
賴照民
顏守德
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW106117609A priority Critical patent/TWI638442B/zh
Priority to US15/957,246 priority patent/US10334727B2/en
Priority to EP18168724.5A priority patent/EP3407687A1/en
Application granted granted Critical
Publication of TWI638442B publication Critical patent/TWI638442B/zh
Publication of TW201901911A publication Critical patent/TW201901911A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0248—Skew reduction or using delay lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10712—Via grid array, e.g. via grid array capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明公開一種電子裝置及其電路基板。電子裝置用以配合一電子封裝元件運作。電子封裝元件具有一預定的接觸墊陣列，接觸墊陣列包括多個第一接觸墊，且電子裝置包括電路基板以及設置於電路基板上的主控元件。電路基板包括多個貫穿電路基板的導電柱。多個導電柱包括多個對應於第一接觸墊的位置而排列的第一導電柱。主控元件與電子封裝元件分別設置於電路基板的兩相反側，電子封裝元件在電路基板的厚度方向上與主控元件重疊。主控元件包括一訊號接點陣列，訊號接點陣列包括多個第一訊號接點，且第一訊號接點通過相對應的第一導電柱以電性連接相對應的第一接觸墊。藉此，可簡化電路基板的線路設計，以降低因佈線過多或過密而造成的串擾。

Description

電子裝置及其電路基板
本發明涉及一種電子裝置及其電路基板，特別是涉及一種用於簡化線路複雜度的電子裝置及其電路基板。
現有的電子裝置通常包括電路板、設置於電路板上的積體電路元件以及至少一個電子元件。在現有的電子裝置中，積體電路元件和電子元件是組裝在電路板的相同側，並通過電路板上的多個線路層電性連接。
目前，部分電子元件，如：動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)，的電氣接點具有預定的規範。積體電路元件的電氣接點以及電路板的走線，必須對應預定的電子元件的電氣接點來設計。隨著對傳輸速率與品質的要求越來越高，電子元件的電氣接點設置越來越多。另外，隨著電子裝置的體積逐漸縮減，積體電路元件的電氣接點以及電路板的線路佈局為了配合多種電子元件而越來越密集複雜。
然而，電路板上的線路密集度以及複雜度越高，在電子裝置運作時，越容易受到電磁干擾或者是產生串音干擾(crosstalk)。另外，連接於積體電路以及電子元件之間的線路過長，也會增加電信號傳導的損耗。
本發明所要解決的技術問題在於，針對現有技術的不足提供一種電子裝置及其電路基板，可簡化電路基板的線路複雜度，從 而降低串音干擾。
為了解決上述的技術問題，本發明所採用的其中一技術方案是，提供一種電子裝置，其用以配合一電子封裝元件運作。電子封裝元件具有一預定的接觸墊陣列，接觸墊陣列包括多個第一接觸墊，且電子裝置包括電路基板以及設置於電路基板上的主控元件。電路基板包括多個貫穿電路基板的導電柱，其中，多個導電柱包括多個對應於第一接觸墊的位置而排列的第一導電柱。主控元件設置於電路基板的一側，且包括一訊號接點陣列。訊號接點陣列包括多個第一訊號接點，以使電子封裝元件設置在電路基板的另一側時，電子封裝元件在電路基板的厚度方向上與主控元件至少一部分重疊，且第一訊號接點通過相對應的第一導電柱以電性連接相對應的第一接觸墊。
為了解決上述的技術問題，本發明所採用的另外一技術方案是，提供一種電路基板，用以使設置於其上的一主控元件及一電子封裝元件電性連接。電子封裝元件具有一預定的接觸墊陣列，接觸墊陣列包括多個第一接觸墊，且多個第一接觸墊形成一第一接觸墊圖案。電路基板具有一用以設置主控元件的第一面、一與第一面相反且用以設置電子封裝元件的第二面、多個貫穿電路基板的通孔以及多個第一導電柱。位於電路基板的一預定配置區內的多個通孔被定義為第一通孔，且多個第一導電柱分別位於多個第一通孔內。第一通孔在第一面與第二面分別形成一第一圖案與第二圖案，且第二圖案是所述第一接觸墊圖案的鏡射圖案。
本發明的其中一有益效果在於，本發明所提供的電子裝置及其電路基板，其能通過”使主控元件的訊號接點陣列所形成的訊號接點圖案的局部圖案，為電子封裝元件的接觸墊陣列所形成的接觸墊圖案的局部圖案的鏡射圖案”的技術方案，可簡化電路基板的線路設計，以降低因佈線過多或過密而造成的串擾。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下 有關本發明的詳細說明與附圖，然而所提供的附圖僅用於提供參考與說明，並非用來對本發明加以限制。
1‧‧‧電子封裝元件
10‧‧‧接觸墊陣列
A1‧‧‧第一下方區域
A11~A33‧‧‧第一接觸墊
A2‧‧‧第二下方區域
A41~A43‧‧‧第二接觸墊
3‧‧‧電路基板
S1‧‧‧第一面
S2‧‧‧第二面
C1‧‧‧預定配置區
C11~C43‧‧‧通孔
33a‧‧‧第一導電柱
33b‧‧‧第二導電柱
L1、L2‧‧‧導電線段
31、32‧‧‧導線層
2‧‧‧主控元件
20‧‧‧訊號接點陣列
B11~B33‧‧‧第一訊號接點
B(m-1)1~Bmn‧‧‧第二訊號接點
B1‧‧‧第一上方區域
B2‧‧‧第二上方區域
圖1為本發明一實施例的電子裝置及電子封裝元件的局部剖面示意圖。
圖2為圖1所示的實施例的電子裝置及電子封裝元件的局部平面分解圖。
圖3為本發明另一實施例的電子裝置及電子封裝元件的局部放大圖。
圖4為本發明再一實施例的電子裝置及電子封裝元件的局部放大圖。
圖5為本發明又一實施例的電子裝置及電子封裝元件的局部放大圖。
圖6為本發明另一實施例的電子裝置及電子封裝元件的局部剖面示意圖。
圖7為圖6所示的實施例的電子裝置及電子封裝元件的局部平面分解圖。
請參閱圖1至圖2。圖1為本發明一實施例的電子裝置及電子封裝元件的局部剖面示意圖。圖2為圖1所示的實施例的電子裝置及電子封裝元件的局部平面分解圖。
電子裝置用以配合電子封裝元件1共同運作。電子封裝元件1例如是記憶體元件或是網路或數據機積體電路(IC)。記憶體元件例如是動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)、唯讀記憶體或快閃記憶體。網路或數據機積體電路(IC)可以是WiFi、藍芽(Bluethooth)或者長期演進數據機(LTE modem)。
電子封裝元件1通常具有規格化或預定的接觸墊陣列10。也就是說，接觸墊陣列10中的多個接觸墊已被指定分別對應不同的 信號接點，且這些接觸墊的排列間距以及圖案具有既定的規格。需先說明的是，圖2僅以簡化後的接觸墊陣列10的示意圖為例，以清楚說明本發明之概念，並非實際的接觸墊陣列。
如圖2所示，本實施例的接觸墊陣列10包括多個第一接觸墊A11~A33。在本實施例中，接觸墊陣列10為矩陣陣列，且具有m×n個第一接觸墊A11~A33，其中m為第一接觸墊沿水平方向排列的個數，n為第一接觸墊沿垂直方向排列的個數。在本實施例中，是以3×3的矩陣陣列為例來進行說明。
如前所述，第一接觸墊A11~A33已被指定為不同的信號連接端，如：接入電壓端(VCC)、工作電壓端(VDD)或者公共接地端電壓(VSS)、電源、接地、時脈信號端(clock)、位址信號端(address signals)等等。另外，多個第一接觸墊A11~A33是位於第一下方區域A1中，並共同形成第一接觸墊圖案。
另外，電子裝置包括電路基板3以及主控元件2。如圖1所示，當電子裝置配合電子封裝元件1運作時，主控元件2與電子封裝元件1分別設置於電路基板3的兩相反側，並通過電路基板3建立電性連結。
換言之，本實施例的主控元件2與電子封裝元件1是通過雙面對貼設置於電路基板3上。在本發明實施例中，主控元件2與電子封裝元件1在電路基板3的一厚度方向上至少一部份重疊，可減少電路基板3的線路長度，以及佈線區域的面積。
另外，本發明實施例中，電路基板3的佈線以及主控元件2的訊號接點是對應於電子封裝元件1的接觸墊陣列10來設計。
請參照圖1。電路基板3具有用以設置主控元件2的第一面S1、和第一面S1相反且用以設置電子封裝元件1的第二面S2以及多個貫穿電路基板3的通孔C11~C41。請參照圖2，將位於電路基板3的一預定配置區C1內的通孔C11~C33定義為第一通孔。本實施例中，預定配置區C1是對應電子封裝元件1的第一下方區 域A1以及主控元件2的第一上方區域B1。因此，這些第一通孔C11~C33的位置是對應電子封裝元件1的多個第一接觸墊A11~A33的位置排列。進一步而言，多個第一通孔C11~C33的配置鏡像地對應多個第一接觸墊A11~A33的配置。
因此，既然圖2的實施例中，電子封裝元件1的第一接觸墊A11~A33排列為3×3的矩陣陣列，多個第一通孔C11~C33也會對應第一接觸墊A11~A33的位置而排列為3×3的矩陣陣列。
請參照圖1，電路基板3還包括多個分別位於通孔C11~C43內的導電柱。如圖1所示，導電柱中的多個第一導電柱33a，分別設置在多個對應第一接觸墊A11~A33的第一通孔C11~C33內。
請再參照圖2。主控元件2包括一訊號接點陣列20。訊號接點陣列20是矩陣陣列，且具有m×n個訊號接點B11~Bmn，其中m為訊號接點沿水平方向排列的個數，n為訊號接點沿垂直方向排列的個數。
訊號接點陣列20包括多個第一訊號接點B11~B33以及多個第二訊號接點B(m-1)1~Bmn。在本實施例中，只有第一訊號接點B11~B33會通過相對應的多個第一導電柱33a以電性連接相對應的第一接觸墊A11~A33。
如圖2所示，多個第一訊號接點B11~B33是位於一第一上方區域B1內，且多個第一訊號接點B11~B33的配置是鏡射地對應多個第一接觸墊A11~A33的配置。舉例而言，多個第一接觸墊A11~A33是排列為3×3的矩陣陣列，因此多個第一訊號接點B11~B33也對應多個第一接觸墊A11~A33，而排列為3×3的矩陣陣列。
須說明的是，本發明所指的”多個第一訊號接點B11~B33的配置是鏡射地對應多個第一接觸墊A11~A33的配置”，並不是指每個第一訊號接點的位置一定會和其所對應的第一接觸墊的位置完全重疊。只要第一訊號接點的投影落在對應的第一接觸墊的周邊範 圍內，也屬於本發明所指的”鏡射地對應”之概念。前述的周邊範圍例如是以對應的第一接觸墊的為中心，以在對角方向上排列的兩相鄰的第一接觸墊之間距(pitch)為半徑畫圓而定義出的範圍。
請參照圖1，當主控元件2與電子封裝元件1分別設置在電路基板3的兩相反側時，主控元件2的第一上方區域B1和電子封裝元件1的第一下方區域A1會在電路基板3的厚度方向上至少一部份重疊，從而使第一上方區域B1內的多個第一訊號接點B11~B33可分別通過相對應的第一導電柱33a，電性連接位於第一下方區域A1中相對應的第一接觸墊A11~A33。
舉例而言，請參照圖1，主控元件2的第一訊號接點B11通過位於第一通孔C11內的第一導電柱33a電性連接至電子封裝元件1的第一接觸墊A11。
基於上述，主控元件2的多個第一訊號接點B11~B33的配置以及電路基板3上的第一通孔C11~C33的位置，會配合電子封裝元件1的多個第一接觸墊A11~A33的配置。在一實施例中，每兩相鄰的第一訊號接點B11~B33的間距與每兩相鄰的第一接觸墊A11~A33的間距相同。相似地，每兩相鄰的第一接觸墊A11~A33的間距與每兩相鄰的第一通孔C11~C33之間的間距也會相同，從而縮短連接於每一個第一訊號接點B11~B33與對應的第一接觸墊A11~A33之間的線路總長。
換句話說，主控元件2的多個第一訊號接點B11~B33在第一上方區域B1內形成一第一訊號接點圖案，電子封裝元件1的多個第一接觸墊A11~A33在第一下方區域A1內形成一第一接觸墊圖案。第一訊號接點圖案會是第一接觸墊圖案的鏡射圖案。
另外，為了達成主控元件2與電子封裝元件1之間的電性連接，電路基板3的第一通孔C11~C33分別在第一面S1以及第二面S2形成一第一圖案與第二圖案，其中第一圖案是所述第一訊號接點圖案的鏡射圖案，而第二圖案是第一接觸墊圖案的鏡射圖案。
據此，電子封裝元件1的每一個第一接觸墊A11~A33與對應的第一訊號接點B11~B33之間的水平距離，以及第一接觸墊A11~A33與對應的第一導電柱33a之間的水平距離不會相差太遠，因此可直接通過多個穿設於電路基板3的第一導電柱33a來建立電性連接，並可縮短配置在電路基板3上的線路長度。線路長度的縮短，不僅可降低電路基板3中線路佈設的複雜度，也可降低訊號傳輸損失以及串擾。此外，線路長度縮短也可縮減電路基板3上線路佈設區域的面積，從而使電路基板3或整體電子裝置的尺寸可進一步縮小。
須說明的是本發明實施例中的”第一訊號接點圖案是第一接觸墊圖案的鏡射圖案”僅是說明第一訊號接點圖案和第一接觸墊圖案相同，並不代表每一個第一訊號接點的位置都是和對應的第一接觸墊的位置完全重疊。
換言之，第一訊號接點圖案與第一接觸墊圖案並不需要完全對準且重疊。在一實施例中，第一訊號接點圖案可以相對於第一接觸墊圖案稍微偏移。只要第一訊號接點圖案與第一接觸墊圖案偏移的距離不超過在對角方向上排列的兩相鄰的第一訊號接點B22、B11之間距(pitch)，仍可達成本發明之目的。
基於相似的理由，本發明實施例中的”第一圖案是第一訊號接點圖案的鏡射圖案，以及第二圖案是第一接觸墊圖案的鏡射圖案”不代表彼此電性連接的第一通孔、第一訊號接點以及第一接觸墊三者的位置只能完全重疊。
以彼此電性連接的第一訊號接點B11、第一導電柱33a以及第一接觸墊A11為例，彼此電性連接的第一訊號接點B11、第一接觸墊A11以及第一導電柱33a三者之中可以至少兩者在電路基板3的厚度方向上局部重疊或完全重疊。
請參照圖3。圖3為本發明另一實施例的電子裝置及電子封裝元件的局部放大圖。在圖3的實施例中，彼此電性連接的第一導 電柱33a以及第一接觸墊A11完全重疊或局部重疊，而第一訊號接點B11與第一接觸墊A11完全不重疊。
請參照圖4，圖4為本發明再一實施例的電子裝置及電子封裝元件的局部放大圖。在圖3的實施例中，彼此電性連接的第一訊號接點B11以及第一接觸墊A11可完全重疊或局部重疊，而第一導電柱33a與第一接觸墊A11完全不重疊。換句話說，第一訊號接點B11的位置以及第一接觸墊A11的位置相對於電路基板3成鏡像對稱，但第一訊號接點B11的位置以及第一接觸墊A11的位置都相對於對應的第一導電柱33a偏移。
在另一實施例中，彼此電性連接的第一訊號接點B11、第一接觸墊A11以及第一導電柱33a也可以在電路基板3的厚度方向上不重疊。
請參照圖5，圖5為本發明又一實施例的電子裝置及電子封裝元件的局部放大圖。在這個實施例中，第一訊號接點B11的位置與第一接觸墊A11的位置也可相對於第一導電柱33a分別朝不同的方向偏移而並未重疊。
在圖3至圖5的實施例中，電路基板3還包括位於電路基板3的第一面S1上的導電線段L1以及位於第二面S2上的導電線段L2中的至少其中一者。詳細而言，在圖3的實施例中，第一訊號接點B11通過導電線段L1連接至第一導電柱33a，以電性連接至第一接觸墊A11。在圖4以及圖5的實施例中，第一訊號接點B11與第一接觸墊A11是分別通過位於第一面S1上的導電線段L1以及位於第二面S2上的導電線段L2連接至第一導電柱33a，以建立彼此之間的電性連結。
但是，在圖3至圖5的實施例中，相較於現有的電路板的線路布局而言，導電線段L1、L2的長度較短，且佈局複雜度也較低。因此，第一訊號接點B11~B33與第一接觸墊A11~A33並不需要在垂直方向上完全對準，而可容許些微的偏移，也可達到本發明之 目的。
請再參照圖1及圖2。圖1的主控元件2的訊號接點陣列20還包括多個位於第二上方區域B2的多個第二訊號接點B(m-1)1~Bmn。如圖1所示，在本實施例中，當主控元件2與電子封裝元件1裝設於電路基板3的兩相反側時，第二上方區域B2與第一下方區域A1在電路基板3的厚度方向上並未重疊。本實施例中，將位於預定配置區C1之外的多個通孔C41~C43定義為第二通孔，且將設置在第二通孔內C41~C43的多個導電柱33b定義為第二導電柱。
另外，多個第二訊號接點B(m-1)1~Bmn是通過電路基板3的其他導線層31、32以及第二導電柱33b電性連接至其他電子元件。也就是說，多個第二訊號接點B(m-1)1~Bmn中的至少一個沒有電性連接到電子封裝元件1。因此，多個第二導電柱33b的至少一個也沒有電性連接至電子封裝元件1。然而，根據前述實施例，在另一實施例中，多個第二訊號接點B(m-1)1~Bmn的配置也可以鏡射地對應另一電子元件的多個接觸墊的配置。
請參照圖6及圖7。圖6為本發明另一實施例的電子裝置及電子封裝元件的局部剖面示意圖。圖7為圖6所示的實施例的電子裝置及電子封裝元件的局部平面分解圖。
如圖7所示，本實施例的電子封裝元件1的接觸墊陣列10還包括多個位於第二下方區域A2的第二接觸墊A41~A43。
在本實施例中，主控元件2的訊號接點陣列20是局部地對應電子封裝元件1上的接觸墊陣列10。詳細而言，本實施例中，只有位於第一上方區域B1中的第一訊號接點B11~B33，分別對應於位於第一下方區域A1中的多個第一接觸墊A11~A33，但並未對應位於第二下方區域A2中的多個第二接觸墊A41~A43。
因此，多個第二接觸墊A41~A43是通過設置於電路基板3上的導線層32電性連接至主控元件2的對應訊號接點，即第二訊號 接點B(m-1)1~B(m-1)3。
本實施例中，第二上方區域B2在電路基板3的厚度方向上與第二下方區域A2不重疊，且位於第二上方區域B2內的多個第二訊號接點B(m-1)1~B(m-1)3之中的至少一個電性連接於對應的第二接觸墊A41~A43。
如圖6與圖7所示，第二上方區域B2的第二訊號接點B(m-1)1~B(m-1)3是通過第二導電柱33b以及位於電路基板3的第二面S2的導線層32電性連接到第二下方區域A2的第二接觸墊A41~A43。
在其他實施例中，第二上方區域B2也可以和第二下方區域A2重疊。也就是說，訊號接點陣列20中的所有訊號接點B11~Bmn的配置都會鏡射地對應接觸墊陣列10中的所有接觸墊A11~A43的配置。
綜合上述，本發明的有益效果在於，本發明實施例所提供的電子裝置中，通過使主控元件2的訊號接點陣列20所形成的訊號接點圖案中的至少一部分，為電子封裝元件1的接觸墊陣列10所形成的接觸墊圖案中的至少一部份的鏡射圖案，可簡化電路基板的線路設計，以降低因佈線過多或過密而造成的串擾。
另外，本發明實施例所提供的電路基板具有多個對應電子封裝元件1的接觸墊陣列10的第一通孔C11~C33以及位於第一通孔C11~C33內的第一導電柱33a，使主控元件2與電子封裝元件1之間建立電性連接。
由於電子封裝元件1的每一個第一接觸墊A11~A33與對應的第一訊號接點B11~B33之間的水平距離，以及第一接觸墊A11~A33與對應的第一導電柱33a之間的水平距離不會相差太遠，因此可直接通過多個穿設於電路基板3的第一導電柱33a來建立電性連接。
如此，配置在電路基板3上的線路長度可被縮短，從而降低 電路基板3中線路佈設的複雜度、訊號傳輸損失以及串擾。此外，線路長度縮短也可縮減電路基板3上線路佈設區域的面積，從而縮小電路基板3的尺寸。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及附圖內容所做的等效技術變化，均包含於本發明的申請專利範圍內。

Claims (10)

  1. 一種電子裝置，其配合另一電子封裝元件運作，所述電子封裝元件具有一預定的接觸墊陣列，所述接觸墊陣列包括位於一第一下方區域內的多個第一接觸墊，且所述電子裝置包括：一電路基板，其包括多個貫穿所述電路基板的導電柱，其中，多個所述導電柱包括多個對應於所述第一接觸墊的位置而排列的第一導電柱；以及一主控元件，設置於所述電路基板的一側，且包括一訊號接點陣列，所述訊號接點陣列包括位於一第一上方區域內的多個第一訊號接點以及位於一第二上方區域內的多個第二訊號接點，其中，所述第一上方區域與所述第一下方區域在所述電路基板的所述厚度方向上重疊，使得所述電子封裝元件設置於所述電路基板的另一側時，所述電子封裝元件在所述電路基板的厚度方向上與所述主控元件至少部份重疊，且所述第一訊號接點通過相對應的所述第一導電柱以電性連接相對應的所述第一接觸墊；其中，所述第二上方區域在所述電路基板的所述厚度方向上與所述第一下方區域不重疊，且多個所述第二訊號接點中的至少一個沒有電性連接於所述電子封裝元件。
  2. 如請求項1所述的電子裝置，其中，彼此電性連接的所述第一訊號接點、所述第一接觸墊以及所述第一導電柱三者之中至少兩者在所述電路基板的所述厚度方向上局部重疊或完全重疊。
  3. 如請求項1所述的電子裝置，其中，彼此電性連接的所述第一訊號接點、所述第一接觸墊以及所述第一導電柱在所述電路基板的所述厚度方向上完全不重疊。
  4. 如請求項1所述的電子裝置，其中，多個所述第一訊號接點的配置是鏡射地對應多個所述第一接觸墊的配置。
  5. 如請求項1所述的電子裝置，其中，所述接觸墊陣列還包括位於一第二下方區域的多個第二接觸墊，所述第二上方區域和所述第二下方區域在所述電路基板的厚度方向上與所述第二下方區域不重疊，且位於所述第二上方區域中的多個所述第二訊號接點之中的至少一個電性連接於對應的所述第二接觸墊。
  6. 如請求項1所述的電子裝置，其中，彼此電性連接的所述第一訊號接點的位置以及所述第一接觸墊的位置兩者部分重疊或完全重疊，且都相對於對應的所述第一導電柱偏移。
  7. 如請求項1所述的電子裝置，其中，所述電路基板具有一用以設置所述主控元件的第一面、一與所述第一面相反且用以設置所述電子封裝元件的第二面以及貫穿所述電路基板的通孔，其中，多個所述第一導電柱分別位於多個所述通孔內，所述通孔在所述第一面與所述第二面分別形成一第一圖案與第二圖案，所述第一圖案是所述第一訊號接點圖案的鏡射圖案，且所述第二圖案是所述第一接觸墊圖案的鏡射圖案。
  8. 一種電路基板，用以使設置於其上的一主控元件及一電子封裝元件電性連接，所述主控元件具有一訊號接點陣列，所述訊號接點陣列包括位於一第一上方區域內的多個第一訊號接點以及位於一第二上方區域內的多個第二訊號接點，所述電子封裝元件具有一預定的接觸墊陣列，所述接觸墊陣列包括位於一第一下方區域內的多個第一接觸墊，多個所述第一接觸墊形成一第一接觸墊圖案，所述電路基板具有： 一用以設置所述主控元件的第一面；一與所述第一面相反且用以設置所述電子封裝元件的第二面；多個貫穿所述電路基板的通孔，其包含位於所述電路基板的一預定配置區內的多個第一通孔，以及位於所述預定配置區之外的多個第二通孔；多個第一導電柱，分別設置於多個所述第一通孔內，使得所述主控元件設置於所述第一面且所述電子封裝元件設置於所述第二面時，所述主控元件的多個所述第一訊號接點分別通過對應的所述第一導電柱電性連接至所述電子封裝元件的多個第一接觸墊；以及多個第二導電柱，分別設置於多個所述第二通孔內，使得所述主控元件設置於所述第一面且所述電子封裝元件設置於所述第二面時，所述主控元件的多個所述第二訊號接點分別電性連接於對應的多個第二導電柱，且多個第二導電柱的至少一個沒有電性連接至所述電子封裝元件；其中，所述第一通孔在所述第一面與所述第二面分別形成一第一圖案與第二圖案，且所述第二圖案是所述第一接觸墊圖案的鏡射圖案。
  9. 如請求項8所述的電路基板，其中，所述第二圖案相對所述第一接觸墊圖案偏移。
  10. 如請求項8所述的電路基板，其中，多個所述第一訊號接點形成一第一訊號接點圖案，且所述第一圖案是所述第一訊號接點圖案的鏡射圖案。
TW106117609A 2017-05-26 2017-05-26 電子裝置及其電路基板 TWI638442B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106117609A TWI638442B (zh) 2017-05-26 2017-05-26 電子裝置及其電路基板
US15/957,246 US10334727B2 (en) 2017-05-26 2018-04-19 Electronic apparatus, and circuit board and control device thereof
EP18168724.5A EP3407687A1 (en) 2017-05-26 2018-04-23 Control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106117609A TWI638442B (zh) 2017-05-26 2017-05-26 電子裝置及其電路基板

Publications (2)

Publication Number Publication Date
TWI638442B true TWI638442B (zh) 2018-10-11
TW201901911A TW201901911A (zh) 2019-01-01

Family

ID=62067376

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106117609A TWI638442B (zh) 2017-05-26 2017-05-26 電子裝置及其電路基板

Country Status (3)

Country Link
US (1) US10334727B2 (zh)
EP (1) EP3407687A1 (zh)
TW (1) TWI638442B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114765924A (zh) * 2020-12-30 2022-07-19 方略电子股份有限公司 电子装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7316192B2 (ja) * 2019-10-29 2023-07-27 タイコエレクトロニクスジャパン合同会社 ソケット
CN113013131A (zh) 2019-12-20 2021-06-22 群创光电股份有限公司 发光装置及包含其的拼接式显示器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100012934A1 (en) * 2008-07-17 2010-01-21 Oh-Jin Jung Semiconductor chip and semiconductor chip stacked package
TW201533882A (zh) * 2014-02-21 2015-09-01 Chipmos Technologies Inc 覆晶堆疊封裝

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639309B2 (en) * 2002-03-28 2003-10-28 Sandisk Corporation Memory package with a controller on one side of a printed circuit board and memory on another side of the circuit board
US7406573B2 (en) * 2002-05-09 2008-07-29 Src Computers, Inc. Reconfigurable processor element utilizing both coarse and fine grained reconfigurable elements
US20030212853A1 (en) * 2002-05-09 2003-11-13 Huppenthal Jon M. Adaptive processor architecture incorporating a field programmable gate array control element having at least one embedded microprocessor core
KR100688501B1 (ko) 2004-09-10 2007-03-02 삼성전자주식회사 미러링 구조를 갖는 스택 ｂｏｃ 패키지 및 이를 장착한양면 실장형 메모리 모듈
US7274105B2 (en) * 2005-11-28 2007-09-25 Delphi Technologies, Inc. Thermal conductive electronics substrate and assembly
US20070263425A1 (en) * 2006-02-08 2007-11-15 Qimonda Ag Memory arrangement
JPWO2008053833A1 (ja) * 2006-11-03 2010-02-25 イビデン株式会社 多層プリント配線板
US8080874B1 (en) * 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
US7961532B2 (en) * 2008-06-27 2011-06-14 Rambus Inc. Bimodal memory controller
WO2010071905A1 (de) 2008-12-22 2010-07-01 Unitel Gmbh Verfahren zum design von signalleitungen in einer mehr-lagen-leiterplatte und solcherart hergestellte mehr-lagen-leiterplatte
JP4854770B2 (ja) * 2009-07-10 2012-01-18 富士通株式会社 プリント基板ユニット及び電子機器
JP2011035345A (ja) * 2009-08-06 2011-02-17 Fujitsu Ltd 半導体素子モジュール、電子回路ユニット、電子デバイス、及び、半導体素子モジュールの製造方法
WO2013110179A1 (en) * 2012-01-27 2013-08-01 Mosaid Technologies Incorporated Method and apparatus for connecting memory dies to form a memory system
JP5919872B2 (ja) * 2012-02-21 2016-05-18 富士通株式会社 多層配線基板及び電子機器
EP2687187B1 (de) * 2012-07-19 2014-11-12 W & H Dentalwerk Bürmoos GmbH Medizinisches, insbesondere dentales, Handstück
US9201097B1 (en) * 2012-10-12 2015-12-01 Altera Corporation Method and apparatus for testing integrated circuit die with a partially completed and validated module
WO2014088071A1 (ja) * 2012-12-06 2014-06-12 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR102354986B1 (ko) * 2015-07-08 2022-01-24 삼성전자주식회사 솔리드 스테이트 드라이브
IT201600084419A1 (it) * 2016-08-10 2018-02-10 St Microelectronics Srl Procedimento per realizzare dispositivi a semiconduttore, dispositivo e circuito corrispondenti

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100012934A1 (en) * 2008-07-17 2010-01-21 Oh-Jin Jung Semiconductor chip and semiconductor chip stacked package
TW201533882A (zh) * 2014-02-21 2015-09-01 Chipmos Technologies Inc 覆晶堆疊封裝

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114765924A (zh) * 2020-12-30 2022-07-19 方略电子股份有限公司 电子装置
CN114765924B (zh) * 2020-12-30 2024-03-22 方略电子股份有限公司 电子装置

Also Published As

Publication number Publication date
US10334727B2 (en) 2019-06-25
EP3407687A1 (en) 2018-11-28
TW201901911A (zh) 2019-01-01
US20180343739A1 (en) 2018-11-29

Similar Documents

Publication Publication Date Title
US7750464B2 (en) Semiconductor device
JP4746770B2 (ja) 半導体装置
US7855445B2 (en) Circuit device including rotated stacked die
CN101232009B (zh) 用于集成电路模块的安装结构
JP2007213375A5 (zh)
TWI638442B (zh) 電子裝置及其電路基板
TWI658551B (zh) 半導體堆疊封裝
JP2022549662A (ja) 配線設計方法、配線構造、およびフリップチップ
JP2014533895A (ja) スタック半導体素子のためのインターポーザー
US11256359B2 (en) Touch screen, touch display screen and display device
KR102229847B1 (ko) 리셉터클 커넥터
JP2014096547A (ja) 半導体装置及びその製造方法
JP2006310411A (ja) 半導体装置
KR20140055017A (ko) 전력 반도체 모듈 및 전력 반도체 제조 방법
KR20090083709A (ko) 인쇄회로기판, 반도체 패키지, 카드 및 시스템
WO2016070441A1 (zh) 印刷电路板
TWI682696B (zh) 記憶體裝置
CN203596976U (zh) 电路板及相机模组
CN108987364B (zh) 电子装置及其电路基板
KR101119066B1 (ko) 멀티칩 패키지
US20120193622A1 (en) Device
TWI444115B (zh) 印刷電路板和晶片系統
US8698325B2 (en) Integrated circuit package and physical layer interface arrangement
KR20080059047A (ko) 반도체 장치의 제조 방법
JPWO2009153912A1 (ja) 半導体装置及び半導体装置の製造方法