[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI417893B - 資料存取裝置及資料存取方法 - Google Patents

資料存取裝置及資料存取方法 Download PDF

Info

Publication number
TWI417893B
TWI417893B TW098114961A TW98114961A TWI417893B TW I417893 B TWI417893 B TW I417893B TW 098114961 A TW098114961 A TW 098114961A TW 98114961 A TW98114961 A TW 98114961A TW I417893 B TWI417893 B TW I417893B
Authority
TW
Taiwan
Prior art keywords
flash memory
data
mirror
area
memory controller
Prior art date
Application number
TW098114961A
Other languages
English (en)
Other versions
TW201040976A (en
Inventor
Chung Su Mu
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Priority to TW098114961A priority Critical patent/TWI417893B/zh
Priority to US12/575,482 priority patent/US8234544B2/en
Publication of TW201040976A publication Critical patent/TW201040976A/zh
Application granted granted Critical
Publication of TWI417893B publication Critical patent/TWI417893B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

資料存取裝置及資料存取方法
本發明係有關於資料存取裝置，特別有關於使用鏡射機制來提高存取速度並確保資料正確性的資料存取裝置。
在舊有的儲存裝置中，通常係利用錯誤更正碼(Error Correcting Code,ECC)來保護儲存在儲存裝置裡的資料。舉例來說，當發現儲存在一儲存裝置中的資料有問題時，可利用與該資料相對應的ECC進行錯誤更正。然而利用ECC進行的錯誤更正有其限制，當大於一特定資料量(例如：N位元)的錯誤發生時，便無法利用ECC對其進行更正。而且，在現代許多電子裝置中，都使用較快速度的儲存裝置(如：快閃記憶體)來取代舊有的硬碟，而使用ECC來進行錯誤更正的作法會耗費相當多的時間，因此不符合現代裝置對快速存取的需求。
因此，本發明之一目的在於提供一種資料存取裝置，以提高快閃記憶體中資料的正確性以及資料的存取速度。
本發明之實施例揭露了一種資料存取裝置，其包含：一快閃記憶體控制器；一鏡射裝置(means)；以及一快閃記憶體，包含至少一資料區以及至少一鏡射區，其中該鏡射裝置在該快閃記憶體控制器寫入資料至該資料區時，複製該資料以形成鏡射資料至該鏡射區，且該快閃記憶體控制器在該資料被讀取時，若判斷該資料具有錯誤，則讀取該鏡射資料以取代該資料。
本發明之另一實施例揭露了一種資料存取裝置，包含：一快閃記憶體控制器；一鏡射裝置；一第一快閃記憶體，包含至少一資料區；以及一第二快閃記憶體，包含供該第一快閃記憶體使用的至少一鏡射區；該鏡射裝置在該快閃記憶體控制器寫入資料至該資料區時，複製該資料以形成鏡射資料至該鏡射區，且該快閃記憶體控制器在該資料被讀取時，若判斷該資料具有錯誤時，則讀取該鏡射資料以取代該資料。
本發明之又一實施例揭露了一種資料存取裝置，包含：一快閃記憶體控制器；一鏡射裝置；一第一快閃記憶體；一第二快閃記憶體，包含至少一資料區；以及一第三快閃記憶體，包含供該第二快閃記憶體使用的至少一鏡射區；該鏡射裝置在該快閃記憶體控制器寫入資料至該第二快閃記憶體時，複製該資料以形成鏡射資料至該鏡射區，且該快閃記憶體控制器在該資料被讀取時，若判斷該資料具有錯誤時，則讀取該鏡射資料以取代該資料。
根據上述之實施例，熟知此項技藝者可輕易得到相對應的資料存取方法，故在此不再贅述。
藉由上述的處理方式，由於不依賴ECC來做偵錯的動作，因此可加速快閃記憶體的存取動作且可保留正確的資料在鏡射區中以提高資料的正確性，故可改善習知技術之問題。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。以外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
第1圖繪示了根據本發明之一實施例的資料存取裝置100。如第1圖所示，資料存取裝置100包含一資料傳輸介面101、一緩衝器103、一A快閃記憶體(flash memory)105、一B快閃記憶體107、一C快閃記憶體109、一A快閃記憶體控制器111、一B快閃記憶體控制器113、一C快閃記憶體控制器115、一A鏡射裝置117、一B鏡射裝置119、一C鏡射裝置121、一處理器123以及一匯流排125。在欲將一資料寫入快閃記憶體105~109時，處理器123會透過資料傳輸介面接收資料(例如：自一伺服器或一主機接收資料)並透過匯流排125儲存至緩衝器103中。然後快閃記憶體控制器111~115會分別將緩衝器103中的資料複製並透過匯流排125寫入到快閃記憶體105~109。
快閃記憶體105~109分別包含資料區127~131以及鏡射區133~137。快閃記憶體控制器111~115係將緩衝器103中的資料複製並寫入到快閃記憶體105~109的資料區127~131中。鏡射裝置117~121在快閃記憶體控制器111~115寫入資料至資料區127~131時，複製欲寫入資料區127~131之資料以形成鏡射資料並儲存至鏡射區133~137，且快閃記憶體控制器111~115在資料被讀取時，利用與該資料相對應的ECC判斷該資料是否正確，若判斷該資料具有錯誤，則可自鏡射區讀取該筆資料相對應的鏡射資料，快閃記憶體控制器並利用該筆鏡射資料相對應的ECC判斷該鏡射資料是否正確(或可利用ECC回復為正確資料)，若判斷該鏡射資料正確，則可以該鏡射資料取代該資料回覆給主機或伺服器。或者，更仔細地說，快閃記憶體控制器111~115在資料被讀取時，若判斷資料具有的錯誤多於可修復的範圍(例如大於ECC可修復的位元數)，才讀取鏡射資料以取代資料。
上述的鏡射裝置117~121可以軟體、韌體或硬體的方式實施。除此之外，快閃記憶體105~109可包含複數資料區以及複數鏡射區，而記憶體控制器可使用先分割資料再鏡射的方式，或是先鏡射再分割資料的方式來處理欲寫入快閃記憶體的資料。
詳細來說，分割資料再鏡射的方式係指快閃記憶體控制器111~115在寫入資料至快閃記憶體105~109時，係將資料分散成複數個部份以寫入資料區127~131，鏡射裝置117~121複製資料被分割而成的部份並存入鏡射區133~137當中。而先鏡射再分割資料的方式係指鏡射裝置117~121將資料複製完後，快閃記憶體控制器111~115將鏡射資料分散成複數個部份並存入鏡射區133~137。無論是單一資料區、鏡射區或是多數資料區、鏡射區，資料在寫入時都需要建立一位址查找表(address table)以供後續讀取資料的對照以及參考。此類位址查找表的功能以及相關運作皆為熟知此項技藝者所知悉，故在此不再贅述。
第2圖繪示了根據本發明之一實施例的資料存取裝置200。資料存取裝置200包含一資料傳輸介面201、一緩衝器203、一鏡射裝置205、一A1 快閃記憶體控制器207、一A2 快閃記憶體控制器209、一B1 快閃記憶體控制器211、一B2 快閃記憶體控制器213、一A1 快閃記憶體215、一A2 快閃記憶體217、一B1 快閃記憶體219、一B2 快閃記憶體221、處理器223以及匯流排225。資料存取裝置200與資料存取裝置100的差別在於資料存取裝置100的資料區與其對應之鏡射區係在同一快閃記憶體中，而資料存取裝置200的資料區與其對應之鏡射區係在不同快閃記憶體中。
舉例來說，A1 快閃記憶體215的資料區216在A1 快閃記憶體215中，然而A1 快閃記憶體215的鏡射區218卻在A2 快閃記憶體217當中。同樣的，B1 快閃記憶體219的資料區220在B1 快閃記憶體219中，然而B1 快閃記憶體219的鏡射區222卻在B2 快閃記憶體221當中。A2 快閃記憶體217和B2 快閃記憶體221中的鏡射區218和222可以只各自佔A2 快閃記憶體217和B2 快閃記憶體221的一部份，或者涵蓋A2 快閃記憶體217和B2 快閃記憶體221所有可用的儲存空間。亦即鏡射區的空間大小可為快閃記憶體可用空間的一部份，或者等於快閃記憶體的可用空間。
須注意的是，上述資料存取裝置100和200的元件，元件數目以及結構僅用以說明，並非用以限定本發明。舉例來說，資料存取裝置100和200的每一快閃記憶體都搭配一快閃記憶體控制器，實際上不同快閃記憶體亦可共用快閃記憶體控制器。除此之外，資料存取裝置100每一快閃記憶體都搭配一鏡射裝置，而資料存取裝置200所有快閃記憶體僅搭配一鏡射裝置，這樣的配置方式亦只用於說明而非構成限制條件。
第3圖繪示了根據本發明之一實施例的資料存取裝置300。資料存取裝置300包含一資料傳輸介面301、一緩衝器303、一鏡射裝置305、一D快閃記憶體控制器307、一E快閃記憶體控制器309、一F快閃記憶體控制器311、一D快閃記憶體315、一E快閃記憶體317、一F快閃記憶體319、處理器323以及匯流排325。在此實施例中，D快閃記憶體315係一品質較佳之快閃記憶體，例如為單層單元(Single Level Cell,SLC)之快閃記憶體，其發生存取錯誤之機率較低。而E快閃記憶體317係一品質較差之快閃記憶體，例如為多層單元(Multi Level Cell,MLC)之快閃記憶體或次級(downgrade)記憶體，其發生存取錯誤之機率較高。
在本實施例中，鏡射裝置305係選擇性地對欲儲存至資料存取裝置300的資料進行鏡射處理。例如，一主機(未示於第三圖中)欲將一資料d儲存至資料存取裝置300時，處理器323依據資料d所對應的邏輯位址LAd 判斷出資料d應儲存至D快閃記憶體315中，由於D快閃記憶體315係品質較佳、發生存取錯誤機率較低之快閃記憶體，故鏡射裝置305不對資料d進行鏡射處理。而當主機欲將一資料e儲存至資料存取裝置300時，處理器323依據資料e所對應的邏輯位址LAe 判斷出資料e應儲存至E快閃記憶體317的資料區316中，由於E快閃記憶體317係品質較差、發生存取錯誤機率較高之快閃記憶體，故鏡射裝置305會對資料e進行鏡射處理。鏡射裝置305會複製資料e產生鏡射資料e’，並將鏡射資料e’儲存至F快閃記憶體319的鏡射區318中。
請注意到，在一實施例中，可分別將資料e與鏡射資料e’儲存至E快閃記憶體317與F快閃記憶體319相對應的實體位址中。例如，將資料e儲存至E快閃記憶體317的實體位址0x0001中，而將鏡射資料e’儲存至F快閃記憶體319的實體位址0x0001中。如此一來，一旦發現讀取儲存在E快閃記憶體317的實體位址0x0001的資料e發生讀取錯誤時，E快閃記憶體控制器309將該讀取錯誤回報給處理器323，處理器323可直接控制F快閃記憶體控制器311讀取儲存在其實體位址0x0001的鏡射資料e’，而無需查找鏡射資料e’的實體儲存位址。如此一來，即可增加處理速度。然而此實施例並非本發明之限制，亦可利用一查找表儲存資料e與鏡射資料e’之實體儲存位址，並利用該查找表及資料e的實體儲存位址(鏡射資料e’的實體儲存位址)找出鏡射資料e’的實體儲存位址(資料e的實體儲存位址)。
在另一實施例中，當主機欲將一資料d儲存至資料存取裝置300時，處理器323依據資料d所對應的邏輯位址LAd 判斷出資料d應儲存至D快閃記憶體315中。D快閃記憶體控制器307依據邏輯位址LAd 判斷出資料d應儲存至D快閃記憶體315的實體儲存位址PAd 。而D快閃記憶體控制器307判斷出實體儲存位址PAd 係位於一個較容易發生存取錯誤的實體儲存單元，例如，該儲存單元(一區塊、一儲存頁等)之前發生過可以回復的ECC錯誤，然而其發生錯誤的位元數已經逼近ECC的更正能力上限(或超過一門檻值)。例如，ECC的更正能力上限為8個位元，而該儲存單元之前發生過6個位元的存取錯誤。為了避免發生無法利用ECC回復的錯誤，D快閃記憶體307回報處理器323，處理器323控制鏡射裝置305複製資料d產生鏡射資料d’，並控制F快閃記憶體控制器311將鏡射資料d’儲存至F快閃記憶體319的鏡射區318。處理器323可建立一查找表說明資料d與鏡射資料d’的實體儲存位址之對應關係。利用鏡射資料之方式，類似於先前之實施例，於此不再贅述。
根據上述之實施例，熟知此項技藝者可輕易得到相對應的資料存取方法，故在此不再贅述。
藉由上述的處理方式，由於可保留鏡射資料在鏡射區中以加強對資料的保護能力，故可改善習知技術之問題。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、200、300．．．資料存取裝置
101、201、301．．．資料傳輸介面
103、203、303．．．緩衝器
105A．．．快閃記憶體
107B．．．快閃記憶體
109C．．．快閃記憶體
111A．．．快閃記憶體控制器
113B．．．快閃記憶體控制器
115C．．．快閃記憶體控制器
117A．．．鏡射裝置
119B．．．鏡射裝置
121C．．．鏡射裝置
123、223、323．．．處理器
125、225、325．．．匯流排
127~131、216、220、316．．．資料區
133~137、318．．．鏡射區
205、305．．．鏡射裝置
207A1 ．．．快閃記憶體控制器
209A2 ．．．快閃記憶體控制器
211B1 ．．．快閃記憶體控制器
213B2 ．．．快閃記憶體控制器
215A1 ．．．快閃記憶體
217A2 ．．．快閃記憶體
218A1 ．．．快閃記憶體鏡射區
219B1 ．．．快閃記憶體
221B2 ．．．快閃記憶體
222B1 ．．．快閃記憶體鏡射區
307D．．．快閃記憶體控制器
309E．．．快閃記憶體控制器
311F．．．快閃記憶體控制器
315D．．．快閃記憶體
317E．．．快閃記憶體
319F．．．快閃記憶體
第1~3圖分別繪示了根據本發明之不同實施例的資料存取裝置。
101．．．資料傳輸介面
103．．．緩衝器
105A．．．快閃記憶體
107B．．．快閃記憶體
109C．．．快閃記憶體
111A．．．快閃記憶體控制器
113B．．．快閃記憶體控制器
115C．．．快閃記憶體控制器
117A．．．鏡射裝置
119B．．．鏡射裝置
121C．．．鏡射裝置
123．．．處理器
125．．．匯流排
127~131．．．資料區
133~137．．．鏡射區

Claims (4)

  1. 一種資料存取裝置，包含：一快閃記憶體控制器；一鏡射裝置；一第一快閃記憶體；一第二快閃記憶體，包含至少一資料區，其中該第一快閃記憶體發生存取錯誤的機率較該第二快閃記憶體發生存取錯誤的機率低；以及一第三快閃記憶體，包含供該第二快閃記憶體使用的至少一鏡射區；該鏡射裝置在該快閃記憶體控制器寫入資料至該第二快閃記憶體時，複製該資料以形成鏡射資料至該鏡射區，且該快閃記憶體控制器在該資料被讀取時，若判斷該資料具有錯誤時，則讀取該鏡射資料以取代該資料。
  2. 如申請專利範圍第1項所述之資料存取裝置，其中該第一快閃記憶體係單層單元(Single Level Cell,SLC)之快閃記憶體，該第二快閃記憶體係多層單元(Multi Level Cell,MLC)之快閃記憶體。
  3. 一種資料存取裝置，包含：一快閃記憶體控制器；一鏡射裝置；一第一快閃記憶體； 一第二快閃記憶體，包含至少一資料區；以及一第三快閃記憶體，包含供該第二快閃記憶體使用的至少一鏡射區；該鏡射裝置在該快閃記憶體控制器寫入資料至該第二快閃記憶體時，複製該資料以形成鏡射資料至該鏡射區，且該快閃記憶體控制器在該資料被讀取時，若判斷該資料具有錯誤時，則讀取該鏡射資料以取代該資料；其中當欲寫入一第一資料至該第一快閃記憶體的一特定儲存單元時，該鏡射裝置複製該第一資料以產生一第一鏡射資料至供該第二快閃記憶體使用的該鏡射區，其中該特定儲存單元先前發生過錯誤位元數大於一門檻值之存取錯誤。
  4. 如申請專利範圍第3項所述之資料存取裝置，其中該門檻值為該快閃記憶體之錯誤更正能力。
TW098114961A 2009-05-06 2009-05-06 資料存取裝置及資料存取方法 TWI417893B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098114961A TWI417893B (zh) 2009-05-06 2009-05-06 資料存取裝置及資料存取方法
US12/575,482 US8234544B2 (en) 2009-05-06 2009-10-08 Data access apparatus and data access method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098114961A TWI417893B (zh) 2009-05-06 2009-05-06 資料存取裝置及資料存取方法

Publications (2)

Publication Number Publication Date
TW201040976A TW201040976A (en) 2010-11-16
TWI417893B true TWI417893B (zh) 2013-12-01

Family

ID=43063090

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098114961A TWI417893B (zh) 2009-05-06 2009-05-06 資料存取裝置及資料存取方法

Country Status (2)

Country Link
US (1) US8234544B2 (zh)
TW (1) TWI417893B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8041879B2 (en) * 2005-02-18 2011-10-18 Sandisk Il Ltd Flash memory backup system and method
US9377960B2 (en) 2009-07-29 2016-06-28 Hgst Technologies Santa Ana, Inc. System and method of using stripes for recovering data in a flash storage system
US8090977B2 (en) * 2009-12-21 2012-01-03 Intel Corporation Performing redundant memory hopping
EP3438839A1 (en) 2011-09-30 2019-02-06 Intel Corporation Presentation of direct accessed storage under a logical drive model
TWI461913B (zh) * 2011-11-30 2014-11-21 Silicon Motion Inc 快閃記憶裝置及其資料讀取方法
CN103136108B (zh) * 2011-12-05 2016-04-06 慧荣科技股份有限公司 快闪存储装置及其数据读取方法
US20130166865A1 (en) * 2011-12-22 2013-06-27 Alex Lemberg Systems and Methods for Managing Parallel Access to Multiple Storage Systems
US20130297851A1 (en) * 2012-05-02 2013-11-07 Chung-Wen Huang Peripheral device and data access control method thereof
US20140089561A1 (en) * 2012-09-26 2014-03-27 Kiran Pangal Techniques Associated with Protecting System Critical Data Written to Non-Volatile Memory
US9524113B2 (en) * 2013-05-24 2016-12-20 Seagate Technology Llc Variable redundancy in a solid state drive
US9251054B2 (en) 2014-03-27 2016-02-02 International Business Machines Corporation Implementing enhanced reliability of systems utilizing dual port DRAM
US9582205B2 (en) * 2014-04-17 2017-02-28 Sandisk Technologies Llc Protection scheme with dual programming of a memory system
US9547449B2 (en) * 2014-11-12 2017-01-17 International Business Machines Corporation Performance optimization of read functions in a memory system
DE102017220708A1 (de) * 2017-04-06 2018-10-11 Robert Bosch Gmbh Verfahren und Vorrichtung zum Betreiben einer Speichereinrichtung
KR102399490B1 (ko) * 2017-06-20 2022-05-19 에스케이하이닉스 주식회사 다양한 동작 모드를 수행하는 반도체 메모리 장치, 이를 포함하는 메모리 모듈 및 시스템
US11960360B1 (en) * 2022-09-22 2024-04-16 Micron Technology, Inc. Redundancy-based error detection in a memory device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200629086A (en) * 2004-12-10 2006-08-16 Infortrend Technology Inc Storage system and method for handling bad storage device data therefor
US20060198202A1 (en) * 2005-02-18 2006-09-07 M-Systems Flash Disk Pioneers Ltd. Flash memory backup system and method
TW200703349A (en) * 2005-06-21 2007-01-16 Hewlett Packard Development Co Memory mirroring apparatus and method
TW200717529A (en) * 2005-10-21 2007-05-01 Key Technology Corp Method for managing flash memory in a multiple partition memory array
US7328315B2 (en) * 2005-02-03 2008-02-05 International Business Machines Corporation System and method for managing mirrored memory transactions and error recovery
US20090113235A1 (en) * 2007-10-30 2009-04-30 Selinger Robert D Raid with redundant parity

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6820182B1 (en) * 2000-10-18 2004-11-16 International Business Machines Corporation Support for exhaustion recovery in a data processing system with memory mirroring
TW591393B (en) * 2003-01-22 2004-06-11 Fujitsu Ltd Memory controller
US8060774B2 (en) * 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US9262284B2 (en) * 2006-12-07 2016-02-16 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Single channel memory mirror
US8090980B2 (en) * 2006-12-08 2012-01-03 Sandforce, Inc. System, method, and computer program product for providing data redundancy in a plurality of storage devices
US20090150721A1 (en) * 2007-12-10 2009-06-11 International Business Machines Corporation Utilizing A Potentially Unreliable Memory Module For Memory Mirroring In A Computing System
KR20090060774A (ko) * 2007-12-10 2009-06-15 한국전자통신연구원 임베디드 시스템의 펌웨어 및 데이터 미러링 장치 및 방법
US20090172335A1 (en) * 2007-12-31 2009-07-02 Anand Krishnamurthi Kulkarni Flash devices with raid

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200629086A (en) * 2004-12-10 2006-08-16 Infortrend Technology Inc Storage system and method for handling bad storage device data therefor
US7328315B2 (en) * 2005-02-03 2008-02-05 International Business Machines Corporation System and method for managing mirrored memory transactions and error recovery
US20060198202A1 (en) * 2005-02-18 2006-09-07 M-Systems Flash Disk Pioneers Ltd. Flash memory backup system and method
TW200703349A (en) * 2005-06-21 2007-01-16 Hewlett Packard Development Co Memory mirroring apparatus and method
TW200717529A (en) * 2005-10-21 2007-05-01 Key Technology Corp Method for managing flash memory in a multiple partition memory array
US20090113235A1 (en) * 2007-10-30 2009-04-30 Selinger Robert D Raid with redundant parity

Also Published As

Publication number Publication date
US20100287433A1 (en) 2010-11-11
US8234544B2 (en) 2012-07-31
TW201040976A (en) 2010-11-16

Similar Documents

Publication Publication Date Title
TWI417893B (zh) 資料存取裝置及資料存取方法
US10261906B2 (en) Data accessing method and apparatus
US8453021B2 (en) Wear leveling in solid-state device
US7849382B2 (en) Memory control circuit, nonvolatile storage apparatus, and memory control method
US8972776B2 (en) Partial R-block recycling
JP5649742B2 (ja) トランザクションログの復元
TWI555023B (zh) 快閃記憶體更新方法以及快閃記憶體控制器
US10613943B2 (en) Method and system for improving open block data reliability
US8214725B2 (en) Memory access system
US8516184B2 (en) Data updating using mark count threshold in non-volatile memory
US8756398B2 (en) Partitioning pages of an electronic memory
US8694748B2 (en) Data merging method for non-volatile memory module, and memory controller and memory storage device using the same
US10635527B2 (en) Method for processing data stored in a memory device and a data storage device utilizing the same
TW201539455A (zh) 資料儲存方法、記憶體控制電路單元與記憶體儲存裝置
US11157399B2 (en) Data storage devices and data processing methods with dynamic programming scheme
US20180157428A1 (en) Data protection of flash storage devices during power loss
US9947417B2 (en) Memory management method, memory storage device and memory controlling circuit unit
TW201303584A (zh) 記憶體儲存裝置、其記憶體控制器與有效資料識別方法
US8607123B2 (en) Control circuit capable of identifying error data in flash memory and storage system and method thereof
CN113220221A (zh) 存储器控制器与数据处理方法
US11662940B2 (en) Data storage device and data processing method for restoring MLC/TLC memory to avoid degradation of access performance of a memory device caused by word line short
US10922025B2 (en) Nonvolatile memory bad row management
US11550710B2 (en) Data processing method and memory controller utilizing the same
US11327770B2 (en) Data storage devices, access device and data processing methods