TW201251332A - Level shifter - Google Patents
Level shifter Download PDFInfo
- Publication number
- TW201251332A TW201251332A TW101120163A TW101120163A TW201251332A TW 201251332 A TW201251332 A TW 201251332A TW 101120163 A TW101120163 A TW 101120163A TW 101120163 A TW101120163 A TW 101120163A TW 201251332 A TW201251332 A TW 201251332A
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- level shifter
- voltage
- level
- volts
- Prior art date
Links
- 239000013078 crystal Substances 0.000 claims description 18
- 239000000428 dust Substances 0.000 claims description 5
- 239000001397 quillaja saponaria molina bark Substances 0.000 claims description 3
- 229930182490 saponin Natural products 0.000 claims description 3
- 150000007949 saponins Chemical class 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 206010036790 Productive cough Diseases 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 claims 1
- 230000003111 delayed effect Effects 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 210000003802 sputum Anatomy 0.000 claims 1
- 208000024794 sputum Diseases 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 102100034428 Dual specificity protein phosphatase 1 Human genes 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 101000924017 Homo sapiens Dual specificity protein phosphatase 1 Proteins 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356086—Bistable circuits with additional means for controlling the main nodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L5/00—Automatic control of voltage, current, or power
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
201251332 六、發明說明: 【發明所屬之技術領域】 與例示性實施例一致之裝置及方法係關於一種位準移位 器,且更特疋S之,裝置及方法係關於一種能夠在不使用 一高電壓電晶體之情況下將一低電壓位準之一輸入信號轉 換成一高電壓位準之一輸出信號之位準移位器。 本申請案主張2011年6月9曰於韓國知識產權局申請之韓 國專利申請案第10-2011-0055745號之優先權,該案之全文 以引用方式併入本文中。 【先前技術】 實施一晶片中之一電路系統(其中整合各種半導體電路) 之晶片上系統(soc)經設計使得高效能區塊使用一高電 壓且低效能區塊使用低電壓以節省能量。然而,由於區塊 之間使用不同電麼,故增大一浪漏電流或發生由該等區塊 之間之一介面區之一電壓差引起之故障。 為解決該等問題,作為改變區塊之間之電壓位準之一介 面電路,一位準移位器已用以將自外界供應之一電壓轉換 成大於自外界供應之該電壓之—高電愿或小於自外界供應 之該電愿之一低電愿。 在相關技術中,串聯連接之複數個位準移位器係用以將 自外界供應之一低電壓信號轉換成一高電壓信號。在下文 中’將參考圖6而描述相關技術中之_位準移位器之一操 作。 圖6係綠示相關技術中之位準移位器之-操作之-視 164475.doc 201251332 圖。具體言之,現將描述將一低電壓信號(〇伏特至15伏 特)轉換成一高電壓信號(5伏特至10伏特)之相關技術中之 位準移位器之一操作。 參考圖6’首先’使用由一中電壓電晶體構成之一第一 位準移位器來將低電壓信號(〇伏特至1.5伏特)轉換成一正 常電壓信號(0伏特至5伏特)。此處,該中電壓電晶體為具 有6伏特或更小之vGS及VDS電壓之一電晶體》 接著,使用由一高電壓電晶體構成之一第二位準移位器 來將正常電壓信號(〇伏特至5伏特)轉換成一高電壓信號(〇 伏特至10伏特)》此處,該高電壓電晶體為具有6伏特或更 大之Vgs及VDS電壓之一電晶體。 最後,使用由一高電壓電晶體構成之一第三位準移位器 來將高電壓信號(0伏特至10伏特)轉換成一高電壓信號(5伏 特至10伏特)。 因此,相關技術中之位準移位器已佔用一晶片上之一相 當大面積’此係因為高電壓係用以將低電壓信號轉換成高 電壓。此外’當使用不支援具有6伏特或更大之vGS電壓之 一電晶體之一程序時’難以製造相關技術中之位準移位 器。 【發明内容】 一或多項例示性實施例可克服以上缺點及以上未描述之 其他缺點》然而’應瞭解’一或多項例示性實施例未必需 要克服上述缺點且可不克服上述問題之任何者。 一或多項例示性實施例被提供至能夠在不使用一高電壓 164475.doc 201251332 電晶體之情況下將一低雷懕 電屋位準之… 之一輸入信號轉換成-高 整位準之一商輸出信號之—位準移位器。 例示性實施例之一態樣,提供一種位準移位器。 以播用移位器可包含:一第一位準移位器單元,其經組態 複數個電晶體來將一外部輸入信號轉換成一預設第 範圍内之“號且輸出該經轉換信號;及-第二位 ;移:器單7C,其經組態以使用複數個電晶體來將自該第 位準移位器單讀出之該信號轉換成—預設第二電麼範 圍内之一信號且輸出該經轉換信號。該第二電壓範圍之一 上臨限電虔可大於該第一電塵範圍之一上臨限電屋且該第 -電麗範圍之-下臨限電壓可大於該第—電㈣圍之一下 臨限電麗。在該第一位準移位器單元之該複數個電晶體及 =第-位準移位器單元之該複數個電晶體之各者中,該電 晶體之—閘極與-源極之間之—電射等於或小於⑽ 特。 第一位準移位器單元可包含:—第—電晶體與—第二電 晶體’其等配置成對且共同連接至具有一第一電壓位準之 -第-電源供應器;一第三電晶體,其之一間極接收一第 拍掌電源供應器且其之一源極係共同連接至該第一電晶 體之一汲極及該第二電晶體之一閘極;一第四電晶體,其 卜閘極接收該第—拍掌電源供應器且其之一源極係共同 連接至該帛冑晶體之-閘極及該第二電晶體之一沒極; 一第五電晶體,其之一閘極接收外部輸入信號,其之一汲 極連接至該第三電晶體之一沒極,且其之一源極連接至具 164475.doc 201251332 有第一電塵位準之一第二電源供應器.—反相器,其經 組態以使外部輸入信號反相且輸出經反相外部輸入信號; 及一第六電晶體,其之一間極接收經反相器反相之外部輸 入信號,其之一汲極連接至該第四電晶體之一汲極,且其 之源極連接至該第二電源供應器。該第一電晶體與該第 -電日a體之間之-連接節點可為第__位準移位器單元之一 第輸出鈿且該第二電晶體與該第四電晶體之間之一連接 節點可為第-位準移位器單元之—第二輸出端。 第一電晶體至第四電晶體可為p M 〇 s電晶體且第五電晶 體及第六電晶體可為NMOS電晶體。 第一電屢位準可為5伏特’第二電壓位準可為〇伏特,且 第一拍掌電壓可為2伏特。 第二位準移位器單元可包含:—第七電晶體與—第八電 晶體’其等配置成對且共同連接至具有—第三電壓位準之 :第三電源供應器;一第九電晶體,其之一閘極接收一第 ^拍掌電源供應H,其之—源極料同連接至該第七電晶 體之一及極及該第人電晶體之—閘極;—第十電晶體,其 ::源極係共同連接至該第七電晶體之一閉極及該第八電 曰曰體之一沒極;一第十-電晶體,其之-閉極連接至第一 器單元之第二輸㈣’其之,連接至該第九 準:ΓΓ,且其之一源極連接至具有-第四電壓位 t第四電源供應器;及—第十二電晶冑,其之-閉極 連接至第一位準移位器單元之 ^ 5 , 爾出端,其之一汲極連 "電晶體之―没極’且其之-源極連接至該第四 164475.doc 201251332 電源供應器。該第七電晶體與該第九電晶體之間之一· 節點可為第二位準移位器單元之一第三輸出端:該= 晶體與該第十電晶體之間之一連接節點可為第二位準移位 器單元之一第四輸出端。 第七電晶體至第十電晶體可為PM0S電晶體且第十一電 aa體及第十一電晶體可為NMOS電晶體。 第三電愿位準可為8伏特,第四電壓位準可為3伏特,且 第二拍掌電磨可為4伏特。 位準移位器可進一步包含一第三位準移位器單元,其經 組態以使用複數個電晶體來將自第二位準移位器單元輸出 之信號轉換成一預設第三電壓範圍内之一信號且輸出該經 轉換信號。該第三電㈣圍之一上臨限電壓大於第二電壓 範圍之-上臨限電廢且該第三電㈣圍之一下臨限電壓大 於第二電愿範圍之-下臨限電遷。在該複數個電晶體之各 者中,-閘極與-源極之間之一電遷差可等於或小於 特。 、 第三位準移位器單元可包含:一第十三電晶體與一第十 四電晶體,其等配置成對且共同連接至具有一第五電磨位 準之-第五電源供應器;一第十五電晶體其之一閉極連 接至第二位準移位器單元之第三輸出端及第四輸出端之一 者’其之-汲極係共同連接至該第十三電晶體之一沒極及 該第十四電晶體之-閉極’且其之一源極連接至具有一第 六電壓位準之一第六電源供應器;及一第十六電晶體,其 之一閉極連接至第二位準移位器單元之第三輸出端及第四 164475.doc 201251332 十三電晶 源極連接 五電晶體 第五輸出 連接節點 體且第十 輸出端之另—者’其之—沒極係共同連接至該第 體之一閘極及該第十四電晶體之一汲極,其之一 〜第/、電源供應器❶該第十三電晶體與該第十 之間之一連接節點可為第三位準移位器單元之一 端且該第十四電晶體與該第十六電晶體之間之一 可為第二位準移位器單元之一第六輸出端。 第十二電晶體及第十四電晶體可為PM〇s電晶 五電晶體及第十六電晶體可為NMOS電晶體。 第五電壓位準可為10伏特且第六電壓位準可為5伏特。 第一電壓範圍具有〇伏特至5伏特之一電壓位準,第二電 壓範圍具有3伏特至8伏特之一電壓位準,且第三電壓範圍 具有5伏特至1〇伏特之一電壓位準。 如上所述,例示性實施例之位準移位器在不使用一高電 壓電晶體之情況下將一低電壓信號轉換成一高電壓信號以 藉此減小位準移位器之一尺寸。 另外,根據例示性實施例之位準移位器不使用高電壓電 晶體以藉此通過不支援6伏特或更大之VGS之一程序而被製 造。 將在[實施方式]中闡釋例示性實施例之額外,賤樣及優 點’將自[實施方式]明白例示性實施例之額外雜樣及優 點’或可藉由實踐例示性實施例而獲悉例示性實施例之額 外態樣及優點。 【實施方式】 參考附圖,將藉由詳細描述例示性實施例而明白以上及/ 164475.doc 201251332 或其他態樣。 在下文中將參考附圖而更詳細描述例示性實施例。 在以下描述中’相同元件符號係用於不同圖式中所描繪 之相同7C件。提供描述中所界定之物f (諸如詳細構造及 元件)以有助於例示性實施例之一全面理解。因此,應瞭 解’可在此等具體界定物質不存在之情況下實施例示性實 施例此外不再詳細描述相關技術中已知之功能或元 件,此係因為其等將使具有不必要細節之例示性實施例不 清楚。 圖1係繪不根據一第一例示性實施例之一位準移位器之 一組態之一方塊圖。 參考圖1,根據第一例示性實施例之一位準移位器丨 可包含一第一位準移位器單元ΐθθ及一第二位準移位器單 元 200。 第一位準移位器單元1〇〇使用複數個電晶體來將外部輸 入仏號Vinp及Vinn轉換成一第一預設電壓範圍内之一信號 且輸出該經轉換信號。稍後將參考圖3及圖4而描述第一位 準移位器單元100之一詳細組態及操作。此處,該外部輸 入U號可為具有〇伏特至1.5伏特之一電壓位準之一信號且 該第一預設電壓範圍可為(例如)0伏特至5伏特之一電壓位 準範圍。包含在第一位準移位器單元丨〇〇中之該複數個電 晶體之各者可為一中電壓電晶體,其中該電晶體之一閘極 與一源極之間之一電壓差VGS等於或小於6伏特(及/或該電 晶體之一汲極與該源極之間之一電壓差V D s等於或小於6伏 164475.doc •10· 201251332 特)。 第一位準移位器單元200使用複數個電晶體來將第一位 準移位器單元之信號VmidlP及Vmidln轉換成一預設第二 電壓範圍内之一信號且輸出該經轉換信號。稍後將參考圖 3及圖4描述第二位準移位器單元2〇〇之一詳細組態及操 作此處,该預設第二電壓範圍之一下臨限電壓可大於第 位準移位器單元1〇〇之第一電壓範圍之一下臨限電壓且 該預設第二電磨範圍之—上臨限電射大於第—位準移位 器單το 1GG之第-電壓範圍之—上臨限電壓。例如,該第 一電壓範圍可為3伏特至8伏特之一電壓位準範圍。包含在 第-位準移位器單&細中之該複數個電晶體之各者可為 一中電壓電晶體’丨中該電晶體之-閘極與-源極之間之 -電壓差VGS等於或小於6伏特(及/或該電晶體之一汲極與 該源極之間之一電壓差Vds等於或小於6伏特)。 根據上述第一例示性實施例之位準移位器1000能夠不使 用-高電壓電晶體而使用中電壓電晶體來將—低電壓伏 特至1.5伏特)之一信號轉換成一高電壓(3伏特至8伏特)之 -信號。另外’由於不使用該高電壓電晶體,故可減小位 準移位器之—尺寸且通過不支援6伏特或更大之Vgs之一程 序而製造位準移位器。 。雖然圖1已繪示位準移位器i 〇 〇 〇僅包含兩個位準移位器 單元’但位準移位器1000可包含三個或三個以上位準移位 器單元。在下文中,將參考圖2而描述其中位準移位器 1000包含三個位準移位器單元之一情況。 164475.doc 201251332 圖2係繪示根據一第二例示性實施例之一位準移位器之 一組態之一方塊圖。 參考圖2 ’根據第二例示性實施例之一位準移位器猜 可包含-第-位準移位器單元1〇〇、一第二位準移位器單 元2〇〇及-第三位準移位器單元则。在第二例示性實施例 之位準移位器刚0,中,除添加一第三位準移位器單元300 以外,其他組件相同於第一例示性實施例之位準移位器 1000。因此,將省略除第三位準移位器單元3Ό0以外之其 他組件之描述。 ^ 第三位準移位器單元300使用複數個電晶體來將自第二 位準移位器單元輸出之信號轉換成—預設第三電壓範圍内 之一信號。稍後將參考圖3及圖4而描述第三位準移位器單 元300之一詳細組態及操作。此處,該預設第三電壓範圍 之一下臨限電壓大於第二位準移位器單元2〇〇之第二電壓 範圍之-下臨限„且該預設第三電壓範圍之—上臨限電 壓大於第二位準移位器單元2〇〇之第二電壓範圍之一上臨 限電壓。例如,該第三電壓範圍可為5伏特至1〇伏特之一 電壓位準範圍。包含在第三位準移位器單元3〇〇中之該複 數個電晶體之各者可為—中電㈣晶體,#中該電晶體之 -閘極與-源極之間之一電壓差Vgs等於或小於6伏特(及/ 或該電晶體之一汲極與該源極之間4 一電麼差v〇s等於或 小於6伏特)。 根據上述第二例示性實施例之位準移位器1〇〇〇,能夠不 使用一尚電壓電晶體而使用中電壓電晶體來將一低電壓(〇 164475.doc •12· 201251332 伏特至1.5伏特)之一信號轉換成一高電壓(5伏特至〗〇伏特) 之一信號。另外,由於不使用該高電壓電晶體,故可減小 位準移位器之一尺寸且通過不支援6伏特或更大之Yu之一 程序而製造位準移位器。 圖3係解釋根據第二例示性實施例之位準移#器之一操 作之一視圖。 、 參考圖3,通過第一位準移位器單元100而將具有一低電 壓範圍(〇伏特至丨.5伏特)之—外部輸人信號轉換成具有— 中電壓(0伏特至5伏特)之一信號。 接著使用第一位準移位器單元200來將具有中電壓範 圍(〇伏特至5伏特)之信號轉換成具有-高電壓範圍(3伏特 至8伏特)之一信號β 、 ,最後冑用第二位準移位器單元3〇〇來將具有高電壓位 準(3伏特至8伏特)之㈣轉 至10伏特)之H ⑼伏特 伏特至 10伏特)之信號/ 換成具有高電壓範圍(5伏特至 :代地’位準移位器可經實施使得位準移 :: 外部輸入㈣轉換成具—rr移位器單元⑽可經實施以將 信號,第二位準=特至5伏特之—電壓範圍之- 位器單元⑽之輸出?單元2°〇可經實施以將第一位準移 ’J出^號轉換成具有2伏特至7伏特之—電 164475.doc -13- 201251332 壓範圍之一信號,第三位準移位器單元300可經實施以將 第二位準移位器單元200之輸出信號轉換成具有5伏特至1〇 伏特之一電壓範圍之一信號。另外,位準移位器可經實施 以使用四個或四個以上位準移位器單元來將具有一低電壓 範圍之一輸入信號轉換成具有一高電壓範圍(5伏特至1〇伏 特)之一信號。替代地,一位準移位器可經實施以將具有 一低電壓範圍之一輸入信號轉換成具有比電壓範圍(5伏特 至ίο伏特)更高之一電壓範圍之一信號。 圖4係根據第二例示性實施例之位準移位器之一電路 圖。 參考圖4位準移位器1000'包含第一位準移位器單元 100、第二位準移位器單元200及第三位準移位器單元 300 » 第一位準移位器100包含第一電晶體11〇至第六電晶體 160及一反相器170。 第一電晶體110連接至具有一第一電壓位準之—第一電 源供應之,H日日體m之—源極連接 至第-電源供應器VH1 ’第一電晶體ιι〇之一汲極係共同 連接至與第二電晶體12()之_閉極及第三電晶體咖之—源 極共同連接之第-位準移位器單元⑽之—第—輸出端 Vrn^Un ’第一電晶體㈣之一閘極連接至與第二電晶體 之一沒極及第四電晶趙140之-源極共同連接之第一位準 移位器單元1〇〇之-第二輸出端Vmidlp。此時,第 體110可為一 PM〇s電晶體。此處該第一電廢位準可為$ 164475.doc 201251332 伏特。 第二電晶體12〇連接至具有第一電屋位準之第一電源供 應器vm。具體言之,第二 …、 一電日日體120之一源極連接至 一電源供應HVH1’第二電晶體12G之汲極連接至與第一 電晶體110之閘極及第四電晶體14〇之源極共同連接之 位準移位器單元100之第-耠屮 (弟一輸出端Vmldlp,第二電晶體120 之一閘極連接至與第一電晶體 电晶體110之源極及第三電晶體130 之-波極共同連接之第—位準移位器單元⑽之第一輸出 端Vmidlr^第二電晶體可為一 pM〇s,晶體。 ▲第三電晶體130接收一第一拍掌電源供應器彻。具體 言之’第三電晶體之源極連接至與第一電晶體ιι〇之沒極 及第二電晶體12〇之閘極共同連接之第一位準移位器單元 _之第—輸出端Vmidln ’第三電晶體⑽之沒極連接至第 ^電晶體之一汲極’第三電晶體13〇之一閉極接收第一拍 旱電壓彻。此時,第三電晶體⑽可為—觸S電晶體。 第四電晶體uo接收第-拍掌電源供應器vb卜具體言 之,第四電晶體14G之源極連接至與第二電晶體12〇之沒極 及第-電晶體110之閘極共同連接之第一位準移位器單元 ⑽之第二輸出端Vmidlp,第四電晶體140之一没極連接至 第六電晶體⑽之一没極,第四電晶體140之一閉極接收第 一拍掌電壓_。此時’第四電晶體⑽可為—PM0S電晶 體。 此處’第—拍掌電源供應器別為用於防止第一位準移 位Ι^ΜΟΟ之輸出電壓不低於第二位準移位器單元2〇〇之 164475.doc -15- 201251332 一下臨限電壓VL2之一電壓。第一拍掌電源供應器¥以可 為(例如)2伏特。由於第一拍掌電源供應器vb 1被提供至第 二電晶體130及第四電晶體14〇之閘極’故第一位準移位器 單元100之複數個電晶體之各者之閘極與源極之間之一電 Μ差不超過等於或大於6伏特之一電麗。 第五電晶體150接收一外部輸入信號vin。具體言之,第 五電晶體150之汲極連接至第三電晶體13〇之汲極,第五電 晶體150之一源極連接至具有一第二電壓位準之一第二電 源供應器VL1,且第五電晶體15〇之一閘極接收一外部輸 入信號Vin。此時,第五電晶體可為一 NM〇s電晶體。此 處,該第二電壓位準可為〇伏特,即,一接地電壓。 反相器170使外部輸入信號(Vin)反相且輸出經反相外部 輸入信號。具體言之’反相器m接收外部輸人信號vin、 使所接收外部輸入信號Vin反相且輸出經反相外部輸入信 號。 。 第六電晶體160接收經反相外部輸入信號。具體言之, 第六f晶體⑽之—沒極連接至第四電晶體140之沒極,第 六電晶體16〇之-源極連接至第:電源供應器似,第六 電晶體16〇之-閘極連接至反相器17〇之一輸出端❹此時, 第六電晶體160可為一NM〇s電晶體。 藉由上述組態’第一位準移位器單元⑽可將具有〇伏特 至1.5伙特之電麼位準之外部輸人信號^轉換成具有第一 電壓範圍(〇伏特至5伏特)之信號且輸出經轉換信號。 第一位準移位器單元2〇〇可包含第七電晶體21〇至第十二 I64475.doc 201251332 電晶體260 〇 第七電晶體210連接至具有一第三電壓位準之一第三電 源供應器VH2。具體t之,笛士 一 开瓶,第七電晶體21〇之一源極連接 至第三電源供應器VH2’第七電晶體210之-没極連接至 與第八電晶體220之-閘極及第九電晶體23〇之一源極共同 連接之第二位準移位器單元之一第三輸出端vmid2n, 且第七電晶體210之一閘極連接至與第八電晶體22〇之一汲 極及第十電晶體240之一源極共同連接之第二位準移位器 單元200之一第四輸出端Vmid2p»此時,第七電晶體21〇可 為一 PM〇S電晶體。此處,該第三電壓可為8伏特。 第八電晶體220連接至具有一第三電壓位準之一第三電 源供應器VH2。具體言之,第八電晶體22〇之一源極連接 至第二電源供應器VH2,第八電晶體220之汲極連接至與 第七電晶體210之閘極及第十電晶體24〇之源極共同連接之 第二位準移位器單元2〇〇之第四輸出端Vmid2p,第八電晶 體220之閘極連接至與第七電晶體210之汲極及第九電晶體 230之一源極共同連接之第二位準移位器單元2〇〇之第三輸 出端Vmid2n »此時,第八電晶體22〇可為一 PM〇s電晶 第九電晶體230接收一第二拍掌電源供應器vb2。具體 言之,第九電晶體230之源極連接至與第七電晶體210之汲 極及第八電晶體220之閘極共同連接之第二位準移位器單 元200之第三輸出端Vmid2n,第九電晶體230之没極連接至 第十一電晶體250之一汲極,第九電晶體230之閘極接收第 164475.doc -17- 201251332 第九電晶體230可為— 二拍掌電源供應器VB2。此時 PMOS電晶體。 第十電晶體240接收第二拍掌電源供應器VB2。具體言 之,第十電晶體之源極連接至與第八電晶體22〇之汲極及 第七電晶體2H)之閘極共同連接之第二位準移位器單元_ 之第四輸出端Vmid2p,第十電晶體24〇之一汲極連接至第 十二電晶體260之一汲極,且第十電晶體24〇之閘極接收第 二拍掌電源供應器彻。此時,帛十電晶體可為__pMc>s 電晶體。 此處,第二拍掌電源供應器VB2為用於防止第二位準移 位器單元200之一輸出電壓不低於第三位準移位器單元3〇〇 之-下臨限電壓VL3之一電壓。第二拍掌電源供應器vb2 可為(例如)一 4伏特電源供應器。由於第二拍,掌電源供應器 VB2被提供至第九電晶體230及第十電晶體之閘極,故複 數個電晶體之各者之閘極與源極之間之一電壓差不超過等 於或大於6伏特之一電壓。 第十一電晶體250連接至第一位準移位器單元1〇〇之第二 輸出端Vmidlp。具體言之,第十一電晶體25〇之汲極連接 至第九電晶體230之汲極,第十一電晶體25〇之一源極連接 至具有一第四電壓位準之一第四電源供應器VL2,第十一 電晶體250之一閘極連接至第一位準移位器單元1〇〇之第二 輸出端Vmidlp。此時,第十一電晶體25〇可為一 1^]^〇8電 晶體。此處,該第四電壓位準可為3伏特。 第十二電晶逋260連接至第一位準移位器單元1〇〇之第一 164475.doc -18· 201251332 輸出端Vmidln。具體言之,第+ _ 乐卞一電晶體260之汲極可連 接至第十電晶體240之沒極,第+ _ 弗十一電晶體260之一源極可 連接至第四電源供應器VL2, 且第十二電晶體260之一閘 極可連接至第一位準移位 _ 位15皁疋1〇〇之第一輸出端 Vmidln。此時,第+二雷曰鞞 弟卞冤日日體260可為一 NMOS電晶體。 藉由上述組態,第二位準移 秒位皁兀200可將具有第一 電壓位準(0伏特至i.5伏特)之第一 位準移位器單元100之輪 出信號轉換成具有一第二電壓位準 1平範圍(3伏特至8伏特)之 一信號。 電晶體310至第十六 第二位準移位器單元300包含第十 電晶體3 4 0。 第十三電晶體3⑽接至具有一第五電塵位準 器彻。具體言之,第十三電晶體加之一源極 連接至第五電源供應請3,第十三電晶體31〇之一汲極 連接至與第十四電晶體320之一閉極及第十五電晶體330之 一没極共同連接之第三位準蒋 早移位器皁兀300之-第五輸出 端V。她’且第十三電晶體川之—閘極連接至第三位準移 =單X 300之-第六輸出端v_p。此時,第十三電晶體 Z為一聰S電晶體。此處,該第五電塵位準可為職 第十四電晶體320連接至具有第五電壓 具體言之,第十四電晶_。之一=連電接原 至與原Γ應器㈣,且第十四電晶體32G之沒極連接 、第十二電晶體31〇之閘極及第十六電晶體34〇之汲極共 164475.doc •19· 201251332 同連接之第三位準移位器單元3⑼之第六輸出端V〇Utp,且 第十四電晶體320之閘極連接至與第十i電晶體31〇之没極 及第十五電晶體330之汲極共同連接之第三位準移位器單 -〇之第五輸出端Voutn。此時,第十四電晶體可為一 PMOS電晶體。 第十五電晶體330連接至第二位準移位器單元200之第四 輸出端vmid2pe具體言之,第十五電晶體33〇之汲極可連 接至與第十三電晶體31〇之汲極及第十四電晶體32〇之間極 共同連接之第三位準移位器單元·之第五輸出端Vo— 第十五電晶體330之一源極可連接至具有一第六電壓位準 之一第六電源供應器VL3,且第十五電晶體33〇之一閘極 可連接至第二位準移位器單元2〇〇之第四輸出端¥吻。 此時,第十五電晶體330可為一 nm〇S電晶體。 第十六電晶體340連接至第二位準移位器單元2〇〇之第三 輸出端Vmid2n。具體言之,第十六電晶體34〇之一汲極可 連接至與第十四電晶體32〇之汲極及第十三電晶體31〇之閉 極共同連接之第三位準移位器單元3〇〇之一第六輸出端 v〇utp,第十六電晶體34〇之一源極可連接至第六電源供應 器VL3,且第十六電晶體34〇之一閘極可連接至第二位準 移位器單元200之第三輸出端—。第十六電晶體州可 為一 NM0S電晶體。 藉由上述組態,第三位準移位器單元3〇〇可將具有一第 二電壓脑(5伏特至8伏特)之—第二位準移位器單元2〇〇之 輸出信號轉換成具有一第三電壓範圍(5伏特至1〇伏特)之一 164475.doc -20- 201251332 信號且輸出該經轉換信號。 當僅使用中電壓電晶體來實施位準移位器時(如圖4上所 展不)’位準移位器具有約378平方微米之一尺寸。同時, 當使用高電壓電晶體來實施位準移位器時(如圖6中所展 不),位準移位器具有約6642平方微米之一尺寸。由於根 據例示性實施例之位準移位器不使用高電壓電晶體,故位 準移位器之尺寸可比相關技術中之位準移位器之尺寸減小 約1/7倍。 圖5係解釋根據第二例示性實施例之位準移位器之一操 作之一波形圖。 參考圖5 ,應明白根據例示性實施例之位準移位器i 〇〇〇, 可使用第一位準移位器單元來將具有0伏特至1·5伏特 之一電壓位準之外部輸入信號vin轉換成具有〇伏特至5伏 特之第一電壓範圍之信號Vmidlp且輸出經轉換信號 Vmidlp 〇 。另外,應明白位準移位器1〇〇〇,可使用第二位準移位器 單兀200來將具有第一電壓位準(〇伏特至5伏特)之信號 Vmidlp轉換成具有第二電壓位準(3伏特至8伏特)之信號 Vmid2p且輸出經轉換信號vmid2p。 此外’應明白位準移位器⑽。,可將具有第二電壓位準。 伏特至8伏特)之信轉換成具有第三電壓位準(5伏 特至10伏特)之信號VQutp且輸出經轉換信號V〇utp。 位準移位器1000及1000,可用作為驅動主動矩陣有機發 光一極體(LED)之一位準移位器。 164475.doc -21- 201251332 前述例示性實施例及優點僅具例示性且不應被解譯為限 制本發明。例示性實施例可容易地應用於其他類型之裝 置。此外,例示性實施例之描述意欲具說明性且非意欲限 制申請專利範圍之範疇’且熟習此項技術者將明白諸多替 代、修改及變動。 【圖式簡單說明】 圖1係繪示根據一第一例示性實施例之一位準移位器之 一組態之一方塊圖; 圖2係繪示根據一第二例示性實施例之一位準移位器之 一組態之一方塊圖; 圖3係解釋根據第二例示性實施例之位準移位器之一操 作之一視圖; ' 圖4係根據第二例示性實施例之位準移位器之一 器之一操 圖5係解釋根據第二例示性實施例之位準移值 作之一波形;及 圖 圖6係解釋相關技術中之一位準移位器之一操作之 視 【主要元件符號說明】 100 第一位準移位器單元 110 第一電晶體 120 第二電晶體 130 第三電晶體 140 第四電晶體 164475.doc •22· 201251332 150 第五電晶體 160 第六電晶體 170 反相器 200 第二位準移位器單元 210 第七電晶體 220 第八電晶體 230 第九電晶體 240 第十電晶體 250 第十一電晶體 260 第十二電晶體 300 第三位準移位器單元 310 第十三電晶體 320 第十四電晶體 330 第十五電晶體 340 第十六電晶體 1000 位準移位器 1000' 位準移位器 VB1 第一拍掌電源供應器 VB2 第二拍掌電源供應器 VH1 第一電源供應器 VH2 第三電源供應器 VH3 第五電源供應器 Vin 外部輸入信號 Vinn 外部輸入信號 I64475.doc -23- 201251332
Vinp VL1 VL2 VL3 Vmidln Vmidlp Vmid2n Vmid2p Voutn Voutp 外部輸入信號 第二電源供應器 第四電源供應器/下臨限電壓 第六電源供應器/下臨限電壓 信號/第一輸出端 信號/第二輸出端 信號/第三輸出端 信號/第四輸出端 第五輸出端 第六輸出端/信號 164475.doc 24·
Claims (1)
- 201251332 七、申請專利範園: 1. 一種位準移位器,其包括: 第一位準移位器單元,其經組態以使用複數個電晶 體來將外部輸入信號轉換成一預設第一電壓範圍内之 一信號且輸出該經轉換信號;及 第一位準移位器單元’其經組態以使用複數個電晶 體來將自該第一位準移位器單元輸出之該信號轉換成一 預設第二電壓範圍内之一信號且輸出該經轉換信號, 其中該第二電壓範圍之一上臨限電壓大於該第一電壓 範圍之一上臨限電壓且該第二電壓範圍之一下臨限電壓 大於該第一電壓範圍之一下臨限電壓, 其中,在該第一位準移位器單元之該複數個電晶體及 該第二位準移位器單元之該複數個電晶體之各者中該 電晶體之一閘極與一源極之間之一電壓等於或小於6伏 特。 2.如請求項丨之位準移位器,其中該第一位準移位器單元 包含: 一第一電晶體與一第二電晶體,其等配置成對且共同 連接至具有-第-電隸準之_第—電源供應器; 。一第三電晶體,其之-閘極接收一第一拍掌電源供應 器且其之-源極係、共同連接至該第—電晶體之—沒極及 該第一電晶體之一閘極; 一第四電晶體’其之一閘極接收該第一拍掌電源供應 器且其之-源極係共同連接至該第—電晶體之一問極及 164475.doc 201251332 該第二電晶體之一没極; -第五電晶體’其之-閘極接收該外部輸人信號,其 之-沒極連接至該第三“體之―祕,且其之一源極 連接至具有-第二電壓位準之—第二電源供應器; -反相器’其經組態錢該外部輸人錢反相且輸出 該經反相外部輸入信號;及 -第六電晶體,其之一閘極接收經該反相器反相之該 外部輸入信號’其之-没極連接至該第四電晶體之一沒 極,且其之一源極連接至該第二電源供應器, 其中該第一電晶體與該第三電晶體之間之一連接節點 係該第-位準移位器單元之一第一輸出端且該第二電晶 體與該第四電晶體之一連接節點係該第一位準移位器單 元之一第二輸出端。 3.如請求項2之位準移位器’其中該第一電晶體至該第四 電晶體係PMOS電曰曰曰冑,且該第五電晶體及該第六電晶 體係NMOS電晶體。 4_如請求項2之位準移位器,其中該第一電壓位準為5伏 特,該第二電塵位準為〇伏特,且該第一拍掌電壓為2伏 特。 5.如請求項2之位準移位器,其中該第二位準移位器單元 包含: -第七電晶體與一第八電晶體,其等配置成對且共同 連接至具有一第三電壓位準之一第三電源供應器; -第九電晶體’其之一閘極接收一第二拍掌電源供應 164475.doc 201251332 器,其之一源極係共同連接至該第七電晶體之一汲極及 該第八電晶體之一閘極; 一第十電晶體,其之一源極係共同連接至該第七電晶 體之一閘極及該第八電晶體之一汲極; —第十-電晶體,其之—閘極連接至該第—位準移位 器單7C之該第二輸出端,其之一汲極連接至該第九電晶 體之H _§_其之-源極料^具冑 之-第四電源供應器;及旱 一第十二電晶體’其之—閘極連接至該第-位準移位 器單元之該第一輸出端’其之一及極連接至該第十電晶 體之,及@且其之一源極連接至該第四電源供應器, 其中該第七電晶體與該第九電晶體之間之一連接節點 係該第二位準移位器單元之一第= 示一W出端且該第八電晶 體與該第十電晶體之間之一連垃y A 遲接知點係該第二位準移位 器單元之一第四輸出端。 6. 如請求項5之位準移位器,其中 丹甲该第七電晶體至該第十 電晶體係PMOS電晶體,且該第 忑第十一電晶體及該第十二 電晶體係NMOS電晶體。 7. 如請求項5之位準移位器,其中 一 μ 吐 、Τ該第三電壓位準為8伏 特,該第四電壓位準為3伏特, ^ 且该第二拍掌電壓為4伏 特。 8. 如請求項1之位準移位器,其進一 、 步包括一第三位準銘 位器單元,該第三位準移位器單元 Ί纽態以使用複數個 電晶體來將自該第二位準移位器_ 15皁兀輸出之該信號轉換 164475.doc 201251332 成一預設第三 號, 電壓範圍内之一佗號且輸出該經轉換信 其中該第三電壓範圍t一上臨限電壓大於該第二電壓 範圍之—上臨限電®,且該第三電壓範圍之-下臨限電 壓大於該第二電壓範圍之一下臨限電壓, 9. 其中在該複數個電晶體之各者中, 間之電壓差等於或小於6伏特。 如凊求項8之位準移位器,其中該第 包含: 閘極與一源極之 三位準移位器單元 电晶體與一第十 共同連接至具右油 六f亂罝成對且 接至具有一第五電壓位準之一第五電源供應器; ^十五電晶體’其之一閘極連接至該第二位準移位 疋之該第三輪出端及該第四輸出端之一 =:同連接至該第十三電晶體一及該第:: =一之-:極’且其之一源極連接至具有一第六電麗 早之第六電源供應器;及 器體’其之—閘極連接至該第二位準移位 … 第三輸出端及該第四輸出端之另一者,其之 ,極係共同連接至該第十三電晶體 、 四電晶體之一.及炻甘 閘極及該第十 器, 其之一源極連接至該第六電源供應 其中該第十三電晶體與該第十 節點係該第三位準移位器單元之 四電晶體與該第十六電晶體之間 晶體之間之一連接 五輸出端且該第十 連接節點係該第三 164475.doc 201251332 位準移位器單元之一第六輸出端。 10.如請求項9之位準移位器,其中玆 十四電晶體係PMOS電晶體,且^ :電晶體及該第 十六電晶體係NM0S電晶體。〃十五電晶體及該第 η·如請求項9之位準移位器 且該第六·位準為5伏其:'第五㈣位準為㈣ 特至5伏項特9:位:移位器,其中該第-電壓範圍具有。伏 竹<一電壓位準, 8伏特之一带矿 琢第二電壓範圍具有3伏特至 策壓位準,且劫 伏特之1壓位準。 電壓範圍具有5伏特至10 164475.doc
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110055745A KR101787758B1 (ko) | 2011-06-09 | 2011-06-09 | 레벨 쉬프터 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201251332A true TW201251332A (en) | 2012-12-16 |
TWI528722B TWI528722B (zh) | 2016-04-01 |
Family
ID=47292663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101120163A TWI528722B (zh) | 2011-06-09 | 2012-06-05 | 位準移位器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8710897B2 (zh) |
KR (1) | KR101787758B1 (zh) |
CN (1) | CN102820880B (zh) |
TW (1) | TWI528722B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI508452B (zh) * | 2013-10-04 | 2015-11-11 | Raydium Semiconductor Corp | 驅動電路之位準偏移器及其運作方法 |
TWI737528B (zh) * | 2020-09-02 | 2021-08-21 | 敦泰電子(深圳)有限公司 | 電平移位電路 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101745753B1 (ko) * | 2013-06-21 | 2017-06-13 | 매그나칩 반도체 유한회사 | 다중 전원용 레벨 시프터 |
KR101704507B1 (ko) * | 2013-11-06 | 2017-02-08 | 트리하우스 디자인, 인코포레이티드 | 고전압 트랜지스터 수가 감소된 cmos 레벨 시프터 |
US9431111B2 (en) * | 2014-07-08 | 2016-08-30 | Ememory Technology Inc. | One time programming memory cell, array structure and operating method thereof |
US9378789B2 (en) * | 2014-09-26 | 2016-06-28 | Qualcomm Incorporated | Voltage level shifted self-clocked write assistance |
KR102246879B1 (ko) | 2014-10-10 | 2021-04-30 | 삼성전자 주식회사 | 네거티브 레벨 시프팅 회로 및 이를 이용하는 소스 드라이버와 디스플레이 장치 |
TWI525994B (zh) * | 2014-11-14 | 2016-03-11 | 瑞鼎科技股份有限公司 | 驅動電路之位準偏移器 |
KR102394856B1 (ko) * | 2015-06-12 | 2022-05-04 | 주식회사 엘엑스세미콘 | 레벨 쉬프터, 소스 드라이버 집적회로 및 게이트 드라이버 집적회로 |
KR102320544B1 (ko) * | 2015-07-10 | 2021-11-03 | 에스케이하이닉스 주식회사 | 레벨 쉬프터 |
JP6656898B2 (ja) * | 2015-11-26 | 2020-03-04 | ラピスセミコンダクタ株式会社 | レベルシフト回路及び表示ドライバ |
KR101675573B1 (ko) * | 2016-03-21 | 2016-11-11 | 주식회사 이노액시스 | 레벨 시프터, 디지털 아날로그 변환기, 버퍼 증폭기 및 이를 포함하는 소스 드라이버와 전자 장치 |
KR102115639B1 (ko) * | 2016-07-27 | 2020-05-27 | 매그나칩 반도체 유한회사 | 전원 스위치 회로 |
US10284201B1 (en) * | 2018-01-23 | 2019-05-07 | Stmicroelectronics International N.V. | High range positive voltage level shifter using low voltage devices |
TWI681628B (zh) * | 2018-06-11 | 2020-01-01 | 瑞昱半導體股份有限公司 | 電壓位準移位電路 |
CN110620578B (zh) * | 2018-06-19 | 2023-04-21 | 瑞昱半导体股份有限公司 | 电压电平移位电路 |
CN109559699A (zh) * | 2018-12-27 | 2019-04-02 | 惠科股份有限公司 | 驱动控制模组及显示装置 |
CN109448659A (zh) * | 2018-12-27 | 2019-03-08 | 惠科股份有限公司 | 驱动控制模组及显示装置 |
CN109659921A (zh) * | 2018-12-27 | 2019-04-19 | 惠科股份有限公司 | 过流保护系统、方法及显示装置 |
JP7556780B2 (ja) * | 2020-12-25 | 2024-09-26 | ラピステクノロジー株式会社 | 信号レベル変換回路、駆動回路、表示ドライバ及び表示装置 |
CN116978332B (zh) * | 2023-08-15 | 2024-07-09 | 禹创半导体(深圳)有限公司 | 一种电压转换电路及驱动装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3036481B2 (ja) * | 1997-09-16 | 2000-04-24 | 日本電気株式会社 | レベルシフト回路 |
JP3223877B2 (ja) * | 1998-03-27 | 2001-10-29 | 日本電気株式会社 | 半導体記憶装置 |
JP2001068978A (ja) * | 1999-08-27 | 2001-03-16 | Nec Ic Microcomput Syst Ltd | レベルシフタ回路 |
JP4432197B2 (ja) * | 2000-03-24 | 2010-03-17 | セイコーエプソン株式会社 | 多段レベルシフト回路およびそれを用いた半導体装置 |
US20060290404A1 (en) * | 2005-06-23 | 2006-12-28 | Ati Technologies Inc. | Apparatus and methods for voltage level conversion |
JP5095184B2 (ja) * | 2006-11-22 | 2012-12-12 | フリースケール セミコンダクター インコーポレイテッド | レベルシフタ回路 |
FR2914970A1 (fr) * | 2007-04-10 | 2008-10-17 | Aser Sarl Soc Responsabilite L | Crampon de fixation d'agrage de jonction d'extremites de bande transporteuse, agrafe de jonction d'extremite de bande transporteuse et ensemble crampon-agrafe |
US8502317B2 (en) | 2009-02-06 | 2013-08-06 | Leendert Jan van den Berg | Level shifter circuits for integrated circuits |
JP2010199640A (ja) * | 2009-02-20 | 2010-09-09 | Toshiba Corp | 信号レベル変換回路 |
-
2011
- 2011-06-09 KR KR1020110055745A patent/KR101787758B1/ko active IP Right Grant
-
2012
- 2012-06-04 US US13/488,050 patent/US8710897B2/en active Active
- 2012-06-05 TW TW101120163A patent/TWI528722B/zh active
- 2012-06-07 CN CN201210187303.XA patent/CN102820880B/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI508452B (zh) * | 2013-10-04 | 2015-11-11 | Raydium Semiconductor Corp | 驅動電路之位準偏移器及其運作方法 |
TWI737528B (zh) * | 2020-09-02 | 2021-08-21 | 敦泰電子(深圳)有限公司 | 電平移位電路 |
Also Published As
Publication number | Publication date |
---|---|
TWI528722B (zh) | 2016-04-01 |
CN102820880B (zh) | 2017-03-01 |
US20120313685A1 (en) | 2012-12-13 |
KR20120136675A (ko) | 2012-12-20 |
KR101787758B1 (ko) | 2017-10-19 |
US8710897B2 (en) | 2014-04-29 |
CN102820880A (zh) | 2012-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201251332A (en) | Level shifter | |
TWI345377B (en) | Schmitt trigger as level detection circuit | |
CN100578418C (zh) | 能够对超过电源电压的输入进行采样的自举电路 | |
TWI376097B (en) | Level shift circuit | |
TWI415388B (zh) | 電晶體免於高電壓應力並可操作在低電壓之電位轉換電路 | |
TWI483550B (zh) | 動態控制電位移位電路 | |
TW200805884A (en) | Signal gate oxide level shifters | |
TW200950329A (en) | A negative voltage switching apparatus | |
TW200937863A (en) | Level shifter circuit | |
CN102622024A (zh) | 位准转换电路 | |
TW201133174A (en) | Differential reference voltage generator | |
TWI472155B (zh) | 電壓開關電路 | |
TW200945782A (en) | Inverter circuit | |
TWI360297B (en) | I/o circuit | |
CN100530965C (zh) | 低输入电压的高效能电压电位转换电路 | |
US8873213B2 (en) | High voltage swing decomposition method and apparatus | |
Shubhanand et al. | Design and simulation of a high speed CMOS comparator | |
TWI390846B (zh) | 輸出胞、輸入胞以及輸入輸出元件 | |
TW200522516A (en) | Level shifter | |
TW472451B (en) | Multi-stage voltage level shifter | |
TWI331451B (en) | Level shifter circuits | |
CN216649654U (zh) | 一种衬底偏置电路 | |
TWI745245B (zh) | 電壓轉換器與使用其的電路系統 | |
TWI448076B (zh) | 可承載高電壓之輸出緩衝器 | |
TWI606683B (zh) | 零靜功耗高低多端互補式多位準轉換器 |