TW200812091A - Nanocrystal formation - Google Patents

Description

200812091 九、發明說明： 【發明所屬之技術領域】 本發明係有關奈米結晶及奈米結晶 %料，以及形 米結晶及奈米結晶材料的方法。 【先前技術】 奈米技術已成為一普及之科技且應用於所有工讀 為奈米科技之一環的奈米結晶材料已在 2/ 夕丄茶中相 出且利用於多種應用中。奈米結 j枸π如燃米 催化劑、電池催化劑、聚合作用 邛用催化劑、觸媒轉換罗 電電池、發光元件、能量吸收劑元件、及近來之 體元件中。通常’奈米結晶材料含有多重奈米結曰曰“ 重金屬如鉑或把之奈米點。 快閃記憶體元件已非當並 非㊉9及的用於許多消費性j 生之數位資料的儲存及傳送。 两閃δ己憶體疋件用於灣 數位助理器、數位相機、數 、 双饥錄音益與播放器、及布 話。梦基快閃§己憶體元# $ f 干通吊合有多層不同結晶度達 之矽材料及氧化矽鱼翁/ 、氮化矽材料以形成結構。此些句 件通常非常薄且易於製造。 第1A圖圖示說明一如羽 白知技術描述之典型梦遵 記憶體元件。快閃記恃腧】 隐胞1〇〇為配置於基材102(例女 基材）上，其依據習知技彳奸& 孜術為含有源極區1 04、汲極β 及通道區1 〇 8。快閃夺捨餘 门记隐胞100更進一步包含穿遂分 成奈 中。 開發 電池 、光 記憶 一貴 品產 腦、 動電 摻雜 基元 快閃 ，矽 106 電層 5 200812091 11 0(例如，氧化物）、浮置閘極層 1 20(例如，氮化矽）、頂 部介電層 13 0(例如，氧化矽）及控制閘極層 140(例如，多 晶矽層）。雖然在浮置閘極層1 20之電荷陷阱位置可捕捉穿 透穿遂介電層1 1 〇之電子或電洞，頂部介電層1 3 0於快閃 記憶體的寫入或清除操作期間適用於防止電子或電洞由浮 置閘極層1 20脫離而進入控制閘極層1 40。此電子沿電荷 路徑1 22由源極區1 04流至汲極區。 第1 B圖圖示說明習知技術的快閃記憶胞1 00後續缺 陷115的形成，缺陷通常在穿遂介電層110中形成。缺陷 11 5通常中斷沿電荷路徑1 2 2之電子流動而造成在源極區 1 04及汲極區1 06間完全的電荷遺失。因為不同的臨界電 壓表示不同的儲存於快閃記憶胞1 〇 〇之資料位元，由於缺 陷1 1 5中斷電荷路徑1 22可引起儲存資料的遺失。許多研 究人員已嘗試藉由在穿遂介電層110中使用不同型式的材 料以解決此一問題。 因此，存在形成用於快閃記憶體元件以及其他元件之 奈米結晶材料的方法之需求。 【發明内容】 本發明之實施例提供金屬奈米結晶材料、利用此些材 料的元件、以及形成金屬奈米結晶材料的方法。在一實施 例中，提供一種在一基材上形成金屬奈米結晶材料的方 法，此方法包括：曝露一基材於一預處理製程，在基材上 6 200812091 形成一穿遂介電層，曝露基材於一後處理製程，在穿 電層上形成一金屬奈米結晶層，及在金屬奈米結晶層 成一介電覆蓋層。此方法更提供形成具有奈米結晶密 至少約 5 X 1 0 12 c m ·2之金屬奈米結晶層，尤以至 8x1012cm_2為宜。在一範例中，金屬奈米結晶層含有 纪、鎳、銥、釕、钻、鑛、组、銦、姥、金、其等之 物、其等之氮化物、其等之碳化物、其等之合金、或 之組合。在另一範例中，金屬奈米結晶層含有銘、釕、 其等之合金或其等之組合。在另一範例中，金屬奈米 層含有釕或釕合金。 在另一實施例中，本發明提供一種在基材上形成 層的金屬奈米結晶材料的方法，此方法包含：曝露一 於一預處理製程，在基材上形成一穿遂介電層，在穿 電層上形成一第一金屬奈米結晶層，在第一金屬奈米 層上形成一中間介電層，在中間介電層上形成一第二 奈米結晶層，及在第二金屬奈米結晶層上形成一介電 層。 在另一實施例中，本發明提供一種在一基材上形 多層的金屬奈米結晶材料的方法，此方法包含：曝露 材於一預處理製程，在基材上形成一穿遂介電層，在 上形成複數個雙層，其中每一雙層包含一沉積在金屬 結晶層上之中間介電層，及在複數個雙層上形成一介 蓋層。在一範例中，複數個雙層可包含至少1 0金屬奈 遂介 上形 度為 少約 鉑、 矽化 其等 鎳、 結晶 一多 基材 遂介 結晶 金屬 覆蓋 成一 一基 基材 奈米 電覆 米結 7 200812091 晶層及至少1 0中間介雷屏。启H 々 τ门；丨电層。在另一範例中，複數個雙層口 包含至> 5G金屬奈米結晶層及至少5()中間介電層。在" 一範例中，複數個雙層可包含至少、1〇〇金屬奈米結另 至少100中間介電層。 Θ及 在-範例中，本發明提供一種金屬奈米結晶材料4 包括：—沉積在—基材上之穿遂介電層，-沉積在穿遂2 電層上之第-金屬奈米結晶層，—沉積在第一金屬奈米:; 晶層上之第一中間介電層，一沉積在第一中間介電層上2 第二金屬奈米結晶層，一沉積在第二金屬奈米結晶層上之 第二中間介電層，一沉積在第二中間介電層上之第三金屬 奈米結晶層，及一沉積在第三金屬奈米結晶層上之介電覆 蓋層。 在另一態樣中，本發明之方法更提供將金屬奈米結晶 層曝路至一快速升温退火製程（rapid thermal annealing p r o c e s s)以控制奈未結晶大小及大小分佈。此金屬奈米結 晶層可在快速升温退火製程期間於3 〇 〇。C至約1，2 5 0。C的 温度範圍間形成。在某些範例中，此温度可在由400°C至 約1，100°C範圍間或500°C至約1，000°C範圍間。此金屬 奈米結晶層可包含至少約80%(重量百分比）之具有奈米結 晶顆粒大小在約1 nm至約5 nm範圍間的奈米結晶。在其 他範例中，至少約9 0 %、9 5 %或9 9 % (重量百分比）之奈米結 晶為具有奈米結晶顆粒大小在约1 nm至約5 nm範圍間。 此方法更提供金屬奈米結晶層之形成，其係藉由一氣相沉 8 200812091 積製程，如原子層沉積、化學氣相沉積、物理氣相沉積， 或藉由一液相沉積製程，如無電沉積或電化電錢。 本發明之方法更提供於預處理製程期間在基材上形成 疏水表面。此疏水表面可藉由將基材曝於一還原劑中而开^ 成，還原劑如矽烷、二矽烷、氨、聯胺、二蝴烧、三乙基 硼烷、氫、原子氫、或其等之電漿。此方法亦提供在預處 理製程期間曝露基材於一脫氣製程。亦可替代地，此方法 提供於預處理製程期間在基材上形成一成核表面或一種晶 表面。此成核表面或種晶表面可藉由原子層沉積、P3i泛 流（P3i flooding)製程或電荷槍泛流（charge gUn flooding) 製程而形成。 在另一態樣中，本發明方法更提供在基材上形成均勻 度小於約0.5 %之穿遂介電層。穿遂介電層可藉由脈衝DC 沉積（pulsed DC deposition)、RF 錢鍍（RF sputtering)、無 電性沉積、原子層沉積、化學氣相沉積、或物理氣相沉積 而形成。此方法更提供於後處理製程期間曝露基材至快速 升温退火、雷射退火、摻雜、p 3 i泛流、或化學氣相沉積。 在一範例中，可於後處理製程期間沉積一犠牲覆蓋層於基 材上。此犠牲覆蓋層可由選自下列製程組成之組群中的製 程而沉積：旋轉塗佈製程、無電性沉積、原子層沉積、化 學氣相沉積、或物理氣相沉積。 [實施方式】 本發明之實施例提供金屬奈米結晶及含有金屬奈米結 9 200812091 晶之奈米結晶材料，以及形成金屬奈米結晶與奈米結晶材 料的方法。如本說明書所述，金屬奈米結晶及奈米結晶材 料可用於半導體及電子元件（例如快閃記憶體元件、光電電 池、發光元件、及能量吸收劑元件）、生物技術及在許多利 用催化劑的製程中，如燃料電池催化劑、電池催化劑、聚 e作用催化劑、觸媒轉換器。在一範例中，金屬奈米結晶 可用於开/成—非揮發性記憶體元件’如NAND快閃記憶體。 如則述有關先前技術的討論，第1A-1B圖圖示說明具 有缺陷11 5的快閃記憶胞1 〇〇，缺陷在穿遂介電層11 〇中 开/成因為電荷路徑122的中斷而造成儲存資料的遺失， 致使典型石夕基快閃記憶體元件失效。 第2A圖圖示說明配置在基材202上的快閃記憶胞 200其包含源極區2〇4、汲極區2〇6及通道區快閃 記憶胞200更包含穿遂介電層21 0(例如，氧化矽）、奈米 釔BB層2 2 0頂部介電層2 3 〇 (例如，氧化矽）及控制閘極層 240(例如，多晶矽層）。奈米結晶層22〇含有複數個金屬奈 米結晶222(例如，釕、鉑、或鎳）。因為每一金屬奈米結 晶2 2 2可維持一獨立電荷，電子沿在奈米結晶層2 2 〇之電 荷路徑由源極區2 0 4流至汲極區2 〇 6。在奈米結晶層2 2 0 中之電荷陷解位置捕捉穿透穿遂介電層21〇之電子或電 洞’同時頂部介電層23 0於快閃記憶體的寫入或清除操作 期間適於防止電子或電洞由奈米結晶層22〇脫離而進入控 制閘極層240。 10 200812091 的 於 米 的 電 存 源 胞 料 胞 在 露 結 基 上 層 介 其 介 第2B圖圖示說明快閃記憶胞200後續之缺陷215 形成，缺陷通常在穿遂介電層21〇中形成。然而，不同 快閃記憶胞2 0 0之缺陷1丨5，此缺陷2 1 5並未中斷在奈 結晶層220中沿電荷路徑在源極區204及汲極區206間 電子流動。僅遺失在接近缺陷2 1 5的獨立奈米結晶之 荷，如奈米結晶224。因此，快閃記憶胞200僅遺失儲 電荷全部的一部份且在奈米結晶層22〇中之電荷路徑在 極區204及汲極區206間仍持續。再者，因為快閃記憶 200並未遭受因缺陷215所中斷之電荷路徑，儲存的資 並未遺失。 本 發 明 實 摊 ;例提4 的 200， 如筹 ί 2A 圖 之 圖 示 說 明 一 基 材 上 形 成 一 金 屬 奈 米 結 基 材 於 一 預 處 理 製 程 在 基 基 材 於 一 後 處 理 製 程 在 穿 晶 層 在 金 屬 奈 米 結 晶 層 上 材 於 一 計 量 製 程 〇 在 另 實 形 成 *— 金 屬 奈 米 結 晶 材 料 的 預 處 理 製 程 在 基 材 上 形 成 上 形 成 一 金 屬 奈 米 結 晶 層 電 覆 蓋 層 y 及 曝 露 基 材 於 — 提 供 一 種 在 — 基 材 上 形 成 一 包 括 曝 露 一 基 材 於 一 預 處 理 方法可用於形成快閃記憶 。在一實施例中，提供一種 晶材料的方法，其包括曝露 材上形成一穿遂介電層，曝 遂介電層上形成一金屬奈米 形成一介電覆蓋層，及曝露 施例中’提供一種在一基材 方法’其包括曝露—基材於 一穿遂介電層，在穿遂介電 在金屬奈米結晶層上形成一 計量製程。在另一實施例中 金屬奈米結晶材料的方法， 製程’在基材上形成一穿遂 11 200812091 電層，曝露基材於一後處理製程，在穿遂介電層上形成一 金屬奈米結晶層，及在金屬奈米結晶層上形成一介電覆蓋 層。在另一實施例中，提供一種在一基材上形成一金屬奈 米結晶材料的方法，其包括曝露一基材於一預處理製程， 在基材上形成一穿遂介電層，曝露基材於一後處理製程， 在穿遂介電層上形成一金屬奈米結晶層’在金屬奈米結晶 層上形成一介電覆蓋層，及在介電覆蓋層上形成一控制閘 極層。 實施例提供之金屬奈米結晶222可包含至少一金屬， 如銘、把、鎳、錶、釕、始、鐵、组、钥、鍵、金、其等 之矽化物、其等之氮化物、其等之碳化物、其等之合金、 或其等之組合。 本發明提供之方法可用於形成具有至少二金屬奈米結 晶層及介電層之雙層的快閃記憶胞。在一實施例中，提供 一種在基材上形成一多層的金屬奈米結晶材料的方法，其 包含曝露一基材於一預處理製程，在基材上形成一穿遂介 電層，曝露基材於一後處理製程，在穿遂介電層上形成一 第一金屬奈米結晶層，在第一金屬奈米結晶層上形成一中 間介電層，在中間介電層上形成一第二金屬奈米結晶層， 在第二金屬奈米結晶層上形成一介電覆蓋層，及曝露基材 於一計量製程。 在另一實施例中，提供一種在基材上形成一多層的金 屬奈米結晶材料的方法，其包含曝露一基材於一預處理製 12 200812091 程，在基材上形成一穿遂介電層，在穿遂介電層上形 第一金屬奈米結晶層，在第一金屬奈米結晶層上形成 間介電層，在中間介電層上形成一第二金屬奈米結晶 在第二金屬奈米結晶層上形成一介電覆蓋層，及曝露 於一計量製程。 在另一實施例中，提供一種在一基材上形成一多 金屬奈米結晶材料的方法，其包含曝露一基材於一預 製程，在基材上形成一穿遂介電層，在穿遂介電層上 一第一金屬奈米結晶層，在第一金屬奈米結晶層上形 中間介電層，在中間介電層上形成一第二金屬奈米 層，在第二金屬奈米結晶層上形成一介電覆蓋層，及 基材於一計量製程。 在另一實施例中，提供一種在一基材上形成一多 金屬奈米結晶材料的方法，其包含曝露一基材於一預 製程，在基材上形成一穿遂介電層，曝露基材於一後 製程，在穿遂介電層上形成一第一金屬奈米結晶層， 一金屬奈米結晶層上形成一中間介電層，在中間介電 形成一第二金屬奈米結晶層，及在第二金屬奈米結晶 形成一介電覆蓋層。 在另一實施例中，提供一種在基材上形成一多層 屬奈米結晶材料的方法，其包含在基材上形成一穿遂 層，曝露基材於一後處理製程，在穿遂介電層上形成 一金屬奈米結晶層，在第一金屬奈米結晶層上形成一 成一 一中 層， 基材 層的 處理 形成 成一 結晶 曝露 層的 處理 處理 在第 層上 層上 的金 介電 一第 中間 13 200812091 介電層，在中間介電層上形成一第二金屬奈米結晶層，在 第二金屬奈米結晶層上形成一介電覆蓋層，及在介電覆蓋 層上形成一控制閘極層。 第 3圖圖示說明配置在基材 302上的快閃記憶胞 300，其包含源極區304、汲極區306及通道區308。穿遂 介電層310在源極區304、汲極區306及通道區3 08上方 形成且為快閃記憶胞3 0 0之一部份。接讀為含有複數個金 屬奈米結晶322之奈米結晶層320 A、320B及320C與中間 介電層330A、330B及330C依續堆疊，如第3圖之圖示。 控制閘極層3 40為配置於中間介電層3 3 0C上。 本發明實施例提供的方法可用於形成快閃記憶胞 300，如第3圖之圖示說明。在一實施例中，提供一種在基 材上形成一多層的金屬奈米結晶材料的方法，其包含曝露 一基材於一預處理製程，在基材上形成一穿遂介電層，曝 露基材於一後處理製程，在穿遂介電層上形成一第一金屬 奈米結晶層，在第一金屬奈米結晶層上形成一第一中間介 電層，在第一中間介電層上形成一第二金屬奈米結晶層， 在第二金屬奈米結晶層上形成一第二中間介電層，在第二 中間介電層上形成一第三金屬奈米結晶，在第三金屬奈米 結晶層上形成一介電覆蓋層，及曝露基材於一計量製程。 在另一實施例中，提供一種在一基材上形成一多層的 金屬奈米結晶材料的方法，其包含曝露一基材於一預處理 製程，在基材上形成一穿遂介電層，在穿遂介電層上形成 14 200812091 一第一金屬奈米結晶層，在第一金屬奈米結晶層上形成 第一中間介電層，在第一中間介電層上形成一第二金屬 米結晶層，在第二金屬奈米結晶層上形成一第二中間介 層，在第二中間介電層上形成一第三金屬奈米結晶，在 三金屬奈米結晶層上形成一介電覆蓋層，及曝露基材於 計量製程。 在另 < 實施例中，提供一種在一基材上形成一多層 金屬奈米結晶材料的方法，其包含曝露一基材於一預處 製程，在基材上形成一穿遂介電層，在穿遂介電層上形 一第一金屬奈米結晶層，在第一金屬奈米結晶層上形成 第一中間介電層，在第一中間介電層上形成一第二金屬 米結晶層，在第二金屬奈米結晶層上形成一第二中間介 層，在第二中間介電層上形成一第三金屬奈米結晶，在 三金屬奈米結晶層上形成一介電覆蓋層，及曝露基材於 計量製程 在另一實施例中，提供一種在一基材上形成一多層 金屬奈米結晶材料的方法，其包含曝露一基材於一預處 製程，在基材上形成一穿遂介電層，曝露基材於一後處 製程，在穿遂介電層上形成一第一金屬奈米結晶層，在 一金屬奈米結晶層上形成一第一中間介電層，在第一中 介電層上形成一第二金屬奈米結晶層，在第二金屬奈米 晶層上形成一第二中間介電層，在第二中間介電層上形 一第三金屬奈米結晶，及在第三金屬奈米結晶層上形成 奈 電 第 的 理 成 奈 電 第 的 理 理 第 間 結 成 15 200812091 介電覆蓋層。 在另一實施例中，提供一種在基材上形成一多層 屬奈米結晶材料的方法，其包含在基材上形成一穿遂 層，曝露基材於一後處理製程，在穿遂介電層上形成 一金屬奈米結晶層，在第一金屬奈米結晶層上形成一 中間介電層，在第一中間介電層上形成一第二金屬奈 晶層，在第二金屬奈米結晶層上形成一第二中間介電 在第二中間介電層上形成一第三金屬奈米結晶，在第 屬奈米結晶層上形成一介電覆蓋層，及在介電覆蓋層 成一控制閘極層。 第 4 圖圖示說明配置在基材 402上的快閃記 400，其包含源極區404、汲極區406及通道區408。 介電層410在源極區404、汲極區406及通道區408 形成且為快閃記憶胞400之一部份。含有複數個金屬 結晶422之奈米結晶層420與中間介電層430依續堆 如第4圖之圖示說明。每一雙層450(由雙層450〗至 4 50n)含有一奈米結晶層420及一令間介電層430。控 極層440為配置於雙層45On之中間介電層430上。 在雙層45(h至雙層45 0N間之區域452可不含有 450或可含有數百雙層450。在一範例中，區域452不 雙層450，因此，在雙層45 0N中N = 7而快閃記憶康 包含總數為7之雙層450。在另一範例中，區域452 三額外雙層450(未顯示），因此，在雙層45 0N中N = 的金 介電 一第 第一 米結 層， 三金 上形 憶胞 穿遂 上方 奈米 疊， 雙層 制閘 雙層 含有 1 400 含有 10而 16 200812091 快閃記憶胞400包含總數為10之雙層 450。在另一範例 中，區域452含有43額外雙層45 0(未顯示），因此，在雙 層45 0Ν中Ν =50而快閃記憶胞400包含總數為50之雙層 450。在另一範例中，區域452含有93額外雙層45 0(未顯 示），因此，在雙層45 0N中N =100而快閃記憶胞400包含 總數為100之雙層450。在另一範例中，區域452含有193 額外雙層450(未顯示），因此，在雙層450N中N =200而快 閃記憶胞400包含總數為200之雙層450。 快閃記憶胞400在多層金屬奈米結晶材料中可具有數 百個雙層45 0，如第4圖之圖示說明。在其他實施例中， 提供一種在基材上形成一多層的金屬奈米結晶材料的方 法，其包含曝露一基材於一預處理製程，在基材上形成一 穿遂介電層，在基材上形成複數個雙層，其中每一雙層包 含沉積於一金屬奈米結晶層上之一中間介電層，及在複數 個雙層上形成一介電覆蓋層。在一範例中，複數個雙層可 包含至少1 0金屬奈米結晶層及至少1 0中間介電層。在另 一範例中，複數個雙層可包含至少5 0金屬奈米結晶層及至 少5 0中間介電層。在另一範例中，複數個雙層可包含至少 100金屬奈米結晶層及至少100中間介電層。 在一實施例中，預處理製程提供一具有均勻度為約2A 至約3 A之平坦表面。在另一實施例中，預處理製程在基 材上提供一疏水表面。在一範例中，疏水表面藉由曝露基 材至一還原劑而形成。在另一範例中，還原劑可包括碎烧、 17 200812091 :施 表 製 ί ° 理 層 成 製 相 可 閃 間 製 其 少 合 二矽烷、a、聯胺、二硼烷、三乙基硼烷、氫、原子負 其等之電漿、其等之衍生物、或其等之組合。在另一實 例中’在預處理製程期間曝露基材於一脫氣製程。在另 實施例中，預處理製程在基材上提供成核表面或一種晶 面。在其他實施例中，成核表面或種晶表面可藉由 程、P3i泛流（P3i flooding)製程或電荷搶泛流製程而形^ 穿遂介電層可在基材上形成，尤以在一基材之預處 表面上為且在實細*例中，在基材上形成之穿遂介電 均句度為小於、約〇·5%，尤以小於約〇3%為±。提供形 或/儿積牙遂’丨電層之範例為脈衝DC沉積製程、濺鍍 私、無電性沉積製程、原子層沉積（ALD)製程、化學氣 /儿積（CVD)製程、或物理氣相沉積（pvD)製程。 接續穿遂介電層沉積之後，基材在後處理製程期間 曝露於RTA製程。其他的預處理製程包括一換雜製程 Ρ3ι泛流製程、一 CVD製程、一雷射退火製程、一快 退火製程、或其等之組合。 、 在一可替代的實施例中，一犠牲覆蓋層可在製程期 >儿積於基材上。犠牲覆蓋層可藉由無電性製程、一 ALd 程、- CVD製矛呈、一 pVD製程、一旋轉塗佈製程，或 等之組合而沉積。 實施例說明金屬奈米結晶222、322及422可包含至 金屬如翻把、鏡 '銀、釕、始、鶴、姐 '翻、錢、 八等之矽化物、其等之氮化物、其等之碳化物、其等之 18 200812091 金、或其等之組合。此金屬可藉由一無電性製程、一電鐘 製程（ECP)、一 ALD製程、一 CVD製程、一 PVD製程或 其等之組合而沉積。 在一實施例中，金屬奈米結晶層（例如，奈米結晶層 220、320及420)可曝露於一 RTA以控制奈米結晶大小及 大小分佈。在一範例中，金屬奈米結晶層在約3 0 0 ° C至约 1，25 0°C之温度範圍間形成，尤以在約400°C至約1，100°C 範圍間為宜，且最佳為在約500°C至約1，000°C範圍間。 在一範例中，金屬奈米結晶層（例如，奈米結晶層220、320 及42 0)包含具有奈米結晶顆粒大小在約0.5 nm至約10 nm 範圍間之金屬奈米結晶（例如，金屬奈米結晶222、322及 422)，尤以在約1 nm至約5 nm範圍間為宜，且較佳為在 約2 nm至約3 nm範圍間。在另一範例中，金屬奈米結晶 層包含奈米結晶，而約80%(重量百分比）奈米結晶具有奈 米結晶顆粒大小在約1 nm至約5 nm範圍間，尤以90% (重 量百分比）奈米結晶具有奈米結晶顆粒大小在約1 nm至約 5 nm範圍間為宜，尤以約95%(重量百分比）奈米結晶具有 奈米結晶顆粒大小在约1 nm至約5 nm範圍間為佳，且較 佳為約 97%(重量百分比）奈米結晶具有奈米結晶顆粒大小 在約1 nm至約5 nm範圍間，且最佳為約99%(重量百分 比）奈米結晶具有奈米結晶顆粒大小在約約 1 nm至約 5 nm範圍間。在另一實施例中，金屬奈米結晶層包含一奈米 結晶顆粒密度分佈係在每約3 5 n m乘約1 2 0 n m (約3 5 n m 19 200812091 x約120 nm)的閘極區域為約+/-3顆料。 在一實施例中，金屬奈米結晶（MNC)層（例如，奈米結 晶層220、3 20及42 0)可包含約100奈米結晶（例如，金屬 奈米結晶220、322及422)。此MNC層可具有約lxlOncm-2 或更大之奈米結晶密度，尤以約lxl 〇12cnT2或更大之奈米 結晶密度為宜，且較佳為約5 X 1 0 12 c m _2或更大之奈米結晶 密度，且更佳為約1 xl〇13cm_2或更大之奈米結晶密度。在 一範例中，MNC層包含鉑且具有至少約5xl012cm_2之奈米 結晶密度，較佳為約8x10 12cnT2或更大之奈米結晶密度。 在另一範例中，MNC層包含釕且具有至少約 5xl012cnT2 之奈米結晶密度，較佳為約8x10 12cm·2或更大之奈米結晶 密度。在另一範例中，MNC層含有鎳且具有至少約 5x 1 0 12cm·2之奈米結晶密度，較佳為約 8x 1 0 1 2 cm·2或更大 之奈米結晶密度。 在一實施例中，奈米結晶或奈米點可用於形成包含金 屬奈米結晶222、322及422之快閃記憶體的MNC胞。在 一範例中，MNC胞之形成可藉由曝露基材於一預處理製 程，形成一第一介電層，曝露基材於後處理製程，形成一 金屬奈米結晶層，及沉積一介電覆蓋層。範例說明基材可 由多種計量製程檢測。 在一範例中，可預處理基材表面以具有一防止不均勻 成核的平坦表面。在一範例中，使用多種介電步驟及整修 步驟以形成一所需要的基材表面。在另一範例中，預處理 20 200812091 製程提供一具有均勻度為約2A至約3人之平坦表面。在另 一範例中，基材表面可預處理以具有一促進疏水性的表 面，故可促進基材表面的去濕性。此基材可曝露至一還原 劑以使懸氫鍵最大化。此還原劑可包括矽烷（SiH4)、二石夕 烧（Si2H6)、氨（NH3)、聯胺（N2 H4)、二羽烧（B2H6)、三乙基 硼烷（EtsB)、氫（Hb) '原子氫（η)、其等之電漿、其等之自 由基、其等之衍生物、或其等之組合。其他範例提供脫氣 或預清潔以防止在沉積金屬層後的逸氣。 在另一實施例中，表面處理或預處理可包括一成核控 制（「種晶」成核位置）以助於獲得一均勻奈米結晶密度及 小範圍的奈米結晶大小分佈。提供蒸氣曝露的範例有ald 或CVD製程、P3i泛流、電荷搶泛流（電子、或離子）、表 面模式之CNT或Si填充二-電子探針（「矽草（Si grass)」）、 接觸、電子處理、金屬蒸氣、及NIL模版。 在可替代的實施例中，可使用一 CVD氧化物沉積製程 為單-步冑以產纟、结合在彳電層(如_氧化矽)中的奈米結 晶。在-範例中，奈米結晶為結合或混合i teqs，故在 $儿積於介電穿遂層（例如，氧外功、 V 乳化矽）之頂部期間可包埋於薄 膜申。在另一實施例中，可曝霞 基材表面至一藉由使用雷 射及光柵或藉由NIL模版之局部加熱。

在另一實施例中，犧牲屉尤I 9在基材加熱（例如，RTA)或 曝露基材至其他處理以形成一握 模版時，可轉換為島狀（例 如，2-3 nm直徑）。然後，名 、版化期間可使用此模版。 21 200812091 在一範例中，可使用原子層蝕刻以形成一奈米結晶材料。 在另一實施例中，奈米結晶或奈米點為用於形成快閃 記憶體之MNC胞。在一範例中，MNC胞之二介電層間包 含至少一金屬奈米結晶層，此二介電層如底部介電層（例 如，穿遂介電層）及上部介電層（例如，覆蓋介電層，頂部 介電層，或中間介電層）。金屬奈米結晶層包含具有有下列 至少一金屬之奈米結晶（例如，金屬奈米結晶222、322及 42 2)，金屬如顧、把、鎳、銥、釕、銘、嫣、鈕、钥、錄、 金、其等之矽化物、其等之氮化物、其等之碳化物、其等 之合金、或其等之組合。在一範例中，一奈米結晶材料包 含麵、鎳、釕、翻錄合金、或其等之組合。在另一範例中， 一奈米結晶材料包含重量百分比為約 5 %之鉑及約 9 5 %之 錄。 在另一實施例中，MNC胞包含至少二金屬奈米結晶 層，此金屬奈米結晶層位在底部介電層（例如，穿遂介電層） 及上部介電層（例如，覆蓋介電層或頂部介電層）間且由一 中間介電層分隔。在另一實施例中，MNC胞包含至少三金 屬奈米結晶層，此金屬奈米結晶層位在底部介電層（例如， 穿遂介電）及上部介電層（例如，覆蓋介電層或頂部介電）間 且各自分別由中間介電層分隔。 在其他實施例中，提供一種在基材上形成一多層的金 屬奈米結晶材料的方法，其包含曝露一基材於一預處理製 程，在基材上形成一穿遂介電層，在基材上形成複數個雙 22 200812091 層，其中每一雙層包八 β —沉積於金屬奈来么士曰 介電層，及在複數個餡 ’、、、、〇日日層上之中間 、 又㈢上形成一介電覆芸屏。士 中，複數個雙層可命 氣_ 。在一範例 s至少10金屬牟半紝曰a 中間介電層。在另〜Μ ” 、、’、。日日層及至少1 < 痛上 〜範例中’複數個雙層可ώ人 金屬奈米結晶層及$ 0 3至少5 ( 芝少50中間介電層。 數個雙層可包含至小， 另 轨例中，複 〇〇金屬奈米結晶層及 介電層。 曰次至少100中間 在一範例中，提佴 供一金屬奈米結晶材料， 材上沉積一穿遂介曾 η 其包括在基 均，在穿遂介電層上形士、 奈米結晶層，在第〜 曰上形成一卓一金屬 、’屬奈米結晶層上形忐一 電層，在第一中間介 成 第一中間介 電層上形成一第-厶厘* , 在第二金屬奈米結曰 一，屬不米結晶層， 9与上形成一第二中間介雷展 中間介電層上形成__ 電胃’在第二 二金屬奈米結晶，及名笙一 米結晶層上形成一介带 在第二金屬奈 μ電覆蓋層。 在一實施例中，〜 底部介電層（例如，穿遂介 部電極）包含·一介雷：電層或底 電材料，如碎、氧化梦、或其等之 且一上部介電層（例如， τ生物， 覆盍；丨電層、頂部介電 或中間介電層）包含—介 貝#電極、 w電材枓，如矽、氮化矽、氧化矽、 氧化銘、給氧化物、砂赌奴 矽酸鋁、矽酸铪、或其等之衍生物。 在一實施例中，一閘極氧化物介電材料可藉由原位蒸汽產 生（in-situ steam generation ; iSSG)製程、一水蒸氣產生 (water vapor generation ; WVG)製程、或快速高溫氧化 (rapid thermal oxide ; RT0)製程而形成。 23 200812091

可用於形成介電層及材料的設備及製程（包括IS SG、 WVG及 RTO製程）為進一步描述於相同受讓人之申請於 2005年5月12曰之美國專利申請號第11/127,767號並以 US 20 05-027 1 8 1 3公開之專利申請案，申請於2005年5月 14日之美國專利申請號第 10/851，514 號並以 US

2005- 02603 57公開之專利申請案，申請於2005年9月9 曰之美國專利申請號第 1 1/223,896 號並以 US 2006- 0062917公開之專利申請案，申請於2005年5月21 曰之美國專利申請號第 10/851，561 號並以 US 2 005-02 6 03 47公開之專利申請案，及相同受讓人之美國專 利第 6,846,5 1 6、6,85 8,547、7,067,439、 6,620,670、 6,869,83 8、6,825，134、6,905,939、及 6,924,1 91 號，其等 全文為本發明之參考。 在一實施例中，一金屬奈米結晶層之形成係藉由在一 基材上沉積至少一金屬層及曝露基材至一退火製程以形成 包含來自金屬層之至少一金屬的奈米結晶。金屬層之形成 或沉積係藉由一 PVD製程、一 ALD製程、一 CVD製程、 一無電沉積製程、一 ECP製程、或其等之組合。此金屬層 可沉積至一約100 A或更少的厚度，如在約3 A至約50 A 範圍間的厚度，尤以在4 A至約3 0 A範圍間的厚度為宜， 且較佳為在約5 A至約20 A範圍間的厚度。退火製程之範 例包括RTP、快閃退火、及雷射退火。 在一實施例中，基材（例如，基材202、302及402)可 24 200812091 置於一退火反應室内並曝露於一後沉積退火（post deposition annealing ; PDA)製程。CENTURA® RADIANCE® RTP反應室（可得自於美國加州聖塔克萊拉之 Applied Materials, Inc·)為一可在PDA製程期間使用的退火反應 室。基材可在約300°C至約1，250°C的温度範圍間加熱， 或由約4 0 0 ° C至約1，1 0 〇 ° C的範圍間加熱，或由約5 〇 〇。C 至約1，000°C的範圍間加熱，例如，可在約i，i00〇c加熱。 在另一實施例中，金屬奈米結晶層（例如，金屬奈米結 曰曰222、322、及422)可藉由沉積、形成、或分散衛星狀金 屬奈米點於基材上而形成。此基材可預熱至一預定温度， 如至一約300〇C至約1，250°C的温度範圍間，或約4〇〇〇c 至約1，1〇〇。(：的温度範圍間，或由約500〇c至約l〇〇〇〇c 的温度範圍間。此金屬奈米點可藉由蒸發金屬奈米點的液 態懸浮液而預形成及沉積或分佈於基材上。金屬奈米點可 為結9曰或非結晶，但可藉由預熱基材而再結晶以在金屬奈 米結晶層中形成金屬奈米結晶。 金屬奈米結晶層包含具有至少一如下金屬之奈米結 日曰如銘、把、鎳、銀、釕、始、鱗、组、麵、錢、金、 其等之矽化物、其等之氮化物、其等之碳化物、其等之合 金、或其等之組合。在一範例中，此奈米結晶材料包含鉑、 鎳、釕、鉑-鎳合金、或其等之組合。在另一範例中，此奈 米結晶材料含有釕或釕合金。在另一範例中，此奈米結晶 材料含有鉑或鉑合金。 25 200812091 可用於形成金屬層及材料的設備及製程為進一步描述 於相同受讓人之申請於2003年5月22曰之美國專利申請 號第10/443,648並以US 2005-0220998公開之專利申請 案，申請於 2003 年 8月 4日之美國專利申請號第 10/634,662並以US 2004-0105934公開之專利申請案，申 請於20 04年3月26日之美國專利申請號第10/811，230並 以US 2004-0241 321公開之專利申請案，申請於2005年9 月6曰之美國專利申請號第6 0/7145 80，及相同受讓人之 美國專寿J 第 6,936,538、6,620,723、6,551，929、6,855,368、 6,797,340、6,95 1，804、6,939,80卜 6,972,267、6,596,643、 6,849,545、6,607,976、6,702,027、6,916,398、6,878,206、 及6,93 6,9 06號，其等全文為本發明之參考。 在其他實施例中，除了快閃記憶體應用外，奈米結晶 或奈米點可用於燃料電池、電池、或聚合作用反應及觸媒 轉換器、光電電池、發光元件、能量吸收劑元件之催化劑。 雖然前述描述為有關本發明之實施例，本發明之其他 及進一步實施例可在未偏離本發明範疇下完全，且本發明 之範疇由後附之申請專利範圍界定。 【圖式簡單說明】 本發明已簡短概述如上，但提供配合附圖說明之實施 例以更詳盡描述本發明，故可獲得及更詳細瞭解本發明之 前述特徵。然而’需注意附圖僅為說明本發明的典型實施 26 200812091 例，因此不能視為本發明範圍的限制，因為本發明亦容許 其他同等效用的實施例。 第1 A-1 B圖圖示說明如習知技術描述之快閃記憶體元 件的剖面圖； 第2A-2B圖圖示說明本發明描述之實施例的快閃記憶 體元件之剖面圖； 第3圖圖示說明本發明描述之另一實施例的快閃記憶 體元件之剖面圖；及 第4圖圖示說明本發明描述之另一實施例的快閃記憶 體元件之剖面圖。 【主要元件符號說明】 100 快 閃 記 憶 胞 102 基 材 104 源 極 區 106 汲 極 區 108 通 道 區 110 穿 遂 介 電 層 120 浮 置 閘 極 層 130 頂 部 介 電 層 140 控 制 閘 極 層 122 沿 電 荷 路 徑 115 缺 陷 2 02 基 材 200 快 閃 記 憶 胞 204 源 極 區 206 汲 極 區 208 通 道 區 210 穿 遂 介 電 層 215 缺 陷 220 奈 米 結 晶 層 222 金 屬 奈 米 結晶 230 頂 部 介 電 層 240 控 制 閘 極 層 27 200812091 302 基 材 300 快 閃 記 304 源 極 區 306 汲 極 區 308 通 道 區 3 10 穿 遂 介 322 金 屬 奈 米結晶 320A 、320B 、320C 奈 米 結 晶層 330A 、330B 、3 30C 中 間 介 電層 340 控 制 閘 極層 402 基 材 400 快 閃 記 憶胞 404 源 極 區 406 汲 極 區 408 通 道 區 410 穿 遂 介 電層 420 奈 米 結 422 金 屬 奈 米結晶 430 中 間 介 440 控 制 閘 極層 450、 45〇ι 至 452 區 域 憶胞 電層 晶層 電層 450N雙層 28

Claims (1)

1. 200812091 十、申請專利範圍： 1. 一種在一基材上形成一金屬奈米結晶材料的方 法，其包括： 曝露一基材於一預處理製程； 在該基材上形成一穿遂介電層； 曝露該基材於一後處理製程； 在該穿遂介電層上形成一金屬奈米結晶層；及 在該金屬奈米結晶層上形成一介電覆蓋層。 2. 如申請專利範圍第1項所述之方法，其中該金屬奈 米結晶層包含釘或一釕合金。 3 ·如申請專利範圍第2項所述之方法，其中複數個附 加金屬奈米結晶層及附加介電覆蓋層為依序形成於其上。 4.如申請專利範圍第3項所述之方法，其中該複數個 附加金屬奈米結晶層及附加介電覆蓋層包含至少1 0附加 金屬奈米結晶層及至少1 〇附加介電覆蓋層。 5 ·如申請專利範圍第4項所述之方法，其中該複數個 附加金屬奈米結晶層及附加介電覆蓋層包含至少5 0附加 金屬奈米結晶層及至少50附加介電覆蓋層。 29 200812091 6. 如申請專利範圍第5項所述之方法，其中該複數個 附加金屬奈米結晶層及附加介電覆蓋層包含至少1 00附加 金屬奈米結晶層及至少1 00附加介電覆蓋層。 7. 如申請專利範圍第1項所述之方法，其中該金屬奈 米結晶層包含一選自下列金屬組成之組群中的金屬：鉑、 Ιε、鎳、銥、釕、敍、鶴、组、翻、錄、金、其等之石夕化 物、其等之氮化物、其等之碳化物、其等之合金、及其等 之組合。 8. 如申請專利範圍第2項所述之方法，其中該預處理 製程提供一疏水表面於該基材上。 9. 如申請專利範圍第8項所述之方法，其中該疏水表 面之形成係藉由將該基材曝露於一還原劑。 10. 如申請專利範圍第9項所述之方法，其中該還原 劑為選自下列組成之組群：矽烷、二矽烷、氨、聯胺、二 硼烷、三乙基硼烷、氫、原子氫、其等之電漿、其等之衍 生物、及其等之組合。 11. 如申請專利範圍第1項所述之方法，其中該基材 在該預處理製程期間曝露於一脫氣製程。 30 200812091 12.如申請專利範圍第1項所述之方法，其中該預 理製程提供一成核表面或一種晶表面在該基材上，且該 核表面或該種晶表面可藉由選自下列製程組成之組群中 製程而形成··原子層沉積、P3i泛流（p 3 i flooding)製程 電荷搶泛流（charge gun flooding)製程、及其等之組合。 1 3 ·如申請專利範圍第2項所述之方法，其中該穿 介電層在該基材上以小於約〇 · 5 %之均勻度而形成。 14·如申請專利範圍第2項所述之方法，其中該穿 介電層可由選自下列製程組成之組群中的製程而形成： 衝DC沉積、RF濺鍍、無電性沉積、原子層沉積、化學 相沉積、物理氣相沉積、及其等之組合。 15·如申請專利範圍第2項所述之方法，其中該基 於該後處理製程期間曝露於選自下列製程組成之組群中 製程··快速升温退火、雷射退火、摻雜、p3i泛流、化 氣相沉積、及其等之組合。 16·如申請專利範圍第1項所述之方法，其中一犠 覆蓋層可於該後處理製程期間沉積於該基材上。 處 成 之 遂 遂 脈 氣 材 的 學 牲 31 200812091 1 7.如申請專利範圍第1 6項所述之方法，其中該犠牲 覆蓋層可由選自下列製程組成之組群中的製程而沉積：旋 轉塗佈製程、無電性沉積、原子層沉積、化學氣相沉積、、 物理氣相沉積、及其等之組合。 1 8.如申請專利範圍第1項所述之方法，其中該金屬 奈米結晶層曝露至一快速升温退火製程（rapid thermal annealing process)以控制奈米結晶大小及大小分佈° 1 9.如申請專利範圍第1 8項所述之方法，其中該金屬 奈米結晶層可在快速升温退火製程期間於 300°C至約 1，250°C的温度範圍間形成。 2 0.如申請專利範圍第1 9項所述之方法，其中該温度 在500°C至約1，000°C範圍間。 21.如申請專利範圍第1項所述之方法，其中該金屬 奈米結晶層包含奈米結晶，且至少約80%(重量百分比）之 奈米結晶具有奈米結晶顆粒大小在約1 nm至約5 nm範圍 間。 22 ·如申請專利範圍第2 1項所述之方法，其中至少约 9 0 % (重量百分比）之奈米結晶具有奈米結晶顆粒大小在約 32 200812091 1 nm至約5 nm範圍間。 23 .如申請專利範圍第22項所述之方法，其中至少約 9 5 %(重量百分比）之奈米結晶具有奈米結晶顆粒大小在約 1 nm至約5 nm範圍間。 24.如申請專利範圍第 23項所述之方法，其中約 99%(重量百分比）之奈米結晶具有奈米結晶顆粒大小在約 1 nm至約5 nm範圍間。 2 5.如申請專利範圍第1項所述之方法，其中該金屬 奈米結晶層包含奈米結晶密度為至少約5x1012cnT1。 26.如申請專利範圍第25項所述之方法，其中該奈米 結晶密度為至少約8 X 1 0 12 c πΓ 1。 2 7.如申請專利範圍第25項所述之方法，其中該金屬 奈米結晶層包含一選自下列金屬組成之組群中的金屬： 銘、釕、鎳、其等之合金、及其等之組合。 33 1 8. —種在一基材上形成一多層的金屬奈米結晶材料 的方法，其包含： 曝露一基材於一預處理製程； 200812091 在該基材上形成一穿遂介電層； 在該穿遂介電層上形成一第一金屬奈米結晶層； 在該第一金屬奈米結晶層上形成一中間介電層； 在該中間介電層上形成一第二金屬奈米結晶層；及 在該第二金屬奈米結晶層上形成一介電覆蓋層。 2 9.如申請專利範圍第28項所述之方法，其中該第一 金屬奈米結晶層及該第二金屬奈米結晶層各自包含一選自 下列金屬組成之組群中的金屬：鉑、鈀、鎳、銥、釕、鈷、 鶴、组、钥、姥、金、其等之石夕化物、其等之氮化物、其 等之碳化物、其等之合金、及其等之組合。 30.如申請專利範圍第28項所述之方法，其中該第一 金屬奈米結晶層及該第二金屬奈米結晶層包含釕或一釕合 金0 3 1. —種在一基材上形成一多層的金屬奈米結晶材料 的方法，其包含： 曝露一基材於一預處理製程； 在該基材上形成一穿遂介電層； 在該基材上形成複數個雙層，其中每一雙層包含沉積 於一金屬奈米結晶層上之一中間介電層；及 在該複數個雙層上形成一介電覆蓋層。 34 200812091 32 奈米結 3 3 個雙層 34 個雙層 35 層包含 36 奈米結 銘、釕 37 .如申請專利範圍第3 1項所述之方法，其中該金屬 晶層包含釕或一釕合金。 •如申請專利範圍第3 2項所述之方法，其中該複數 包含至少1 0金屬奈米結晶層及至少1 0中間介電層。 •如申請專利範圍第3 3項所述之方法，其中該複數 包含至少50金屬奈米結晶層及至少50中間介電層。 •如申請專利範圍第3 4項所述之方法，該複數個雙 至少1 00金屬奈米結晶層及至少1 00中間介電層。 .如申請專利範圍第3 1項所述之方法，其中該金屬 晶層包含一選自下列金屬組成之組群中的金屬： 、鎳、其等之合金、及其等之組合。 .一種金屬奈米結晶材料，其包括： 在一基材上沉積之穿遂介電層； 沉積在該穿遂介電層上之金屬奈米結晶層； 沉積在該金屬奈米結晶層上之介電覆蓋層；及 沉積在該介電覆蓋層上之控制閘極層。 35 200812091 3 8 ·如申請專利範圍第3 7項所述之金屬奈米結晶材 料， 5x10 料， 料， 群中 金、 之合 其中該金屬奈米結晶層包含奈米結晶密度為至少约 12 -2 cm ° 3 9.如申請專利範圍第38項所述之金屬奈米結晶材 其中該奈米結晶密度為至少約8xl012cnT2。 40.如申請專利範圍第3 8項所述之金屬奈米結晶材 其中該金屬奈米結晶層包含一選自下列金屬組成之組 的金屬：始、Ιε、鎳、銥、釕、始、鎢、钽、ί目、錄、 其等之矽化物、其等之氮化物、其等之碳化物、其等 金、及其等之組合。 4 1. 一種金屬奈米結晶材料，其包括： 一沉積在一基材上之穿遂介電層； 一沉積在該穿遂介電層上之第一金屬奈米結晶層； 一沉積在該第一金屬奈米結晶層上之中間介電層； 一沉積在該中間介電層上之第二金屬奈米結晶層；及 一沉積在該第二金屬奈米結晶層上之介電覆蓋層。 42. —種金屬奈米結晶材料，其包括： 一沉積在一基材上之穿遂介電層； 一沉積在該穿遂介電層上之第一金屬奈米結晶層； 36 200812091 一沉積在該第一金屬奈米結晶層上之第一中間介電 層； 一沉積在該第一中間介電層上之第二金屬奈米結晶 層； 一沉積在該第二金屬奈米結晶層上之第二中間介電 層； 一沉積在該第二中間介電層上之第三金屬奈米結晶 層；及 一沉積在該第三金屬奈米結晶層上之介電覆蓋層。 37