[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20200066473A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200066473A
KR20200066473A KR1020180152681A KR20180152681A KR20200066473A KR 20200066473 A KR20200066473 A KR 20200066473A KR 1020180152681 A KR1020180152681 A KR 1020180152681A KR 20180152681 A KR20180152681 A KR 20180152681A KR 20200066473 A KR20200066473 A KR 20200066473A
Authority
KR
South Korea
Prior art keywords
wiring
area
region
overlapping
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020180152681A
Other languages
English (en)
Other versions
KR102723409B1 (ko
Inventor
안준용
김재원
박현애
박형준
성승우
윤영수
이지은
인윤경
장동현
조준영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180152681A priority Critical patent/KR102723409B1/ko
Priority to US16/688,551 priority patent/US11100858B2/en
Priority to EP19209886.1A priority patent/EP3660912B1/en
Priority to CN202310871706.4A priority patent/CN116884314A/zh
Priority to CN201911145436.9A priority patent/CN111261041B/zh
Priority to CN202310868406.0A priority patent/CN116884313A/zh
Publication of KR20200066473A publication Critical patent/KR20200066473A/ko
Priority to US17/409,234 priority patent/US11450277B2/en
Priority to US17/897,202 priority patent/US11727879B2/en
Priority to US18/220,273 priority patent/US20230351965A1/en
Application granted granted Critical
Publication of KR102723409B1 publication Critical patent/KR102723409B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H01L27/3288—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H01L27/3225—
    • H01L27/3248—
    • H01L27/3258—
    • H01L51/50—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optics & Photonics (AREA)

Abstract

표시 장치는 제1 영역, 제2 영역, 및 제3 영역을 포함하는 베이스층, 상기 제2 영역 및 상기 제3 영역에 배치된 제1 신호 배선부들과 제2 신호 배선부들, 및 상기 제3 영역에 배치된 화소들을 포함하고, 상기 제1 신호 배선부들 각각은 제1 배선, 상기 제1 배선과 이격된 제2 배선, 및 상기 제1 배선과 상기 제2 배선을 연결하는 제1 연결부를 포함하고, 상기 제1 신호 배선부들의 상기 제1 연결부들 중 적어도 일부는 상기 제2 신호 배선부들 중 적어도 일부와 중첩할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 상세하게는 전자 모듈의 센싱 감도 및 표시 화질이 향상된 표시 장치에 관한 것이다.
표시 장치는 영상을 표시하는 표시 패널, 외부 입력을 감지하는 입력감지부재, 및 전자 모듈과 같이 다양한 전자 부품들로 구성된 장치일 수 있다. 전자 부품들은 다양하게 배열된 신호 라인들에 의해 전기적으로 서로 연결될 수 있다. 표시 패널은 영상을 생성하는 발광 소자를 포함한다. 입력감지부재는 외부 입력을 감지하기 위한 감지 전극들을 포함할 수 있다. 전자 모듈은 카메라, 적외선 감지 센서, 근접 센서 등을 포함할 수 있다. 전자 모듈은 표시 패널 아래에 배치될 수 있다.
본 발명은 전자 모듈의 센싱 감도가 향상된 표시 장치를 제공하는 것을 일 목적으로 한다. 본 발명의 표시 화질이 향상된 표시 장치를 제공하는 것을 일 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 제1 영역, 상기 제1 영역을 둘러싸는 제2 영역, 및 상기 제2 영역을 둘러싸는 제3 영역을 포함하는 베이스층, 상기 제2 영역 및 상기 제3 영역에 배치되며 제1 방향으로 이격되어 배열된 제1 신호 배선부들, 상기 제2 영역 및 상기 제3 영역에 배치되며 상기 제1 방향과 교차하는 제2 방향으로 이격되어 배열된 제2 신호 배선부들, 및 상기 제3 영역에 배치되며 상기 제1 신호 배선부들 중 하나의 제1 신호 배선부와 전기적으로 연결되는 화소를 포함하고, 상기 제1 신호 배선부들 각각은 제1 배선, 상기 제1 배선과 이격된 제2 배선, 및 상기 제1 배선과 상기 제2 배선을 연결하는 제1 연결부를 포함하고, 상기 제1 신호 배선부들의 상기 제1 연결부들 중 적어도 일부는 상기 제2 신호 배선부들 중 적어도 일부와 중첩할 수 있다.
평면 상에서 상기 제1 영역과 중첩하며 배치된 전자 모듈을 더 포함할 수 있다.
상기 제1 배선과 상기 제2 배선은 서로 동일한 층 상에 배치되고, 상기 제1 연결부는 상기 제1 배선 및 상기 제2 배선과 상이한 층 상에 배치될 수 있다.
상기 제1 배선과 상기 제2 배선은 서로 상이한 층 상에 배치되고, 상기 제1 연결부는 상기 제1 배선 및 상기 제2 배선 중 어느 하나의 배선과 동일한 층 상에 배치될 수 있다.
상기 제1 연결부들은 중첩 연결부 및 비중첩 연결부로 구분되고, 상기 중첩 연결부는 상기 제2 신호 배선부들 중 상기 적어도 일부와 중첩하고, 상기 비중첩 연결부는 상기 제2 신호 배선부들과 비중첩할 수 있다.
상기 중첩 연결부는 상기 제2 영역에 배치되고, 상기 비중첩 연결부는 상기 제3 영역에 배치될 수 있다.
상기 중첩 연결부는 복수의 중첩 연결부들 중 하나이고, 상기 비중첩 연결부는 복수의 비중첩 연결부들 중 하나이고, 상기 복수의 중첩 연결부들은 상기 제1 방향을 따라 이격되어 배열되고, 상기 복수의 비중첩 연결부들은 상기 제1 방향을 따라 이격되어 배열될 수 있다.
상기 중첩 연결부는 복수의 중첩 연결부들 중 하나이고, 상기 복수의 중첩 연결부들 중 서로 가장 인접한 두 개의 중첩 연결부들은 상기 제1 방향에서 보았을 때, 서로 비중첩할 수 있다.
상기 중첩 연결부는 복수의 중첩 연결부들 중 하나이고, 상기 복수의 중첩 연결부들 중 서로 가장 인접한 두 개의 중첩 연결부들 각각의 일부분은 상기 제1 방향에서 보았을 때 서로 비중첩하고, 상기 서로 가장 인접한 두 개의 중첩 연결부들 각각의 다른 일부분은 상기 제1 방향에서 보았을 때 서로 중첩할 수 있다.
상기 제1 배선은 상기 제2 영역에 배치되며, 상기 제1 배선 중 일부는 상기 제1 영역과 상기 제2 영역의 경계의 형상과 대응하는 형상을 가지며 연장하고, 상기 제2 배선은 상기 제2 방향을 따라 연장할 수 있다.
상기 제1 연결부는 상기 제1 배선 및 상기 제2 배선 중 적어도 어느 하나를 커버하는 절연층에 정의된 관통홀을 통해 상기 제1 배선 및 상기 제2 배선 중 적어도 어느 하나와 연결될 수 있다.
상기 제2 신호 배선부들 각각은 제3 배선, 상기 제3 배선과 이격된 제4 배선, 및 상기 제3 배선과 상기 제4 배선을 연결하는 제2 연결부를 포함하고, 상기 제2 신호 배선부들의 상기 제2 연결부들 중 적어도 일부는 상기 제1 신호 배선부들 중 적어도 일부와 중첩할 수 있다.
상기 제3 배선은 상기 제2 영역에 배치되며, 상기 제3 배선의 적어도 일부는 상기 제1 영역과 상기 제2 영역의 경계의 형상과 대응하는 형상을 가지며 연장하고, 상기 제4 배선은 상기 제1 방향을 따라 연장하고, 상기 제2 연결부는 상기 제3 배선 및 상기 제4 배선 중 적어도 어느 하나를 커버하는 절연층에 정의된 관통홀을 통해 상기 제3 배선 및 상기 제4 배선 중 적어도 어느 하나와 연결될 수 있다.
상기 베이스층의 상기 제1 영역에는 홀이 정의되고, 평면 상에서 상기 홀은 상기 제2 영역에 의해 둘러싸일 수 있다.
상기 베이스층, 상기 제1 신호 배선부들, 상기 제2 신호 배선부들, 및 상기 화소는 표시 모듈을 구성하고, 상기 제1 영역과 중첩하는 상기 표시 모듈의 제1 모듈 영역, 상기 제2 영역과 중첩하는 상기 표시 모듈의 제2 모듈 영역, 및 상기 제3 영역과 중첩하는 상기 표시 모듈의 제3 모듈 영역이 정의되고, 상기 제1 모듈 영역의 투과율은 상기 제3 모듈 영역의 투과율보다 높을 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 비표시 영역 및 상기 비표시 영역을 에워싸는 표시 영역이 정의된 표시 패널을 포함하고, 상기 표시 패널은 상기 비표시 영역과 대응하여 홀이 정의된 제1 영역 및 상기 제1 영역을 에워싸는 제2 영역, 상기 표시 영역과 대응하는 제3 영역을 포함하는 베이스층, 및 상기 제2 영역 및 상기 제3 영역 위에 배치되며, 제1 방향으로 이격되어 배열된 제1 신호 배선부들을 포함하고, 상기 제1 신호 배선부들 각각은 제1 배선, 상기 제1 배선과 이격된 제2 배선, 및 상기 제1 배선과 상기 제2 배선을 연결하는 제1 연결부를 포함할 수 있다.
상기 제1 연결부는 상기 제2 영역과 중첩하여 배치될 수 있다.
상기 제1 신호 배선부들의 상기 제1 연결부들은 상기 제1 방향을 따라 이격되어 배열될 수 있다.
상기 제1 연결부들 중 서로 인접한 두 개의 제1 연결부들 각각의 적어도 일부분은 상기 제1 방향에서 비중첩할 수 있다.
상기 제1 방향과 교차하는 제2 방향으로 이격되어 배열된 제2 신호 배선부들을 더 포함하고, 상기 제2 신호 배선부들 각각은 제3 배선, 상기 제3 배선과 이격된 제4 배선, 및 상기 제3 배선과 상기 제4 배선을 연결하는 제2 연결부를 포함할 수 있다.
본 발명의 실시예에 따른 표시 장치는 베이스층, 제1 신호 배선부들 및 제2 신호 배선부들을 포함할 수 있다. 베이스층은 제1 신호 배선부들 및 제2 신호 배선부들이 배치되지 않는 제1 영역, 제1 영역을 둘러싸는 제2 영역, 제2 영역을 둘러싸는 제3 영역을 포함할 수 있다. 제1 신호 배선부들은 제1 연결부들을 포함할 수 있다. 제1 연결부들의 일부는 제2 영역에 배치된 제2 신호 배선부들과 중첩할 수 있다. 따라서, 제1 영역 주변의 데드 스페이스 면적이 감소될 수 있다. 또한, 제2 영역에 중첩하는 제1 연결부들은 소정의 방향으로 연속하여 배치되지 않을 수 있다. 따라서, 서로 인접한 제1 신호 배선부들이 서로 단락되는 현상이 방지될 수 있다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 3은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 4는 본 발명의 일 실시예에 따른 입력 감지부의 평면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 8은 도 3에 도시된 XX' 영역을 확대하여 도시한 평면도이다.
도 9는 도 8에 도시된 YY' 영역과 대응되는 영역을 촬상한 도면이다.
도 10은 도 9의 ZZ' 영역과 대응되는 영역을 간략히 도시한 평면도이다.
도 11은 도 10의 I-I` 영역을 따라 절단한 단면도이다.
도 12는 도 10의 II-II`을 따라 절단한 단면도이다.
도 13은 도 8에 도시된 AA` 영역을 확대하여 간략히 도시한 평면도이다.
도 14는 도 13의 III-III`을 따라 절단한 단면도이다.
도 15는 도 8에 도시된 YY' 영역과 대응되는 영역을 촬상한 도면이다.
도 16은 도 15의 BB' 영역과 대응되는 영역을 간략히 도시한 평면도이다.
도 17은 도 3에 도시된 XX' 영역을 확대하여 도시한 평면도이다.
도 18은 도 17의 CC' 영역과 대응되는 영역을 촬상한 도면이다.
도 19는 도 18의 DD' 영역과 대응되는 영역을 간략히 도시한 평면도이다.
도 20은 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의될 수 있다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치의 사시도이다. 도 1b는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다. 도 2는 본 발명의 일 실시예에 따른 표시 장치의 블록도이다. 이하, 도 1a 내지 도 2를 참조하여 본 발명에 대해 설명한다.
표시 장치(EA)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시 장치(EA)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시 장치(EA)는 태블릿, 노트북, 컴퓨터, 또는 텔레비전 등을 포함할 수 있다. 본 실시예에서, 표시 장치(EA)는 스마트 폰으로 예시적으로 도시되었다.
표시 장치(EA)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(FS)에 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 표시면(FS)은 표시 장치(EA)의 전면(front surface)과 대응될 수 있으며, 윈도우(100)의 전면(FS)과 대응될 수 있다. 이하, 표시 장치(EA)의 표시면, 전면, 및 윈도우(100)의 전면은 동일한 참조부호를 사용하기로 한다. 영상(IM)은 동적인 영상은 물론 정지 영상을 포함할 수 있다. 도 1a에서 영상(IM)의 일 예로 시계창 및 애플리케이션 아이콘들이 도시되었다.
본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 전면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.
표시 장치(EA)는 윈도우(100), 표시 모듈(200), 구동 회로부(300), 하우징(400), 및 전자 모듈(500)을 포함할 수 있다. 본 실시예에서, 윈도우(100)와 하우징(400)은 결합되어 표시 장치(EA)의 외관을 구성할 수 있다.
윈도우(100)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우(100)는 유리 또는 플라스틱을 포함할 수 있다. 윈도우(100)는 다층구조 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우(100)는 접착제로 결합된 복수 개의 플라스틱 필름을 포함하거나, 접착제로 결합된 유리 기판과 플라스틱 필름을 포함할 수 있다.
윈도우(100)는 평면 상에서 투과 영역(TA) 및 베젤 영역(BZA)으로 구분될 수 있다. 본 명세서 내에서 "평면 상에서"의 의미는 제3 방향(DR3)에서 바라보는 경우를 의미할 수 있다. 또한, "두께 방향"은 제3 방향(DR3)을 의미할 수 있다.
투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)의 형상을 정의할 수 있다. 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다.
베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 표시 모듈(200)의 주변 영역(NAA)을 커버하여 주변 영역(NAA)이 외부에서 시인되는 것을 차단할 수 있다. 한편, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시예에 따른 윈도우(100)에 있어서, 베젤 영역(BZA)은 생략될 수도 있다.
본 발명의 일 실시예에서, 센서 영역(SA)은 후술하는 전자 모듈(500)과 중첩하는 영역일 수 있다. 표시 장치(EA)는 센서 영역(SA)을 통해 전자 모듈(500)에 필요한 외부 신호를 수신하거나, 전자 모듈(500)로부터 출력되는 신호를 외부에 제공할 수 있다. 본 발명에 따르면, 센서 영역(SA)은 투과 영역(TA)과 중첩하여 정의될 수 있다. 따라서, 투과 영역(TA)외의 영역에서 센서 영역(SA)을 제공하기 위해 구비되는 별도의 영역이 생략될 수 있다. 이에 따라, 베젤 영역(BZA)의 면적이 감소될 수 있다.
도 1b에서는 센서 영역(SA)이 하나인 것을 예시적으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 센서 영역(SA)은 둘 이상의 복수 개로 정의될 수 있다. 또한, 도 1b에서는 센서 영역(SA)이 투과 영역(TA)의 좌측 상단에 정의된 것을 예로 들었으나, 센서 영역(SA)은 투과 영역(TA)의 우측 상단, 투과 영역(TA)의 중심부, 투과 영역(TA)의 좌측 하단, 또는 투과 영역(TA)의 우측 하단 등 다양한 영역에 정의될 수 있다.
표시 모듈(200)은 윈도우(100) 아래에 배치될 수 있다. 본 명세서에서 "아래"는 표시 모듈(200)이 영상을 제공하는 방향의 반대 방향을 의미할 수 있다. 표시 모듈(200)은 영상(IM)을 표시하고 외부 입력(TC)을 감지할 수 있다. 표시 모듈(200)은 액티브 영역(AA) 및 주변 영역(NAA)을 포함하는 전면(IS)을 포함한다. 액티브 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다.
본 실시예에서, 액티브 영역(AA)은 영상(IM)이 표시되는 영역이며, 동시에 외부 입력(TC)이 감지되는 영역일 수 있다. 투과 영역(TA)은 적어도 액티브 영역(AA)과 중첩한다. 예를 들어, 투과 영역(TA)은 액티브 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 이에 따라, 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인하거나, 외부 입력(TC)을 제공할 수 있다.
주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 주변 영역(NAA)에는 액티브 영역(AA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.
본 실시예에서, 표시 모듈(200)은 액티브 영역(AA) 및 주변 영역(NAA)이 윈도우(100)를 향하는 평탄한 상태로 조립된다. 다만 이는 예시적으로 도시한 것이고, 주변 영역(NAA)의 일부는 휘어질 수 있다. 이 때, 주변 영역(NAA) 중 일부는 표시 장치(EA)의 배면을 향하게 되어, 표시 장치(EA) 전면에서의 베젤 영역(BZA)의 면적이 감소될 수 있다. 또는, 표시 모듈(200)은 액티브 영역(AA)의 일부도 휘어진 상태로 조립될 수도 있다. 또는, 본 발명의 일 실시예에 따른 표시 모듈(200)에 있어서 주변 영역(NAA)은 생략될 수도 있다.
표시 모듈(200)은 표시 패널(210) 및 입력 감지부(220)를 포함할 수 있다.
표시 패널(210)은 실질적으로 영상(IM)을 생성하는 구성일 수 있다. 표시 패널(210)이 생성하는 영상(IM)은 표시면(IS)에 표시되고, 투과 영역(TA)을 통해 외부에서 사용자에게 시인된다.
입력 감지부(220)는 외부에서 인가되는 외부 입력(TC)을 감지한다. 예를 들어, 입력 감지부(220)은 윈도우(100)에 제공되는 외부 입력(TC)을 감지할 수 있다. 외부 입력(TC)은 사용자의 입력일 수 있다. 사용자의 입력은 사용자 신체의 일부, 광, 열, 펜, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 본 실시예에서, 외부 입력(TC)은 전면(FS)에 인가되는 사용자의 손으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 상술한 바와 같이 외부 입력(TC)은 다양한 형태로 제공될 수 있고, 또한, 표시 장치(EA)의 구조에 따라 표시 장치(EA)의 측면이나 배면에 인가되는 외부 입력(TC)을 감지할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
구동 회로부(300)는 표시 패널(210) 및 입력 감지부(220)와 전기적으로 연결될 수 있다. 구동 회로부(300)는 메인 회로 기판(MB), 제1 연성 필름(CF1), 및 제2 연성 필름(CF2)을 포함할 수 있다.
제1 연성 필름(CF1)은 표시 패널(210)과 전기적으로 연결된다. 제1 연성 필름(CF1)은 표시 패널(210)과 메인 회로 기판(MB)을 연결할 수 있다. 제1 연성 필름(CF1)은 주변 영역(NAA)에 배치된 표시 패널(210)의 패드들(표시 패드들)에 접속될 수 있다. 제1 연성 필름(CF1)은 표시 패널(210)을 구동하기 위한 전기적 신호를 표시 패널(210)에 제공한다. 전기적 신호는 제1 연성 필름(CF1)에서 생성되거나 메인 회로 기판(MB)에서 생성된 것일 수 있다.
제2 연성 필름(CF2)은 입력 감지부(220)와 전기적으로 연결된다. 제2 연성 필름(CF2)은 입력 감지부(220)와 메인 회로 기판(MB)을 연결할 수 있다. 제2 연성 필름(CF2)은 주변 영역(NAA)에 배치된 입력 감지부(220)의 패드들(감지 패드들)에 접속될 수 있다. 제2 연성 필름(CF2)은 입력 감지부(220)을 구동하기 위한 전기적 신호를 입력 감지부(220)에 제공한다. 전기적 신호는 제2 연성 필름(CF2)에서 생성되거나 메인 회로 기판(MB)에서 생성된 것일 수 있다.
메인 회로 기판(MB)은 표시 모듈(200)을 구동하기 위한 각종 구동 회로나 전원 공급을 위한 커넥터 등을 포함할 수 있다. 제1 연성 필름(CF1)과 제2 연성 필름(CF2)은 메인 회로 기판(MB)에 접속될 수 있다. 본 발명에 따르면, 하나의 메인 회로 기판(MB)을 통해 표시 모듈(200)을 용이하게 제어할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 표시 모듈(200)에 있어서, 표시 패널(210)과 입력 감지부(220)는 서로 다른 메인 회로 기판에 연결될 수도 있고, 제1 연성 필름(CF1)과 제2 연성 필름(CF2) 중 어느 하나는 메인 회로 기판(MB)에 연결되지 않을 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 발명의 일 실시예에서, 센싱 영역(SA)과 대응되는 표시 모듈(200)의 일 영역은 센싱 영역(SA)과 중첩하지 않는 액티브 영역(AA)에 비해 상대적으로 높은 투과율을 가질 수 있다. 예를 들어, 표시 패널(210)의 구성들, 및 입력 감지부(220)의 구성들 중 적어도 일부가 제거될 수 있다. 따라서, 센싱 영역(SA)과 중첩하여 배치되는 전자 모듈(500)이 센싱 영역(SA)을 통해 신호를 용이하게 전달 및/또는 수신할 수 있다.
도 1b에서는 센싱 영역(SA)과 대응하는 표시 모듈(200)의 일 영역에 소정의 홀(MH, 이하 모듈 홀)이 정의된 것을 예시적으로 도시하였다. 모듈 홀(MH)은 액티브 영역(AA)에 정의되어 표시 모듈(200)을 관통할 수 있다. 표시 패널(210) 및 입력 감지부(220)는 모듈 홀(MH)에 의해 관통될 수 있다. 즉, 모듈 홀(MH)은 센싱 영역(SA)과 중첩하여 배치된 표시 패널(210)의 구성들 및 입력 감지부(200)의 구성들 모두가 제거되어 정의될 수 있다. 모듈 홀(MH)이 액티브 영역(AA) 내에 정의됨으로써, 센서 영역(SA)은 투과 영역(TA) 내에 제공될 수 있다.
평면 상에서, 전자 모듈(500)은 모듈 홀(MH) 및 센싱 영역(SA)과 중첩할 수 있다. 전자 모듈(500)은 표시 모듈(200) 아래에 배치될 수도 있고, 전자 모듈(500)의 적어도 일부는 모듈 홀(MH) 내에 수용될 수도 있다. 전자 모듈(500)은 센싱 영역(SA)을 통해 전달되는 외부 입력을 수신하거나, 센싱 영역(SA)을 통해 출력을 제공할 수 있다.
하우징(400)은 윈도우(100)와 결합된다. 하우징(400)은 윈도우(100)와 결합되어 내부 공간을 제공한다. 표시 모듈(200) 및 전자 모듈(500)은 내부 공간에 수용될 수 있다.
하우징(400)은 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징(400)은 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징(400)은 내부 공간에 수용된 표시 장치(EA)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다.
도 2를 참조하면, 표시 장치(EA)는 표시 모듈(200), 전원공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)을 포함할 수 있다. 표시 모듈(200), 전원공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)은 서로 전기적으로 연결될 수 있다.
전원공급 모듈(PM)은 표시 장치(EA)의 전반적인 동작에 필요한 전원을 공급한다. 전원공급 모듈(PM)은 통상적인 배터리 모듈을 포함할 수 있다.
제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)은 표시 장치(EA)를 동작시키기 위한 다양한 기능성 모듈을 포함할 수 있다.
제1 전자 모듈(EM1)은 표시 모듈(200)과 전기적으로 연결된 마더보드에 직접 실장되거나 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 마더보드에 전기적으로 연결될 수 있다.
제1 전자 모듈(EM1)은 제어 모듈(CM), 무선통신 모듈(TM), 영상입력 모듈(IIM), 음향입력 모듈(AIM), 메모리(MM), 및 외부 인터페이스(IF)를 포함할 수 있다. 상기 모듈들 중 일부는 마더보드에 실장되지 않고, 연성회로기판을 통해 마더보드에 전기적으로 연결될 수도 있다.
제어 모듈(CM)은 표시 장치(EA)의 전반적인 동작을 제어한다. 제어 모듈(CM)은 마이크로프로세서일 수 있다. 예를 들어, 제어 모듈(CM)은 표시 모듈(200)을 활성화 시키거나, 비활성화 시킨다. 제어 모듈(CM)은 표시 모듈(200)로부터 수신된 터치 신호에 근거하여 영상입력 모듈(IIM)이나 음향입력 모듈(AIM) 등의 다른 모듈들을 제어할 수 있다.
무선통신 모듈(TM)은 블루투스 또는 와이파이 회선을 이용하여 다른 단말기와 무선 신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 일반 통신회선을 이용하여 음성신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 송신할 신호를 변조하여 송신하는 송신부(TM1)와, 수신되는 신호를 복조하는 수신부(TM2)를 포함할 수 있다.
영상입력 모듈(IIM)은 영상 신호를 처리하여 표시 모듈(200)에 표시 가능한 영상 데이터로 변환한다. 음향입력 모듈(AIM)은 녹음 모드, 음성인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력 받아 전기적인 음성 데이터로 변환한다.
외부 인터페이스(IF)는 외부 충전기, 유/무선 데이터 포트, 카드 소켓(예를 들어, 메모리 카드(Memory card), SIM/UIM card) 등에 연결되는 인터페이스 역할을 할 수 있다.
제2 전자 모듈(EM2)은 음향출력 모듈(AOM), 발광 모듈(LM), 수광 모듈(LRM), 및 카메라 모듈(CMM) 등을 포함할 수 있다. 상기 구성들은 마더보드에 직접 실장되거나, 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 표시 모듈(200)과 전기적으로 연결되거나, 제1 전자 모듈(EM1)과 전기적으로 연결될 수 있다.
음향출력 모듈(AOM)은 무선통신 모듈(TM)로부터 수신된 음향 데이터 또는 메모리(MM)에 저장된 음향 데이터를 변환하여 외부로 출력한다.
발광 모듈(LM)은 광을 생성하여 출력한다. 발광 모듈(LM)은 적외선을 출력할 수 있다. 발광 모듈(LM)은 LED 소자를 포함할 수 있다. 수광 모듈(LRM)은 적외선을 감지할 수 있다. 수광 모듈(LRM)은 소정 레벨 이상의 적외선이 감지된 때 활성화될 수 있다. 수광 모듈(LRM)은 CMOS 센서를 포함할 수 있다. 발광 모듈(LM)에서 생성된 적외광이 출력된 후, 외부 물체(예컨대 사용자 손가락 또는 얼굴)에 의해 반사되고, 반사된 적외광이 수광 모듈(LRM)에 입사될 수 있다. 카메라 모듈(CMM)은 외부의 영상을 촬영할 수 있다.
본 발명의 일 실시예에 따른 전자 모듈(500)은 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)의 구성들 중 적어도 어느 하나를 포함할 수 있다. 예를 들어, 전자 모듈(500)은 음향출력 모듈(AOM), 발광 모듈(LM), 수광 모듈(LRM), 카메라 모듈(CMM), 열 감지 모듈 중 중 적어도 어느 하나를 포함할 수 있다. 전자 모듈(500)은 센싱 영역(SA)을 통해 수신되는 외부 피사체를 감지하거나, 센싱 영역(SA)을 통해 음성 등의 소리 신호, 또는 적외광 등의 광을 외부에 제공할 수 있다. 또한, 전자 모듈(500)은 복수의 모듈들을 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 3은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 3을 참조하면, 표시 패널(210)은 베이스층(BS), 복수의 화소들(PX), 복수의 신호 배선들(GL, DL, PL), 및 복수의 표시 패드들(PDD)을 포함할 수 있다.
표시 패널(210)의 액티브 영역(AA)은 영상이 표시되는 영역이고, 주변 영역(NAA)은 구동 회로나 구동 배선 등이 배치된 영역일 수 있다. 도 3에서는 표시 패널(210)의 액티브 영역(AA) 및 주변 영역(NAA)이 표시되었다. 액티브 영역(AA)에는 복수의 화소들(PX)이 배치될 수 있다.
베이스층(BS)은 실리콘 기판, 플라스틱 기판, 유리 기판, 절연 필름, 또는 복수의 절연층들을 포함하는 적층 구조체일 수 있다.
베이스층(BS)은 제1 영역(AR1), 제2 영역(AR2), 및 제3 영역(AR3)을 포함할 수 있다. 평면 상에서 보았을 때, 제2 영역(AR2)은 제1 영역(AR1)을 에워싸고, 제3 영역(AR3)은 제2 영역(AR2)을 에워쌀 수 있다. 제1 영역(AR1), 제2 영역(AR2), 및 제3 영역(AR3)은 주변 영역(NAA)에 의해 에워싸일 수 있다. 제3 영역(AR3) 위에는 화소들(PX)이 배치될 수 있다. 즉, 제3 영역(AR3)은 액티브 영역(AA)과 대응될 수 있다.
제1 영역(AR1)의 적어도 일부는 평면 상에서 센싱 영역(SA)과 중첩하는 영역일 수 있다. 제1 영역(AR1)의 상기 적어도 일부에는 모듈 홀(MH)이 정의될 수 있다. 즉, 표시 패널(210)의 구성들은 센싱 영역(SA)과 대응되는 영역에서 제거되거나, 센싱 영역(SA)과 비중첩하도록 배치될 수 있다. 평면 상에서 제1 영역(AR1)은 모듈 홀(MH)을 에워쌀 수 있다. 제1 영역(AR1) 위에는 홈 부, 또는 댐 부와 같이 외부 수분이나 산소의 침투 경로를 차단하기 위한 구조가 배치될 수 있으며, 이에 대해서는 후술한다.
베이스층(BS)의 제1 영역(AR1) 및 제2 영역(AR2) 위에는 영상을 제공하는 화소들(PX)이 배치되지 않을 수 있다. 따라서, 표시 패널(210)에서 베이스층(BS)의 제1 영역(AR1)과 제2 영역(AR2)을 포함하는 영역은 비표시 영역으로 정의될 수 있다. 베이스층(BS)의 제3 영역(AR3) 위에는 화소들(PX)이 배치될 수 있다. 따라서, 베이스층(BS)의 제3 영역(AR3)을 포함하는 영역은 표시 영역으로 정의될 수 있다. 즉, 표시 패널(210)의 표시 영역은 베이스층(BS)의 제3 영역(AR3)과 대응되고, 표시 패널(210)의 비표시 영역은 베이스층(BS)의 제1 영역(AR1) 및 제2 영역(AR2)과 대응될 수 있다.
본 발명의 실시예에 따르면, 평면 상에서 표시 영역에 의해 둘러싸인 비표시 영역이 배치될 수 있다. 상기 비표시 영역은 전자 모듈(500, 도 1b 참조)과 중첩하는 영역일 수 있다. 따라서, 표시 영역의 외곽에 센서 영역들을 제공하기 위해 구비되는 별도의 영역이 생략되어, 베젤 영역의 면적이 감소될 수 있다. 상기 베젤 영역은 상기 표시 영역을 둘러싸는 영역을 의미할 수 있다.
복수의 신호 배선들(GL, DL, PL)은 화소들(PX)에 연결되어 화소들(PX)에 전기적 신호들을 전달한다. 표시 패널(210)에 포함되는 신호 배선들 중 스캔 배선(GL), 데이터 배선(DL), 및 전원 배선(PL)을 예시적으로 도시하였다. 다만, 이는 예시적으로 도시한 것이고, 신호 배선들(GL, DL, PL)은 초기화 전압 배선, 발광 제어 배선 중 적어도 어느 하나를 더 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
복수의 신호 배선들(GL, DL, PL)은 제2 영역(AR2) 및 제3 영역(AR3) 위에 배치될 수 있다. 복수의 신호 배선들(GL, DL, PL)은 제1 영역(AR1) 위에 배치되지 않을 수 있다.
본 실시예에서는 복수의 화소들 중 하나의 화소(PX)의 등가 회로도를 확대하여 예시적으로 도시하였다. 화소(PX)는 제1 트랜지스터(TR1), 커패시터(CP), 제2 트랜지스터(TR2), 및 발광 소자(ELD)를 포함할 수 있다. 제1 트랜지스터(TR1)는 화소(PX)의 온-오프를 제어하는 스위칭 소자일 수 있다. 제1 트랜지스터(TR1)는 스캔 배선(GL)을 통해 전달된 스캔 신호에 응답하여 데이터 배선(DL)을 통해 전달된 데이터 신호를 전달 또는 차단할 수 있다.
커패시터(CP)는 제1 트랜지스터(TR1)와 전원 배선(PL)에 연결된다. 커패시터(CP)는 제1 트랜지스터(TR1)로부터 전달된 데이터 신호와 전원 배선(PL)에 인가된 제1 전원 신호의 차이에 대응하는 전하량을 충전한다.
제2 트랜지스터(TR2)는 제1 트랜지스터(TR1), 커패시터(CP), 및 발광 소자(ELD)에 연결된다. 제2 트랜지스터(TR2)는 커패시터(CP)에 저장된 전하량에 대응하여 발광 소자(ELD)에 흐르는 구동전류를 제어한다. 커패시터(CP)에 충전된 전하량에 따라 제2 트랜지스터(TR2)의 턴-온 시간이 결정될 수 있다. 제2 트랜지스터(TR2)는 턴-온 시간 동안 전원 배선(PL)을 통해 전달된 제1 전원 신호를 발광 소자(ELD)에 제공한다.
발광 소자(ELD)는 전기적 신호에 따라 광을 발생시키거나 광량을 제어할 수 있다. 예를 들어, 발광 소자(ELD)는 유기발광소자 또는 양자점 발광소자를 포함할 수 있다.
발광 소자(ELD)는 전원 단자(VSS)와 연결되어 전원 배선(PL)이 제공하는 제1 전원 신호와 상이한 전원 신호(이하, 제2 전원 신호)를 제공받는다. 발광 소자(ELD)에는 제2 트랜지스터(TR2)로부터 제공되는 전기적 신호와 제2 전원 신호 사이의 차이에 대응하는 구동 전류가 흐르게 되고, 발광 소자(ELD)는 구동 전류에 대응하는 광을 생성할 수 있다. 한편, 이는 예시적으로 도시한 것이고, 화소(PX)는 다양한 구성과 배열을 가진 전자 소자들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
전원 패턴(VDD)은 주변 영역(NAA)에 배치된다. 본 실시예에서, 전원 패턴(VDD)은 복수의 전원 배선들(PL)과 접속된다. 이에 따라, 표시 패널(210)은 전원 패턴(VDD)을 포함함으로써, 복수의 화소들에 실질적으로 동일한 제1 전원 신호를 제공할 수 있다.
표시 패드들(PDD)은 제1 패드(D1) 및 제2 패드(D2)를 포함할 수 있다. 제1 패드(D1)는 복수로 구비되어 데이터 배선들(DL)에 연결될 수 있다. 제2 패드(D2)는 전원 패턴(VDD)에 연결되어 전원 배선(PL)과 전기적으로 연결될 수 있다. 표시 패널(210)은 표시 패드들(PDD)을 통해 외부로부터 제공된 전기적 신호들을 화소들(PX)에 제공할 수 있다. 한편, 표시 패드들(PDD)은 제1 패드(D1) 및 제2 패드(D2) 외에 다른 전기적 신호들을 수신하기 위한 패드들을 더 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 4는 본 발명의 일 실시예에 따른 입력 감지부의 평면도이다.
도 4를 참조하면, 입력 감지부(220)는 표시 패널(210) 위에 배치될 수 있다. 예를 들어, 입력 감지부(220)는 표시 패널(210) 위에 직접 배치될 수도 있고, 표시 패널(210)과 접착 부재를 통해 결합될 수도 있다. 입력 감지부(220)가 표시 패널(210, 도 1b 참조)을 형성한 후 연속 공정에 의해 형성된 경우, 입력 감지부(220)는 입력 감지층이라 지칭될 수 있다. 또한, 입력 감지부(220)가 표시 패널(210)과 접착 부재를 통해 결합된 경우, 입력 감지부(220)는 입력 감지 패널이라 지칭될 수 있다.
입력 감지부(220)는 제1 감지 전극(TE1), 제2 감지 전극(TE2), 복수의 감지 배선들(TL1, TL2, TL3), 및 복수의 감지 패드들(PDT)을 포함한다.
제1 감지 전극(TE1) 및 제2 감지 전극(TE2)은 액티브 영역(AA)에 배치된다. 입력 감지부(220)는 제1 감지 전극(TE1) 및 제2 감지 전극(TE2) 사이의 정전 용량의 변화를 통해 외부 입력(TC, 도 1a 참조)에 대한 정보를 얻을 수 있다.
제1 감지 전극(TE1)은 제1 감지 패턴들(SP1) 및 제1 연결 패턴들(BP1)을 포함할 수 있다. 적어도 하나의 제1 연결 패턴(BP1)은 서로 인접한 두 개의 제1 감지 패턴들(SP1)에 연결될 수 있다. 제2 감지 전극(TE2)은 제2 감지 패턴들(SP2) 및 제2 연결 패턴들(BP2)을 포함할 수 있다. 적어도 하나의 제2 연결 패턴(BP2)은 서로 인접한 두 개의 제2 감지 패턴들(SP2)에 연결될 수 있다.
감지 배선들(TL1, TL2, TL3)은 주변 영역(NAA)에 배치된다. 감지 배선들(TL1, TL2, TL3)은 제1 감지 배선(TL1), 제2 감지 배선(TL2), 및 제3 감지 배선(TL3)을 포함할 수 있다.
제1 감지 배선(TL1)은 제1 감지 전극(TE1)에 연결된다. 제2 감지 배선(TL2)은 제2 감지 전극(TE2)의 일 단에 연결된다. 제3 감지 배선(TL3)은 제2 감지 전극(TE2)의 타 단에 각각 연결된다. 제2 감지 전극(TE2)의 타 단은 제2 감지 전극(TE2)의 일 단과 대향된 부분일 수 있다.
본 발명에 따르면, 제2 감지 전극(TE2)은 제2 감지 배선(TL2) 및 제3 감지 배선(TL3)에 연결될 수 있다. 이에 따라, 제1 감지 전극(TE1)에 비해 상대적으로 긴 길이를 가진 제2 감지 전극(TE2)에 대하여 영역에 따른 감도를 균일하게 유지시킬 수 있다. 한편, 이는 예시적으로 도시한 것이고, 제3 감지 배선(TL3)은 생략될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
감지 패드들(PDT)은 주변 영역(NAA)에 배치된다. 감지 패드들(PDT)은 제1 감지 패드(T1), 제2 감지 패드(T2), 및 제3 감지 패드(T3)를 포함할 수 있다. 제1 감지 패드(T1)는 제1 감지 배선(TL1)에 연결되어 제1 감지 전극(TE1)과 전기적으로 연결된다. 제2 감지 패드(T2)는 제2 감지 배선(TL2)에 연결되고 제3 감지 패드(T3)은 제3 감지 배선(TL3)에 연결된다. 따라서, 제2 감지 패드(T2) 및 제3 감지 패드(T3)는 제2 감지 전극(TE2)과 전기적으로 연결된다.
입력 감지부(220)의 구성들 중 일부는 센싱 영역(SA)과 대응되는 영역에서 제거될 수 있다. 예를 들어, 제1 감지 전극(TE1)의 일부 및 제2 감지 전극(TE2)의 일부 중 적어도 일부는 센싱 영역(SA)에 배치되지 않을 수 있다. 본 실시예에서, 센싱 영역(SA)과 중첩하여 배치되는 제1 감지 전극(TE1)은 일부가 제거된 형상의 제1 감지 패턴을 포함하고, 제2 감지 전극(TE2)은 일부가 제거된 형상의 제2 감지 패턴을 포함할 수 있다.
본 발명에 따르면, 센싱 영역(SA)과 중첩하는 영역의 감지 전극들(TE1, TE2) 중 일부가 제거됨으로써, 제1 감지 전극(TE1)이나 제2 감지 전극(TE2)에 의해 전자 모듈(500, 도 1b 참조)이 가려지는 문제를 방지할 수 있다. 따라서, 전자 모듈(500)의 센싱 감도가 향상될 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다. 도 6은 본 발명의 일 실시예에 따른 표시 패널의 단면도이다. 도 5는 베이스층(BS)의 제3 영역(AR3)을 포함하는 표시 패널(210)의 단면도이고, 도 6은 베이스층(BS)의 제1 영역(AR1) 및 제2 영역(AR2)을 포함하는 표시 패널(210)의 단면도이다.
도 5 및 도 6을 참조하면, 제1 절연층(10)은 베이스층(BS) 상에 배치된다. 제1 절연층(10)은 배리어층(11) 및 버퍼층(12)을 포함할 수 있다.
배리어층(11)은 무기물을 포함할 수 있다. 배리어층(11)은 베이스층(BS)을 통해 유입되는 산소나 수분이 화소들(PX, 도 3 참조)로 침투되는 것을 방지할 수 있다. 버퍼층(12)은 무기물을 포함할 수 있다. 버퍼층(12)은 화소들(PX)이 베이스층(BS) 상에 안정적으로 형성되도록 베이스층(BS)보다 낮은 표면 에너지를 화소들(PX)에 제공할 수 있다. 도 5에서 배리어층(11) 및 버퍼층(12) 각각은 단일의 층으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 배리어층(11) 및 버퍼층(12)은 복수로 제공되어 서로 교번하여 적층될 수도 있다. 또는, 배리어층(11) 및 버퍼층(12) 중 적어도 어느 하나는 복수로 제공될 수도 있고 생략될 수도 있다.
화소들(PX, 도 3 참조) 각각은 화소 회로 및 발광 소자(ELD)를 포함할 수 있다. 상기 화소 회로는 트랜지스터들(TR) 및 커패시터 등을 포함할 수 있다. 도 5에서는 하나의 트랜지스터(TR)에 대해서만 도시되었다. 트랜지스터(TR)는 도 3에서 설명된 제2 트랜지스터(TR2)일 수 있다.
제1 절연층(10) 위에는 트랜지스터(TR)가 배치될 수 있다. 트랜지스터(TR)는 반도체 패턴(SP), 제어 전극(CE), 입력 전극(IE), 및 출력 전극(OE)을 포함한다. 반도체 패턴(SP)은 제1 절연층(10) 위에 배치된다. 반도체 패턴(SP)은 반도체 물질을 포함할 수 있다. 제어 전극(CE)은 제2 절연층(20)을 사이에 두고 반도체 패턴(SP)으로부터 이격된다. 제어 전극(CE)은 도 3에서 설명된 제1 트랜지스터(TR1) 및 커패시터(CP)의 일 전극과 연결될 수 있다.
입력 전극(IE)과 출력 전극(OE)은 제3 절연층(30) 및 제4 절연층(40)을 사이에 두고 제어 전극(CE)으로부터 이격된다. 입력 전극(IE)과 출력 전극(OE)은 제2 절연층(20), 제3 절연층(30), 및 제4 절연층(40)을 관통하여 반도체 패턴(SP)의 일 측 및 타 측에 각각 접속된다.
제3 절연층(30)과 제4 절연층(40) 사이에는 상부 전극(UE)이 배치될 수 있다. 상부 전극(UE)은 도 3에서 설명된 커패시터(CP)의 다른 일 전극과 연결될 수 있다.
제5 절연층(50)은 제4 절연층(40) 상에 배치되어 입력 전극(IE) 및 출력 전극(OE)을 커버한다. 제4 절연층(40)은 유기물 및/또는 무기물을 포함할 수 있으며, 단층 또는 적층 구조를 가질 수 있다.
제5 절연층(50) 위에는 연결 전극(CNE)이 배치될 수 있다. 연결 전극(CNE)은 출력 전극(OE)과 접속될 수 있다. 연결 전극(CNE) 위에는 제6 절연층(60)이 배치될 수 있다.
본 발명의 일 실시예에 따른 트랜지스터(TR)는 다양한 구조들로 형성될 수 있으며, 도 5에 도시된 실시예로 한정되지 않는다.
발광 소자(ELD)는 제6 절연층(60) 상에 배치된다. 발광 소자(ELD)는 제1 전극(E1), 발광층(EL), 및 제2 전극(E2)을 포함할 수 있다. 제1 전극(E1)은 제6 절연층(60)을 관통하여 연결 전극(CNE)을 통해 트랜지스터(TR)에 전기적으로 연결될 수 있다.
제7 절연층(70)은 제6 절연층(60) 상에 배치될 수 있다. 제7 절연층(70)에는 개구부가 정의되고, 개구부는 제1 전극(E1)의 적어도 일부를 노출시킬 수 있다. 제7 절연층(70)은 화소 정의막일 수 있다.
발광층(EL)은 제7 절연층(70)에 정의된 개구부에 의해 노출된 제1 전극(E1) 상에 배치될 수 있다. 발광층(EL)은 발광 물질을 포함할 수 있다. 예를 들어, 발광층(EL)은 적색, 녹색, 또는 청색을 발광하는 물질들 중 적어도 어느 하나의 물질로 구성될 수 있다. 발광층(EL)은 형광 물질 또는 인광 물질을 포함할 수 있다. 발광층(EL)은 유기 발광 물질 또는 무기 발광 물질을 포함할 수 있다. 발광층(EL)은 제1 전극(E1) 및 제2 전극(E2) 사이의 전위 차이에 응답하여 광을 발광할 수 있다.
제2 전극(E2)은 발광층(EL) 상에 배치될 수 있다. 제2 전극(E2)은 액티브 영역(AA, 도 3 참조)으로부터 주변 영역(NAA, 도 3 참조)까지 연장된 일체의 형상을 가질 수 있다. 제2 전극(E2)은 복수의 화소들(PX, 도 3 참조)에 공통적으로 제공될 수 있다. 화소들(PX) 각각에 배치된 각각의 발광 소자(ELD)는 제2 전극(E2)을 통해 공통의 제2 전원 전압을 수신한다.
제2 전극(E2)은 투과형 도전 물질 또는 반 투과형 도전 물질을 포함할 수 있다. 이에 따라, 발광층(EL)에서 생성된 광은 제2 전극(E2)을 통해 제3 방향(DR3)을 향해 용이하게 출사될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 발광 소자(ELD)는 설계에 따라, 제1 전극(E1)이 투과형 또는 반 투과형 물질을 포함하는 배면 발광 방식으로 구동되거나, 전면과 배면 모두를 향해 발광하는 양면 발광 방식으로 구동될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
제8 절연층(80)은 발광 소자(ELD) 상에 배치되어 발광 소자(ELD)를 봉지한다. 본 실시예에서, 제8 절연층(80)은 봉지층일 수 있다. 제8 절연층(80)은 액티브 영역(AA, 도 3 참조)으로부터 주변 영역(NAA, 도 3 참조)까지 연장된 일체의 형상을 가질 수 있다. 한편, 도시되지 않았으나, 제2 전극(E2)과 제8 절연층(80) 사이에는 제2 전극(E2)을 커버하는 캡핑층이 더 배치될 수도 있다.
제8 절연층(80)은 제3 방향(DR3)을 따라 순차적으로 적층된 제1 무기층(81), 유기층(82), 및 제2 무기층(83)을 포함할 수 있다. 본 실시예에서, 제1 무기층(81), 유기층(82), 및 제2 무기층(83) 각각은 단일의 층으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 제1 무기층(81), 유기층(82), 및 제2 무기층(83) 중 적어도 어느 하나는 복수로 제공되거나 생략될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
제1 무기층(81)은 제2 전극(E2)을 커버할 수 있다. 제1 무기층(81)은 외부 수분이나 산소가 발광 소자(ELD)에 침투하는 것을 방지할 수 있다. 예를 들어, 제1 무기층(81)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제1 무기층(81)은 증착 공정을 통해 형성될 수 있다.
유기층(82)은 제1 무기층(81) 상에 배치되어 제1 무기층(81)에 접촉할 수 있다. 유기층(82)은 제1 무기층(81) 상에 평탄면을 제공할 수 있다. 구체적으로, 유기층(82)은 액티브 영역(AA)에 평탄면을 제공할 수 있다.
제1 무기층(81) 상면에 형성된 굴곡이나 제1 무기층(81) 상에 존재하는 파티클(particle) 등은 유기층(82)에 의해 커버되어, 제1 무기층(81)의 상면의 표면 상태가 유기층(82) 상에 형성되는 구성들에 미치는 영향을 차단할 수 있다. 또한, 유기층(82)은 접촉하는 층들 사이의 응력을 완화시킬 수 있다. 유기층(82)은 유기물을 포함할 수 있고, 스핀 코팅, 슬릿 코팅, 잉크젯 공정과 같은 용액 공정을 통해 형성될 수 있다.
제2 무기층(83)은 유기층(82) 상에 배치되어 유기층(82)을 커버한다. 제2 무기층(83)은 제1 무기층(81) 상에 배치되는 것보다 상대적으로 평탄한 면에 안정적으로 형성될 수 있다. 제2 무기층(83)은 유기층(82)으로부터 방출되는 수분 등을 봉지하여 외부로 유입되는 것을 방지한다. 제2 무기층(83)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제2 무기층(83)은 증착 공정을 통해 형성될 수 있다.
도 6을 참조하면, 모듈 홀(MH) 주변의 베이스층(BS)의 제1 영역(AR1)에는 홈 부들(GV1, GV2, GV3)이 정의될 수 있다. 또한, 베이스층(BS)의 제1 영역(AR1) 위에는 댐 부(DMP)가 배치될 수 있다.
홈 부들(GV1, GV2, GV3) 각각은 베이스층(BS)의 상면으로부터 함몰되어 정의될 수 있다. 홈 부들(GV1, GV2, GV3) 각각은 베이스층(BS)의 적어도 일부가 제거되어 형성될 수 있다. 홈 부들(GV1, GV2, GV3) 각각에는 증착 패턴(ELP)이 배치될 수 있고, 증착 패턴(ELP)은 제1 무기층(81) 및 제2 무기층(83) 중 적어도 어느 하나에 의해 커버될 수 있다.
본 발명에 따른 표시 패널(210)은 홈 부들(GV1, GV2, GV3)을 더 포함함으로써, 증착 패턴(ELP)과 발광 소자(ELD) 사이의 연속성을 차단한다. 이에 따라, 외부 수분이나 산소의 침투 경로를 차단하여 액티브 영역(AA, 도 3 참조)에 배치된 소자들의 손상을 방지할 수 있다.
또한, 홈 부들(GV1, GV2, GV3) 각각에 배치된 증착 패턴(ELP)은 제1 무기층(81)이나 제2 무기층(83)에 의해 커버됨으로써, 표시 패널(210)의 제조 공정 시 증착 패턴(ELP)이 다른 소자로 이동하여 영향을 주는 것을 방지할 수 있다. 이에 따라, 표시 패널(210)의 공정 신뢰성이 향상될 수 있다. 한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 표시 패널(210)에 있어서, 홈 부들(GV1, GV2, GV3)은 단일로 제공되거나 생략될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
홈 부들(GV1, GV2, GV3)은 서로 이격되어 정의될 수 있다. 홈 부들(GV1, GV2, GV3)은 제2 영역(AR2)으로부터 이격되어 모듈 홀(MH)에 가까워지는 방향으로 순차적으로 형성된 제1 내지 제3 홈 부들(GV1, GV2, GV3)로 예시적으로 도시되었다. 제1 내지 제3 홈 부들(GV1, GV2, GV3) 각각은 모듈 홀(MH)을 에워싸는 폐라인 형상을 갖거나, 모듈 홀(MH)의 가장 자리의 적어도 일부를 에워싸는 단속적인 라인 형상을 가질 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
댐 부(DMP)는 제1 영역(AR1) 위에 배치되어 유기층(82)의 형성 영역을 소정의 영역 내로 구획하고, 유기층(82)의 추가적인 확장을 방지한다. 댐 부(DMP)는 복수로 제공되어 홈 부들(GV1, GV2, GV3) 사이에 배치될 수 있다. 댐 부(DMP)는 제1 내지 제3 층들(P11, P12, P13)을 포함하는 적층 구조로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 댐 부(DMP)는 단층 구조를 가질 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
커버층(FL)은 제1 영역(AR1) 위에 배치될 수 있다. 예를 들어, 커버층(FL)은 댐 부(DMP)나 홈 부들(GV1, GV2, GV3)에 의해 형성된 비 평탄면을 커버하여 평탄면(FL_SH)을 제공할 수 있다. 커버층(FL)이 정의하는 평탄면(FL_S)은 실질적으로 제8 절연층(80)이 정의하는 평탄면(80_S)과 실질적으로 동일한 평면을 정의할 수 있다.
표시 패널(210)은 금속 패턴(MTL)을 더 포함할 수 있다. 금속 패턴(MTL)은 제1 영역(AR1) 위에 배치될 수 있다. 금속 패턴(MTL)은 모듈 홀(MH)의 가장 자리를 따라 배치되고 커버층(FL)의 적어도 일부를 커버할 수 있다. 금속 패턴(MTL)은 모듈 홀(MH) 형성 시 레이저 등에 의해 커버층(FL)이 손상되는 것을 방지할 수 있다. 또한, 금속 패턴(MTL)은 커버층(FL)을 눌러주어, 커버층(FL)이 들뜨는 현상을 방지할 수 있다.
베이스층(BS)의 제2 영역(AR2) 위에는 신호 배선들(SLa, SLb, SLc, SLd)이 배치될 수 있다. 신호 배선들(SLa, SLb, SLc, SLd)은 제1 층 배선(SLa), 제2 층 배선(SLb), 제3 층 배선(SLc), 및 제4 층 배선(SLd)을 포함할 수 있다. 제1 내지 제4 층 배선들(SLa, SLb, SLc, SLd) 중 일부는 스캔 배선(GL, 도 3 참조), 다른 일부는 데이터 배선(DL, 도 3 참조)일 수 있다. 예를 들어, 제1 층 배선(SLb) 및 제2 층 배선(SLb)은 스캔 배선(GL)일 수 있고, 제3 층 배선(SLc) 및 제4 층 배선(SLd)은 데이터 배선(DL)일 수 있다.
제1 층 배선(SLa)은 제2 절연층(20)과 제3 절연층(30) 사이에 배치될 수 있다. 제1 층 배선(SLa)은 제어 전극(CE)과 동일한 층 상에 배치될 수 있다. 제2 층 배선(SLb)은 제3 절연층(30) 과 제4 절연층(40) 사이에 배치될 수 있다. 제2 층 배선(SLb)은 상부 전극(UE)과 동일한 층 상에 배치될 수 있다. 제3 층 배선(SLc)은 제4 절연층(40)과 제5 절연층(50) 사이에 배치될 수 있다. 제3 층 배선(SLc)은 출력 전극(OE) 및 입력 전극(IE)과 동일한 층 상에 배치될 수 있다. 제4 층 배선(SLd)은 제5 절연층(50)과 제6 절연층(60) 사이에 배치될 수 있다. 제4 층 배선(SLd)은 연결 전극(CNE)과 동일한 층 상에 배치될 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 패널의 단면도이다. 도 7은 베이스층(BS)의 제1 영역(AR1) 및 제2 영역(AR2)을 포함하는 표시 패널(210-1)의 단면도이다. 도 7을 설명함에 있어서, 도 6과 차이가 있는 부분에 대해 설명하고, 도 6에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고, 중복된 설명은 생략한다.
도 7을 참조하면, 표시 패널(210-1)은 베이스 기판(BS-1) 및 봉지 기판(80-1)을 포함할 수 있다.
봉지 기판(80-1)은 제2 전극(E2) 위에 배치될 수 있다. 봉지 기판(80-1)과 제2 전극(E2)은 서로 이격될 수 있다. 봉지 기판(80-1)과 제2 전극(E2) 사이의 공간(GP)은 공기 또는 비활성 기체로 충진될 수 있다. 또한, 본 발명의 일 실시예에서, 공간(GP)은 실리콘계 폴리머, 에폭시계 수지 또는 아크릴계 수지 등과 같은 충진재로 충진될 수도 있다.
봉지 기판(80-1)은 실링 부재(PSL)를 통해 베이스 기판(BS-1)과 결합될 수 있다. 봉지 기판(80-1)은 실링 부재(PSL)를 통해 소정의 간격을 유지하며 베이스 기판(BS-1) 상에 배치될 수 있다.
실링 부재(PSL)는 모듈 홀(MH)의 내면을 정의하는 일 구성일 수 있다. 실링 부재(PSL)는 광 경화성 수지 또는 광 가소성 수지와 같은 유기물을 포함하거나, 프릿 실(frit seal)과 같은 무기물을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 8은 도 3에 도시된 XX' 영역을 확대하여 도시한 평면도이다.
도 8을 참조하면, 베이스층(BS)은 제1 영역(AR1), 제2 영역(AR2), 및 제3 영역(AR3)을 포함할 수 있다. 제1 영역(AR1) 내에는 모듈 홀(MH)이 정의될 수 있다. 따라서, 제1 영역(AR1)은 모듈 홀(MH)의 주변부를 에워쌀 수 있다. 제2 영역(AR2)은 제1 영역(AR1)을 에워쌀 수 있다. 제3 영역(AR3)은 제2 영역(AR2)을 에워쌀 수 있다.
제2 영역(AR2) 및 제3 영역(AR3)에는 제1 신호 배선부들(SLP1) 및 제2 신호 배선부들(SLP2)이 배치될 수 있다. 데이터 배선들(DL) 중 제2 영역(AR2) 위를 경유하는 배선들은 제1 신호 배선부들(SLP1)로 지칭될 수 있고, 스캔 배선들(GL) 중 제2 영역(AR2) 위를 경유하는 배선들은 제2 신호 배선부들(SLP2)로 지칭될 수 있다. 즉, 제1 신호 배선부들(SLP1) 및 제2 신호 배선부들(SLP2) 각각은 제2 영역(AR2) 및 제3 영역(AR3) 위에 배치될 수 있다.
제1 신호 배선부들(SLP1)은 제1 방향(DR1)으로 서로 이격되어 배열될 수 있고, 제2 신호 배선부들(SLP2)은 제2 방향(DR2)으로 서로 이격되어 배열될 수 있다.
제1 영역(AR1)과 제2 영역(AR2)의 경계(BD)는 원형 형상을 가질 수 있다. 제1 신호 배선부들(SLP1) 및 제2 신호 배선부들(SLP2) 각각의 제2 영역(AR2)에 배치된 부분들은 경계(BD)의 형상과 대응하는 형상을 가지며 연장될 수 있다.
제1 신호 배선부들(SLP1) 각각은 제1 연결부(CEP1)를 포함하고, 제2 신호 배선부들(SLP2) 각각은 제2 연결부(CEP2)를 포함할 수 있다. 제1 연결부(CEP1) 및 제2 연결부(CEP2)는 제1 신호 배선부들(SLP1) 및 제2 신호 배선부들(SLP2) 각각에 쌓이는 전하량을 감소시킬 수 있다. 따라서, 정전기 방전 테스트 시 제1 신호 배선부들(SLP1) 및 제2 신호 배선부들(SLP2)에서 발생하는 피크 전류가 감소될 수 있고, 이로 인해 표시 패널(210, 도 3 참조)에 전기적인 데미지가 발생될 가능성이 감소될 수 있다.
제1 연결부(CEP1) 및 제2 연결부(CEP2) 각각은 복수로 제공될 수 있다. 제1 연결부들(CEP1) 중 일부는 제2 영역(AR2) 위에 배치되고, 다른 일부는 제3 영역(AR3) 위에 배치될 수 있다. 또한, 제2 연결부들(CEP2) 중 일부는 제2 영역(AR2) 위에 배치되고, 다른 일부는 제3 영역(AR3) 위에 배치될 수 있다. 본 발명의 실시예에 따르면, 제1 연결부들(CEP1)의 일부 및 제2 연결부들(CEP2)의 일부가 제2 영역(AR2) 위에 배치되기 때문에, 모듈 홀(MH) 주변의 데드 스페이스 면적이 감소될 수 있다. 상기 데드 스페이스는 제2 영역(AR2) 및 제3 영역(AR3) 중 일부를 포함할 수 있다. 예를 들어, 상기 제3 영역(AR3) 중 일부는 화소(PX)가 배치되지 않은 영역일 수 있다.
화소(PX)는 복수로 제공될 수 있고, 이하 화소들(PX)로 지칭한다.
화소들(PX) 중 하나의 화소는 하나의 게이트 배선(GL) 및 하나의 데이터 배선(DL)과 전기적으로 연결될 수 있다. 화소들(PX) 중 다른 하나의 화소는 하나의 게이트 배선(GL) 및 하나의 제1 신호 배선부(SLP1)와 전기적으로 연결될 수 있다. 화소들(PX) 중 또 다른 하나의 화소는 하나의 데이터 배선(DL) 및 하나의 제2 신호 배선부(SLP2)와 전기적으로 연결될 수 있다. 화소들(PX) 중 또 다른 하나의 화소는 하나의 제1 신호 배선부(SLP1) 및 하나의 제2 신호 배선부(SLP2)와 전기적으로 연결될 수 있다.
도 9는 도 8에 도시된 YY' 영역과 대응되는 영역을 촬상한 도면이다.
도 3 및 도 9를 참조하면, 제3 영역(AR3)은 주요 영역(MAA) 및 주변 영역(PAA)을 포함할 수 있다. 주요 영역(MAA) 위에는 화소(PX)가 배치될 수 있고, 주변 영역(PAA)에는 화소(PX)가 배치되지 않고, 제1 연결부들(CEP1) 및 제2 연결부들(CEP2, 도 8 참조)이 배치될 수 있다. 주변 영역(PAA) 및 제2 영역(AR2)과 대응하는 표시 패널(210)의 일 영역은 영상이 표시되지 않는 영역으로 데드 스페이스로 정의될 수 있다.
본 발명의 실시예에 따르면, 제1 연결부들(CEP1) 및 제2 연결부들(CEP2)의 일부가 제2 영역(AR2) 위에 배치되어, 주변 영역(PAA)의 폭이 감소될 수 있다. 따라서, 상기 데드 스페이스의 면적이 감소될 수 있다.
도 10은 도 9의 ZZ' 영역과 대응되는 영역을 간략히 도시한 평면도이다. 도 11은 도 10의 I-I` 영역을 따라 절단한 단면도이고, 도 12는 도 10의 II-II`을 따라 절단한 단면도이다. 도 10 내지 도 12에서 용이한 설명을 위해 일부 구성요소는 생략하여 도시하였다.
도 8 내지 도 12를 참조하면, 제1 신호 배선부들(SLP1)은 제1 신호 배선부(SLP1a) 및 제1 신호 배선부(SLP1b)로 구분될 수 있다. 제1 신호 배선부(SLP1a) 및 제1 신호 배선부(SLP1b) 각각은 복수로 제공되고, 제1 신호 배선부들(SLP1a)과 제1 신호 배선부들(SLP1b)은 제1 방향(DR1)을 따라 교대로 배열될 수 있다.
제1 신호 배선부(SLP1a)는 제1 배선(LN1a), 제2 배선(LN2a), 및 제1 연결부(CEP1a)를 포함할 수 있다. 제1 배선(LN1a)과 제2 배선(LN2a)은 서로 이격될 수 있다. 제1 배선(LN1a)과 제2 배선(LN2a)은 서로 직접 연결되지 않을 수 있다. 직접 연결되지 않는다는 것은 직접 접촉하지 않는 것을 의미할 수 있다. 제1 배선(LN1a)과 제2 배선(LN2a)은 제1 연결부(CEP1a)를 통해 서로 전기적으로 연결될 수 있다.
도 11은 제1 신호 배선부(SLP1a)의 단면도와 대응할 수 있다. 제1 배선(LN1a)과 제2 배선(LN2a)은 서로 동일한 층 상에 배치될 수 있다. 예를 들어, 제1 배선(LN1a)과 제2 배선(LN2a)은 제4 절연층(40)과 제5 절연층(50) 사이에 배치될 수 있다. 즉, 제1 배선(LN1a)과 제2 배선(LN2a)은 도 6에 도시된 제3 층 배선(SLc)을 구성할 수 있다.
제1 연결부(CEP1a)는 제5 절연층(50) 위에 배치될 수 있다. 제1 연결부(CEP1a)는 제5 절연층(50)을 관통하여 제1 배선(LN1a) 및 제2 배선(LN2a) 각각에 연결될 수 있다.
제1 신호 배선부(SLP1b)는 제1 배선(LN1b), 제2 배선(LN2b), 및 제1 연결부(CEP1b)를 포함할 수 있다. 제1 배선(LN1b)과 제2 배선(LN2b)은 서로 이격되며, 서로 상이한 층 상에 배치될 수 있다. 제1 배선(LN1b)과 제2 배선(LN2b)은 제1 연결부(CEP1b)를 통해 서로 전기적으로 연결될 수 있다.
도 12는 제1 신호 배선부(SLP1b)의 단면도와 대응할 수 있다. 제1 배선(LN1b)은 제5 절연층(50)과 제6 절연층(60) 사이에 배치되고, 제2 배선(LN2b)은 제4 절연층(40)과 제5 절연층(50) 사이에 배치될 수 있다. 제1 배선(LN1b)은 도 6에 도시된 제4 층 배선(SLd)을 구성하고, 제2 배선(LN2b)은 도 6에 도시된 제3 층 배선(SLc)을 구성할 수 있다.
제1 연결부(CEP1b)는 제1 배선(LN1b)과 동일한 층 상에 배치되며, 제1 배선(LN1b)으로부터 연장될 수 있다. 제1 신호 배선부(SLP1b)는 더미 패턴(D-LN2b)을 더 포함할 수 있다. 더미 패턴(D-LN2b)은 제2 배선(LN2b)과 동일한 층 상에 배치될 수 있다. 더미 패턴(D-LN2b)은 제1 연결부(CEP1b)과 전기적으로 연결될 수 있다. 또한, 본 발명의 다른 일 실시예에서, 더미 패턴(D-LN2b)은 생략되거나, 제2 배선(LN2b)과 연결될 수도 있다.
다시 도 10을 참조하면, 제1 연결부들(CEP1a, CEP1b)은 제1 방향(DR1)을 따라 이격되어 배열될 수 있다. 제1 연결부들(CEP1a, CEP1b) 중 가장 인접한 적어도 3 개의 제1 연결부들(CEP1a, CEP1b)은 제1 방향(DR1)에서 서로 중첩할 수 있다.
또한, 제1 연결부들(CEP1a, CEP1b) 중 일부는 중첩 연결부(CEP-O), 다른 일부는 비중첩 연결부(CEP-NO)로 구분될 수 있다. 중첩 연결부(CEP-O)는 적어도 일부분이 제2 영역(AR2)과 중첩할 수 있다. 중첩 연결부(CEP-O)는 제2 신호 배선부들(SLP2) 중 적어도 일부와 중첩할 수 있다. 비중첩 연결부(CEP-NO)는 제2 영역(AR2)과 비중첩할 수 있다. 즉, 비중첩 연결부(CEP-NO)는 제3 영역(AR3) 위에 배치될 수 있다.
중첩 연결부(CEP-O) 및 비중첩 연결부(CEP-NO) 각각은 복수로 제공되고, 중첩 연결부들(CEP-O) 및 비중첩 연결부들(CEP-NO) 각각은 제1 방향(DR1)을 따라 이격되어 배열될 수 있다.
도 13은 도 8에 도시된 AA` 영역을 확대하여 간략히 도시한 평면도이다. 도 14는 도 13의 III-III`을 따라 절단한 단면도이다.
도 13 및 도 14를 참조하면, 제2 신호 배선부들(SLP2)은 제2 신호 배선부(SLP2a) 및 제2 신호 배선부(SLP2b)로 구분될 수 있다. 제2 신호 배선부(SLP2a) 및 제2 신호 배선부(SLP2b) 각각은 복수로 제공되고, 제2 방향(DR2)을 따라 교대로 배열될 수 있다.
제2 신호 배선부(SLP2a)는 제3 배선(LN3a), 제4 배선(LN4a), 및 제2 연결부(CEP2a)를 포함할 수 있다. 제3 배선(LN3a)과 제4 배선(LN4a)은 서로 이격될 수 있다. 제3 배선(LN3a)과 제4 배선(LN4a)은 서로 직접 연결되지 않을 수 있다. 제2 신호 배선부(SLP2b)는 제3 배선(LN3b), 제4 배선(LN4b), 및 제2 연결부(CEP2b)를 포함할 수 있다. 제3 배선(LN3b)과 제4 배선(LN4b)은 서로 이격될 수 있다. 제3 배선(LN3b)과 제4 배선(LN4b)은 서로 직접 연결되지 않을 수 있다.
제3 배선(LN3a)은 제3 절연층(30)과 제4 절연층(40) 사이에 배치되며, 도 6에서 설명된 제2 층 배선(SLb)을 구성할 수 있다. 제4 배선(LN4a)은 제2 절연층(20)과 제3 절연층(30) 사이에 배치되며, 도 6에서 설명된 제1 층 배선(SLa)을 구성할 수 있다. 제3 배선(LN3b)은 제1 층 배선(SLa)을 구성하고, 제4 배선(LN4b)은 제2 층 배선(SLb)을 구성할 수 있다. 평면 상에서 제2 연결부들(CEP2a, CEP2b)은 제1 신호 배선부들(SLP1)과 중첩할 수 있다.
도 15는 도 8에 도시된 YY' 영역과 대응되는 영역을 촬상한 도면이다. 도 16은 도 15의 BB' 영역과 대응되는 영역을 간략히 도시한 평면도이다.
도 15 및 도 16을 참조하면, 제1 연결부들(CEP1a, CPE1b) 중 일부는 중첩 연결부(CEP-O), 다른 일부는 비중첩 연결부(CEP-NO)로 구분될 수 있다. 중첩 연결부(CEP-O)는 제2 영역(AR2)과 중첩할 수 있다. 중첩 연결부(CEP-O)는 제2 신호 배선부들(SLP2) 중 적어도 일부와 중첩할 수 있다. 비중첩 연결부(CEP-NO)는 제2 영역(AR2)과 비중첩할 수 있다. 즉, 비중첩 연결부(CEP-NO)는 제3 영역(AR3) 위에 배치될 수 있다.
제2 신호 배선부(SLP2)에 의해 중첩 연결부들(CEP-O)이 배치되는 면에 굴곡이 발생될 수 있다. 상기 굴곡에는 중첩 연결부들(CEP-O)을 형성하는 과정에서 제거되지 않은 잔여물이 남아있을 수 있다. 상기 잔여물에 의해 서로 인접한 중첩 연결부들(CEP-O)이 서로 연결될 수 있고, 이는 표시 패널(210)의 동작 불량을 야기할 수 있다.
본 발명의 실시예에 따르면, 중첩 연결부(CEP-O) 및 비중첩 연결부(CEP-NO) 각각은 복수로 제공될 수 있다. 비중첩 연결부들(CEP-NO)은 제1 방향(DR1)을 따라 이격되어 배열될 수 있다. 중첩 연결부들(CEP-O)은 제1 방향(DR1)으로 연장하는 가상선을 기준으로 지그재그로 배열될 수 있다. 즉, 중첩 연결부들(CEP-O)은 소정의 방향으로 연속하여 배치되지 않을 수 있다. 예를 들어, 중첩 연결부들(CEP-O) 중 서로 인접한 2 개의 중첩 연결부들(CEP-O1, CEP-O2)은 제1 방향(DR1)에서 보았을 때 서로 비중첩할 수 있다. 따라서, 2 개의 중첩 연결부들(CEP-O1, CEP-O2)이 상기 잔여물에 의해 서로 연결될 확률이 감소될 수 있다.
예를 들어, 중첩 연결부들(CEP-O1, CEP-O2)의 폭들은 제1 배선들(LN1a, LN1b)의 폭들 및 제2 배선들(LN2a, LN2b)의 폭들보다 크다. 상기 폭들은 제1 방향(DR1)의 폭들을 의미한다. 본 발명의 실시예에 따르면, 중첩 연결부들(CEP-O1, CEP-O2)이 제1 방향(DR1)으로 연속하여 배치되지 않는다. 따라서, 서로 인접한 제1 신호 배선부들(SLP1a, SLP1b) 사이의 거리가 증가될 수 있다. 그 결과, 서로 인접한 제1 신호 배선부들(SLP1a, SLP1b)이 서로 단락되는 현상이 방지될 수 있다.
본 발명의 일 실시예에서, 중첩 연결부들(CEP-O) 중 서로 인접한 2 개의 중첩 연결부들(CEP-O1, CEP-O2) 각각의 적어도 일부분은 제1 방향(DR1)에서 보았을 때 서로 비중첩할 수 있다. 즉, 서로 인접한 2 개의 중첩 연결부들(CEP-O1, CEP-O2) 각각의 적어도 다른 일부분은 제1 방향(DR1)에서 보았을 때 서로 중첩할 수 있다. 이 경우, 중첩 연결부들(CEP-O)의 중심들이 동일한 선상, 예를 들어 제1 방향(DR1)으로 연장하는 선 상에 배치되지 않기 때문에, 중첩 연결부들(CEP-O)이 잔여물에 의해 서로 연결될 확률이 감소될 수 있다.
도 17은 도 3에 도시된 XX' 영역을 확대하여 도시한 평면도이다. 도 18은 도 17의 CC' 영역과 대응되는 영역을 촬상한 도면이다. 도 19는 도 18의 DD' 영역과 대응되는 영역을 간략히 도시한 평면도이다.
도 17 내지 도 19를 참조하면, 도 8과 비교하였을 때, 제1 연결부들(CEP1) 및 제2 연결부들(CEP2)의 위치에 차이가 있다.
제1 연결부들(CEP1)은 제2 신호 배선부들(SLP2)과 비중첩하고, 제2 연결부들(CEP2)은 제1 신호 배선부들(SLP2)과 비중첩할 수 있다. 예를 들어, 제1 연결부들(CEP1) 및 제2 연결부들(CEP2) 각각은 제2 영역(AR2) 내에 배치되지 않고, 제3 영역(AR3)에 배치될 수 있다. 도 20은 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다. 도 20을 설명함에 있어서, 도 1b와 차이가 있는 부분에 대해 설명하고, 도 1b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고, 중복된 설명은 생략한다.
도 20을 참조하면, 표시 장치(EA-T)는 윈도우(100), 표시 모듈(200-T), 구동 회로부(300-T), 하우징(400), 및 전자 모듈(500)을 포함할 수 있다.
표시 모듈(200-T)은 제1 모듈 영역(MD1), 제2 모듈 영역(MD2) 및 제3 모듈 영역(MD3)으로 구분될 수 있다. 제1 모듈 영역(MD1)은 도 3에 도시된 베이스층(BS)의 제1 영역(AR1)과 대응하는 영역이고, 제2 모듈 영역(MD2)은 베이스층(BS)의 제2 영역(AR2)과 대응하는 영역이고, 제3 모듈 영역(MD3)은 베이스층(BS)의 제3 영역(AR3)과 대응하는 영역일 수 있다.
제1 모듈 영역(MD1)은 평면 상에서 전자 모듈(500)과 중첩하는 영역일 수 있다. 제1 모듈 영역(MD1)의 투과율은 제3 모듈 영역(MD3)의 투과율보다 높을 수 있다. 제1 모듈 영역(MD1)의 투과율을 높이기 위해, 제1 모듈 영역(MD1)에는 소정의 구성들이 배치되지 않을 수 있다. 예를 들어, 신호 배선들(GL, DL, PL, 도 3 참조)중 적어도 일부가 제1 모듈 영역(MD1)과 비중첩하도록 회피 설계될 수 있다. 또한, 제1 모듈 영역(MD1)에는 표시 모듈(200-T)을 구성하는 구성들 중 적어도 일부가 배치되지 않을 수 있다. 예를 들어, 제1 모듈 영역(MD1)에는 제1 전극(E1, 도 5 참조), 제2 전극(E2, 도 5 참조), 발광 소자(ELD, 도 5 참조), 트랜지스터(TR, 도 5 참조), 제1 감지 전극(TE1, 도 4 참조), 및 제2 감지 전극(TE2, 도 4 참조) 중 적어도 하나가 배치되지 않을 수도 있다.
따라서, 제1 모듈 영역(MD1)과 중첩하여 배치되는 전자 모듈(500)이 제1 모듈 영역(MD1)을 통해 외부 피사체를 용이하게 시인하거나 전자 모듈(500)이 생성하는 출력 신호가 외부에 용이하게 전달될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
EA: 표시 장치 200: 표시 모듈
BS: 베이스층 AR1: 제1 영역
AR2: 제2 영역 AR3: 제3 영역
SLP1: 제1 신호 배선부 SLP2: 제2 신호 배선부
CEP1a, CEP1b: 제1 연결부 CEP2a, CEP2b: 제2 연결부
CEP-O: 중첩 연결부 CEP-NO: 비중첩 연결부

Claims (20)

  1. 제1 영역, 상기 제1 영역을 둘러싸는 제2 영역, 및 상기 제2 영역을 둘러싸는 제3 영역을 포함하는 베이스층;
    상기 제2 영역 및 상기 제3 영역에 배치되며 제1 방향으로 이격되어 배열된 제1 신호 배선부들;
    상기 제2 영역 및 상기 제3 영역에 배치되며 상기 제1 방향과 교차하는 제2 방향으로 이격되어 배열된 제2 신호 배선부들; 및
    상기 제3 영역에 배치되며 상기 제1 신호 배선부들 중 하나의 제1 신호 배선부와 전기적으로 연결되는 화소를 포함하고,
    상기 제1 신호 배선부들 각각은,
    제1 배선;
    상기 제1 배선과 이격된 제2 배선; 및
    상기 제1 배선과 상기 제2 배선을 연결하는 제1 연결부를 포함하고, 상기 제1 신호 배선부들의 상기 제1 연결부들 중 적어도 일부는 상기 제2 신호 배선부들 중 적어도 일부와 중첩하는 표시 장치.
  2. 제1 항에 있어서,
    평면 상에서 상기 제1 영역과 중첩하며 배치된 전자 모듈을 더 포함하는 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 배선과 상기 제2 배선은 서로 동일한 층 상에 배치되고, 상기 제1 연결부는 상기 제1 배선 및 상기 제2 배선과 상이한 층 상에 배치된 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 배선과 상기 제2 배선은 서로 상이한 층 상에 배치되고, 상기 제1 연결부는 상기 제1 배선 및 상기 제2 배선 중 어느 하나의 배선과 동일한 층 상에 배치된 표시 장치.
  5. 제1 항에 있어서,
    상기 제1 연결부들은 중첩 연결부 및 비중첩 연결부로 구분되고, 상기 중첩 연결부는 상기 제2 신호 배선부들 중 상기 적어도 일부와 중첩하고, 상기 비중첩 연결부는 상기 제2 신호 배선부들과 비중첩하는 표시 장치.
  6. 제5 항에 있어서,
    상기 중첩 연결부는 상기 제2 영역에 배치되고, 상기 비중첩 연결부는 상기 제3 영역에 배치되는 표시 장치.
  7. 제5 항에 있어서,
    상기 중첩 연결부는 복수의 중첩 연결부들 중 하나이고, 상기 비중첩 연결부는 복수의 비중첩 연결부들 중 하나이고, 상기 복수의 중첩 연결부들은 상기 제1 방향을 따라 이격되어 배열되고, 상기 복수의 비중첩 연결부들은 상기 제1 방향을 따라 이격되어 배열된 표시 장치.
  8. 제5 항에 있어서,
    상기 중첩 연결부는 복수의 중첩 연결부들 중 하나이고, 상기 복수의 중첩 연결부들 중 서로 가장 인접한 두 개의 중첩 연결부들은 상기 제1 방향에서 보았을 때, 서로 비중첩하는 표시 장치.
  9. 제5 항에 있어서,
    상기 중첩 연결부는 복수의 중첩 연결부들 중 하나이고, 상기 복수의 중첩 연결부들 중 서로 가장 인접한 두 개의 중첩 연결부들 각각의 일부분은 상기 제1 방향에서 보았을 때 서로 비중첩하고, 상기 서로 가장 인접한 두 개의 중첩 연결부들 각각의 다른 일부분은 상기 제1 방향에서 보았을 때 서로 중첩하는 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 배선은 상기 제2 영역에 배치되며, 상기 제1 배선 중 일부는 상기 제1 영역과 상기 제2 영역의 경계의 형상과 대응하는 형상을 가지며 연장하고, 상기 제2 배선은 상기 제2 방향을 따라 연장하는 표시 장치.
  11. 제1 항에 있어서,
    상기 제1 연결부는 상기 제1 배선 및 상기 제2 배선 중 적어도 어느 하나를 커버하는 절연층에 정의된 관통홀을 통해 상기 제1 배선 및 상기 제2 배선 중 적어도 어느 하나와 연결되는 표시 장치.
  12. 제1 항에 있어서,
    상기 제2 신호 배선부들 각각은,
    제3 배선;
    상기 제3 배선과 이격된 제4 배선; 및
    상기 제3 배선과 상기 제4 배선을 연결하는 제2 연결부를 포함하고, 상기 제2 신호 배선부들의 상기 제2 연결부들 중 적어도 일부는 상기 제1 신호 배선부들 중 적어도 일부와 중첩하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제3 배선은 상기 제2 영역에 배치되며, 상기 제3 배선의 적어도 일부는 상기 제1 영역과 상기 제2 영역의 경계의 형상과 대응하는 형상을 가지며 연장하고, 상기 제4 배선은 상기 제1 방향을 따라 연장하고, 상기 제2 연결부는 상기 제3 배선 및 상기 제4 배선 중 적어도 어느 하나를 커버하는 절연층에 정의된 관통홀을 통해 상기 제3 배선 및 상기 제4 배선 중 적어도 어느 하나와 연결되는 표시 장치.
  14. 제1 항에 있어서,
    상기 베이스층의 상기 제1 영역에는 홀이 정의되고, 평면 상에서 상기 홀은 상기 제2 영역에 의해 둘러싸인 표시 장치.
  15. 제1 항에 있어서,
    상기 베이스층, 상기 제1 신호 배선부들, 상기 제2 신호 배선부들, 및 상기 화소는 표시 모듈을 구성하고, 상기 제1 영역과 중첩하는 상기 표시 모듈의 제1 모듈 영역, 상기 제2 영역과 중첩하는 상기 표시 모듈의 제2 모듈 영역, 및 상기 제3 영역과 중첩하는 상기 표시 모듈의 제3 모듈 영역이 정의되고, 상기 제1 모듈 영역의 투과율은 상기 제3 모듈 영역의 투과율보다 높은 표시 장치.
  16. 비표시 영역 및 상기 비표시 영역을 에워싸는 표시 영역이 정의된 표시 패널을 포함하고,
    상기 표시 패널은
    상기 비표시 영역과 대응하여 홀이 정의된 제1 영역 및 상기 제1 영역을 에워싸는 제2 영역, 상기 표시 영역과 대응하는 제3 영역을 포함하는 베이스층; 및
    상기 제2 영역 및 상기 제3 영역 위에 배치되며, 제1 방향으로 이격되어 배열된 제1 신호 배선부들을 포함하고,
    상기 제1 신호 배선부들 각각은,
    제1 배선;
    상기 제1 배선과 이격된 제2 배선; 및
    상기 제1 배선과 상기 제2 배선을 연결하는 제1 연결부를 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 연결부는 상기 제2 영역과 중첩하여 배치되는 표시 장치.
  18. 제16 항에 있어서,
    상기 제1 신호 배선부들의 상기 제1 연결부들은 상기 제1 방향을 따라 이격되어 배열되는 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 연결부들 중 서로 인접한 두 개의 제1 연결부들 각각의 적어도 일부분은 상기 제1 방향에서 비중첩하는 표시 장치.
  20. 제16 항에 있어서,
    상기 제1 방향과 교차하는 제2 방향으로 이격되어 배열된 제2 신호 배선부들을 더 포함하고,
    상기 제2 신호 배선부들 각각은,
    제3 배선;
    상기 제3 배선과 이격된 제4 배선; 및
    상기 제3 배선과 상기 제4 배선을 연결하는 제2 연결부를 포함하는 표시 장치.
KR1020180152681A 2018-11-30 2018-11-30 표시 장치 Active KR102723409B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020180152681A KR102723409B1 (ko) 2018-11-30 2018-11-30 표시 장치
EP19209886.1A EP3660912B1 (en) 2018-11-30 2019-11-19 Display device
US16/688,551 US11100858B2 (en) 2018-11-30 2019-11-19 Display device
CN201911145436.9A CN111261041B (zh) 2018-11-30 2019-11-21 显示装置
CN202310871706.4A CN116884314A (zh) 2018-11-30 2019-11-21 显示装置
CN202310868406.0A CN116884313A (zh) 2018-11-30 2019-11-21 显示装置
US17/409,234 US11450277B2 (en) 2018-11-30 2021-08-23 Display device
US17/897,202 US11727879B2 (en) 2018-11-30 2022-08-28 Display device
US18/220,273 US20230351965A1 (en) 2018-11-30 2023-07-11 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180152681A KR102723409B1 (ko) 2018-11-30 2018-11-30 표시 장치

Publications (2)

Publication Number Publication Date
KR20200066473A true KR20200066473A (ko) 2020-06-10
KR102723409B1 KR102723409B1 (ko) 2024-10-30

Family

ID=68762354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180152681A Active KR102723409B1 (ko) 2018-11-30 2018-11-30 표시 장치

Country Status (4)

Country Link
US (4) US11100858B2 (ko)
EP (1) EP3660912B1 (ko)
KR (1) KR102723409B1 (ko)
CN (3) CN116884314A (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102746592B1 (ko) * 2018-11-22 2024-12-24 엘지디스플레이 주식회사 표시 장치
KR102723409B1 (ko) * 2018-11-30 2024-10-30 삼성디스플레이 주식회사 표시 장치
KR102517734B1 (ko) * 2018-12-17 2023-04-03 엘지디스플레이 주식회사 센서패키지 모듈을 포함하는 유기발광 표시장치
KR20200082582A (ko) 2018-12-31 2020-07-08 엘지디스플레이 주식회사 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치
KR20210084743A (ko) * 2019-12-27 2021-07-08 삼성디스플레이 주식회사 디스플레이 장치
CN111261641B (zh) * 2020-01-22 2022-11-11 京东方科技集团股份有限公司 显示面板和显示装置
CN111402716B (zh) * 2020-03-27 2022-02-18 昆山国显光电有限公司 阵列基板、显示面板和显示装置
KR102781578B1 (ko) 2020-03-30 2025-03-18 삼성디스플레이 주식회사 디스플레이 장치
CN111725425A (zh) * 2020-06-11 2020-09-29 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
KR20210155442A (ko) * 2020-06-15 2021-12-23 삼성디스플레이 주식회사 표시 장치
KR20220000440A (ko) * 2020-06-25 2022-01-04 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN115472112A (zh) * 2021-06-11 2022-12-13 群创光电股份有限公司 显示面板
CN115843200A (zh) * 2021-08-16 2023-03-24 群创光电股份有限公司 显示面板
CN113451385B (zh) * 2021-08-30 2021-11-12 北京京东方技术开发有限公司 显示基板和显示装置
CN114613331B (zh) * 2022-02-28 2023-02-28 京东方科技集团股份有限公司 显示面板及显示设备
CN115691325A (zh) * 2022-09-06 2023-02-03 武汉天马微电子有限公司 显示面板和显示装置
CN116382526A (zh) * 2023-04-03 2023-07-04 武汉天马微电子有限公司 一种触控面板及显示装置
CN117496859B (zh) * 2023-05-31 2025-06-27 武汉华星光电技术有限公司 显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170064598A (ko) * 2015-12-01 2017-06-12 엘지디스플레이 주식회사 표시장치
KR20170066767A (ko) * 2015-12-04 2017-06-15 삼성디스플레이 주식회사 표시 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04124473A (ja) 1990-09-13 1992-04-24 Giichi Kuze サーモ・アクチュエータ
JP2001242467A (ja) * 2000-02-29 2001-09-07 Sanyo Electric Co Ltd 液晶表示装置及びその製造方法
WO2002050603A1 (fr) * 2000-12-19 2002-06-27 Matsushita Electric Industrial Co., Ltd. Affichage a cristaux liquides et son procede de commande
JP2007256634A (ja) * 2006-03-23 2007-10-04 Toshiba Matsushita Display Technology Co Ltd 平面撮像表示装置
JP5278729B2 (ja) * 2007-04-27 2013-09-04 Ｎｌｔテクノロジー株式会社 非矩形表示装置
JP2010054871A (ja) * 2008-08-29 2010-03-11 Hitachi Displays Ltd 表示装置
JP2010091972A (ja) * 2008-10-10 2010-04-22 Canon Inc 回路装置およびその検査方法
KR101759928B1 (ko) * 2011-01-17 2017-07-21 삼성디스플레이 주식회사 표시패널
KR102239481B1 (ko) * 2014-12-31 2021-04-13 엘지디스플레이 주식회사 디스플레이 장치
KR102326069B1 (ko) 2015-07-29 2021-11-12 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR20170111827A (ko) 2016-03-29 2017-10-12 삼성전자주식회사 디스플레이 및 카메라를 포함하는 전자 장치
KR102504129B1 (ko) * 2016-03-31 2023-02-28 삼성디스플레이 주식회사 표시 장치
KR102483956B1 (ko) 2016-03-31 2023-01-03 삼성디스플레이 주식회사 디스플레이 장치
KR102526110B1 (ko) * 2016-04-12 2023-04-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102539031B1 (ko) * 2016-04-28 2023-06-02 삼성디스플레이 주식회사 표시 장치
KR102666848B1 (ko) * 2016-05-17 2024-05-21 삼성디스플레이 주식회사 표시 장치
KR102682304B1 (ko) 2016-12-02 2024-07-08 삼성전자주식회사 디스플레이를 포함하는 전자 장치 및 디스플레이의 제조 방법
CN110190087B (zh) * 2018-02-22 2021-08-24 群创光电股份有限公司 显示设备
US12161029B2 (en) * 2018-09-28 2024-12-03 Sharp Kabushiki Kaisha Display device
KR102723409B1 (ko) * 2018-11-30 2024-10-30 삼성디스플레이 주식회사 표시 장치
KR102168042B1 (ko) * 2018-12-27 2020-10-20 엘지디스플레이 주식회사 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170064598A (ko) * 2015-12-01 2017-06-12 엘지디스플레이 주식회사 표시장치
KR20170066767A (ko) * 2015-12-04 2017-06-15 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20210383756A1 (en) 2021-12-09
US11450277B2 (en) 2022-09-20
KR102723409B1 (ko) 2024-10-30
EP3660912B1 (en) 2024-11-06
US20200175918A1 (en) 2020-06-04
US20230351965A1 (en) 2023-11-02
CN116884314A (zh) 2023-10-13
US11100858B2 (en) 2021-08-24
CN116884313A (zh) 2023-10-13
CN111261041B (zh) 2023-08-04
US11727879B2 (en) 2023-08-15
US20220406256A1 (en) 2022-12-22
EP3660912A1 (en) 2020-06-03
CN111261041A (zh) 2020-06-09

Similar Documents

Publication Publication Date Title
KR102723409B1 (ko) 표시 장치
KR102748999B1 (ko) 전자 장치
EP3660640B1 (en) Electronic touch display panel including crack detection pattern
KR102688585B1 (ko) 표시 장치
US10969889B2 (en) Electronic apparatus and method for manufacturing the same
KR20200097374A (ko) 전자 패널 및 이를 포함하는 전자 장치
CN111834408A (zh) 电子设备
KR20200145976A (ko) 전자 패널 및 이를 포함하는 전자 장치
KR20210003990A (ko) 전자 장치 및 이의 제조 방법
US20210032156A1 (en) Electronic panel and electronic apparatus including the same
KR20200042071A (ko) 전자 장치
KR102805356B1 (ko) 전자 장치
CN112185999B (zh) 显示装置
KR102826543B1 (ko) 표시 패널 및 이를 포함하는 전자 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20181130

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211123

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20181130

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231012

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240805

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20241024

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20241025

End annual number: 3

Start annual number: 1

PG1601 Publication of registration