[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20160145901A - 표시 장치 및 그 제어 방법 - Google Patents

표시 장치 및 그 제어 방법 Download PDF

Info

Publication number
KR20160145901A
KR20160145901A KR1020150082016A KR20150082016A KR20160145901A KR 20160145901 A KR20160145901 A KR 20160145901A KR 1020150082016 A KR1020150082016 A KR 1020150082016A KR 20150082016 A KR20150082016 A KR 20150082016A KR 20160145901 A KR20160145901 A KR 20160145901A
Authority
KR
South Korea
Prior art keywords
reference clock
frequency
internal reference
control signal
cdr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020150082016A
Other languages
English (en)
Other versions
KR102288319B1 (ko
Inventor
임운용
편기현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150082016A priority Critical patent/KR102288319B1/ko
Priority to US15/044,571 priority patent/US9812090B2/en
Publication of KR20160145901A publication Critical patent/KR20160145901A/ko
Application granted granted Critical
Publication of KR102288319B1 publication Critical patent/KR102288319B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 표시 장치 및 그 제어 방법에 관한 것으로, 본 발명의 일 실시 예에 따른 표시 장치는, 발광 소자를 포함하는 표시부; 상기 표시부에 데이터 전압을 인가하는 데이터 구동부; 상기 표시부에 게이트 전압을 인가하는 게이트 구동부; 및 상기 데이터 구동부에게 클록이 임베디드된 영상 데이터를 전송하는 신호 제어부;를 포함하며, 상기 데이터 구동부는 상기 클록이 임베디드된 영상 데이터를 이용하여 제1 프레임 제어 신호의 로우 구간 동안에 제1 내부 레퍼런스 클록을 복원하고, 상기 복원된 제1 내부 레퍼런스 클록의 주파수와 기 저장된 레퍼런스 클록의 주파수를 비교하여, 상기 복원된 제1 내부 레퍼런스 클록의 주파수가 기 저장된 레퍼런스 클록의 주파수의 오차범위 이내인 경우 상기 복원된 제1 내부 레퍼런스 클록을 출력하고, 제2 프레임 제어 신호를 수신하고, 상기 제2 프레임 제어 신호가 미리 설정된 CDR부 동작 조건에 부합하는 경우에 제2 내부 레퍼런스 클록을 복원할 수 있다. 본 발명의 일 실시 예에 따르면, 데이터 구동부에서 내부 레퍼런스 클록을 복원하기 위해서 CDR부를 동작시키는 경우에 발생하는 EMI을 감소시킬 수 있다.

Description

표시 장치 및 그 제어 방법{DISPLAY DEVICE AND CONTROL METHOD OF THE SAME}
본 발명은 표시 장치 및 그 제어 방법에 관한 것으로, 보다 상세하게는 표시 장치의 내부 레퍼런스 클록을 복원하는 제어 방법 및 그 표시 장치에 관한 것이다.
오늘날 널리 이용되는 컴퓨터 모니터, 텔레비전, 휴대폰 등에는 표시 장치가 필요하다. 이때, 디지털 데이터를 이용하여 영상을 표시하는 표시 장치에는 음극선관 표시 장치, 액정 표시 장치(LCD: liquid crystal display), 플라즈마 표시 패널(PDP: plasma display panel), 유기 발광 표시 장치(OLED: organic light emitting display) 등이 있다. 이와 같은 표시 장치는 고해성도 및 대면적화 됨에 따라서 데이터의 전송량이 증가하고, 데이터 전송 속도가 증가하고 있다.
일반적으로, 표시 장치는 신호 제어 IC로부터 데이터 구동 IC로 데이터를 전달할 때, 데이터 구동 IC를 제어하는데 필요한 동기 신호 및 프로토콜 신호 등이 추가로 필요하다. 동기 신호는 데이터 구동 IC 또는 신호 제어 IC 내부의 메모리 사용량을 최소화하고, 표시 패널의 구동 타이밍을 맞추기 위한 신호이고, 프로토콜 신호는 외부 사용자로부터 데이터 구동 IC의 오프셋 정보 등을 제어하기 위한 신호이다.
한편, 신호 제어 IC의 타이밍 제어부(TCON: timing controller)와 수신단, 즉 데이터 구동 IC 사이의 인터페이스(interface)는 예를 들면 USI_T 등을 사용할 수 있다. 이때, 데이터 구동 IC는 데이터 구동 IC 내부의 클록 데이터 리커버리(CDR: clock data recovery) 회로(CDR부)를 통해서 데이터 구동 IC의 내부 레퍼런스 클록(reference clock)을 복원하여야 한다. 이 경우, 타이밍 제어부와 데이터 구동 IC 사이의 인터페이스에서는 시작 프레임 제어 신호(SFC: start frame control)의 로우(low) 구간 동안(vertical blank period)에 구동 IC의 내부 레퍼런스 클록의 복원을 위해서 데이터 구동 IC의 CDR을 동작시킬 수 있다. 예를 들면, 신호 제어 IC의 송신단은 클록이 포함된 영상 데이터를 데이터 구동 IC에게 전달할 수 있다. 이때, USI_T 인터페이스는 데이터 구동 IC는 임베디드되어 인가되는 클록을 추출하기 위하여 SFC의 로우(low) 구간에서 CDR을 구동할 수 있다.
그런데, USI_T 인터페이스 자체가 고속 인터페이스이므로, 데이터 구동 IC 내부의 CDR에서 고주파 잡음(noise) 성분이 방사되어 전자기 간섭(EMI: electro-magnetic interference)이 발생할 수 있다. 그리고, SFC 로우 구간에서 데이터 구동 IC 내부의 CDR이 동작됨에 따라서, SFC 로우 구간이 길수록 회로부의 고주파성분 방사량이 커질 수 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 데이터 구동부에서 내부 레퍼런스(reference) 클록(clock)을 복원하기 위해서 클록 데이터 리커버리(CDR: clock data recovery)를 동작시키는 경우에 발생하는 전자기 간섭(EMI: electro-magnetic interference)을 감소시킬 수 있는 데이터 구동부와 그 방법을 제공하는 것을 목적으로 한다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 목적을 달성하기 위해 본 발명의 일 실시 예에 따른 표시 장치는, 발광 소자를 포함하는 표시부; 상기 표시부에 데이터 전압을 인가하는 데이터 구동부; 상기 표시부에 게이트 전압을 인가하는 게이트 구동부; 및 상기 데이터 구동부에게 클록이 임베디드(embedded)된 영상 데이터를 전송하는 신호 제어부;를 포함하며, 상기 데이터 구동부는 상기 클록이 임베디드된 영상 데이터를 이용하여 제1 프레임 제어 신호의 로우(low) 구간 동안에 제1 내부 레퍼런스 클록(reference clock)을 복원하고, 상기 복원된 제1 내부 레퍼런스 클록의 주파수와 기 저장된 레퍼런스 클록의 주파수를 비교하여, 상기 복원된 제1 내부 레퍼런스 클록의 주파수가 기 저장된 레퍼런스 클록의 주파수의 오차범위 이내인 경우 상기 복원된 제1 내부 레퍼런스 클록을 출력하고, 제2 프레임 제어 신호를 수신하고, 상기 제2 프레임 제어 신호가 미리 설정된 클록 데이터 리커버리(CDR: clock data recovery)부 동작 조건에 부합하는 경우에 제2 내부 레퍼런스 클록을 복원할 수 있다.
또한, 상기 데이터 구동부는, 상기 제1 내부 레퍼런스 클록 및 제2 내부 레퍼런스 클록을 복원하는 CDR부; 상기 기 저장된 레퍼런스 클록의 주파수를 저장하고, 상기 제1 내부 레퍼런스 클록을 수신하고, 상기 기 저장된 레퍼런스 클록의 주파수와 상기 제1 내부 레퍼런스 클록의 주파수를 비교하여 상기 복원된 제1 내부 레퍼런스 클록의 주파수가 기 저장된 레퍼런스 클록의 주파수의 오차범위 이내인 경우, 상기 복원된 제1 내부 레퍼런스 클록을 출력하는 메모리/비교기; 및 상기 제2 프레임 제어 신호를 수신하고, 상기 제2 프레임 제어 신호가 미리 설정된 CDR부 동작 조건에 부합하는지 여부를 판단하여, 상기 제2 프레임 제어 신호가 미리 설정된 CDR부 동작 조건에 부합하는 경우, 상기 CDR부에게 상기 제2 프레임 제어 신호를 전송하는 펄스 카운터부;를 포함할 수 있다.
또한, 상기 데이터 구동부는, 상기 제2 프레임 제어 신호의 로우 구간이 몇 번째에 해당하는지 카운트하여 펄스 카운트 값으로 설정하고, 상기 펄스 카운트 값이 미리 설정된 CDR부 동작 값과 동일한지 여부를 판단하고, 상기 펄스 카운트 값이 미리 설정된 CDR부 동작 값과 동일한 경우, 상기 제2 프레임 제어 신호의 로우 구간 동안에 상기 제2 내부 레퍼런스 클록을 복원할 수 있다.
또한, 상기 데이터 구동부는, 상기 펄스 카운트 값이 미리 설정된 CDR부 동작 값과 동일하지 않은 경우, 상기 제2 프레임 제어 신호의 로우 구간 동안에 상기 제2 내부 레퍼런스 클록의 복원을 생략할 수 있다.
또한, 상기 데이터 구동부는, 상기 복원된 제1 내부 레퍼런스 클록의 주파수가 기 저장된 레퍼런스 클록의 주파수의 오차범위를 벗어난 경우, 상기 펄스 카운트 값을 초기화하고, 상기 복원된 제1 내부 레퍼런스 클록을 출력할 수 있다.
또한, 상기 제1 프레임 제어 신호는 시작 프레임 제어 신호(SFC: start frame control)일 수 있다.
또한, 상기 미리 설정된 CDR부 동작 값은 2N(N은 0 및 2의 배수)일 수 있다.
또한, 상기 데이터 구동부는, 상기 복원된 제1 내부 레퍼런스 클록의 주파수가 기 저장된 레퍼런스 클록의 주파수의 오차범위 이내인 경우, 미리 설정된 기간 동안 CDR부의 동작을 멈추라는 정보가 포함된 제어 신호를 생성할 수 있다.
또한, 상기 목적을 달성하기 위해 본 발명의 일 실시 예에 따른 표시 장치의 제어 방법은, 제1 프레임 제어 신호를 수신하는 단계; 상기 제1 프레임 제어 신호의 로우(low) 구간 동안에 제1 내부 레퍼런스 클록(reference clock)을 복원하는 단계; 상기 복원된 제1 내부 레퍼런스 클록의 주파수와 기 저장된 레퍼런스 클록의 주파수를 비교하는 단계; 상기 복원된 제1 내부 레퍼런스 클록의 주파수가 기 저장된 레퍼런스 클록의 주파수의 오차범위 이내인 경우, 상기 복원된 제1 내부 레퍼런스 클록을 출력하는 단계; 제2 프레임 제어 신호를 수신하는 단계; 상기 제2 프레임 제어 신호가 미리 설정된 클록 데이터 리커버리(CDR: clock data recovery)부 동작 조건에 부합하는 경우에 제2 내부 레퍼런스 클록을 복원하는 단계;를 포함할 수 있다.
본 발명의 일 실시 예에 따르면, 데이터 구동부에서 내부 레퍼런스(reference) 클록(clock)을 복원하기 위해서 클록 데이터 리커버리(CDR: clock data recovery)를 동작시키는 경우에 발생하는 전자기 간섭(EMI: electro-magnetic interference)을 감소시킬 수 있는 데이터 구동부와 그 방법을 제공할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치의 블록 구성도의 일 예를 도시한 도면이다.
도 2는 하나의 프레임의 구성의 일 예를 도시한 도면이다.
도 3는 본 발명의 일 실시 예에 따른 데이터 구동부의 블록 구성도의 일 예를 도시한 도면이다.
도 4는 본 발명의 일 실시 예에 따른 데이터 구동부의 흐름도의 일 예를 도시한 도면이다.
이하, 본 명세서의 실시 예의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
실시 예를 설명함에 있어서 본 명세서의 실시 예가 속하는 기술 분야에 익히 알려져 있고 본 명세서의 실시 예와 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 명세서의 실시 예의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
본 명세서에서 어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있는 것을 의미할 수도 있고, 중간에 다른 구성 요소가 존재하여 전기적으로 연결되어 있는 것을 의미할 수도 있다. 아울러, 본 명세서에서 특정 구성을 "포함" 한다고 기술하는 내용은 해당 구성 이외의 구성을 배제하는 것이 아니며, 추가적인 구성이 본 발명의 실시 또는 본 발명의 기술적 사상의 범위에 포함될 수 있음을 의미한다.
또한, 제1, 제2 등의 용어는 다양한 구성들을 설명하는데 사용될 수 있지만, 상기 구성들은 상기 용어에 의해 한정되지 않는다. 상기 용어들은 하나의 구성을 다른 구성으로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성은 제2 구성으로 명명될 수 있고, 유사하게 제2 구성도 제1 구성으로 명명될 수 있다.
그리고, 본 발명의 실시 예에 나타나는 구성부들은 서로 다른 특징적인 기능을 나타내기 위해 독립적으로 도시되는 것으로, 각 구성부들이 분리된 하드웨어나 하나의 소프트웨어 구성 단위로 이루어짐을 의미하지 않는다. 즉, 각 구성부는 설명의 편의상 각각의 구성부로 나열하여 포함한 것으로 각 구성부 중 적어도 두 개의 구성부가 하나의 구성부를 이루거나, 하나의 구성부가 복수 개의 구성부로 나뉘어져 기능을 수행할 수 있다. 각 구성부의 통합된 실시 예 및 분리된 실시 예도 본 발명의 본질에서 벗어나지 않는 한 본 발명의 권리 범위에 포함된다.
또한, 일부의 구성 요소는 본 발명에서 본질적인 기능을 수행하는 필수적인 구성 요소는 아니고 단지 성능을 향상시키기 위한 선택적 구성 요소일 수 있다. 본 발명은 단지 성능 향상을 위해 사용되는 구성 요소를 제외한 본 발명의 본질을 구현하는데 필수적인 구성부만을 포함하여 구현될 수 있고, 단지 성능 향상을 위해 사용되는 선택적 구성 요소를 제외한 필수 구성 요소만을 포함한 구조도 본 발명의 권리범위에 포함된다.
하기에서 본 명세서의 실시 예를 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 명세서의 실시 예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 이하 첨부된 도면을 참조하여 본 명세서의 실시 예의 실시 예를 설명하기로 한다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치의 블록 구성도의 일 예를 도시한 도면이고, 도 2는 하나의 프레임의 구성의 일 예를 도시한 도면이다.
도 1을 참고하면, 본 발명의 일 실시 예에 따른 표시 장치는 표시부(120). 표시부(120)를 구동하는 데이터 구동부(110) 및 게이트 구동부(130), 상기 데이터 구동부(110) 및 게이트 구동부(130)를 제어하는 신호 제어부(140)를 포함할 수 있다.
표시부(120)는 복수의 화소(PX)(125)를 포함하는 표시 영역이며, 이때, 상기 표시부(120)는 실시 예에 따라 유기 발광 표시 패널일 수 있다. 그리고, 표시부(120)는 복수의 게이트 신호(주사 신호라고도 할 수 있음)를 전달하는 복수의 게이트 선(G1~Gn)과 복수의 데이터 신호를 전달하는 복수의 데이터 선(D1~Dm)을 포함할 수 있다. 복수의 게이트 선(G1~Gn)은 가로 방향으로 연자오디어 있으며, 복수의 데이터 선(D1~Dm)은 세로 방향으로 연장되어 있을 수 있다.
그리고, 적어도 하나의 게이트 선(G1~Gn) 및 적어도 하나의 데이터 선(D1~Dm)은 하나의 화소(PX)(125)와 연결되어 있을 수 있다. 그리고, 하나의 화소(125)에는 게이트 선(G1~Gn) 및 데이터 선(D1~Dm)과 연결되어 있는 스위칭 소자, 스위칭 소자와 연결되어 있는 구동 트랜지스터 및 발광 소자를 포함할 수 있다. 스위칭 소자 제어 단자는 게이트 선(G1~Gn)과 연결되어 있으며, 입력 단자는 데이터 선(D1~Dm)과 연결되어 있으며, 출력 단자는 구동 트랜지스터와 연결될 수 있다. 스위칭 소자를 통하여 전달된 데이터 전압은 구동 트랜지스터가 출력하는 전류를 조절하며, 해당 전류에 따라서 발광 소자가 발광할 수 있다. 상기 구동 트랜지스터와 발광 소자의 연결 관계는 실시 예에 따라서 다양할 수 있다. 한편, 실시 예에 따라서 상기 화소(125)는 적색 빛을 방출하는 적색 부화소, 녹색 빛을 방출하는 녹색 부화소, 청색 빛을 방출하는 청색 부화소를 포함할 수 있다.
신호 제어부(140)는, 외부로부터 입력되는 영상 데이터(R, G, B) 및 이의 제어 신호, 예를 들면 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 메인 클럭 신호(MCLK), 및 데이터 인에이블 신호(DE: data enable) 등을 수신할 수 있다. 그리고 신호 제어부(140)는 표시부(120)의 동작 조건에 적합하게 수신된 신호들을 처리한 후, 영상 데이터(R', G', B'), 게이트 제어 신호(CON1), 및 클록(clock) 신호를 생성 및 출력할 수 있다. 이때, 영상 데이터(R', G', B')와 클록이 인가되는 방식은 AiPi(advanced intra panel interface) 방식일 수 있으며, 영상 데이터(R', G', B')를 전송할 때, 클록은 임베디드(embedded)(포함)되어 전송될 수 있다. 그리고 실시 예에 따라 영상 데이터(R', G', B')와 클록은 멀티 레벨로 구별되어 인가될 수도 있다. 영상 데이터(R', G', B') 클록은 신호 제어부(145)의 송신단(140)에서 임베디드되어 데이터 구동부(110)에게 전송될 수 있다. 또한, 상기 신호 제어부(140)는 타이밍 제어부(TCON: timing controller)를 더 포함할 수 있다. 이때, 상기 타이밍 제어부(TCON)가 표시부(120)의 동작 조건에 적합하게 수신된 신호들을 처리한 후, 영상 데이터(R', G', B'), 게이트 제어 신호(CON1), 및 클록(clock) 신호를 생성 및 출력할 수 있다.
그리고, 데이터 구동부(110)는 임베디드되어 전송된 클록을 추출하여, 내부 레퍼런스 클록(reference clock)을 생성하여, 이에 따라 데이터 구동부(110) 및 표시부(120)가 동작할 수 있다. 한편, 이하에서 설명의 편의를 위하여 데이터 구동부(110)는 데이터 구동 IC로 표현될 수도 있다. 한편, 상기 데이터 구동부(110)는 수신단과 클록 데이터 리커버리(CDR: clock data recovery)부(또는 CDR 회로), 메모리/주파수 검출(FD: frequency detector) 회로 비교기, 및 펄스 카운터부 등을 포함할 수 있다. 이에 대한 구체적인 설명은 후술하도록 한다.
한편, 상기 신호 제어부(140)와 데이터 구동부(110) 사이의 인터페이스(interface)는 예를 들면 USI_T 등을 사용할 수 있다. 다시 말해서, 타이밍 제어(TCON)과 데이터 구동부(110) 사이의 인터페이스는 USI_T일 수 있다. 이때, 데이터 구동부(110) 내부에서 CDR부를 통해서 데이터 구동부(110) 내부 레퍼런스 클록(REF clock)을 복원하여야 한다. 즉, CDR부는 신호 제어부(140)로부터 영상 데이터(R', G', B')에 임베디드되어 전송된 클록(CLK)을 추출하고, 추출된 클록을 이용하여 내부 레퍼런스 클록(REF clock)을 복원할 수 있다. 그리고 복원된 레퍼런스 클록에 따라서 데이터 구동부(110) 및 표시부(120)가 동작을 할 수 있다.
그런데, 도 2를 참고하면, 상기와 같이 영상 데이터(R', G', B')에 클록(CLK)이 임베디드되어 전송되는 경우에는, 데이터 구동부(110)의 CDR부가 레퍼런스 클록(REF clock)을 복원하기 위해서는 데이터 신호가 출력되지 않는 프레임 제어 신호의 로우(low) 구간 동안에 동작하여 레퍼런스 클록(REF clock)을 복원할 수 있다. 예를 들면, 도 2에 도시된 바와 같이, 상기 프레임 제어 신호가 시작 프레임 제어 신호(SFC: start frame control)인 경우에, SFC의 로우(low) 구간(vertical blank period) 동안에 레퍼런스 클록(REF clock) 복원을 위해서 CDR부가 동작할 수 있다.
이때, 데이터 구동부(110) 내부에서 CDR부가 프레임 제어 신호의 로우 구간(vertical blank period) 동안에 무조건 동작을 하는 경우에 문제가 발생할 수 있다. 예를 들면, 영상 데이터 신호의 품질에 문제가 없을 경우 및/또는 영상 데이터 신호의 주파수(frequency)가 변경되지 않을 경우에도 프레임 제어 신호의 로우 구간(vertical blank period) 동안에 데이터 구동부(110)의 CDR부가 동작되어 레퍼런스 클록(REF clock)을 새로 복원하는 것을 가정할 수 있다. 그런데, 이 경우에는 하나의 프레임(1 frame) 별(vertical blank) 구간 별로 데이터 구동부(110) 내부의 CDR부에서 고주파 잡음(noise)가 발생될 수 있다.
즉, 클록(CLK)이 임베디드된 영상 데이터(R', G', B')는 시리얼(serial) 데이터로, 이 시리얼 데이터가 전송되는 신호 제어부(140)와 데이터 구동부(110) 사이의 인터페이스, 예를 들면 USI_T 인퍼페이스는 그 자체가 고속 인터페이스이다. 그러므로, 데이터 구동부(110) 내부의 CDR부가 레퍼런스 클록(REF clock)을 복원하는 경우에, CDR부에서 고주파 잡음(noise) 성분이 방사되어 전자기 간섭(EMI: electro-magnetic interference)이 발생할 수 있다. 그리고, 이는 프레임 제어 신호, 예를 들면 SFC 로우 구간에서 데이터 구동부(110) 내부의 CDR이 동작됨에 따라서 SFC 로우 구간이 길수록 CDR부의 고주파 성분 방사량이 커져 EMI가 더 많아질 수 있다.
이에, 본 발명의 일 실시 예에 따른 데이터 구동부(110)에서는 CDR부의 동작을 최소화시킴에 따라서 CDR부의 고주파 잡음 방사를 최소화하도록 한다.
도 3는 본 발명의 일 실시 예에 따른 데이터 구동부의 블록 구성도의 일 예를 도시한 도면이다.
도 3을 참고하면, 본 발명의 일 실시 예에 따른 데이터 구동부는 레퍼런스 클록 생성부(310), 메모리/비교기(320), 및 펄스 카운터부(330) 등을 포함할 수 있다. 또한, 도시되지 않았지만 데이터 구동부는 추가 구성 요소를 더 포함할 수 있다. 예를 들면, 데이터 구동부는 신호 제어부로부터 클록(CLK)이 임베디드된 영상 데이터(R', G', B') 등을 수신하는 수신단을 더 포함할 수 있다.
상기 레퍼런스 클록 생성부(310)는 데이터 구동부 내부 레퍼런스 클록을 복원하는 부분으로, 실시 예에 따라서 CDR부일 수 있다. 또한, 실시 예에 따라서, 상기 CDR부(310)는 위상 동기 루프(PLL: phase locked loop) 회로를 포함할 수 있다.
상기 레퍼런스 클록 생성부(CDR부)(310)는 프레임 제어 신호의 로우(low) 구간 동안에 입력 신호를 수신하고, 이를 이용하여 레퍼런스 클록(REF clock)을 생성(복원)할 수 있다. 즉, CDR부(310)는 신호 제어부(140)로부터 클록(CLK)이 임베디드된 영상 데이터(R', G', B')를 수신할 수 있다. 그리고, CDR부(310)는 수신된 영상 데이터(R', G', B')에서 클록(CLK)을 추출할 수 있다. 이후, CDR부(310)는 추출된 클록(CLK)을 이용하여 내부 레퍼런스 클록(REF clock)을 생성(복원)하여, 복원된 레퍼런스 클록(REF clock)을 메모리(320)에게 전송할 수 있다. 예를 들면, 상기 프레임 제어 신호가 SFC인 경우에, SFC의 로우(low) 구간(vertical blank period) 동안에 CDR부(310)는 레퍼런스 클록(REF clock)을 복원하여 이를 메모리(320)에 저장하도록 할 수 있다.
그리고, 메모리/비교기(320)의 메모리부는, CDR부(310)로부터 복원된 레퍼런스 클록(REF clock_2)을 수신하여 이를 저장할 수 있다. 그리고, 비교기(비교부)는 기 저장된 레퍼런스 클록(REF clock_1)의 주파수(frequency_1)와 CDR부(310)로부터 수신한 복원된 레퍼런스 클록(REF clock_2)의 주파수(frequency_2)를 검출할 수 있다. 그리고, 검출된 기 저장된 레퍼런스 클록(REF clock_1)의 제1 주파수(frequency_1)와 CDR부(310)로부터 수신한 복원된 레퍼런스 클록(REF clock_2)의 제2 주파수(frequency_2)를 비교할 수 있다. 이에, 상기 비교부(320)는 설명의 편의를 위하여 이하에서 주파수 검출(FD: frequency detector) 회로 비교기와 혼용되어 호칭될 수도 있다. 그리고, 상기 제1 주파수(frequency_1)와 제2 주파수(frequency_2)의 비교 결과, 제2 주파수(frequency_2)가 제1 주파수(frequency_1)의 오차범위 이내인지 여부를 판단할 수 있다.
FD 회로 비교기(320)의 판단 결과 제2 주파수(frequency_2)가 제1 주파수(frequency_1)의 오차범위 이내인 경우, 즉 복원된 레퍼런스 클록(REF clock_2)의 주파수(frequency_2)가 기 저장된 레퍼런스 클록(REF clock_1)의 주파수(frequency_1)의 오차범위 이내인 경우에 FD 회로 비교기(320)는 펄스 카운터부(330)에게 특별한 제어 신호를 전송하지 않을 수 있다. 또는 실시 예에 따라서, 복원된 레퍼런스 클록(REF clock_2)의 주파수(frequency_2)가 기 저장된 레퍼런스 클록(REF clock_1)의 주파수(frequency_1)의 오차범위 이내인 경우에 FD 회로 비교기(320)는 펄스 카운터부(330)에게 미리 설정된 기간 동안 CDR부(310)의 동작을 멈추라는 정보가 포함된 제어 신호를 전송할 수도 있다.
한편, FD 회로 비교기(320)의 판단 결과 제2 주파수(frequency_2)가 제1 주파수(frequency_1)의 오차범위를 벗어난 경우, 즉 복원된 레퍼런스 클록(REF clock_2)의 주파수(frequency_2)가 기 저장된 레퍼런스 클록(REF clock_1)의 주파수(frequency_1)의 오차범위를 벗어난 경우에 FD 회로 비교기(320)는 펄스 카운터부(330)에게 리셋(RESET) 신호를 전송할 수 있다. 상기 리셋 신호는 펄스 카운터부(330)의 펄스 카운트(pulse count)를 초기화하도록 하는 신호로, 이러한 정보가 포함된 정보면 그 용어는 불문한다.
이때, 상기 제2 주파수(frequency_2)가 제1 주파수(frequency_1)의 오차범위 이내인지 여부의 판단은, 제1 주파수(frequency_1)의 미리 설정된 범위 내외인지 여부로 판단할 수 있다. 예를 들면, 제1 주파수(frequency_1)가 100MHz이고 오차 범위를 10%로 설정된 경우, FD 회로 비교기(320)는 제2 주파수(frequency_2)가 95Mh인 경우에 오차범위 이내로 판단할 수 있다. 그러나, 제2 주파수(frequency_2)가 89Mh인 경우에 FD 회로 비교기(320)는 제2 주파수(frequency_2)가 오차범위를 벗어났다고 판단할 수 있다.
그리고, FD 회로 비교기(320)는 복원된 레퍼런스 클록(REF clock_2)의 주파수(frequency_2)와 기 저장된 레퍼런스 클록(REF clock_1)의 주파수(frequency_1)를 비교한 후, 복원된 레퍼런스 클록(REF clock_2)을 출력할 수 있다. 그리고 상기 출력된 복원된 레퍼런스 클록(REF clock_2)을 이용하여 수신한 영상 데이터(R', G', B')를 디스플레이하도록 표시부(120)를 제어할 수 있다. 이때, 메모리(320)는 복원된 레퍼런스 클록(REF clock_2)을 저장할 수 있다.
펄스 카운터부(330)는 프레임 제어 신호의 로우 구간 횟수, 즉 SFC 로우 구간의 횟수를 내부적으로 인식하여 이를 펄스 카운트(pulse count) 값으로 설정할 수 있다. 이후, 상기 펄스 카운트가 미리 설정된 CDR부 동작 조건과 동일한지 여부를 판단할 수 있다. 그리고 상기 펄스 카운트가 미리 설정된 CDR부 동작 조건과 동일한 경우에는 CDR부(310)에게 SFC 입력 신호를 전달하여 CDR부(310)를 동작시킬 수 있다. 즉, SFC 로우 구간의 횟수와 미리 설정된 CDR부 동작 조건이 동일한 경우, CDR부(310)가 해당 SFC 로우 구간에서 동작하여 레퍼런스 클록(REF clock)을 복원하도록 할 수 있다.
이때, 상기 CDR부 동작 조건은 CDR부(310)를 동작시킬지 여부, 즉 해당 SFC 로우 구간에서 해당 CDR부(310)를 동작하여 레퍼런스 클록(REF clock)을 복원하도록 할지 여부를 판단하기 위한 조건을 나타낸 것이다. 이때 CDR부 동작 조건은 그 용어에 한정되는 것은 아니고, SFC 로우 구간의 횟수와 비교하여 CDR부(310)를 동작할지 여부를 판단할 수 있는 조건이면 이에 해당할 수 있을 것이다. 즉, 펄스 카운터부(330)는 입력된 프레임 제어 신호에 따라 CDR부(310)를 동작시켜 레퍼런스 클록(REF clock)을 복원하도록 할지 여부를 판단할 수 있다. 그리고 예를 들면, 이때 CDR부(310)를 동작시킬지 여부는 입력된 프레임 제어 신호의 로우 구간의 횟수가 몇 번째에 해당하는지 여부로 판단할 수 있다.
예를 들면, 상기 CDR부 동작 조건이 2N(N은 0 및 2의 배수(2, 4, 6, 8, ...))와 같이 설정될 수 있고, 이때 설명의 편의를 위해 CDR부 동작 조건을 미리 설정된 CDR부 동작 값이라고 호칭하도록 한다. 그리고, 펄스 카운터부(330)는 입력되는 프레임 제어 신호, 즉 SFC의 로우 구간의 횟수가 몇 번째에 해당하는지 여부를 판단하여 펄스 카운트 값으로 설정할 수 있다. 예를 들면 첫 번째 SFC 신호가 입력되면, 이때 SFC 로우 구간이 첫 번째이므로 펄스 카운트 값을 1로 하고, 펄스 카운트 값 1은 미리 설정된 CDR부 동작 값 중 1과 동일하므로, CDR부(310)를 동작하도록 펄스 카운터부(330)는 SFC 신호를 CDR부(310)에게 전달할 수 있다. 이후, 두 번째 SFC 신호가 입력되면 SFC 로우 구간이 두 번째 이므로 펄스 카운트 값은 2가 되고, 이때 펄스 카운트 값 2는 미리 설정된 CDR부 동작 값 중 2와 동일하므로, 펄스 카운터부(330)는 CDR부(310)를 동작하도록 SFC 신호를 CDR부(310)에게 전달할 수 있다. 그리고, 세 번째 SFC 신호가 입력되면 SFC 로우 구간이 세 번째이므로 펄스 카운트 값은 3이 되고, 이때 미리 설정된 CDR부 동작 값 2N과 동일한 값이 없으므로, 펄스 카운터부(330)는 입력된 세 번째 SFC 신호를 CDR부(310)에게 전송하지 않는다. 이후, 이와 유사하게, 펄스 카운터부(330)는 네 번째 SFC 로우 구간에 해당하는 SFC 신호는 CDR부(310)에게 전송하고, 다섯 번째부터 일곱 번째 SFC 로우 구간에 해당하는 SFC 신호는 CDR부(310)에게 전송하지 않고, 여덟 번째 SFC 로우 구간에 해당하는 SFC 신호는 CDR부(310)에게 전송할 수 있다. 이와 같은 경우에는, CDR부 동작 조건에 따라서 CDR부(310)를 동작시키는 횟수를 줄일 수 있어 EMI를 감소시킬 수 있다.
상술한 예에서는 미리 설정된 CDR부 동작 조건(CDR부 동작 값)가 2N(N = 0, 2n(n은 정수))로 예시되었으나, 이에 한정되는 것은 아니다. 예를 들면, 미리 설정된 CDR부 동작 값이 2N(N은 0 이상의 정수)일 수도 있으며, 3N(N은 0 이상의 정수), 2N+1(N은 0 이상의 정수)과 같이 설정될 수 있으며, 이는 표시 장치의 구동 환경에 따라서 설정될 수 있다.
한편, 상기 FD 회로 비교기(320)로부터 리셋 신호를 펄스 카운터(330)가 수신한 경우에는 펄스 카운트 값을 초기화할 수 있다. 즉, FD 회로 비교기(320)가 제2 주파수(frequency_2)가 제1 주파수(frequency_1)의 오차범위를 벗어난 것으로 판단한 경우, 즉 복원된 레퍼런스 클록(REF clock_2)의 주파수(frequency_2)가 기 저장된 레퍼런스 클록(REF clock_1)의 주파수(frequency_1)의 오차범위를 벗어난 경우에 펄스 카운터부(330)는 FD 회로 비교기(320)로부터 리셋 신호를 수신할 수 있다. 그리고, 펄스 카운터부(330)는 리셋 신호를 수신하면 펄스 카운트 값을 초기화할 수 있다.
예를 들면, 네 번째 SFC 신호를 수신한 펄스 카운터부(330)가 펄스 카운트 값 4가 미리 설정된 CDR부 동작 조건과 일치하는 것으로 판단하여 SFC를 CDR부(310)에게 전송할 수 있다. 그리고, 그에 따라서 CDR부(310)는 레퍼런스 클록을 복원하고 이를 메모리/비교기(320)에게 전송할 수 있다. 이때, 비교기(320)이 기 저장되어 있는 레퍼런스 클록과 상기 네 번째 SFC 신호의 수신에 따라서 CDR부(310)가 복원한 레퍼런스 클록을 비교하여, 복원된 레퍼런스 클록이 기 저장된 레퍼런스 클록의 오차범위 이내인지 여부를 판단할 수 있다. 이때, 복원된 레퍼런스 클록이 기 저장된 레퍼런스 클록의 오차범위 이내라면 비교기(320)는 펄스 카운터부(330)에게 별다른 신호를 전송하지 않고, 펄스 카운터부(330)는 새로운 SFC 신호가 수신된 경우에 펄스 카운트 값을 5로 설정하고 이를 CDR부 동작 조건과 비교하여 CDR부(310)를 동작하도록 할지 여부를 판단할 수 있다. 반면, 복원된 레퍼런스 클록이 기 저장된 레퍼런스 클록의 오차범위 이내가 아니라면, 비교기(320)는 펄스 카운터부(330)에게 리셋 신호를 전송하고, 그에 따라서 펄스 카운터부(330)는 펄스 카운트 값을 초기화할 수 있다. 그에 따라서, 펄스 카운터부(330)가 새로운 SFC 신호를 수신한 경우에 펄스 카운트 값은 1로 설정되고, 이를 CDR부 동작 조건과 비교하여 CDR부(310)를 동작하도록 할지 여부를 판단할 수 있다.
한편, 상기 펄스 카운터부(330)는 스위치부를 더 포함하여, 입력된 SFC 신호에 따른 펄스 카운트 값이 CDR부 동작 조건에 부합하는 경우에 펄스 카운터부(330)는 스위치부를 온(on)하여 SFC 신호를 CDR부(310)에게 전송하도록 제어할 수 있다.
한편, 도시되지 않았지만, 수신단은 수신된 영상 데이터(R', G', B')를 데이터 전압으로 변경하여, 이를 데이터 선(D1~Dm)으로 전송할 수 있다.
또한, 도면에서는 CDR부(310)가 하나의 입력 신호를 수신하는 것으로 도시되어 있으나, 실시 예에 따라서는 두 개의 신호, 예를 들면 USI_T P 신호와 USI_T N 신호와 같은 포지티브(positive) 신호와 네거티브(negative) 신호로 수신할 수도 있다.
그리고, 도 3에서는 CDR부(310), 메모리/비교기(320), 펄스 카운터부(330)가 별개의 구성 요소로 도시되어 있으나, 이에 한정하는 것은 아니고 하나의 제어부 또는 두 개 이상의 제어부가 상술한 CDR부(310), 비교기(320), 펄스 카운터부(330) 등의 동작을 하도록 제어할 수도 있다.
도 4는 본 발명의 일 실시 예에 따른 데이터 구동부의 흐름도의 일 예를 도시한 도면이다.
도 4를 참고하면 410 단계에서 데이터 구동부는 레퍼런스 클록(REF clock)을 복원할 수 있다. 그리고 420 단계에서 데이터 구동부는 복원된 레퍼런스 클록의 주파수를 메모리부에 기 저장된 레퍼런스 클록의 주파수와 비교할 수 있다. 이후, 430 단계에서 데이터 구동부는 410 단계에서 복원된 레퍼런스 클록의 주파수가 기 저장된 레퍼런스 클록의 주파수의 오차범위 이내인지 여부를 판단할 수 있다. 이에 대해서는 상기 도 3과 관련된 부분에서 설명하였으므로, 그 구체적인 설명은 생략하기로 한다.
그리고 430 단계에서 판단 결과, 복원된 레퍼런스 클록의 주파수가 기 저장된 레퍼런스 클록의 주파수의 오차범위 이내가 아닌 경우에는 데이터 구동부는 440 단계에서 펄스 카운트를 초기화할 수 있다. 그리고 450 단계에서 데이터 구동부는 410 단계에서 복원된 레퍼런스 클록을 출력할 수 있다.
그러나, 430 단계에서 판단 결과, 복원된 레퍼런스 클록의 주파수가 기 저장된 레퍼런스 클록의 주파수의 오차범위 이내인 경우에는 펄스 카운트의 초기화 없이 450 단계에서 데이터 구동부는 410 단계에서 복원된 레퍼런스 클록을 출력할 수 있다.
이후, 460 단계에서 데이터 구동부는 새로 입력되는 프레임 제어 신호의 로우 구간의 횟수가 미리 설정된 CDR부 동작 조건과 부합되는지 여부를 판단할 수 있다. 예를 들면, 데이터 구동부는 SFC 로우 구간의 횟수를 카운트하여, 그 카운트 값과 CDR부 동작 값을 비교할 수 있다.
만약, 입력된 프레임 제어 신호의 로우 구간의 횟수가 미리 설정된 CDR부 동작 조건에 부합하면, 470 단계에서 데이터 구동부는 입력된 프레임 제어 신호를 CDR부에 전송하여 레퍼런스 클록을 복원하도록 할 수 있다. 반면, 입력된 프레임 제어 신호의 로우 구간의 횟수가 미리 설정된 CDR부 동작 조건에 부합하지 않는다면 해당 프레임 제어 신호를 CDR부에 전송하지 않고, 새로운 프레임 제어 신호를 수신하는 경우에 460 단계에서 새로 수신된 프레임 제어 신호가 CDR부 동작 조건에 부합하는지 여부를 판단할 수 있다.
본 명세서와 도면에 개시된 실시 예는 기술 내용을 쉽게 설명하고, 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
110: 데이터 구동부 120: 표시부
130: 게이트 구동부 140: 신호 제어부
310: CDR부 320: 메모리/비교기
330: 펄스 카운터부

Claims (15)

  1. 표시 장치에 있어서,
    발광 소자를 포함하는 표시부;
    상기 표시부에 데이터 전압을 인가하는 데이터 구동부;
    상기 표시부에 게이트 전압을 인가하는 게이트 구동부; 및
    상기 데이터 구동부에게 클록이 임베디드(embedded)된 영상 데이터를 전송하는 신호 제어부;를 포함하며,
    상기 데이터 구동부는 상기 클록이 임베디드된 영상 데이터를 이용하여 제1 프레임 제어 신호의 로우(low) 구간 동안에 제1 내부 레퍼런스 클록(reference clock)을 복원하고, 상기 복원된 제1 내부 레퍼런스 클록의 주파수와 기 저장된 레퍼런스 클록의 주파수를 비교하여, 상기 복원된 제1 내부 레퍼런스 클록의 주파수가 기 저장된 레퍼런스 클록의 주파수의 오차범위 이내인 경우 상기 복원된 제1 내부 레퍼런스 클록을 출력하고, 제2 프레임 제어 신호를 수신하고, 상기 제2 프레임 제어 신호가 미리 설정된 클록 데이터 리커버리(CDR: clock data recovery)부 동작 조건에 부합하는 경우에 제2 내부 레퍼런스 클록을 복원하는 표시 장치.
  2. 제1 항에 있어서, 상기 데이터 구동부는,
    상기 제1 내부 레퍼런스 클록 및 제2 내부 레퍼런스 클록을 복원하는 CDR부;
    상기 기 저장된 레퍼런스 클록의 주파수를 저장하고, 상기 제1 내부 레퍼런스 클록을 수신하고, 상기 기 저장된 레퍼런스 클록의 주파수와 상기 제1 내부 레퍼런스 클록의 주파수를 비교하여 상기 복원된 제1 내부 레퍼런스 클록의 주파수가 기 저장된 레퍼런스 클록의 주파수의 오차범위 이내인 경우, 상기 복원된 제1 내부 레퍼런스 클록을 출력하는 메모리/비교기; 및
    상기 제2 프레임 제어 신호를 수신하고, 상기 제2 프레임 제어 신호가 미리 설정된 CDR부 동작 조건에 부합하는지 여부를 판단하여, 상기 제2 프레임 제어 신호가 미리 설정된 CDR부 동작 조건에 부합하는 경우, 상기 CDR부에게 상기 제2 프레임 제어 신호를 전송하는 펄스 카운터부;
    를 포함하는 것을 특징으로 하는 표시 장치.
  3. 제1 항에 있어서, 상기 데이터 구동부는,
    상기 제2 프레임 제어 신호의 로우 구간이 몇 번째에 해당하는지 카운트하여 펄스 카운트 값으로 설정하고, 상기 펄스 카운트 값이 미리 설정된 CDR부 동작 값과 동일한지 여부를 판단하고, 상기 펄스 카운트 값이 미리 설정된 CDR부 동작 값과 동일한 경우, 상기 제2 프레임 제어 신호의 로우 구간 동안에 상기 제2 내부 레퍼런스 클록을 복원하는 것을 특징으로 하는 표시 장치.
  4. 제1 항에 있어서, 상기 데이터 구동부는,
    상기 펄스 카운트 값이 미리 설정된 CDR부 동작 값과 동일하지 않은 경우, 상기 제2 프레임 제어 신호의 로우 구간 동안에 상기 제2 내부 레퍼런스 클록의 복원을 생략하는 것을 특징으로 하는 표시 장치.
  5. 제2 항에 있어서, 상기 데이터 구동부는,
    상기 복원된 제1 내부 레퍼런스 클록의 주파수가 기 저장된 레퍼런스 클록의 주파수의 오차범위를 벗어난 경우, 상기 펄스 카운트 값을 초기화하고, 상기 복원된 제1 내부 레퍼런스 클록을 출력하는 것을 특징으로 하는 표시 장치.
  6. 제1 항에 있어서, 상기 제1 프레임 제어 신호는 시작 프레임 제어 신호(SFC: start frame control)인 것을 특징으로 하는 표시 장치.
  7. 제3 항에 있어서, 상기 미리 설정된 CDR부 동작 값은 2N(N은 0 및 2의 배수)인 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서, 상기 데이터 구동부는,
    상기 복원된 제1 내부 레퍼런스 클록의 주파수가 기 저장된 레퍼런스 클록의 주파수의 오차범위 이내인 경우, 미리 설정된 기간 동안 CDR부의 동작을 멈추라는 정보가 포함된 제어 신호를 생성하는 것을 특징으로 하는 장치.
  9. 표시 장치의 제어 방법에 있어서,
    제1 프레임 제어 신호를 수신하는 단계;
    상기 제1 프레임 제어 신호의 로우(low) 구간 동안에 제1 내부 레퍼런스 클록(reference clock)을 복원하는 단계;
    상기 복원된 제1 내부 레퍼런스 클록의 주파수와 기 저장된 레퍼런스 클록의 주파수를 비교하는 단계;
    상기 복원된 제1 내부 레퍼런스 클록의 주파수가 기 저장된 레퍼런스 클록의 주파수의 오차범위 이내인 경우, 상기 복원된 제1 내부 레퍼런스 클록을 출력하는 단계;
    제2 프레임 제어 신호를 수신하는 단계;
    상기 제2 프레임 제어 신호가 미리 설정된 클록 데이터 리커버리(CDR: clock data recovery)부 동작 조건에 부합하는 경우에 제2 내부 레퍼런스 클록을 복원하는 단계;
    를 포함하는 표시 장치의 제어 방법.
  10. 제9 항에 있어서, 상기 제2 내부 레퍼런스 클록을 복원하는 단계는,
    상기 제2 프레임 제어 신호의 로우 구간이 몇 번째에 해당하는지 카운트하여 펄스 카운트 값으로 설정하는 단계;
    상기 펄스 카운트 값이 미리 설정된 CDR부 동작 값과 동일한지 여부를 판단하는 단계; 및
    상기 펄스 카운트 값이 미리 설정된 CDR부 동작 값과 동일한 경우, 상기 제2 프레임 제어 신호의 로우 구간 동안에 상기 제2 내부 레퍼런스 클록을 복원하는 단계;
    를 포함하는 것을 특징으로 하는 표시 장치의 제어 방법.
  11. 제10 항에 있어서,
    상기 펄스 카운트 값이 미리 설정된 CDR부 동작 값과 동일하지 않은 경우, 상기 제2 프레임 제어 신호의 로우 구간 동안에 상기 제2 내부 레퍼런스 클록의 복원을 생략하는 단계;
    를 더 포함하는 것을 특징으로 하는 표시 장치의 제어 방법.
  12. 제10 항에 있어서,
    상기 복원된 제1 내부 레퍼런스 클록의 주파수가 기 저장된 레퍼런스 클록의 주파수의 오차범위를 벗어난 경우, 상기 펄스 카운트 값을 초기화하는 단계; 및
    상기 복원된 제1 내부 레퍼런스 클록을 출력하는 단계;
    를 더 포함하는 것을 특징으로 하는 표시 장치의 제어 방법.
  13. 제9 항에 있어서, 상기 제1 프레임 제어 신호는 시작 프레임 제어 신호(SFC: start frame control)인 것을 특징으로 하는 표시 장치의 제어 방법.
  14. 제10 항에 있어서, 상기 미리 설정된 CDR부 동작 값은 2N(N은 0 및 2의 배수)인 것을 특징으로 하는 표시 장치의 제어 방법.
  15. 제9 항에 있어서,
    상기 복원된 제1 내부 레퍼런스 클록의 주파수가 기 저장된 레퍼런스 클록의 주파수의 오차범위 이내인 경우, 미리 설정된 기간 동안 CDR부의 동작을 멈추라는 정보가 포함된 제어 신호를 생성하는 단계;
    를 더 포함하는 것을 특징으로 하는 표시 장치의 제어 방법.
KR1020150082016A 2015-06-10 2015-06-10 표시 장치 및 그 제어 방법 Active KR102288319B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150082016A KR102288319B1 (ko) 2015-06-10 2015-06-10 표시 장치 및 그 제어 방법
US15/044,571 US9812090B2 (en) 2015-06-10 2016-02-16 Display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150082016A KR102288319B1 (ko) 2015-06-10 2015-06-10 표시 장치 및 그 제어 방법

Publications (2)

Publication Number Publication Date
KR20160145901A true KR20160145901A (ko) 2016-12-21
KR102288319B1 KR102288319B1 (ko) 2021-08-11

Family

ID=57517110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150082016A Active KR102288319B1 (ko) 2015-06-10 2015-06-10 표시 장치 및 그 제어 방법

Country Status (2)

Country Link
US (1) US9812090B2 (ko)
KR (1) KR102288319B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923074B2 (en) 2018-04-24 2021-02-16 Samsung Display Co., Ltd. Receiving circuit with offset voltage compensation
US11539501B2 (en) 2019-09-19 2022-12-27 Samsung Display Co., Ltd. Clock data recovery circuit and display device including the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106504687B (zh) * 2016-12-16 2018-04-03 惠科股份有限公司 显示面板的检测方法和显示面板的检测系统
US10027470B1 (en) * 2016-12-28 2018-07-17 Intel Corporation Signal detection techniques using clock data recovery
CN109036317A (zh) * 2018-09-10 2018-12-18 惠科股份有限公司 显示装置和驱动方法
KR20210124288A (ko) 2019-02-11 2021-10-14 큐에스에이 글로벌 인크. 저밀도 이리듐 및 이리듐 디스크의 저밀도 스택
KR20220139501A (ko) * 2021-04-07 2022-10-17 삼성디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014062972A (ja) * 2012-09-20 2014-04-10 Renesas Electronics Corp データ受信回路、データ受信方法及びドライバ回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100365497B1 (ko) * 2000-12-15 2002-12-18 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
KR101237192B1 (ko) 2006-03-06 2013-02-25 엘지디스플레이 주식회사 클록 복원 회로 및 그를 포함한 화상 신호 수신기 및 액정표시 장치
KR101323703B1 (ko) * 2008-12-15 2013-10-30 엘지전자 주식회사 액정표시장치
KR101161314B1 (ko) 2010-05-14 2012-07-02 전자부품연구원 비정수 샘플링 방식의 클록 데이터 복원장치
KR101839328B1 (ko) 2011-07-14 2018-04-27 엘지디스플레이 주식회사 평판표시장치 및 이의 구동회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014062972A (ja) * 2012-09-20 2014-04-10 Renesas Electronics Corp データ受信回路、データ受信方法及びドライバ回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923074B2 (en) 2018-04-24 2021-02-16 Samsung Display Co., Ltd. Receiving circuit with offset voltage compensation
US11539501B2 (en) 2019-09-19 2022-12-27 Samsung Display Co., Ltd. Clock data recovery circuit and display device including the same
US11968289B2 (en) 2019-09-19 2024-04-23 Samsung Display Co., Ltd. Clock data recovery circuit and display device including the same

Also Published As

Publication number Publication date
KR102288319B1 (ko) 2021-08-11
US20160365071A1 (en) 2016-12-15
US9812090B2 (en) 2017-11-07

Similar Documents

Publication Publication Date Title
KR102288319B1 (ko) 표시 장치 및 그 제어 방법
US9589524B2 (en) Display device and method for driving the same
CN109785806B (zh) 显示设备及其驱动方法
US9331873B2 (en) Apparatus and method for controlling data interface
KR102423769B1 (ko) 수신기의 동작 방법, 소스 드라이버 및 이를 포함하는 디스플레이 구동 회로
KR102563779B1 (ko) Oled 표시 장치
KR102576968B1 (ko) 표시장치
KR102502236B1 (ko) 클락 데이터 복구 회로, 이를 포함하는 장치 및 클락 데이터 복구 방법
KR102041530B1 (ko) 표시 장치 및 이의 구동 방법
CN110677230B (zh) 时钟恢复装置和源极驱动器
US9191700B2 (en) Encoding guard band data for transmission via a communications interface utilizing transition-minimized differential signaling (TMDS) coding
KR102531321B1 (ko) 유기 발광 다이오드 표시 장치 및 그의 구동 방법
KR102293371B1 (ko) 표시장치
US10070018B2 (en) Device for vertical and horizontal synchronization in display system
KR20150063796A (ko) 평판 표시 장치의 데이터 인터페이스 장치 및 방법
KR20200000008A (ko) 인터페이스 시스템 및 이를 포함하는 표시 장치
KR102529502B1 (ko) 표시장치와 그 데이터 송수신 장치
US20130050302A1 (en) Display and operating method thereof
JP2018066934A (ja) 表示ドライバ、表示装置及び表示パネルの駆動方法
KR102439570B1 (ko) 표시장치 및 그 구동방법
CN110706674A (zh) 时钟恢复装置和源极驱动器
KR20160092155A (ko) 표시장치
KR102223496B1 (ko) 표시장치
US11694652B2 (en) Data interface device and method of display apparatus
KR102753053B1 (ko) 데이터 전송 방법과 이를 이용한 표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150610

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200610

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150610

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210421

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210622

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210804

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210805

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240723

Start annual number: 4

End annual number: 4