KR20160142036A - Etching Method for metal - Google Patents
Etching Method for metal Download PDFInfo
- Publication number
- KR20160142036A KR20160142036A KR1020150077838A KR20150077838A KR20160142036A KR 20160142036 A KR20160142036 A KR 20160142036A KR 1020150077838 A KR1020150077838 A KR 1020150077838A KR 20150077838 A KR20150077838 A KR 20150077838A KR 20160142036 A KR20160142036 A KR 20160142036A
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- etching
- metal
- substrate
- disposing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
- C25F3/00—Electrolytic etching or polishing
- C25F3/02—Etching
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
- C25F3/00—Electrolytic etching or polishing
- C25F3/02—Etching
- C25F3/04—Etching of light metals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/067—Etchants
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- ing And Chemical Polishing (AREA)
Abstract
Description
본 발명은 금속의 에칭방법에 관한 것이다.
The present invention relates to a method of etching a metal.
최근 인쇄회로기판은 경박단소의 경향으로 금속배선과 전자소자가 접속되는 비아홀의 크기가 점점 작아지고 있어 더욱 미세한 회로 형성방법이 요구되고 있다.BACKGROUND ART [0002] In recent years, as printed circuit boards tend to be thin and thin, the size of via holes to which metal wiring and electronic devices are connected is getting smaller, and a more minute circuit forming method is required.
통상 인쇄회로기판의 제조에 있어서, 구리를 에칭함으로써 회로를 형성하는데 있어서 다양한 에칭 기술이 적용되고 있다.BACKGROUND ART [0002] In general, in the production of a printed circuit board, various etching techniques are applied in forming a circuit by etching copper.
이러한 에칭 기술은 반도체, 통신, 광학, 전자 부품, 초소형 정밀 기계 등의 분야에서 미세 가공 기술로 적용되고 있는 포토리소그라피 기술 중 핵심 기술로서 최근 전자 부품의 초소형화, 고집적화를 요구하는 수요가 증가하면서 그 중요성이 커지고 있다. 특히 습식 에칭에 의한 회로 형성 공법은 패턴(Pattern) 도금에 의한 회로 형성 공법에 비해 생산성, 원가 면에서 매우 유리함에도 불구하고, 에칭 액의 농도 및 유동에 따라 화학 반응에 의해 에칭이 진행되기 때문에 국부적으로 에칭속도를 조절하는 것은 어려움이 있어, 에칭으로 회로형성을 하는 것은 많은 제약이 따르게 된다.
This etching technology is a core technology of photolithography technology which is applied to micromachining technology in the fields of semiconductor, communication, optics, electronic parts, and small precision machines. Recently, as the demand for miniaturization and high integration of electronic parts has increased, The importance is growing. Particularly, although the circuit forming method by wet etching is more advantageous in terms of productivity and cost than the circuit forming method by pattern plating, since the etching proceeds by the chemical reaction depending on the concentration and flow of the etching liquid, It is difficult to control the etching rate. Therefore, there are many restrictions to form a circuit by etching.
일 측면(또는 관점)은 외부의 정전기적 상호작용을 통한 금속내 전자들의 분극 현상을 이용하여 전자밀도를 편재화시켜 서로 다른 에칭 속도를 구현할 수 있는 금속의 에칭방법을 제공하는 것이다.
One aspect (or perspective) is to provide a method of etching a metal that can realize different etching rates by flattening the electron density by utilizing the polarization phenomenon of electrons in the metal through external electrostatic interactions.
일 실시 예에 따른 금속의 에칭방법은, 금속층을 갖는 기판을 준비하는 단계; 상기 금속층에 상기 금속층의 소정 영역을 노출시키는 개구부를 갖는 에칭 레지스트층을 형성하는 단계; 상기 금속층의 노출된 영역을 에칭액에 침하시키는 단계; 및 상기 금속층과 소정 간격이 이격되도록 대전체를 배치하여 상기 금속층을 에칭하는 단계를 포함한다.
According to one embodiment, a method of etching a metal comprises: preparing a substrate having a metal layer; Forming an etching resist layer on the metal layer, the etching resist layer having an opening exposing a predetermined region of the metal layer; Dipping the exposed region of the metal layer in an etchant; And etching the metal layer by disposing the entire body so as to be spaced apart from the metal layer by a predetermined distance.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다. The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.
도 1은 본 발명의 일 실시예에 따른 금속의 에칭방법에 대한 순서도.
도 2는 본 발명의 대전체를 이용하여 금속층을 에칭하는 것을 도시한 도면.
도 3은 본 발명의 대전체를 이용하여 금속층을 국부적으로 에칭하는 것을 도시한 도면. 1 is a flow diagram of a method of etching a metal according to an embodiment of the present invention.
Figure 2 illustrates etching a metal layer using the entirety of the present invention.
Figure 3 illustrates the local etching of a metal layer using the entirety of the invention.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 첨부 도면에 있어서, 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.BRIEF DESCRIPTION OF THE DRAWINGS The objectives, specific advantages and novel features of the invention will become more apparent from the following detailed description and examples taken in conjunction with the accompanying drawings. It should be noted that, in the present specification, the reference numerals are added to the constituent elements of the drawings, and the same constituent elements have the same numerical numbers as much as possible even if they are displayed on different drawings. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. In this specification, the terms first, second, etc. are used to distinguish one element from another, and the element is not limited by the terms. In the accompanying drawings, some of the elements are exaggerated, omitted or schematically shown, and the size of each element does not entirely reflect the actual size.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
금속의 에칭방법
Etching method of metal
먼저, 본 발명의 일 실시예에 따른 부품내장형 인쇄회로기판은 도면을 참조하여 구체적으로 살펴볼 것이다. 이때, 참조되는 도면에 기재되지 않은 도면부호는 동일한 구성을 나타내는 다른 도면에서의 도면부호일 수 있다.
First, a component-embedded printed circuit board according to an embodiment of the present invention will be described in detail with reference to the drawings. Here, reference numerals not shown in the drawings to be referred to may be reference numerals in other drawings showing the same configuration.
도 1은 본 발명의 일 실시예에 따른 일 실시예에 따른 금속의 에칭방법에 대한 순서도이고, 도 2는 본 발명의 대전체를 이용하여 금속층을 에칭하는 것을 도시한 도면이다. FIG. 1 is a flow diagram of a method of etching a metal according to an embodiment of the present invention, and FIG. 2 is a view illustrating etching of a metal layer using the entire body of the present invention.
도 1에 도시된 바와 같이, 먼저 기판이나 절연층(120)에 금속층(110)을 형성한 후, 상기 금속층(110)의 소정 영역이 노출되도록 에칭 레지스트 패턴을 형성하게 된다(S101). 1, a
보다 구체적으로, 상기 금속층(110)상에 드라이 필름 형태의 에칭 레지스트를 형성하여 개구부를 패터닝하는 공정을 수행한다. 여기서, 드라이필름의 에칭 레지스트(120)는 라미네이션(lamination)을 이용하여 도포한다. 이때, 드라이필름에 개구부를 패터닝하는 공정을 상세히 살펴보면, 우선, 드라이필름에 아트위크 필름을 밀착시킨후 자외선을 조사하여 드라이필름을 선택적으로 경화시키는 노광 공정을 수행한다. 그 후, 탄산나트륨이나 탄산칼륨 등을 이용하여 경화되지 않은 드라이필름을 용해시켜 제거하는 현상 공정을 수행함으로써 개구부를 패터닝할 수 있다. More specifically, a step of forming an etching resist in the form of a dry film on the
이어서, 상기 금속층(110)의 노출된 패턴에 에칭액을 침투하게 된다(S102). 이때, 에칭 과정에 사용되는 에칭액으로는 특별히 한정되지 않으며, 예를 들어, 인쇄회로기판의 에칭에 널리 이용되는 과산화수소/염산(H2O2/HCl) 에칭액을 사용하거나, 염화제이구리(CuCl2) 염화제이철(FeCl3)과 같은 일반적인 구리 에칭액 또는 CN-/O2, NBSA(3-nitrobenzene sulfonic acid)/PEI(polyethylenimine) 등의 에칭액을 목적에 맞게 단독으로 또는 적절히 배합하여 사용할 수 있다.
Then, the etchant is infiltrated into the exposed pattern of the metal layer 110 (S102). The etchant used in the etching process is not particularly limited. For example, a hydrogen peroxide / hydrochloric acid (H 2 O 2 / HCl) etchant widely used for etching a printed circuit board may be used, or a ferric chloride (CuCl 2) FeCl 3) or an etching solution such as CN- / O 2, N-benzo (3-nitrobenzene sulfonic acid) / PEI (polyethylenimine) may be used alone or appropriately.
그리고, 도 2에 도시된 바와 같이, 상기 노출된 금속층(110)과 소정 간격이 이격되도록 대전체(140)를 배치하여 상기 금속층(110)을 에칭하게 된다(S103). 여기서, 상기 노출된 금속층(110)과 유도된 대전체(140)의 분극 또는 이격 거리에 대응하여 에칭 속도를 조절하면서 에칭을 하게 되는데 전해 에칭과는 다르게 기판에는 전기를 인가하지 않고, 대전체로써 외부전극을 기판의 금속층내에서 전자의 분극만을 유발하여 에칭하게 된다.
As shown in FIG. 2, the
보다 상세하게는, 상기 대전체(140)의 일 전극이 상기 노출된 금속층(110)과 이격된 위치에 배치되거나, 타 전극이 상기 노출된 금속층(110)과 이격된 위치에 배치되어 상기 금속층(110)의 전자 및 양전하로 분극 현상을 유도하게 된다. 여기서, 상기 금속층(110)의 노출된 금속면에 양(+) 전극으로 대전된 대전체(141)를 배치하면 상기 금속층(110)의 표면으로 전자(-)가 유도되어 표면에 전자 밀도가 증가하여 에칭 속도가 감소하고, 상기 금속층(110)에 음(-) 전극으로 대전된 대전체를 배치하면 상기 금속층(110) 표면의 전자(-)에 정전기적 반발력이 유도되어 표면에서의 전자 밀도가 감소하여 에칭 속도가 증가하게 된다. 이때, 상기 금속층(110)과 상기 이격되는 대전체(140)간의 거리에 따라 정전기적 상호작용의 크기가 달라질 수 있어 에칭속도를 조절할 수 있다. 또한 대전체에 인가되는 전기력의 세기를 조절하여 대전체와 금속층내의 전자간 상호작용 크기를 조절할 수 있어, 대전체에 인가되는 전기력의 세기로도 에칭 속도를 조절할 수 있다.
More specifically, one electrode of the
다시 말해, 금속의 에칭 속도는 그 금속내의 전자의 밀도와 상관성이 있게 되는데, 전자의 밀도가 높은 부분에서는 에칭의 속도가 느려지고, 전자의 밀도가 낮은 부분에서는 에칭의 속도가 증가하게 된다. 따라서 금속 내에서 전자밀도를 조절할 수 있으면 선택적으로 에칭을 수행할 수 있게 된다. 금속 내에서 전자의 편재화는 외부의 전기적인 힘을 이용하여 수행할 수 있으며, 이에 본 발명에서는 외부의 전기적 힘을 이용하여 금속 내 전자밀도를 편재화시켜 서로 다른 에칭 속도를 구현하게 된다. 즉, 양(+)으로 대전된 대전체를 도체에 가까이 하면 도체 내부의 (-) 전하를 가진 자유 전자는 대전체의 양전하로부터 인력을 받아 이동하기 때문에 대전체에 가까운 쪽에는 (-) 전하, 대전체에서 먼 쪽에는 (+) 전하가 모이게 된다. 이와 같이 도체에서는 자유 전자가 이동하기 때문에 정전기 유도 현상이 나타나게 된다.
In other words, the etching rate of the metal is correlated with the density of the electrons in the metal. In the portion where the density of the electrons is high, the rate of the etching is slower, and in the portion where the density of electrons is low, the rate of etching is increased. Therefore, if the electron density can be controlled in the metal, the etching can be selectively performed. The electromagnetization in the metal can be performed by using an external electrical force. Thus, in the present invention, the electron density in the metal is uniformized by using an external electric force to realize different etching rates. That is, when the positive charged body is brought close to the conductor, the free electrons having the negative charge inside the conductor move from the positive charge of the whole body to the negative charge side, (+) Charge is collected on the far side from the whole of the cell. Since the free electrons move in the conductor, the electrostatic induction phenomenon appears.
즉, 금속층을 에칭할 때, 에칭속도를 조절하기 위하여 대전체로서 외부 전극을 사용하여 금속층내 전자의 분극을 유도하게 된다. 이때, 외부 전극을 이용하여 대전체를 사용하였으나 금속내 전자의 분극을 유도할 수 있는 모든 외부장을 이용하여 에칭 속도를 조절할 수 있다. 여기서, 외부장이라함은 정전기력을 발생시킬 수 있는 대상을 의미한다.
That is, when the metal layer is etched, an external electrode is used as a whole in order to adjust the etching rate, thereby inducing polarization of electrons in the metal layer. In this case, although the entire outer electrode is used, the etching rate can be controlled by using all the external fields capable of inducing the polarization of electrons in the metal. Here, an external director means an object capable of generating an electrostatic force.
여기서, 대전체에 의한 도체내에서의 전자/양전하 분극현상과 마찬 가지로, 외부 전극에 의해 생성된 전기장에 의하여 전기장내에 위치하는 금속층(Cu) 내에서도 전자/양전하 분극이 발생한다. 즉, 양극 방향의 금속층(Cu) 표면으로 전자 가 이동하게 된다. 이러한 현상으로 인하여 양극과 가까이 있는 금속에서는 에칭 속도가 감소하고, 음극과 가까운 금속에서는 전자들이 금속표면으로 이동하게 되어 에칭 속도가 감소하게 된다.
Here, similarly to the phenomenon of electron / positive charge polarization in the conductor as a whole, electrons / positive charge polarization occurs in the metal layer (Cu) located in the electric field by the electric field generated by the external electrode. That is, electrons move to the surface of the metal layer (Cu) in the anode direction. Due to this phenomenon, the etching rate decreases in the metal near the anode and in the metal near the cathode, the electrons move to the metal surface and the etching rate decreases.
한편, 도 3은 본 발명의 대전체를 이용하여 금속층을 국부적으로 에칭하는 것을 도시한 도면이다. 도 3에 도시된 바와 같이, 외부전극에 의하여 에칭 될 금속층(Cu)내에서의 전자/양전하 분극에 의하여 에칭속도가 달라지는 것을 보여주고 있다. 여기서, 백금(Pt)으로 이루어진 음극(cathode)(321), 양극(anode)(322) 전극을 배치하고, 음극(Cathode)(321) 전극은 막대모형으로 만들어서 에칭 될 금속층(313)에 국부적으로 가깝게 위치시켜 음극 전극에 가깝게 위치했던 부분은 금속층(Cu)이 에칭되어 절연층(312)이 노출될 수 있다. 즉, 음(-) 전극에 가깝게 위치한 부분에서는 음(-)전극내의 전자들에 의하여 금속층에서의 전자들이 반발되어 전자밀도가 감소하여 에칭이 가속된다. Figure 3, on the other hand, illustrates the local etching of a metal layer using the entirety of the present invention. As shown in FIG. 3, it is shown that the etching rate is changed by the electron / positive charge polarization in the metal layer Cu to be etched by the external electrode. Here, a
따라서, 외부전극을 통한 전자/양전하의 분극을 이용하여 선택적으로 에칭속도를 조절하여 국부적으로 에칭된 결과를 얻을 수 있게 된다.
Therefore, the local etching result can be obtained by selectively controlling the etching rate by using the polarization of the electron / positive charge through the external electrode.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the same is by way of illustration and example only and is not to be construed as limiting the present invention. It is obvious that the modification or improvement is possible.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.
110, 311, 313 --- 금속층
120 --- 에칭 레지스트층
130, 312 --- 절연층
140, 321, 322 --- 대전체
330 --- 에칭액110, 311, 313 --- metal layer
120 --- Etching resist layer
130, 312 --- insulation layer
140, 321, 322 --- Large All
330 --- Etching solution
Claims (7)
상기 금속층에 상기 금속층의 소정 영역을 노출시키는 개구부를 갖는 에칭 레지스트층을 형성하는 단계;
상기 금속층의 노출된 영역을 에칭액에 침하시키는 단계; 및
상기 금속층과 소정 간격이 이격되도록 대전체를 배치하여 상기 금속층을 에칭하는 단계를 포함하는 금속의 에칭방법.
Preparing a substrate having a metal layer;
Forming an etching resist layer on the metal layer, the etching resist layer having an opening exposing a predetermined region of the metal layer;
Dipping the exposed region of the metal layer in an etchant; And
And etching the metal layer by disposing the entire body so as to be spaced apart from the metal layer by a predetermined distance.
상기 대전체를 배치하여 금속층을 에칭하는 단계에서, 노출된 금속층과 유도된 대전체의 일 전극과의 이격 거리에 대응하여 에칭 속도를 조절하는 금속의 에칭방법.
The method according to claim 1,
Wherein the step of etching the metal layer by disposing the whole of the base adjusts the etching rate in accordance with the distance between the exposed metal layer and the one electrode of the whole of the induced mass.
상기 금속층에 양(+) 전극으로 대전된 대전체를 배치하면 상기 금속층의 전자(-)가 유도되어 전자 밀도가 증가하여 에칭 속도가 감소하는 금속의 에칭방법.
The method according to claim 2,
(-) of the metal layer is induced by disposing a whole charged with positive (+) electrodes in the metal layer, thereby increasing the electron density and decreasing the etching rate.
상기 금속층에 음(-) 전극으로 대전된 대전체를 배치하면 상기 금속층의 전자(-)가 반발 유도되어 전자 밀도가 감소하여 에칭 속도가 증가하는 금속의 에칭방법.
The method of claim 2,
(-) is repelled when the metal layer is charged with a negative (-) electrode as a whole, thereby decreasing the electron density and increasing the etching rate.
상기 대전체를 배치하여 상기 금속층을 에칭하는 단계에서, 노출된 금속층에 유도된 대전체의 전기력의 세기를 조절하여 에칭 속도를 조절하는 금속의 에칭방법.
The method according to claim 1,
Wherein the step of etching the metal layer by disposing the entire substrate comprises controlling the intensity of the electrical force of the entire major surface induced in the exposed metal layer to adjust the etching rate.
상기 대전체를 배치하여 상기 금속층을 에칭하는 단계에서, 상기 대전체를 상기 노출된 금속층에 국부적으로 배치하여 선택적으로 에칭하는 금속의 에칭방법.
The method according to claim 1,
And etching the metal layer by disposing the entirety of the substrate, wherein the entire substrate is locally disposed on the exposed metal layer to selectively etch.
상기 금속층을 갖는 기판을 준비하는 단계에서, 상기 기판은 인쇄회로기판인 금속의 에칭방법.
The method according to claim 1,
Wherein in the step of preparing the substrate having the metal layer, the substrate is a printed circuit board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150077838A KR20160142036A (en) | 2015-06-02 | 2015-06-02 | Etching Method for metal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150077838A KR20160142036A (en) | 2015-06-02 | 2015-06-02 | Etching Method for metal |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20160142036A true KR20160142036A (en) | 2016-12-12 |
Family
ID=57574036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150077838A KR20160142036A (en) | 2015-06-02 | 2015-06-02 | Etching Method for metal |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20160142036A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210095515A (en) | 2020-01-23 | 2021-08-02 | 김용석 | Method of manufacturing the fine metal mask for OLED panel using one-step wet etching technology |
KR20230041541A (en) | 2021-09-17 | 2023-03-24 | 김용석 | Half etching processing using an external electric field as an external charged body |
WO2023244092A3 (en) * | 2022-06-17 | 2024-04-25 | 김용석 | Method for manufacturing fine metal mask for manufacturing high-resolution oled panel using charged body |
KR20240104255A (en) | 2022-12-27 | 2024-07-04 | 김용석 | Method for anisotropic etching and etching apparatus used in the same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120037411A1 (en) | 2010-08-13 | 2012-02-16 | Unimicron Technology Corporation | Packaging substrate having embedded passive component and fabrication method thereof |
-
2015
- 2015-06-02 KR KR1020150077838A patent/KR20160142036A/en not_active Application Discontinuation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120037411A1 (en) | 2010-08-13 | 2012-02-16 | Unimicron Technology Corporation | Packaging substrate having embedded passive component and fabrication method thereof |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210095515A (en) | 2020-01-23 | 2021-08-02 | 김용석 | Method of manufacturing the fine metal mask for OLED panel using one-step wet etching technology |
KR20230041541A (en) | 2021-09-17 | 2023-03-24 | 김용석 | Half etching processing using an external electric field as an external charged body |
KR20230160749A (en) | 2021-09-17 | 2023-11-24 | 김용석 | Half etching processing method using an external electric field as an external charged body |
WO2023244092A3 (en) * | 2022-06-17 | 2024-04-25 | 김용석 | Method for manufacturing fine metal mask for manufacturing high-resolution oled panel using charged body |
KR20240104255A (en) | 2022-12-27 | 2024-07-04 | 김용석 | Method for anisotropic etching and etching apparatus used in the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109219251A (en) | A kind of production method of flexible electric circuit board fine-line | |
KR20160142036A (en) | Etching Method for metal | |
US20190006396A1 (en) | Method for manufacturing thin film transistor, method for manufacturing array substrate, array substrate and display device | |
US20140308616A1 (en) | Composition of an aqueous etchant containing a precursor of oxidant and patterning method for conductive circuit | |
KR102465114B1 (en) | Method for forming circuits using seed layer and etchant composition for selective etching of seed layer | |
KR102323615B1 (en) | Method of manufacturing the fine metal mask for OLED panel using one-step wet etching technology | |
US10312272B2 (en) | Thin film transistor, array substrate and manufacturing method thereof, and display panel | |
JP5815473B2 (en) | Manufacturing method of conductive pattern forming substrate | |
TW200511391A (en) | Etching method and method for making an electrical circuit device using such etching method | |
US9806109B2 (en) | Half tone mask plate and method for manufacturing array substrate using the same | |
CN105491796B (en) | The production method of circuit board | |
US12057536B2 (en) | Backplane, backlight source, display device and manufacturing method of backplane | |
JP4583939B2 (en) | Method for manufacturing printed circuit board | |
CN105338750A (en) | Manufacturing method of circuit board line | |
JP6005204B1 (en) | Thin film transistor manufacturing method and thin film transistor | |
KR20090035117A (en) | Image drum and method for manufacturing thereof | |
US7629093B2 (en) | Method for correcting critical dimension of mask pattern | |
CN107347230B (en) | The preparation method of circuit board | |
US20240234001A1 (en) | Micromagnetic device and method of forming the same | |
KR20160077459A (en) | Manufacturing method of Metal nanowire | |
JPH1022610A (en) | Manufacture of printed circuit board | |
CN111867264B (en) | Method for manufacturing conductive wire, stretchable display device, and method for manufacturing stretchable display device | |
KR20230041541A (en) | Half etching processing using an external electric field as an external charged body | |
JP6050414B2 (en) | Thin film transistor manufacturing method and thin film transistor | |
CN214203164U (en) | Pixel driving circuit, display panel and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |