[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20110028473A - 표시 소자의 제조 방법 및 제조 장치, 박막 트랜지스터의 제조 방법 및 제조 장치, 및 회로 형성 장치 - Google Patents

표시 소자의 제조 방법 및 제조 장치, 박막 트랜지스터의 제조 방법 및 제조 장치, 및 회로 형성 장치 Download PDF

Info

Publication number
KR20110028473A
KR20110028473A KR1020107029910A KR20107029910A KR20110028473A KR 20110028473 A KR20110028473 A KR 20110028473A KR 1020107029910 A KR1020107029910 A KR 1020107029910A KR 20107029910 A KR20107029910 A KR 20107029910A KR 20110028473 A KR20110028473 A KR 20110028473A
Authority
KR
South Korea
Prior art keywords
pattern
substrate
optical system
surface modification
mask
Prior art date
Application number
KR1020107029910A
Other languages
English (en)
Inventor
게이 나라
도모히데 하마다
Original Assignee
가부시키가이샤 니콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 니콘 filed Critical 가부시키가이샤 니콘
Publication of KR20110028473A publication Critical patent/KR20110028473A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2035—Exposure; Apparatus therefor simultaneous coating and exposure; using a belt mask, e.g. endless
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70275—Multiple projection paths, e.g. array of projection systems, microlens projection systems or tandem projection systems
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70791—Large workpieces, e.g. glass substrates for flat panel displays or solar panels
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Multimedia (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

[과제] 정확하게 소스 전극과 드레인 전극을 형성하는 박막 트랜지스터의 제조 장치를 제공한다.
[해결 수단] 박막 트랜지스터의 제조 장치는 기판(FB)에 표면 개질층(SAM)을 형성하는 표면 개질층의 형성 수단과; 자외선을 포함하는 광을 조명하는 조명부(LA)와; 소스 전극 및 드레인 전극의 패턴이 그려진 마스크(MK)와; 조명부로부터의 광으로 마스크를 조명하여 마스크의 패턴을 기판에 패턴상으로서 투영하는 투영 광학계(LE)와; 소스 전극 및 드레인 전극을 형성하기 위해 패턴상의 투영에 의해 표면 개질층이 개질된 영역에 유동성 전극 재료를 도포하는 도포부를 구비한다.

Description

표시 소자의 제조 방법 및 제조 장치, 박막 트랜지스터의 제조 방법 및 제조 장치, 및 회로 형성 장치{METHOD AND APPARATUS FOR MANUFACTURING DISPLAY ELEMENT, METHOD AND APPARATUS FOR MANUFACTURING THIN FILM TRANSISTOR, AND CIRCUIT FORMING APPARATUS}
본 발명은 표시 소자의 제조 방법, 제조 장치 및 회로 형성 장치에 관한 것이다.
디스플레이 장치로서 액정 또는 유기 EL 등을 사용한 표시 매체가 넓게 사용되고 있다. 또 이러한 표시 매체에서는 화면 휘도의 균일성이나 화면 개서 속도 등을 확보하기 위해, 화상 구동 소자로서 박막 트랜지스터(TFT)에 의해 구성된 액티브 구동 소자를 사용하는 기술이 주류가 되고 있다.
최근, 액티브 구동 소자의 비용 저감을 도모하기 위해, 특허 문헌 1에 개시된 바와 같이, 유기 반도체 재료를 사용한 박막 트랜지스터의 연구 개발이 활발하게 진행되고 있다. 이 박막 트랜지스터는 저온 프로세스로 제조 가능하기 때문에, 가볍고 갈라지기 어려운 수지 기판을 사용할 수 있고, 또한 수지 필름을 사용한 플렉시블(flexible)한 디스플레이 장치를 실현할 수 있는 것으로 되어 있다. 또, 대기압 하에서, 인쇄나 도포 등의 웨트 프로세스로 제조할 수 있는 유기 반도체 재료를 사용함으로써, 생산성이 뛰어나며 매우 저비용의 디스플레이 장치를 실현할 수 있을 가능성이 있다. 이 특허 문헌 1에서는 박막 트랜지스터를 사용한 디스플레이 장치로서 액정 표시 소자가 개시되어 있다. 또, 특허 문헌 2는 동일한 인쇄법에 따른 유기 EL 소자의 제조 방법을 개시하고 있다.
선행 기술 문헌
특허 문헌
특허 문헌 1 : 일본 특개 2005-079560호 공보
특허 문헌 2 : 일본 특개 2001-155858호 공보
일반적으로 박막 트랜지스터(TFT)의 응답 성능은 소스 전극과 드레인 전극의 채널 길이가 중요하게 된다. 특허 문헌 1에 개시된 바와 같이, 광을 단지 조사하여 노광하는 방식으로는 충분한 해상도가 얻어지지 않는다. 또, 디스플레이 장치는 대형화가 진행되고 있어 기판의 대형화가 진행되고 있다. 기판이 대형화되면 마스크도 대형화되어야 하며, 마스크 제조의 비용 증대도 문제가 되고 있다.
이러한 문제를 해결하기 위해, 레지스트를 사용하는 일 없이 정확하게 소스 전극과 드레인 전극을 형성하는 표시 소자의 제조 방법 또는 제조 장치를 제공한다.
제1 관점의 표시 소자의 제조 방법은, 기판에 제1 표면 개질층(改質層)을 형성하는 공정과; 마스크 및 투영 광학계를 사용하여, 제1 표면 개질층에 자외선을 포함하는 광을 조사하는 것에 의해, 마스크의 패턴을 제1 표면 개질층에 전사(轉寫)하는 공정과; 패턴의 전사에 의해 제1 표면 개질층이 개질된 영역에 패턴을 형성하는 패턴 형성 공정을 구비한다.
이 제조 방법에 의하면, 지금까지와 같이 레지스트를 박리하는 공정 없이, 기판 상에 제1 표면 개질층을 적층함으로써, 소자를 양산적으로 제조할 수 있다.
제2 관점의 표시 소자의 제조 장치는, 기판에 표면 개질층을 형성하는 표면 개질층의 층형성부와; 자외선을 포함하는 광을 조명하는 조명부와; 조명부로부터의 광으로 패턴이 그려진 마스크를 조명하여, 마스크의 패턴을 기판에 패턴상(pattern image)으로서 투영하는 투영 광학계와; 패턴의 투영에 의해 표면 개질층이 개질된 영역에 패턴을 형성하는 패턴 형성부를 구비한다.
이 제조 장치는 기판에 표면 개질층을 형성하고, 패턴이 그려진 마스크를 사용하여 투영 광학계를 통해 자외선을 포함하는 광을 표면 개질층에 투영한다. 이로 인해, 정확하고 또한 미세한 정밀도로 노광할 수 있다.
제3 관점의 회로 형성 장치는, 소정 방향으로 가요성(可撓性)의 기판을 반송(搬送)하는 반송부와; 소정의 패턴이 그려진 마스크에 조명광을 공급하는 조명 광학계와; 가요성 기판 상에 회로를 형성하기 위해, 마스크의 패턴을 기판 상의 노광역에 패턴상으로서 투영하는 투영 광학계와; 투영 광학계의 노광역에 대응하는 가요성 기판을 지지하는 지지 장치와; 지지 장치의 소정 방향의 상류측과 하류에 마련된 가요성 기판을 느슨하게 하는 기판 오목 장치를 구비한다.
이 회로 형성 장치는 가요성 기판을 느슨하게 하는 기판 오목 장치를 구비하기 때문에, 마스크 패턴을 소정 방향으로 반송되는 가요성의 기판에 노광할 때에, 다른 공정과의 동기 속도 등을 엄밀하게 제어하는 일 없이, 정확하게 마스크의 패턴을 형성할 수 있다.
제4 관점의 박막 트랜지스터의 제조 방법은, 기판 상에 게이트 전극을 형성하는 공정과; 게이트 전극 상에 절연층을 형성하는 공정과; 절연층의 표면에 제1 표면 개질층을 형성하는 공정과; 마스크 및 투영 광학계를 사용하여, 제1 표면 개질층에 자외선을 포함하는 광을 조사하는 것에 의해, 마스크의 소스 전극 및 드레인 전극의 패턴을 제1 표면 개질층에 전사하는 공정과; 패턴의 전사에 의해 제1 표면 개질층이 개질된 영역에 유동성 전극 재료를 도포하여, 소스 전극 및 상기 드레인 전극을 형성하는 공정과; 소스 전극과 드레인 전극 사이에 유기 반도체층을 형성하는 공정을 구비한다.
이 제조 방법에 의하면, 지금까지와 같이 레지스트를 박리하는 공정 없이, 기판 상에 절연층, 제1 표면 개질층 및 유동성 전극 재료를 순차 적층함으로써, 양산성이 높은 박막 트랜지스터를 제조할 수 있다. 또, 마스크 및 투영 광학계를 사용하여 소스 전극 및 드레인 전극을 형성하기 때문에, 박막 트랜지스터의 응답 속도를 결정하는 소스 전극과 드레인 전극의 간격을 정확하게 제조할 수 있다.
제5 관점의 박막 트랜지스터의 제조 장치는, 기판에 표면 개질층을 형성하는 표면 개질층의 층형성부와; 자외선을 포함하는 광을 조명하는 조명부와; 소스 전극 및 드레인 전극의 패턴이 그려진 마스크와; 조명부로부터의 광으로 마스크를 조명하여, 마스크의 패턴을 기판에 패턴상으로서 투영하는 투영 광학계와; 소스 전극 및 드레인 전극을 형성하기 위해, 패턴의 투영에 의해 표면 개질층이 개질된 영역에 유동성 전극 재료를 도포하는 도포부를 구비한다.
이 제조 장치는 기판에 표면 개질층을 형성하고, 소스 전극 및 드레인 전극의 패턴이 그려진 마스크를 사용하여 자외선을 포함하는 광을, 투영 광학계를 통해 표면 개질층에 전사한다. 이로 인해, 유동성 전극 재료와 반발하는 영역과 반발하지 않는 영역을 정확하고 또한 미세한 정밀도로 나눌 수 있고, 정확하게 소스 전극과 드레인 전극을 형성할 수 있다.
본 발명의 표시 소자의 제조 방법은 투영 광학계를 사용한 노광에 의해, 표면 개질층에 패턴을 형성할 수 있다.
본 발명의 박막 트랜지스터의 제조 방법은 투영 광학계를 사용한 노광에 의해, 소스 전극과 드레인 전극 사이의 채널 길이를 짧게 할 수 있다. 또, 인쇄나 도포 등의 웨트 프로세스로 기판 상의 높은 영역과 낮은 영역의 차가 커져도, 투영 광학계의 적어도 상면측(像面側)이 텔레센트릭(telecentric)이기 때문에, 정밀도 좋게 패턴을 형성할 수 있다.
도 1은 박막 트랜지스터 TFT의 제조 장치(100)의 일례를 설명하는 설명도이다.
도 2는 노광 장치(EX)의 근방의 반송부(50)를 반송 방향에 대해 Y축 방향으로부터 본 개략 측면도이다.
도 3의 (A)는 기판(FB)을 제조할 때의 개념 단면도이다. (B)는 기판(FB)을 상면으로부터 본 평면도이며, A-A 단면이 (A)의 일부를 나타낸다.
도 4의 (A)는 노광 장치(EX)의 개념도와 기판(FB)의 단면도를 겹쳐서 그린 도면이다. (B)는 노광 장치(EX)에 사용되는 마스크(MK1)를 그린 평면도이다. (C)는 노광한 후 기판(FB)의 평면도이다.
도 5의 (A)는 게이트 전극(GT)의 형성 공정을 나타낸 개념도와 기판(FB)의 단면도를 겹쳐서 그린 도면이다. (B)는 게이트 전극(GT)이 형성된 기판(FB)의 평면도이다.
도 6은 게이트 전극(GT)이 형성되고 나서 절연층(IS) 및 표면 개질층(SAM)이 형성되는 공정을 나타낸 개념도와 기판(FB)의 단면도를 겹쳐서 그린 도면이다.
도 7의 (A)는 노광 장치(EX)의 개념도와 기판(FB)의 단면도를 겹쳐서 그린 도면이다. (B)는 소스 전극 및 드레인 전극용의 마스크(MK2)를 그린 평면도이다. (C)는 노광한 후 기판(FB)의 평면도이다.
도 8은 채널 길이의 표면 개질층(SAM)이 형성되고 나서 유기 반도체(OG)가 형성되는 공정을 나타낸 도면이다.
도 9는 유기 반도체(OG)가 형성되고 나서 투명 전극(ITO)이 형성되는 공정을 나타낸 도면이다.
도 10은 게이트 전극용의 마스크(MK1), 및 소스 전극과 드레인 전극용의 마스크(MK2)를 사용하여 표면 개질층(SAM)을 노광하는 노광 장치(EX)의 사시도이다.
도 11은 그 노광 장치(EX)를 X방향으로부터 본 정면도이다.
도 12는 시야 조리개(FS1 ~ FS5)와 마스크(MK)를 조명 장치(LA)측으로부터 본 도면이다.
도 13은 시야 조리개(FS1 ~ FS5)와 마스크(MK)를 조명 장치(LA)측으로부터 본 도면이다.
도 14는 시야 조리개(FS1 ~ FS5)와 마스크(MK)를 조명 장치(LA)측으로부터 본 도면이다.
<<박막 트랜지스터 TFT의 제조 방법>>
도 1은 본 실시 형태의 박막 트랜지스터 TFT의 제조 장치(100)의 일례를 설명하는 설명도이다. 박막 트랜지스터 TFT의 제조 방법의 최초 공정에서는 표면 개질층(SAM)을 기판(FB)에 성막(成膜)한다.
박막 트랜지스터 TFT의 제조 장치(100)는 롤 형상으로 감겨진 가요성의 시트 기판(FB)을 송출하기 위한 공급 롤(RL)을 구비하고 있다. 공급 롤(RL)이 소정 속도로 회전하는 것에 의해, 시트 기판(FB)이 반송 방향인 화살표 방향(X축 방향)으로 보내진다.
본 실시 형태에서 사용하는 기판(FB)은 내열성의 수지 필름이며, 구체적으로는 폴리에틸렌 수지, 폴리프로필렌 수지, 폴리에스테르 수지, 에틸렌 비닐 공중합체 수지, 폴리염화비닐 수지, 셀룰로스 수지, 폴리아미드 수지, 폴리이미드 수지, 폴리카보네이트 수지, 폴리스틸렌 수지, 아세트산 비닐 수지로 광투과 기능이 있는 것을 사용할 수 있다. 또한, 기판(FB)은 열을 받아도 치수가 변함없도록 무기(無機) 필러를 수지 필름에 혼합하여, 열팽창 계수를 작게 할 수 있다. 무기 필러의 예로서는 산화 티탄, 산화 아연, 알루미나, 산화 규소 등을 들 수 있다.
도 1에 나타나는 바와 같이, 이 표면 개질층(SAM)은 인쇄 롤러(PR1)에 스며든 상태에서 오프셋 인쇄법 등에 의해 기판(FB)에 도포된다. 이 표면 개질층(SAM)의 도포 공정은 도 3을 사용하여 후술한다.
다음의 공정에서, 노광 장치(EX)는 게이트 전극용의 마스크(MK1)의 패턴을 기판(FB)에 노광한다. 또한, 노광 장치(EX)에 있어서 기판(FB)을 반송하는 반송 장치(45)는 얼라인먼트 카메라(alignment camera; AC)를 가지지 않는 점에서, 후술하는 반송 장치(50)와 다르다.
노광 장치(EX)는 조명 장치(LA)로부터 자외광을 조사한다. 게이트 전극용의 마스크(MK1)를 통과한 자외광은 투영 광학계(LE)에 의해 기판(FB)으로 투영된다. 이 노광 장치(EX)에 의한 노광 공정은 도 4를 사용하여 후술한다.
마스크(MK1)의 게이트 전극 패턴이 기판(FB)용의 표면 개질층(SAM)에 노광되면, 표면 개질층(SAM)이 승화한다. 이로 인해, 게이트 전극의 배선 패턴이 기판(FB)에 형성된다. 또, 마스크(MK1)에는 기판(FB)의 위치 제어용으로 얼라인먼트 마크의 패턴도 형성되어 있고, 노광 시에 얼라인먼트 마크가 형성된다. 또한 노광에 의해 얼라인먼트 마크를 기판(FB)에 형성하지 않는 경우에는, 미리 얼라인먼트 마크가 형성된 기판(FB)을 준비하면 좋다.
다음의 공정에서는 인쇄 롤러(PR2)가 유동성 전극 재료(MT)를 게이트 전극용의 배선 패턴에 도포한다.
인쇄 롤러(PR2)에는 유동성 전극 재료(MT)가 스며들게 하고 있다. 기판(FB)을 사이에 둔 인쇄 롤러(PR2)의 반대측에는 회전 롤러(15)가 배치되어 있다. 인쇄 롤러(PR2) 및 회전 롤러(15)가 회전하는 것에 의해 기판(FB)이 화살표 방향으로 송출된다. 이 유동성 전극 재료(MT)의 인쇄 공정은 도 5를 사용하여 후술한다.
다음의 공정에서는 자외선 광원(UV)이 자외선을 남아 있는 표면 개질층(SAM)에 조사한다. 이로 인해 기판(FB) 상의 모든 표면 개질층(SAM)이 승화된다. 다음에 온풍 히터(HT)는 200℃ 전후의 온풍을 기판(FB) 상에 분출(噴出)하여, 유동성 전극 재료(MT)를 소성(燒成)한다. 이로 인해 게이트 전극(GT)이 건조(乾燥)된다.
다음의 공정에서는 인쇄 롤러(PR3)에 의한 오프셋 인쇄법 등에 의해, 기판(FB)에 절연체(IS)의 층이 형성된다. 이 절연체(IS)는 온풍 히터(HT) 등을 사용하여 건조된다.
다음에, 인쇄 롤러(PR4)에 의한 오프셋 인쇄법 등에 의해, 기판(FB)에 다시 표면 개질층(SAM)이 도포된다. 인쇄 롤러(PR4)는 표면 개질층(SAM)을 스며들게 하고 있다. 이러한 절연체(IS) 및 표면 개질층(SAM)의 도포 공정은 도 6을 사용하여 후술한다.
다음의 공정에서, 노광 장치(EX)는 소스 전극 및 드레인 전극용의 마스크(MK2)의 패턴을 기판(FB)에 노광한다. 노광 장치(EX)에 준비되는 반송 장치(50)에 대해서는 도 2를 사용하여 설명한다.
노광 장치(EX)는 조명 장치(LA)로부터 자외광을 조사한다. 소스 전극 및 드레인 전극용의 마스크(MK2)를 통과한 자외광은 투영 광학계(LE)에 의해 기판(FB)으로 투영된다. 특히, 소스 전극과 드레인 전극의 거리인 채널 길이는 박막 트랜지스터 TFT의 성능을 결정한다.
또, 투영 광학계(LE)는 배율 조정하는 배율 렌즈(ZLE)를 가지고 있다. 배율 렌즈(ZLE)는 게이트 전극 등의 크기에 맞추어, 소스 전극 및 드레인 전극용의 마스크(MK2)의 배선 패턴을 확대하거나 축소할 수 있다. 소스 전극 및 드레인 전극의 노광에 대해서는 도 7을 사용하여 후술한다.
도 1에서는 도시되어 있지 않지만, 그 후 소스 전극, 드레인 전극 등이 형성되어 유기 반도체(OG)의 층이 형성된다. 이러한 공정에 관해서는 도 8 및 도 9를 사용하여 후술한다.
박막 트랜지스터 TFT의 제조 장치(100)는 반송 제어부(90)를 가지고 있다. 반송 제어부(90)는 공급 롤(RL) 및 인쇄 롤러(PR1 내지 PR4)의 속도 제어를 행한다. 또, 반송 제어부(90)는 복수의 얼라인먼트 카메라(AC; AC1, AC2)로부터 얼라인먼트 마크(AM)의 검출 결과를 수취하여 노광 장치(EX)의 노광 타이밍 등을 제어한다.
<기판(FB)의 반송 장치>
도 2는 소스 전극 및 드레인 전극용의 마스크(MK2)를 사용한 노광 장치(EX) 및 반송 장치(50)를 Y축 방향(횡측)으로부터 본 개략 측면도이다.
소자의 제조 장치(100)에 있어서, 특히 소자의 성능을 좌우하는 노광 처리에 있어서 기판(FB)의 반송 장치 및 반송 방법이, 제품의 수율과 비용 저감에 큰 영향을 준다. 이하는 기판(FB)의 반송 장치 및 반송 방법에 대해 설명한다.
노광 장치(EX)의 근방의 반송부(50)는 반송 방향(X축 방향)에 있어서 노광 장치(EX)의 전후에서, 제1 시트 오목부(51)와 제2 시트 오목부(52)를 마련하고, 제1 시트 오목부(51)와 제2 시트 오목부(52) 사이에 평면 홀딩 스테이지(20)를 설치하고 있다. 평면 홀딩 스테이지(20)는 기판(FB)을 공기 등의 기체로 일정 거리 부상(浮上)시켜서 기판(FB)을 지지하고 있다. 반송부(50)는 반송 방향에 대해 평면 홀딩 스테이지(20)의 전후에 탄성 변형부(P; 제1 탄성 변형부(P1), 제2 탄성 변형부(P2))를 설치한다. 그리고 제1 탄성 변형부(P1)와 제2 탄성 변형부(P2)는 기판(FB)을 이동시키거나 변형시킨다. 반송부(50)는 평면 홀딩 스테이지(20)의 전후에 얼라인먼트 카메라(AC1)와 얼라인먼트 카메라(AC2)를 설치한다. 얼라인먼트 카메라(AC1)와 얼라인먼트 카메라(AC2)는 기판(FB)의 얼라인먼트 마크(AM)를 검출하는 것에 의해 기판(FB)의 위치 및 변형량을 산출한다.
제1 시트 오목부(51)는 제1 이동 롤러(RR1)와 제2 이동 롤러(RR2) 사이에 마련되어 있다. 또, 제2 시트 오목부(52)는 제3 이동 롤러(RR3)와 제4 이동 롤러(RR4) 사이에 마련되어 있다. 가요성의 기판(FB)은 제1 시트 오목부(51) 및 제2 시트 오목부(52)에서 자중(自重)에 의해 아래로 늘어져, 아래로 볼록한 형상이 된다. 반송부(50)는 제1 시트 오목부(51) 및 제2 시트 오목부(52)를 형성하기 쉽게 하기 위해, 시트 오목의 최하부를 향해 제1 공기 사출부(53) 및 제2 공기 사출부(54)를 구비해도 좋다. 제1 공기 사출부(53) 및 제2 공기 사출부(54)는 압축 공기를 기판(FB)에 내뿜는 것에 의해 기판(FB)을 적당히 당기는 힘을 갖게 하면서 아래로 늘어지게 할 수 있다.
반송부(50)는 제1 시트 오목부(51) 및 제2 시트 오목부(52)를 마련하는 것에 의해, 평면 홀딩 스테이지(20)에 있어서 기판을 일시적으로 정지시키기 위한 완충역을 형성하고 있다. 노광 장치(EX)는 마스크(MK2)의 소스 전극 및 드레인 전극용의 배선 패턴을 기판에 노광하기 위해 기판(FB)을 일시적으로 정지시킬 필요가 있다. 한편, 도 1에 나타난 인쇄 롤러(PR1)로부터 인쇄 롤러(PR4)가 회전하여, 기판(FB)이 노광 장치(EX)에 보내져 온다. 이와 같이, 평면 홀딩 스테이지(20) 상에서 기판(FB)의 반송이 정지된 상태에서도, 제1 시트 오목부(51)는 반송되어 오는 기판(FB)을 저장할 수 있다.
노광 장치(EX)가 마스크(MK2)의 배선 패턴을 기판(FB)에 노광한 후에, 평면 홀딩 스테이지(20)로부터 기판(FB)을 긴급하게 반송할 필요가 있다. 즉, 도 1에 나타난 인쇄 롤러(PR1)로부터 인쇄 롤러(PR4)에 의한 기판(FB)의 반송 속도보다 빠른 속도로, 기판(FB)은 평면 홀딩 스테이지(20)로부터 반송되어야 한다. 이와 같은 상태에서, 제2 시트 오목부(52)는 빠른 속도로 보내져 오는 기판(FB)을 흡수한다. 또, 상기의 일괄 정지 노광으로 한정하지 않으며, 노광 영역이 슬릿 형상의 소위 스캔 노광을 사용하는 것도 가능하다. 고속으로 반송되는 기판(FB)에 대해 정밀한 스캔 노광을 비교적 저속으로 행하는 경우에도, 시트 오목은 유효하다. 이와 같이, 노광 장치(EX)가 스캔 노광할 때의 기판(FB) 속도와, 기판(FB)의 반송 속도를 다른 속도로 해도 좋다. 이상과 같이, 반송부(50)는 시트 오목을 형성하는 것에 의해, 제1 탄성 변형부(P1) 및 제2 탄성 변형부(P2)의 범위 밖의 기판(FB)에 과도한 장력이 발생하는 것을 방지하고, 단열(斷裂) 또는 일그러짐이 발생하지 않게 하고 있다.
<<박막 트랜지스터 TFT 및 유기 EL 소자의 제조 방법>>
도 3 내지 도 9는 본 실시 형태의 박막 트랜지스터 TFT 및 유기 EL 소자의 제조 방법의 일례를 설명하는 설명도이다. 또 도 3 내지 도 7은 도 1에서 나타낸 각 공정을 상세하게 나타낸 도면이다.
도 3(A)는 기판(FB)을 제조할 때의 개념 단면도이다. 도 3(B)는 기판(FB)을 상면으로부터 본 평면도이며, 이 A-A 단면이 (A)의 일부를 나타낸다.
도 3에 있어서, 기판(FB)에 표면 개질층(SAM)이 성막된다. 기판(FB)은 특별히 재료가 한정되지 않는다. 예를 들어 유리나 플렉시블한 수지제 시트 등의 절연 재료를 사용할 수 있다. 이들은 투명하지 않은 불투명한 재료이어도 좋다. 그 기판(FB)에 표면 개질층(SAM)이 형성된다. 이하의 실시 형태에서는 기판(FB)의 폭이 수 미터이고 길이가 수백 미터의 롤 형상의 수지제 시트인 것을 전제로 설명한다.
표면 개질층(SAM)은 게이트 전극, 소스 전극 또는 드레인 전극이 되는 전극 재료와 반발하는 성능을 가지고 있는 층이다. 표면 개질층(SAM)은 자기 조직화 단분자막(自己 組織化 單分子膜, SAM: Self Assembled Monolayer)이며, 예를 들어, 옥타데실트리클로로실란을 톨루엔에 0.1mol/l 녹인 용액이다. 도 3(A)에 나타나는 바와 같이, 이 표면 개질층(SAM)은 롤러(PR1)에 스며든 상태에서 오프셋 인쇄법 등에 의해, 기판(FB)에 도포된다. 오프셋 인쇄 이외에도 스크린 인쇄법이어도 좋다. 또, 잉크젯을 사용한 액적 토출(液滴 吐出)법, 원심력으로 박막을 구성하는 스핀 코트법, 용액에 기판(FB)을 담그는 딥(dip)법 또는 미스트 디포지션(mist deposition)법에 의해 도포할 수도 있다. 미스트 디포지션법은 액체 재료를 스프레이 노즐이나 초음파 등을 사용함으로써 미소한 액적으로 하고, 그 액적의 집합체를 기판 상에 공급하여 박막을 퇴적시키는 방법이다.
그 외 표면 개질층(SAM)으로서는 전극 재료와 반발하는 성능을 가지는 층이며, 또한 자외선을 포함하는 광(이하, 자외광이라 함)에 의해 승화하는 재료이면 어떠한 것이 사용되어도 상관없다. 예를 들어, 모노알킬트리 클로로실란, 옥타데실트리 메톡시실란, 헥사메틸디실라잔 옥틸트리 클로로실란 등을 들 수 있다. 또 표면 개질층(SAM)은 후술하는 바와 같이 유기 반도체(OG)의 배향성을 향상시키고 스위칭 성능을 향상시킨다.
도 4(A)는 노광 장치(EX)의 개념도와 기판(FB)의 단면도를 겹쳐서 그린 도면이다. 또 도 4(B)는 노광 장치(EX)에 사용되는 마스크(MK1)를 그린 평면도이다. 도 4(C)는 노광한 후 기판(FB)의 평면도이다. 이 A-A 단면은 (A)의 기판(FB)의 단면도이다.
도 4(A)에 나타내는 노광 장치(EX)에 대해, 도 4(B)에 나타내는 게이트 전극용의 마스크(MK1)가 준비된다. 마스크(MK1)는 예를 들어 석영 유리에 차광용의 크롬층을 형성한 마스크이다.
노광 장치(EX)는 조명 장치(LA)로부터 자외광을 조사한다. 게이트 전극용의 마스크(MK1)를 통과한 자외광은 투영 광학계(LE)에 의해 기판(FB)으로 투영된다. 투영 광학계(LE)는 게이트 전극용의 마스크(MK1)로부터 투영 광학계(LE) 상단의 제1 렌즈(LET)까지 사이에 있어서 물측(物側) 텔레센트릭인 것이 바람직하다. 물측 텔레센트릭이면, 게이트 전극용의 마스크(MK1)와 제1 렌즈(LET)의 거리가 멀어지거나 게이트 전극용의 마스크(MK1)가 기울어도, 게이트 전극의 패턴상의 형상이 변화하지 않는다. 또, 투영 광학계(LE)는 투영 광학계(LE) 하단의 제2 렌즈(LEB)로부터 기판(FB)까지 사이에 있어서 상측(像惻) 텔레센트릭인 것이 바람직하다. 상측 텔레센트릭이면, 투영 광학계(LE)가 기압 또는 기온의 변화로 초점 위치가 변동하거나 기판(FB)에 도포된 표면 개질층(SAM)의 두께가 변동해도 게이트 전극의 패턴은 거의 변화하지 않는다. 또, 기판(FB)이 기울어도 게이트 전극의 패턴상의 형상 변화가 적다.
자외광이 표면 개질층(SAM)에 도달하면 표면 개질층(SAM)이 승화한다. 이 때문에, 도 4(C)에 나타나는 바와 같이, 표면 개질층(SAM)이 기판(FB)에 도포되어 있는 영역(SAM)과 승화된 영역(N-SAM)이 형성되어, 마스크(MK1)의 패턴이 기판(FB) 상에 전사된다.
도 5(A)는 게이트 전극(GT)의 형성 공정을 나타낸 개념도이며, 기판(FB)의 단면도도 나타내고 있다. 또 도 5(B)는 게이트 전극(GT)이 형성된 기판(FB)의 평면도이며, 이 A-A 단면은 (A)의 기판(FB)의 단면도의 일부이다.
도 5(A)에 나타나는 바와 같이, 롤러(PR2)에 유동성 전극 재료(MT)를 스며들게 한 상태의 롤러(PR2)가 회전하고, 미도시한 기판 이동 롤러에 의해 기판(FB)이 송출되는 것에 의해, 기판(FB)에 유동성 전극 재료(MT)가 도포된다. 오프셋 인쇄 등의 인쇄법 이외에, 액적 토출법, 스핀 코트법, 딥법 또는 미스트 디포지션법으로 유동성 전극 재료(MT)가 도포되어도 좋다. 표면 개질층(SAM)이 도포되어 있는 영역(SAM)에는 유동성 전극 재료(MT)가 붙지 않으며, 표면 개질층(SAM)이 승화된 영역(N-SAM)에는 롤러(PR2)에 스며들게 한 유동성 전극 재료(MT)가 부착되어, 도 5(A) 및 (B)에 나타나는 건조 전의 게이트 전극(GT(MT))이 형성된다.
유동성 전극 재료(MT)로서 수분산계(水分散系)의 도전성 고분자가 사용된다. 도전성 고분자로서 폴리아닐링(PANI)이나, 폴리스틸렌 술폰산이 도핑된 폴리에틸렌 디옥시티오펜(PEDOT/PSS)을 들 수 있다. 또, 유동성 전극 재료(21)는 금속 입자를 포함하는 용액이어도 좋고, 금속 입자로서는 플라티나(Pt), 금(Au), 은(Ag), 동(Cu), 니켈(Ni) 등, 입자화하여 용매에 분산할 수 있는 금속이면 특별히 한정되는 것은 아니다.
도 6은 건조 전의 게이트 전극(GT(MT))이 형성되고 나서 절연층(IS) 및 표면 개질층(SAM)이 형성되는 공정을 나타낸 개념도이며, 기판(FB)의 단면도도 나타내고 있다.
도 6의 가장 좌측에 나타나는 바와 같이, 게이트 전극(GT) 주위의 기판(FB) 상에는 표면 개질층(SAM)이 남아 있다. 이 때문에, 자외선 광원(UV)은 자외선을 조사하여, 남아 있는 표면 개질층(SAM)을 모두 승화시킨다. 그리고 게이트 전극(GT)의 주위는 표면 개질층(SAM)이 승화된 영역(N-SAM)으로 된다.
다음에 온풍 히터(HT) 등을 사용하여 200℃ 전후의 온풍을 분출하여, 건조 전의 게이트 전극(GT(MT))이 소성된다, 이로 인해 게이트 전극(GT)이 완성한다. 또한, 자외선에 의한 표면 개질층(SAM)의 승화와 건조 전의 게이트 전극(GT(MT))의 소성이 반대의 순서로 행해져도 좋다.
다음의 롤러(PR3)는 절연체(IS)를 스며들게 한 상태이다. 이 롤러(PR3)에 의한 오프셋 인쇄법 등에 의해, 기판(FB)에 절연체(IS)의 층이 형성된다. 액적 토출법, 또는 미스트 디포지션법 등으로 절연체(IS)가 도포되도록 해도 좋다. 절연체(IS)로서 폴리이미드계, 아크릴계, 폴리비닐 알코올(PVA) 또는 폴리메틸 메타크릴레이트(PMMA) 등의 수지재 등이 사용된다. 이 절연체(IS)는 온풍 히터(HT) 등을 사용하여 건조된다.
다음에, 도 6의 가장 우측에 나타나는 바와 같이, 오프셋 인쇄법 등에 의해 절연체(IS)의 층 상에 다시 표면 개질층(SAM)이 도포된다.
도 7(A)는 도 4(A)와 동일하게, 노광 장치(EX)의 개념도에 기판(FB)의 단면도를 나타낸 도면이다. 또 도 7(B)는 소스 전극 및 드레인 전극용의 마스크(MK2)를 그린 평면도이다. 도 7(C)는 노광한 후 기판(FB)의 평면도이다. 도 7(C)의 A-A 단면은 도 7(A)의 기판(FB)의 단면도이다.
도 7(A)에 나타내는 노광 장치(EX)에 대해, 도 7(B)에 나타나는 소스 전극, 드레인 전극용 및 화소 전극용의 마스크(MK2)가 준비된다. 또한, 이 마스크(MK2)는 발광 영역이 되는 화소 전극용으로도 사용할 수 있는 것이지만, 편의적으로 소스 전극 및 드레인 전극용의 마스크(MK2)라고 부른다.
노광 장치(EX)는 조명 장치(LA)로부터 자외광을 조사한다. 소스 전극 및 드레인 전극용의 마스크(MK2)를 통과한 자외광은 투영 광학계(LE)에 의해 기판(FB)으로 투영된다. 투영 광학계(LE)는 소스 전극 및 드레인 전극용의 마스크(MK2)로부터 투영 광학계(LE) 상단의 제1 렌즈(LET)까지 사이에 있어서 물측 텔레센트릭인 것이 바람직하다. 또, 투영 광학계(LE) 하단의 제2 렌즈(LEB)로부터 기판(FB)까지 사이에 있어서 상측 텔레센트릭인 것이 바람직하다.
특히, 소스 전극과 드레인 전극의 거리인 채널 길이(CH)는 박막 트랜지스터 TFT의 성능을 결정한다. 소스 전극(SO)과 드레인 전극(DR; 도 8을 참조)의 채널 길이(CH)는 5㎛ 이하 정도의 폭이 바람직하다. 이 선폭으로 노광을 확실히 행하기 위해, 노광 장치(EX)는 i선(365nm)보다 단파장인 자외광을 사용하는 것이 바람직하고, 또 투영 광학계(LE)의 개구수 NA는 0.05 이상이 바람직하다. 또, 게이트 전극(GT) 또는 절연체(IS)에 의해 기판(FB)의 표면 높이가 고르지 않으며, 또 기판(FB)의 폭이 넓기 때문에, 투영 광학계(LE)는 상측(기판(FB)측)이 텔레센트릭인 것이 바람직하고, 실용상은 양측 텔레센트릭이 바람직하다. 또 양측 텔레센트릭이 바람직한 이유는 다음과 같다. 투영 광학계를 사용하지 않는 프록시미티(proximity) 노광에서는 해상도가 나쁘고 채널 길이(CH)를 5㎛ 이하 정도로 하는 것이 곤란하게 된다. 또 마스크를 기판에 직접 접촉시키는 컨택트 노광에서는 결함이 발생하기 쉽다. 또한 표면 개질층(SAM)을 승화하기 위해 기판(FB)의 이측으로부터 자외선을 조사하는 백 노광은 기판 및 표면 개질층의 아래 층이 자외선을 투과하는 재료일 필요가 있어, 박막 트랜지스터 TFT의 구조 또는 재료에 제한이 발생하는 일이 있다.
도 7(C)에 나타나는 바와 같이, 투영 광학계(LE)에 의해 자외광이 투영된 기판(FB)은 표면 개질층(SAM)이 도포되어 있는 영역(SAM)과 승화된 영역(N-SAM)이 형성된다. 도 7(A)에 나타나는 바와 같이, 도 7(C)의 A-A 단면에서는 표면 개질층(SAM)이 채널 길이(CH)에 상당한다. 승화된 영역(N-SAM)에서는 절연체(IS)가 기판(FB)의 표면에 나타난다.
도 8은 채널 길이의 표면 개질층(SAM)이 형성되고 나서 유기 반도체(OG)가 형성되는 공정을 나타낸 도면이다. 도 8(A)는 각 공정의 개념도와 기판(FB)의 단면을 겹쳐서 그린 도면이며, (B)는 각 공정에 있어서 기판(FB)의 상면도이다. (B)의 A-A 단면은 (A)의 기판(FB)의 단면도이다. 또한, 도 8(B)의 이해를 돕기 위해, 게이트 전극의 위치를 나타내는 실선이 그려져 있다.
도 8(A) 및 (B)의 가장 좌측에 나타나는 바와 같이, 노광에 의해 기판(FB)에는 표면 개질층(SAM)이 도포되어 있는 영역(SAM)과 절연체(IS)가 나타난 영역(N-SAM(IS))이 있다. 이 기판(FB)에 대해 유동성 전극 재료(MT)를 스며들게 한 롤러(PR5)가 회전하여, 기판(FB)에 유동성 전극 재료(MT)의 층이 형성된다. 액적 토출법, 또는 미스트 디포지션법 등으로 유동성 전극 재료(MT)가 도포되어도 좋다. 표면 개질층(SAM)이 도포되어 있는 영역(SAM)에는 유동성 전극 재료(MT)가 도포되지 않으며, 절연체(IS)가 나타난 영역(N-SAM(IS))에는 유동성 전극 재료(MT)가 도포된다. 도포된 유동성 전극 재료(MT)는 온풍 히터(HT) 등을 사용하여 건조해서 소성된다.
온풍 히터(HT) 등에 의해 유동성 전극 재료(MT)가 소성되면, 소스 전극(SO), 드레인 전극(DR) 및 화소 전극(PX)이 형성된다. 상술한 바와 같이 채널 길이(CH)의 표면 개질층(SAM)이 노광 장치(EX)에 의해 형성되어 있기 때문에, 소스 전극(SO)과 드레인 전극(DR)의 채널 길이(CH)가 정확하게 형성된다.
다음에, 유동성의 유기 반도체(OG)를 스며들게 한 롤러(PR6)가 회전하는 것에 의해, 기판(FB)에 유기 반도체(OG)의 층이 형성된다. 피에조를 사용한 잉크젯 방식의 액적 토출법으로 유기 반도체(OG)가 도포되어도 좋다. 전구체(前驅體)인 펜타센 또는 테트라센의 치환기를 포함하는 유도체 등이 유기 반도체(OG)로서 사용된다. 그 외에, 유기 반도체(OG)로서 폴리티오펜류, 올리고티오펜 등의 방향족 올리고머류, 플루오렌과 바이티오펜의 공중합체(F8T2) 등도 사용되는 일이 있다. 또 유기 반도체(OG)로서 고분자 재료(폴리-3-헥실티오펜(P3HT))도 사용되는 일이 있다. 또한, 저분자 재료인 펜타센 등은 용매에 녹기 어렵기 때문에, 펜타센 전구체 상태로 기판(FB)에 도포된다. 펜타센 전구체는 표면 개질층(SAM)에 의해 펜타센의 배향성을 향상시키고 스위칭 성능을 향상시킨다.
도 8(A)의 가장 우측에 나타나는 바와 같이, 자외선 광원(UV)은 표면 개질층(SAM)에 자외광을 조사한다. 이로 인해 남아 있는 표면 개질층(SAM)이 모두 승화되고, 기판(FB)을 상면으로부터 보면(도 8(B)), 절연체(IS)의 층을 확인할 수 있다. 또 유동성의 유기 반도체(OG)에 자외광이 조사되는 것에 의해 유기 반도체(OG)의 기능이 활성화된다. 즉, 자외광이 예를 들어 유기 반도체(OG)인 펜타센 전구체를 펜타센으로 변환한다.
도 9는 유기 반도체(OG)가 형성되고 나서 투명 전극(ITO)이 형성되는 공정을 나타낸 도면이다. 도 9(A)는 각 공정의 개념도에서 기판(FB)의 단면 또한 나타내고, 도 9(B)는 각 공정에 있어서 기판(FB)의 상면도이다. 도 9(B)의 A-A 단면은 (A)의 기판(FB)의 단면도이다. 또한, 도 9(B)의 이해를 돕기 위해, 게이트 전극의 위치를 나타내는 실선이 일부에 그려져 있다.
도 9(A) 및 (B)의 가장 좌측에 나타나는 바와 같이, 화소 전극(PX)이 기판(FB)의 표면에 형성되어 있다. 이 화소 전극(PX)에 대해, 인광성 화합물을 스며들게 한 롤러(PR7)가 회전하여, 화소 전극(PX)에 인광성 화합물(EL)의 층이 형성된다. 인쇄법 이외에 액적 토출법 등으로 인광성 화합물(EL)이 도포되어도 좋다. 또한, 백색 유기 EL 소자이면 인광성 화합물(EL)은 백색 도펀트(dopant)재가 첨가되고, 컬러 유기 EL 소자이면, 적색, 청색 및 녹색 도펀트재가 첨가된다. 이들이 적절한 화소 전극(PX)에 도포된다.
다음에, 절연체(IS)를 스며들게 한 롤러(PR8)가 회전하는 것에 의해, 소스 전극(SO), 드레인 전극(DR) 및 유기 반도체(OG)에 절연체(IS)의 층이 형성된다. 절연체(IS)는 화소 전극(PX), 즉 인광성 화합물(EL)의 영역 이외에 도포된다. 인쇄법 이외에 액적 토출법 등으로 절연체(IS)가 도포되어도 좋다. 이 절연체(IS)는 온풍 히터(HT) 등을 사용하여 건조된다.
도 9(A) 및 (B)의 가장 우측에 나타나는 바와 같이, 투명 전극(ITO)이 잉크젯(IJ) 등에 의해 절연체(IS)의 층 및 인광성 화합물(EL)의 영역 상에 형성된다. 이상에 의해 박형 트랜지스터 TFT를 사용한 유기 EL 소자가 형성된다.
<<노광 장치(EX)에 대해>>
도 10은 게이트 전극용의 마스크(MK1), 및 소스 전극과 드레인 전극용의 마스크(MK2; 이하, 양쪽을 합쳐서 마스크(MK)라 함)를 사용하여 표면 개질층(SAM)을 노광하는 노광 장치(EX)의 사시도이다. 또, 도 11(A)는 그 노광 장치(EX)를 X방향으로부터 본 정면도이다. 도 10 및 도 11에 있어서, 기판(FB)의 수직 방향을 Z축으로 하고, 기판(FB)의 반송 방향을 X축으로 하고, X축으로 직교하는 비반송 방향을 Y축으로 하여 설명한다.
도 10 및 도 11에 있어서, 노광 장치(EX)는 조명 광원(YAG)으로부터의 조명광으로 마스크(MK)의 패턴(PA-A; 도 12(A) 참조)을 조명하는 조명 장치(LA)와, 마스크(MK)를 홀딩하여 이동하는 마스크 스테이지(MST)와, 마스크(MK)의 패턴 확대상(擴大像)을 기판(PT) 상에 투영하는 투영 광학계(LE)를 구비하고 있다. 또, 노광 장치(EX)는 기판(FB)을 홀딩하는 평면 홀딩 스테이지(20)와, 이동 롤러(RR; RR2, RR3)와, 마스크 스테이지(MST) 및 이동 롤러(RR)를 구동하는 구동 기구(미도시)를 구비하고 있다. 조명 장치(LA), 마스크 스테이지(MST) 및 이동 롤러(RR)의 베이스 부재(미도시), 및 투영 광학계(LE) 등은 미도시한 프레임 기구에 지지되고 있다. 또, 마스크(MK)의 패턴 위치와 기판(FB)의 위치를 위치 결정하기 위해, 기판(FB)의 Y방향의 양단 부근의 상부에 한 쌍의 기판 얼라인먼트 카메라(AC1)가 배치되고, 마스크(MK)의 Y방향의 양단 부근의 상부에 마스크 얼라인먼트 카메라(AC3)가 배치된다.
도 10 및 도 11에 나타낸 기판(FB)은 예를 들어 폭 2.2m이고 길이 200m인 수지 필름이며, 도 6에서 설명한 방법에 의해 표면 개질층(SAM)이 형성되어 있다. 도 10 및 도 11의 조명 장치(LA)에 있어서, 조명 광원(YAG)으로부터 사출된 5개 광속(光束)의 자외광은 마스크(MK)를 부분적으로 조명하는 5개의 조명 광학계(미도시)에 각각 입사한다. 자외광으로서는 YAG 레이저의 3배 고조파(파장 355nm)로 이루어진 펄스광이 사용되고 있다.
사출된 조명광은 각각 미도시한 콜리메이터 렌즈(collimater lens) 및 플라이-아이 렌즈(fly-eye lens)를 경유하여 5개의 시야 조리개(FS1, FS2, FS3, FS4 및 FS5; 도 11을 참조)를 조명한다. 시야 조리개(FS1, FS3 및 FS5)는 Y축 방향으로 일렬로 배치되어 있다. 시야 조리개(FS2 및 FS4)는 시야 조리개(FS1) 등으로부터 X축 방향으로 소정 거리 어긋나서 Y축 방향으로 일렬로 배치되어 있다. 시야 조리개(FS1 ~ FS5)로부터의 광속은 릴레이 광학계(RO)를 통하여, 마스크(MK) 상에 있어서 X축 방향에 평행한 2변을 가지는 사다리꼴 형상(Y축 방향의 2변은 X축 방향에 대해 평행 또는 경사한 사다리꼴 형상)의 조명 영역(IF1, IF2, IF3, IF4 및 IF5)을 거의 균일하게 조명한다. 조명 영역(IF1, IF3 및 IF5)은 Y축 방향으로 일렬로 배치되어 있다. 조명 영역(IF2 및 IF4)은 조명 영역(IF1) 등으로부터 X축 방향으로 소정 거리 어긋나서 Y축 방향으로 일렬로 배치되어 있다. 또한, 도 10 및 도 11에서는 5개 시야 조리개(FS1 ~ FS5)가 그려져 있지만, 공통의 시야 조리개 부재로서 1개의 부재에 5개의 시야 조리개용 개구를 형성해도 좋다. 또, 5개의 시야 조리개(FS1 ~ FS5)의 개구는 사다리꼴 형상이지만, 육각형 형상이어도 좋다.
마스크(MK)의 조명 영역(IF1 ~ IF5)으로부터의 광은 각각 대응하는 제1, 제2, 제3, 제4 및 제5 투영 광학계(LE1, LE2, LE3, LE4 및 LE5)를 통해, 기판(FB) 상의 노광 영역(EF1, EF2, EF3, EF4 및 EF5)을 노광한다. 투영 광학계(LE1 ~ LE5)는 각각 마스크(MK)측 및 기판(FB)측에 텔레센트릭이며, 마스크(MK)측으로부터 기판(FB)측으로 확대 배율을 가지고 있다. 노광 영역(EF1 ~ EF5)의 형상은 조명 영역(IF1 ~ IF5)의 형상을 투영 광학계(LE1 ~ LE5)의 투영 배율로 확대한 형상이다. 또, 투영 광학계(LE1 ~ LE5)는 상을 반전시키기 때문에, 노광 영역(EF1 ~ EF5)의 형상은 조명 영역(IF1 ~ IF5) 형상의 도립상(倒立像)이 되어 있다.
투영 광학계(LE1, LE3 및 LE5)는 Y축 방향으로 일렬로 배치되어 있다. 투영 광학계(LE2 및 LE4)는 투영 광학계(LE1) 등으로부터 X축 방향으로 소정 거리 어긋나서 Y축 방향으로 일렬로 배치되어 있다. 투영 광학계(LE1, LE3 및 LE5)에 대응하는 노광 영역(EF1, EF3, 및 EF5)도 Y축 방향으로 일렬로 배치되고, 노광 영역(EF2 및 EF4)도 X축 방향으로 소정 거리 어긋나서 Y축 방향으로 일렬로 배치되어 있다. 또한, 노광 영역(EF1 ~ EF4)의 형상은 시야 조리개(FS)가 조명광의 일부를 차광함으로써 설정된다.
본 실시 형태에서는 그 5개의 투영 광학계(LE1 ~ LE5)를 포함하여 투영 광학계(LE)가 구성된다. 각 투영 광학계(LE1 ~ LE5)는 각각 마스크(MK) 상의 조명 영역(IF1 ~ IF5) 내 패턴(PA-A; 도 12A(A))을 공통의 확대 배율로 확대한 투영상(投影像)을, 표면 개질층(SAM) 상의 노광 영역(EF1 ~ EF5)에 형성한다. 투영 광학계(LE1 ~ LE5)의 확대 배율 M은 2배 이상이 바람직하고, 본 실시 형태에서는 2배의 확대 배율을 채용하고 있다. 이 때문에, 도 11에 나타나는 바와 같이, 투영 광학계(LE3)를 중심으로 하여, 투영 광학계(LE1 및 LE2)의 상측(사출측) 경통(鏡筒)은 +Y축 방향으로 투영축을 투영 배율 M만큼 시프트하고 있다. 또 투영 광학계(LE4 및 LE5)의 상측 경통은 ―Y축 방향으로 투영축을 투영 배율 M만큼 시프트하고 있다.
마스크 스테이지(MST) 및 이동 롤러(RR)는 구동 기구(미도시)를 통해, 마스크(MK)와 기판(FB)을 이동시킨다. 기판 얼라인먼트 카메라(AC1) 및 마스크 얼라인먼트 카메라(AC3)에 의해, 마스크(MK)와 기판(FB)의 위치 관계가 계측되고, 마스크 스테이지(MST)에 의해 마스크(MK)가 기판(FB)에 맞춘 위치로 조정된다. 노광 시에는 마스크 스테이지(MST)가 X축 방향으로 속도 V/M(M은 확대 배율)으로 구동되는데 동기하여, 기판(FB)은 X축 방향으로 속도 V로 구동된다. 투영 광학계(LE1 ~ LE5)의 상은 X축 방향으로 도립상이기 때문에, 마스크 스테이지(MST)의 이동 방향과 기판(FB)의 이동 방향은 X축을 따른 역방향이 된다.
도 12 내지 도 14는 시야 조리개(FS1 ~ FS5)와 마스크(MK)를 조명 장치(LA)측으로부터 본 도면이다. 도 12는 도 10 및 도 11에 나타난 노광 장치(EX)에서 사용된 마스크(MK)의 패턴(PA-A)이다. 도 13은 다른 패턴(PA-B)을 나타낸 도면이다. 또, 도 14는 또다른 패턴(PA-C)을 나타낸 도면이다.
도 12의 패턴(PA-A)은 5개의 시야 조리개(FS1, FS2, FS3, FS4 및 FS5)에 대응하는 5개의 패턴 영역(PA1, PA2, PA3, PA4 및 PA5)을 가지고 있다. 이 패턴 영역(PA1 ~ PA5)은 이웃끼리가 차광역을 통해 근접하여 배치되어 있고, 그 차광역의 폭(YN)은 개개의 패턴 영역(PA1 ~ PA5)의 폭(YW)보다 좁다. 본 실시 형태의 투영 광학계(LE1 ~ LE5)는 확대 배율이 2배이기 때문에, Y축 방향으로 시프트하지 않으면 패턴 영역(PA1과 PA2)에 의한 기판(FB) 상의 노광 영역(EF1과 EF2)이 크게 서로 겹쳐 버린다. 그외의 이웃하는 패턴 영역(PA3, PA4 및 PA5) 등의 영역도 동일하다. 이 때문에, 도 10 및 도 11에 나타나는 바와 같이, 투영 광학계(LE3)를 중심으로 하여 투영 광학계(LE1 및 LE2)의 상측은 +Y축 방향으로 투영축이 시프트되고, 투영 광학계(LE4 및 LE5)의 상측은 ―Y축 방향으로 투영축이 시프트되어 있다.
도 13의 패턴(PA-B)은 5개의 시야 조리개(FS1, FS2, FS3, FS4 및 FS5)에 대응하는 5개의 패턴 영역(PA1, PA2, PA3, PA4 및 PA5)을 가지고 있다. 이 패턴 영역(PA1 ~ PA5)은 패턴 영역의 폭(YW)과 동일한 차광폭(YW)만큼 떨어져 배치되어 있다. 투영 광학계의 확대 배율이 2배이면 패턴 영역(PA1와 PA2)에 의해 기판(FB) 상의 노광 영역(EF1과 EF2)이 정확히 접하게 된다. 따라서 마스크(MK) 상에 패턴 영역(PA1 ~ PA5)이 투영 광학계의 확대 배율에 따라 이웃하는 패턴 영역의 간격으로 형성되면, 투영 광학계는 투영축을 Y축 방향으로 시프트시킬 필요가 없다.
도 14의 패턴(PA-C)은 5개의 시야 조리개(FS1, FS2, FS3, FS4 및 FS5)에 대응하는 5개의 패턴 영역(PA1, PA2, PA3, PA4 및 PA5)을 가지고 있다. 이 패턴 영역(PA1 ~ PA5)은 1개의 패턴 영역으로 되어 있고, 차광폭(YW)은 마련되지 않는다. 이와 같이 1개의 패턴(PA-C)에서 차광폭(YW)을 마련하지 않는 경우에는, 노광 영역(EF1 ~ EF5)의 형상이 정립상(正立像)이 되어야 한다. 따라서 패턴(PA-C)의 마스크(MK)를 사용하는 경우에, 노광 장치(EX)는 정립상을 투영하는 투영 광학계(LE1 ~ LE5)를 배치한다.
또한, 상기 실시 형태는 기판(FB)이 롤 형상의 수지제 시트인 것을 전제했기 때문에, 이동 롤러(RR) 및 평면 홀딩 스테이지(20)를 사용했다. 그러나 소정의 크기의 수지제 시트 또는 유리 기판 등에 대해 이동 롤러(RR) 및 평면 홀딩 스테이지(20) 대신에 XY평면에서 이동하는 XY스테이지를 배치해도 좋다.
CH ㆍㆍㆍ채널 길이
DRㆍㆍㆍ드레인 전극
EXㆍㆍㆍ노광 장치
FBㆍㆍㆍ기판
FS1 ~ FS5ㆍㆍㆍ시야 조리개
HTㆍㆍㆍ온풍 히터
IF1 ~ IF5ㆍㆍㆍ조명 영역
ISㆍㆍㆍ절연체
ITOㆍㆍㆍ투명 전극
LAㆍㆍㆍ조명 장치
LE(LE1 ~ LE5)ㆍㆍㆍ투영 광학계
LETㆍㆍㆍ제1 렌즈
LEBㆍㆍㆍ제2 렌즈
MK1, MK2ㆍㆍㆍ마스크
MTㆍㆍㆍ유동성 전극 재료
MSTㆍㆍㆍ마스크 스테이지
NAㆍㆍㆍ개구수
OGㆍㆍㆍ유기 반도체
PXㆍㆍㆍ화소 전극
PR1, PR2, PR3, PR4, PR5ㆍㆍㆍ인쇄 롤러
PTㆍㆍㆍ기판
PA-A, PA-Bㆍㆍㆍ패턴
PA1 ~ PA5ㆍㆍㆍ패턴 영역
RR(RR1, RR2, RR3, RR4)ㆍㆍㆍ이동 롤러
SAMㆍㆍㆍ표면 개질층
SOㆍㆍㆍ소스 전극
TFTㆍㆍㆍ박막 트랜지스터
YAGㆍㆍㆍ조명 광원
AC1, AC2ㆍㆍㆍ얼라인먼트 카메라
P1, P2ㆍㆍㆍ탄성 변형부
20ㆍㆍㆍ평면 홀딩 스테이지
50ㆍㆍㆍ반송부
51, 52ㆍㆍㆍ시트 오목부
53, 54ㆍㆍㆍ공기 사출부
100ㆍㆍㆍ제조 장치

Claims (21)

  1. 기판에 제1 표면 개질층(改質層)을 형성하는 공정과,
    마스크 및 투영 광학계를 사용하여, 상기 제1 표면 개질층에 자외선을 포함하는 광을 조사하는 것에 의해, 상기 마스크의 패턴을 상기 제1 표면 개질층에 전사(轉寫)하는 공정과,
    상기 패턴의 전사에 의해 상기 제1 표면 개질층이 개질된 영역에 상기 패턴을 형성하는 패턴 형성 공정을 구비하는 표시 소자의 제조 방법.
  2. 청구항 1에 있어서,
    상기 투영 광학계는 양측 텔레센트릭(telecentric)인 표시 소자의 제조 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 투영 광학계는 확대 광학계인 표시 소자의 제조 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 마스크는 제1 패턴 영역과 제2 패턴 영역을 가지고 있고,
    상기 투영 광학계는 상기 제1 패턴 영역에 대응하는 제1 광학계와 상기 제2 패턴 영역에 대응하는 제2 광학계를 가지고 있는 표시 소자의 제조 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 제1 표면 개질층은 상기 자기 조직화 단분자막을 포함하는 표시 소자의 제조 방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 마스크의 패턴은 소스 전극의 패턴 및 드레인 전극의 패턴을 가지고 있고,
    상기 패턴 형성 공정은 상기 제1 표면 개질층이 개질된 영역에 유동성 전극 재료를 도포하여, 상기 소스 전극 및 상기 드레인 전극을 형성하는 표시 소자의 제조 방법.
  7. 청구항 6에 있어서,
    상기 소스 전극과 상기 드레인 전극 사이에 유기 반도체층을 형성하는 공정을 구비하는 표시 소자의 제조 방법.
  8. 청구항 6 또는 청구항 7에 있어서,
    상기 마스크의 패턴은 게이트 전극의 패턴을 가지고 있고,
    상기 기판 상에 제2 표면 개질층을 형성하는 공정과,
    마스크 및 투영 광학계를 사용하여, 상기 제2 표면 개질층에 자외선을 포함하는 광을 조사하는 것에 의해, 상기 게이트 전극의 패턴을 상기 제2 표면 개질층에 전사하는 공정과,
    상기 패턴의 전사에 의해 상기 제2 표면 개질층이 개질된 영역에 유동성 전극 재료를 도포하여, 상기 게이트 전극을 형성하는 공정을 구비하는 표시 소자의 제조 방법.
  9. 청구항 6 내지 청구항 8 중 어느 한 항에 있어서,
    상기 유동성 전극 재료의 도포는 인쇄법, 액적 토출(液滴 吐出)법, 스핀 코트법, 딥(dip)법 또는 미스트 디포지션(mist deposition)법에 의해 도포하는 표시 소자의 제조 방법.
  10. 기판 상에 게이트 전극을 형성하는 공정과,
    상기 게이트 전극 상에 절연층을 형성하는 공정과,
    상기 절연층의 표면에 제1 표면 개질층을 형성하는 공정과,
    마스크 및 투영 광학계를 사용하여, 상기 제1 표면 개질층에 자외선을 포함하는 광을 조사하는 것에 의해, 상기 마스크의 소스 전극 및 드레인 전극의 패턴을 상기 제1 표면 개질층에 전사하는 공정과,
    상기 패턴의 전사에 의해 상기 제1 표면 개질층이 개질된 영역에 유동성 전극 재료를 도포하여, 상기 소스 전극 및 상기 드레인 전극을 형성하는 공정과,
    상기 소스 전극과 상기 드레인 전극 사이에 유기 반도체층을 형성하는 공정을 구비하는 박막 트랜지스터의 제조 방법.
  11. 기판에 표면 개질층을 형성하는 표면 개질층의 층형성부와,
    자외선을 포함하는 광을 조명하는 조명부와,
    상기 조명부로부터의 광으로 패턴이 그려진 마스크를 조명하여, 상기 마스크의 패턴을 상기 기판에 패턴상(pattern image)으로서 투영하는 투영 광학계와,
    상기 패턴의 투영에 의해 상기 표면 개질층이 개질된 영역에 상기 패턴을 형성하는 패턴 형성부를 구비하는 표시 소자의 제조 장치.
  12. 청구항 11에 있어서,
    상기 투영 광학계는 양측 텔레센트릭인 표시 소자의 제조 장치.
  13. 청구항 11 또는 청구항 12에 있어서,
    상기 투영 광학계는 상기 패턴상이 상기 패턴을 도립(倒立)시켜서 상기 기판에 투영됨과 아울러, 상기 패턴상은 상기 패턴의 2배 이상의 배율로 확대하는 표시 소자의 제조 장치.
  14. 청구항 11 내지 청구항 13 중 어느 한 항에 있어서,
    상기 마스크는 제1 패턴 영역과 이 제1 패턴 영역으로부터 차광역을 통해 떨어진 제2 패턴 영역을 가지고 있고,
    상기 투영 광학계는 상기 제1 패턴 영역에 대응하는 제1 광학계와 상기 제2 패턴 영역에 대응하는 제2 광학계를 가지고 있는 표시 소자의 제조 장치.
  15. 청구항 11 내지 청구항 14 중 어느 한 항에 있어서,
    상기 표면 개질층은 상기 자기 조직화 단분자막을 포함하는 표시 소자의 제조 장치.
  16. 청구항 11 내지 청구항 15 중 어느 한 항에 있어서,
    상기 마스크의 패턴은 소스 전극의 패턴 및 드레인 전극의 패턴을 가지고 있고,
    상기 패턴 형성부는 상기 제1 표면 개질층이 개질된 영역에 유동성 전극 재료를 도포하여, 상기 소스 전극 및 상기 드레인 전극을 형성하는 표시 소자의 제조 장치.
  17. 청구항 16에 있어서,
    추가로, 상기 소스 전극과 상기 드레인 전극 사이에 유기 반도체층을 형성하는 표시 소자의 제조 장치.
  18. 기판에 표면 개질층을 형성하는 표면 개질층의 층형성부와,
    자외선을 포함하는 광을 조명하는 조명부와,
    소스 전극 및 드레인 전극의 패턴이 그려진 마스크와,
    상기 조명부로부터의 광으로 상기 마스크를 조명하여, 상기 마스크의 패턴을 상기 기판에 패턴상으로서 투영하는 투영 광학계와,
    상기 소스 전극 및 상기 드레인 전극을 형성하기 위해, 상기 패턴의 투영에 의해 상기 표면 개질층이 개질된 영역에 유동성 전극 재료를 도포하는 도포부를 구비하는 박막 트랜지스터의 제조 장치.
  19. 소정 방향으로 가요성(可撓性)의 기판을 반송(搬送)하는 반송부와,
    소정의 패턴이 그려진 마스크에 조명광을 공급하는 조명 광학계와,
    상기 가요성 기판 상에 회로를 형성하기 위해, 상기 마스크의 패턴을 상기 기판 상의 노광역에 패턴상으로서 투영하는 투영 광학계와,
    상기 투영 광학계의 노광역에 대응하는 상기 가요성 기판을 지지하는 지지 장치와,
    상기 지지 장치의 상기 소정 방향의 상류측과 하류에 마련된 상기 가요성 기판을 느슨하게 하는 기판 오목 장치를 구비하는 회로 형성 장치.
  20. 청구항 19에 있어서,
    상기 투영 광학계는 평면 형상의 노광역을 가지고, 상기 지지 장치는 상기 투영 광학계의 노광역에 대응하는 상기 가요성 기판을 평면적으로 홀딩하는 스테이지를 가지고, 상기 가요성 기판을 상기 스테이지 상에서 투영 광학계에 의한 노광 시에 정지시키는 회로 형성 장치.
  21. 청구항 19에 있어서,
    상기 투영 광학계는 슬릿 형상의 노광역을 가지고, 상기 지지 장치는 상기 투영 광학계의 슬릿 형상 노광역에 대응하는 상기 가요성 기판을 지지하고, 상기 투영 광학계에 의한 노광 시에는 그 지지 장치 상에서의 상기 가요성 기판의 반송 속도를 상기 반송부에 의한 상기 가요성 기판의 반송 속도와는 다른 속도로 한 회로 형성 장치.
KR1020107029910A 2008-06-30 2009-06-17 표시 소자의 제조 방법 및 제조 장치, 박막 트랜지스터의 제조 방법 및 제조 장치, 및 회로 형성 장치 KR20110028473A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008169957 2008-06-30
JPJP-P-2008-169957 2008-06-30

Publications (1)

Publication Number Publication Date
KR20110028473A true KR20110028473A (ko) 2011-03-18

Family

ID=41465644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107029910A KR20110028473A (ko) 2008-06-30 2009-06-17 표시 소자의 제조 방법 및 제조 장치, 박막 트랜지스터의 제조 방법 및 제조 장치, 및 회로 형성 장치

Country Status (5)

Country Link
US (1) US8349672B2 (ko)
JP (1) JPWO2010001537A1 (ko)
KR (1) KR20110028473A (ko)
TW (1) TWI485497B (ko)
WO (1) WO2010001537A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180006489A (ko) * 2012-05-24 2018-01-17 가부시키가이샤 니콘 디바이스 제조 방법, 기판 처리 방법 및 미스트에 의한 성막장치

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4735258B2 (ja) 2003-04-09 2011-07-27 株式会社ニコン 露光方法及び装置、並びにデバイス製造方法
TWI474132B (zh) 2003-10-28 2015-02-21 尼康股份有限公司 照明光學裝置、投影曝光裝置、曝光方法以及元件製造方法
TWI512335B (zh) 2003-11-20 2015-12-11 尼康股份有限公司 光束變換元件、光學照明裝置、曝光裝置、以及曝光方法
TWI511182B (zh) 2004-02-06 2015-12-01 尼康股份有限公司 光學照明裝置、曝光裝置、曝光方法以及元件製造方法
KR101455551B1 (ko) 2005-05-12 2014-10-27 가부시키가이샤 니콘 투영 광학계, 노광 장치 및 노광 방법
US8451427B2 (en) 2007-09-14 2013-05-28 Nikon Corporation Illumination optical system, exposure apparatus, optical element and manufacturing method thereof, and device manufacturing method
JP5267029B2 (ja) 2007-10-12 2013-08-21 株式会社ニコン 照明光学装置、露光装置及びデバイスの製造方法
EP2179330A1 (en) 2007-10-16 2010-04-28 Nikon Corporation Illumination optical system, exposure apparatus, and device manufacturing method
CN101681125B (zh) 2007-10-16 2013-08-21 株式会社尼康 照明光学系统、曝光装置以及元件制造方法
US8379187B2 (en) 2007-10-24 2013-02-19 Nikon Corporation Optical unit, illumination optical apparatus, exposure apparatus, and device manufacturing method
US9116346B2 (en) 2007-11-06 2015-08-25 Nikon Corporation Illumination apparatus, illumination method, exposure apparatus, and device manufacturing method
CN101910817B (zh) 2008-05-28 2016-03-09 株式会社尼康 照明光学系统、曝光装置以及器件制造方法
KR101633540B1 (ko) * 2011-02-24 2016-06-24 가부시키가이샤 니콘 기판처리장치
CN107253394B (zh) * 2012-08-06 2019-05-03 株式会社尼康 转印装置以及基板处理装置
CN104583874B (zh) * 2012-08-28 2017-11-03 株式会社尼康 衬底支承装置及曝光装置
CN111128707B (zh) * 2014-08-26 2023-06-16 株式会社尼康 元件制造方法及转印基板
JP6424053B2 (ja) * 2014-09-26 2018-11-14 株式会社オーク製作所 ダイレクト露光装置
KR102300024B1 (ko) * 2014-10-23 2021-09-09 삼성디스플레이 주식회사 표시 장치
JP6409518B2 (ja) * 2014-11-14 2018-10-24 株式会社ニコン パターン形成装置
CN108040500B (zh) * 2015-09-29 2022-04-08 株式会社尼康 制造系统
JP6666780B2 (ja) * 2016-04-11 2020-03-18 株式会社小森コーポレーション 電子デバイス製造装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6582504B1 (en) 1999-11-24 2003-06-24 Sharp Kabushiki Kaisha Coating liquid for forming organic EL element
JP2001155858A (ja) * 1999-11-24 2001-06-08 Sharp Corp 有機ｅｌ素子の製造方法
WO2001046987A2 (en) 1999-12-21 2001-06-28 Plastic Logic Limited Inkjet-fabricated integrated circuits
TWI282909B (en) * 1999-12-23 2007-06-21 Asml Netherlands Bv Lithographic apparatus and a method for manufacturing a device
JP2005079560A (ja) * 2003-09-04 2005-03-24 Hitachi Ltd 薄膜トランジスタ，表示装置、およびその製造方法
TWI452437B (zh) * 2006-11-27 2014-09-11 尼康股份有限公司 An exposure method, a pattern forming method, and an exposure apparatus, and an element manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180006489A (ko) * 2012-05-24 2018-01-17 가부시키가이샤 니콘 디바이스 제조 방법, 기판 처리 방법 및 미스트에 의한 성막장치
KR20200105981A (ko) * 2012-05-24 2020-09-09 가부시키가이샤 니콘 디바이스 제조 방법

Also Published As

Publication number Publication date
TWI485497B (zh) 2015-05-21
WO2010001537A1 (ja) 2010-01-07
US20110151630A1 (en) 2011-06-23
TW201001039A (en) 2010-01-01
US8349672B2 (en) 2013-01-08
JPWO2010001537A1 (ja) 2011-12-15

Similar Documents

Publication Publication Date Title
KR20110028473A (ko) 표시 소자의 제조 방법 및 제조 장치, 박막 트랜지스터의 제조 방법 및 제조 장치, 및 회로 형성 장치
JP6638792B2 (ja) ミストによる成膜方法
US9310656B2 (en) Method for manufacturing display element, manufacturing apparatus of display element and display device
JP5222453B2 (ja) デバイスのパターニング
US7108369B2 (en) Inkjet deposition apparatus and method
US8802195B2 (en) Method and apparatus for load-locked printing
KR101506357B1 (ko) 표시 소자의 제조 방법과 제조 장치, 표시 소자 제조용 시트 기판, 및 도포 유닛
KR20130041785A (ko) 노광 장치, 기판 처리 장치 및 디바이스 제조 방법
TW200302166A (en) Head unit and method of setting same, drawing device, methods of manufacturing liquid crystal display device, organic EL device, electron discharge device, PDP device, electrophoresis display device, color filter and organic EL, methods of forming spacer
JP3687663B2 (ja) 膜形成方法、デバイス製造方法、電気光学装置の製造方法、及び電子機器の製造方法
JP4020075B2 (ja) パターニング方法、表示装置の製造方法、薄膜トランジスタの製造方法、インクジェットエッチング方法、カラーフィルタの製造方法及びインクジェット装置
Nomura et al. Advanced screen-offset printing for fabricating thick electrodes on the concave surface of cylindrically curved glass
JP2010014939A (ja) 回路素子の製造装置及び製造方法
JP5168029B2 (ja) 印刷装置及び印刷物の製造方法
JP2010150640A (ja) インライン式蒸着装置、マスク蒸着方法、および有機エレクトロルミネッセンス装置の製造方法
JP5169162B2 (ja) 着色フォトレジストの塗布方法及び塗布装置
JP2006289322A (ja) 複合型インクジェットヘッド
JP2005285616A (ja) 薄膜形成方法、電気光学装置の製造方法、カラーフィルタの製造方法および液滴吐出装置
KR101747724B1 (ko) 박막 패턴의 제조 장치 및 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid