KR20100084014A - Semiconductor package and the fabrication method thereof - Google Patents
Semiconductor package and the fabrication method thereof Download PDFInfo
- Publication number
- KR20100084014A KR20100084014A KR1020090003400A KR20090003400A KR20100084014A KR 20100084014 A KR20100084014 A KR 20100084014A KR 1020090003400 A KR1020090003400 A KR 1020090003400A KR 20090003400 A KR20090003400 A KR 20090003400A KR 20100084014 A KR20100084014 A KR 20100084014A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- layer
- blind via
- via hole
- film layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는 반도체 패키지용 기판의 칩 인터커넥션 영역과, 기판의 인터커넥션 영역을 확보하기 위한 블라인드 비아 홀을 제조하기 위한 방법과, 구조가 개선된 반도체 패키지와, 이의 제조 방법에 관한 것이다. The present invention relates to a semiconductor package, and more particularly, to a method of manufacturing a blind via hole for securing a chip interconnection region of a substrate for a semiconductor package, an interconnection region of the substrate, a semiconductor package having an improved structure, and And a method for producing the same.
종래의 티에이비 비지에이(taped auto bonding ball grid array, TAB BGA)용 반도체 패키지는 기판의 칩 인터커넥션(chip interconnection) 영역과, 마더 보드와 같은 외부 회로 보드의 인터커넥션(substrate interconnection) 영역을 확보하기 위한 블라인드 비아 홀(blind via hole)을 다음과 같은 가공 방법에 의하여 형성하게 된다. Conventional semiconductor packages for taped auto bonding ball grid arrays (TAB BGAs) secure chip interconnection areas of substrates and substrate interconnection areas of external circuit boards such as motherboards. To form a blind via hole to be formed by the following processing method.
기계적 금형 펀칭(mechanical tool punching)을 이용한 블라인드 비아 홀의 가공 방법은 접착제가 형성된 고분자 필름에 볼 패드 홀(ball pad hole)을 포함하여 홀을 형성하기 위하여 펀칭을 가하고, 습기를 제거한 다음에, 고분자 필름의 일면에 구리 박막층을 적층하고, 큐어링을 하게 된다. The method of processing blind via holes using mechanical tool punching is performed by punching to form a hole including a ball pad hole in an adhesive-formed polymer film, removing moisture, and then removing the polymer film. The copper thin film layer is laminated on one surface of and is cured.
이어서, 전처리를 수행하고, 고분자 필름상에 레지스트층을 형성하고, 노광 및 현상하고, 볼 패드 마스크(ball pad mask)를 테이핑, 즉, 백 코팅(back coating)하게 한다. 다음으로, 구리 박막층을 에칭하고, 레지스트층을 스트리핑(stripping)하고, 구리 패턴층에 주석 이멀젼(Sn immersion)층을 형성한 다음에 주석 이멀젼층을 경화처리한다. 이어서, 볼 패드 마스크 테이프를 분리하고, 칩 인터커넥션을 위하여 주석 이멀젼층이 형성된 구리 패턴층에 마스크를 테이핑하고, 볼 패드 영역을 마더 보드와 같은 외부 회로 보드와 인터커넥션하기 적당한 금속으로 도금하거나, 유기적 솔더 보존제(organic solderability presertvative,OSP)를 형성하는 금속표면처리(즉, 피니스 처리)를 하고, 구리 패턴 마스크 테이프를 분리하게 된다. The pretreatment is then performed, a resist layer is formed on the polymer film, exposed and developed, and the ball pad mask is taped, i.e., back coated. Next, the copper thin film layer is etched, the resist layer is stripped, a tin immersion layer is formed on the copper pattern layer, and then the tin emulsion layer is cured. Then, remove the ball pad mask tape, tape the mask to a copper pattern layer on which a tin emulsion layer is formed for chip interconnection, and plate the ball pad area with a metal suitable for interconnecting with an external circuit board, such as a motherboard, or Metal surface treatment (ie, finish) forming organic solderability presertvative (OSP) is performed, and the copper pattern mask tape is separated.
그런데, 종래의 기계적 금형 펀칭을 이용한 블라인드 비아 홀의 가공 방법은 제품별로 블라인 비아 홀 제작용 기계적 금형이 필요하게 되어서, 기계적 금형 제작에 따른 제조 비용이 상승하고, 금형 제작에 장시간 소요된다. 이에 따라, 소량 다품종 생산에 불리하다. However, the conventional method for processing blind via holes using mechanical mold punching requires mechanical molds for manufacturing blind via holes for each product, which increases manufacturing costs associated with manufacturing mechanical molds and takes a long time to manufacture the molds. Thus, it is disadvantageous in producing small quantities of various varieties.
또한, 패턴 형성시에 볼 패드부 에칭을 방지하기 위한 백 코팅 공정과, 칩 본딩부 금속표면처리시 볼 패드부의 도금을 방지하기 위한 레지스트 코팅 공정과, 도금 레지스트를 제거하기 위한 도금 레지스트 스트리핑 공정과, 볼 패드 영역 금속표면처리층의 보호를 위한 코팅(또는 마스킹) 공정과, 상기 레지스트를 제거하기 위한 레지스트 스트리핑(또는 디테이핑)과 같은 유사한 공정이 중복되므로, 제조 공정이 복잡하다. In addition, a back coating process for preventing the ball pad portion etching during pattern formation, a resist coating process for preventing the ball pad portion plating during the metal surface treatment of the chip bonding portion, a plating resist stripping process for removing the plating resist, The manufacturing process is complicated because a coating (or masking) process for protecting the ball pad region metal surface treatment layer and a similar process such as resist stripping (or detapping) for removing the resist are overlapped.
게다가, 기계적 금형 펀칭시에 소재를 절단하는 기계적인 충격(즉, 전단력)에 의하여 접착제와 고분자 필름간의 층간 들뜸 문제가 발생할 가능성이 높다.In addition, there is a high possibility that the interlayer lifting problem between the adhesive and the polymer film may occur due to the mechanical impact (i.e., shear force) that cuts the material during mechanical mold punching.
레이저 드릴(laser drill)을 이용한 블라인드 비아 홀의 가공 방법은 다층 적층재에 노광시 기판의 정렬을 위한 기판의 정렬을 위한 노광 홀을 형성하기 위하여 펀칭을 가하고, 전처리를 수행하게 된다. 이어서, 레지스트층을 코팅하고, 노광 및 현상하고, 구리막을 에칭하고, 레지스트층을 스트리핑하게 된다. In the method of processing a blind via hole using a laser drill, punching is performed and pretreatment is performed to form an exposure hole for alignment of a substrate for alignment of a substrate during exposure to a multilayer laminate. The resist layer is then coated, exposed and developed, the copper film is etched and the resist layer stripped.
다음으로, 접착제 마스크를 테이핑하고, CO2 레이저 드릴을 이용하여 비아 홀을 형성하고, 디스어미어(desmear)처리, 즉, 불순물을 제거하고, 볼 패드에 금속표면처리르 하고, 접착제 마스크 테이프를 분리하게 된다. 이어서, 볼 패드 마스크를 테이핑하고, 주석을 이멀젼처리한 다음에 주석을 경화시키고, 볼 패드 마스크 테이프를 분리하게 된다. Next, the adhesive mask is taped, a via hole is formed using a CO 2 laser drill, a desmear treatment, that is, impurities are removed, a metal surface treatment is applied to the ball pad, and the adhesive mask tape is applied. Will be separated. The ball pad mask is then taped, the tin is emulsified, then the tin is cured and the ball pad mask tape is separated.
그런데, 레이저 드릴을 이용한 블라인드 비아 홀의 가공 방법은 CO2 레이저 드릴의 낮은 생산성이 문제가 많다. 또한, CO2 레이저 드릴이후에 진행되는 디스어미어 공정에서 디스어미어 약품이 칩 인터커넥션을 위해 주석 이멀젼층이 형성된 구리 패턴층 및 고분자 필름에 구리 박막층을 적층하기 위하여 형성한 접착제의 손상을 유발하게 된다. 이를 위해서는 공정 순서를 변경하거나, 신규 공정을 추가적으로 필요하게 된다.By the way, the blind via hole processing method using a laser drill has a problem of low productivity of the CO 2 laser drill. In addition, in the desmear process performed after the CO 2 laser drill, the desmear chemicals cause damage to the copper pattern layer in which the tin emulsion layer is formed for the chip interconnection and the adhesive formed to deposit the copper thin film layer on the polymer film. Done. To this end, the process order is changed or a new process is additionally required.
또한, 마스킹 테이프의 접착력이 약할 경우, 디스어미어 용액이 침투되어서 접착제의 손상이 발생하게 된다. 반대로, 마스킹 테이프의 접착력이 강할 경우, 테 이프 분리시에 칩 인터커넥션을 위하여 주석 이멀젼층이 형성된 구리 패턴층의 손상이 발생하게 된다.In addition, when the adhesive force of the masking tape is weak, the desmear solution penetrates, causing damage to the adhesive. On the contrary, when the adhesive force of the masking tape is strong, damage to the copper pattern layer in which the tin emulsion layer is formed for chip interconnection during tape separation occurs.
아울러, CO2 레이저 드릴 가공시 발생되는 스미어가 쉽게 제거되지 않으므로, 품질의 불량의 위험성이 높다.In addition, since the smear generated during the CO 2 laser drill process is not easily removed, there is a high risk of poor quality.
게다가, CO2 레이저 드릴의 설비 가격이 상당히 고가이다.In addition, the equipment cost of the CO 2 laser drill is quite expensive.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 반도체 패키지용 기판의 칩 인터커넥션 영역과, 기판의 솔더 볼 인터커넥션 영역을 확보하기 위한 블라인드 비아 홀을 특정한 에칭액을 이용하여 형성하는 것에 의하여 제조 공정이 단순화되고, 생산 효율이 향상된 블라인드 비아 홀을 형성시키는 방법과, 구조가 개선된 반도체 패키지와, 이의 제조 방법에 관한 것이다. The present invention is to solve the above problems, the manufacturing process by forming a chip interconnection region of the semiconductor package substrate and a blind via hole for securing the solder ball interconnection region of the substrate using a specific etching solution The invention relates to a method of forming a blind via hole which is simplified and has improved production efficiency, a semiconductor package having an improved structure, and a method of manufacturing the same.
상기와 같은 과제를 달성하기 위하여 본 발명의 일 측면에 따른 반도체 패키지의 제조 방법은,In order to achieve the above object, a method of manufacturing a semiconductor package according to an aspect of the present invention,
고분자 필름과, 상기 고분자 필름상에 금속 박막층이 적층된 기판을 준비하는 단계;Preparing a polymer film and a substrate on which a metal thin film layer is stacked on the polymer film;
상기 기판상에 레지스트층을 패터닝하여 블라인드 비아 홀을 형성하는 단계;Patterning the resist layer on the substrate to form blind via holes;
상기 블라인드 비아 홀을 커버하도록 볼 패드 마스크로 테이핑한 다음에 상 기 금속 박막층을 패턴화시키는 단계; 및 Taping with a ball pad mask to cover the blind via hole and then patterning the metal thin film layer; And
상기 레지스트층과, 볼 패드 마스크를 상기 기판으로부터 분리하는 단계;를 포함한다. And separating the resist layer and the ball pad mask from the substrate.
또한, 상기 기판을 준비하는 단계에서는,In the preparing of the substrate,
상기 고분자 필름은 폴리이미드 필름이고, 상기 금속 박막층은 구리 박막층인 것을 특징으로 한다.The polymer film is a polyimide film, the metal thin film layer is characterized in that the copper thin film layer.
게다가, 상기 블라인드 비아 홀을 형성하는 단계에서는, In addition, in the step of forming the blind via hole,
상기 기판의 제 1 면상에 제 1 레지스트층을 적층하고, 상기 제 1 면과 반대되는 제 2 면상에 제 2 레지스트층을 적층하는 단계;Stacking a first resist layer on a first side of the substrate and stacking a second resist layer on a second side opposite to the first side;
상기 제 1 레지스트층과, 제 2 레지스트층을 노광 및 현상하는 단계; 및 Exposing and developing the first resist layer and the second resist layer; And
제 2 레지스트층이 형성된 부분으로 노출된 고분자 필름의 영역을 에칭하여 상기 블라인드 비아 홀을 형성하는 단계;를 포함한다.And etching the region of the polymer film exposed to the portion where the second resist layer is formed to form the blind via hole.
아울러, 상기 고분자 필름을 에칭하는 단계에서는,In addition, in the step of etching the polymer film,
에칭 용액은 비히드라진계의 PH 10 이상의 강알칼리계 용액으로서,The etching solution is a strong alkali solution of pH 10 or more of non-hydrazine type,
분자중에 아미노기 또는 이미노기와 수산기를 가지는 탄소수가 4 이하의 수용성 지방족 아미노알코올과, 테트라알킬 암모늄 히드록시드 수용액으로 이루어진다.It consists of a C4 or less water-soluble aliphatic amino alcohol which has an amino group, an imino group, and a hydroxyl group in a molecule | numerator, and aqueous tetraalkyl ammonium hydroxide solution.
본 발명의 또 다른 측면에 따른 반도체 패키지는, A semiconductor package according to another aspect of the present invention,
고분자 필름과, 상기 고분자 필름상에 패턴화된 금속 박막층이 적층되며, 복수의 블라인드 비아 홀이 형성된 기판;과,A substrate on which a polymer film and a patterned metal thin film layer are stacked on the polymer film, and a plurality of blind via holes are formed;
상기 금속 박막층과 전기적으로 연결된 반도체 칩;과,A semiconductor chip electrically connected to the metal thin film layer;
상기 블라인드 비아 홀을 통하여 상기 금속 박막층과 접속된 솔더 볼에 의하여 전기적으로 연결된 회로 보드;를 포함하되,And a circuit board electrically connected by solder balls connected to the metal thin film layer through the blind via hole.
상기 블라인드 비아 홀은 비히드라진계의 PH 10 이상의 강알칼리계 용액이며, 분자중에 아미노기 또는 이미노기와 수산기를 가지는 탄소수가 4 이하의 수용성 지방족 아미노알코올과, 테트라알킬 암모늄 히드록시드 수용액으로 이루어진 에칭액에 의하여 고분자 필름이 에칭되어 형성된 것을 특징으로 한다.The blind via hole is a strong alkali-based solution having a pH of 10 or more of a non-hydrazine type, and the polymer is formed by an etching solution comprising a water-soluble aliphatic amino alcohol having 4 or less carbon atoms having an amino group or an imino group and a hydroxyl group in a molecule, and an aqueous tetraalkyl ammonium hydroxide solution. The film is formed by etching.
또한, 상기 고분자 필름의 제 1 면상에는 상기 패턴화된 금속 박막층의 내면이 상기 블라인드 비아 홀과 접하며, 상기 블라인드 비아 홀에 충진된 솔더 볼과 상기 금속 박막층이 전기적으로 연결되어 있고, In addition, on the first surface of the polymer film, an inner surface of the patterned metal thin film layer contacts the blind via hole, and a solder ball filled in the blind via hole is electrically connected to the metal thin film layer.
상기 고분자 필름의 제 2 면상에는 상기 블라인드 비아 홀이 개방되며, 상기 블라인드 비아 홀을 통하여 형성된 솔더 볼이 외부로 노출되어서, 상기 회로 보드와 전기적으로 연결되어 있다.The blind via hole is opened on the second surface of the polymer film, and solder balls formed through the blind via hole are exposed to the outside, and are electrically connected to the circuit board.
게다가, 상기 고분자 필름은 폴리이미드 필름을 포함한다.In addition, the polymer film comprises a polyimide film.
이상의 설명에서와 같이, 본 발명의 반도체 패키지와, 이의 제조 방법은 다음과 같은 효과를 얻을 수 있다. As described above, the semiconductor package of the present invention and its manufacturing method can obtain the following effects.
첫째, 기판의 레지스트층을 형성함에 따라서, 고분자 필름의 레지스트층은 별도의 공정 추가 없이 구리 박막층의 패턴화시키기 위한 에칭 레지스트층을 형성하는 과정에서 동시에 형성할 수 있다.First, as the resist layer of the substrate is formed, the resist layer of the polymer film may be simultaneously formed in the process of forming an etching resist layer for patterning the copper thin film layer without additional process.
둘째, 칩 인터커넥션 영역에서의 패턴화된 구리 박막층을 형성하기 이전에 블라인드 비아 홀을 형성하여 금속표면처리를 하게 됨으로써, 금속표면처리 과정에서의 약품에 의하여 발생할 수 있는 패턴화된 구리 박막층의 손상을 미연에 방지할 수 있다.Second, before the patterned copper thin film layer is formed in the chip interconnection area, blind via holes are formed to perform metal surface treatment, thereby damaging the patterned copper thin film layer which may be caused by chemicals in the metal surface treatment process. Can be prevented in advance.
셋째, 릴 투 릴(reel to reel) 의 연속 공정을 구현함으로써, 생산성을 극대화함은 물론 제조 비용을 획기적으로 절감할 수 있다.Third, by implementing a continuous process of reel to reel, it is possible to maximize the productivity and significantly reduce the manufacturing cost.
넷째, 공정수를 줄이게 됨에 따라, 고가의 마스크 테이프등의 부자재 사용을 최소화하여서, 제조 비용을 절감할 수 있다.Fourth, as the number of processes is reduced, manufacturing costs can be reduced by minimizing the use of subsidiary materials such as expensive mask tapes.
다섯째, 볼 패드 개수가 점점 더 증가하는 반도체 패키지의 설계 추세에도 불구하고, 복잡한 구조의 투울 제작이 필요하지 않으므로, 짧은 시간에 제품 제작이 가능하고, 다품종 소량 생산이 가능하다. Fifth, in spite of the design trend of the semiconductor package, the number of ball pads is increasing more and more, it is not necessary to manufacture a complex structure of the fouling, so that it is possible to manufacture a product in a short time and to produce a small quantity of various products.
이하, 바람직한 실시예를 첨부 도면에 의거하여 상세히 설명하고자 한다.Hereinafter, preferred embodiments will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 티에비 비지에이용 반도체 패키지(100)를 도시한 것이다.FIG. 1 illustrates a
도면을 참조하면, 상기 반도체 패키지(100)에는 기판(101)이 마련되어 있다. 상기 기판(101)은 연성동박적층판(flexible copper clad laminates, FCCL)과 같은 소재로 이루어지는 것이 바람직하다. 본 실시예에서는 상기 기판(101)은 폴리이미드(polyimide)와 같은 유연성을 가지는 고분자 필름(102)과, 상기 고분자 필 름(102)의 일면상에 패턴화된 구리 박막층(103)을 포함한다. 상기 고분자 필름(102)과 구리 박막층(103) 사이에는 점착제(104)가 개재되어 있다. 한편, 상기 구리 박막층(103)의 외면에는 주석 이멀젼층(205)이 더 형성될 수 있다. Referring to the drawing, the
상기 구리 박막층(103) 상에는 반도체 칩(105)이 배치되어 있다. 상기 반도체 칩(105)의 바닥면에는 상기 구리 박막층(102)과 대향되는 부분에 칩 패턴층(106)이 형성되어 있다. 상기 칩 패턴층(106)은 패턴화된 구리 박막층(103)과 전기적으로 접속되어서, 칩 인터커넥션 영역(107)을 형성하고 있다. The
상기 고분자 필름(102)에는 복수의 블라인드 비아 홀(108)이 형성되어 있다. 상기 블라인드 비아 홀(108)은 상기 고분자 필름(102)의 두께 방향으로 관통하여 형성되어 있다. 상기 블라이드 비아 홀(108)이 형성되는 부분은 상기 구리 박막층(103)과 접하는 부분이다. A plurality of blind via
즉, 상기 구리 박막층(103)의 제 1 면(103a)은 점착제(104)에 의하여 상기 고분자 필름(102)의 제 1 면(102a)상에 부착되어 있다. 상기 구리 박막층(103)의 제 1 면(103a)과 접하는 고분자 필름(102)에는 이의 두께 방향을 따라 블라인드 비아 홀(108)이 형성되어 있다. 상기 블라인드 비아 홀(108)은 상기 고분자 필름(102)의 제 1 면(102a) 쪽으로 점착제(104)를 제거하여서, 상기 구리 박막층(103)의 제 1 면(103a)과 접하고 있으며, 상기 고분자 필름(102)의 제 2 면(102b) 쪽으로 개방되어 있다. That is, the
이때, 상기 구리 박막층(103)의 제 1 면(103a)의 표면에는 블라인드 비아 홀(108)과 접하는 부분에 플럭스층, 바람직하게는, 유기적 솔더 보존제(OSP, 109) 가 소정 두께로 형성되어 있다. 상기 유기적 솔더 보존제(109)는 상기 구리 박막층(103)의 제 1 면(103a)의 산화를 방지하고, 솔더링시 접합이 완전할 수 있게 한다. 상기 유기적 솔더 보존제(109) 대신에 금합금 도금층이나, 니켈합금 도금층과 같은 금속 도금층을 플럭스층으로 이용할 수 있다.At this time, a flux layer, preferably an organic solder preservative (OSP) 109, is formed on a surface of the
상기 블라인드 비아 홀(108)에는 솔더 볼(110)이 형성되어 있다. 상기 솔더 볼(110)은 상기 블라인드 비아 홀(108)내에 충진되고, 상기 고분자 필름(102)의 제 2 면(102b) 쪽으로 구형상으로 노출되어 있다. 상기 솔더 볼(110)은 상기 구리 박막층(103)과 전기적으로 연결되어 있다.
상기 고분자 필름(102)의 제 2 면(102b) 외부로 노출된 솔더 볼(110)은 마더 보드와 같은 외부 회로 보드(111)에 전기적으로 접속되어서, 기판 인터커넥션 영역(112)을 형성하고 있다.The
이에 따라, 반도체 칩(105)은 하부에 형성된 칩 패턴층(106)이 기판(101)의 구리 박막층(103)과 전기적으로 접속되고, 구리 박막층(103)은 고분자 필름(102)의 블라인드 비아 홀(108)을 통하여 형성된 솔더 볼(110)과 전기적으로 접속되고, 솔더 볼(110)은 외부 회로 보드(111)에 전기적으로 접속되어서 전기적 접속 경로를 형성하고 있다.Accordingly, in the
상기와 같은 구조를 가지는 티에이비 비지에이용 반도체 패키지(100)를 제조하는 방법을 단계별로 상세하게 설명하면 다음과 같다.The method for manufacturing the TBI
도 2a 내지 도 2l은 도 1의 티에이비 비지에이용 반도체 패키지(100)를 단계별로 제조한 이후의 상태를 도시한 것이고, 도 3은 도 1의 티에이비 비지에이용 반 도체 패키지(100)를 제조하는 과정을 도시한 순서도이다.2A to 2L illustrate a state after fabrication of the tie-by-
먼저, 도 2a에 도시된 바와 같이, 기판(101)을 준비하게 된다. 상기 기판(101)은 폴리이미드 필름과 같은 유연성을 가지는 고분자 필름(102)의 일면상에 점착제(104)를 개재하여 구리 박막층(103)이 적층되어 있다.(S10)First, as shown in FIG. 2A, the
이어서, 도 2b에 도시된 바와 같이, 상기 기판(101)에는 노광시 기판(101)의 정렬을 위한 노광 홀(201)을 형성하게 된다. 상기 노광 홀(101)은 펀칭 공정을 통하여 상기 기판(101)의 가장자리 영역에서 기판(101)의 두께 방향을 따라 관통하여 복수개 형성된다.(S20)Subsequently, as shown in FIG. 2B, an
다음으로, 이물질 제거를 위하여 전처리 공정을 수행한 다음(S30), 도 2c에 도시된 바와 같이, 상기 기판(101)의 양면에는 드라이 필름 레지스트층(dry film resist layer)과 같은 레지스트층(resist layer)을 형성하게 된다. 즉, 상기 고분자 필름(102)의 제 1 면(102a) 쪽에는 상기 구리 박막층(103)의 표면에 제 1 레지스트층(202)이 적층되고, 상기 제 1 면(102a)과 반대되는 제 2 면(102b) 쪽에는 제 2 레지스트층(203)이 적층된다. 상기 제 1 레지스트층(202) 및 제 2 레지스트층(203)은 내알칼리성을 가지는 소재로서, 본 실시예에서는 일본 아사히사의 AQ5038 계열의 드라이 필름 레지스트를 사용한다.(S40) Next, after performing a pretreatment process to remove the foreign matter (S30), as shown in Figure 2c, a resist layer such as a dry film resist layer (dry film resist layer) on both sides of the substrate 101 ). That is, a first resist
이어서, 도 2d에 도시된 바와 같이, 상기 제 1 레지스트층(202) 및 제 2 레지스트층(203)을 노광 및 현상하게 된다. 이때, 상기 제 1 레지스트층(202) 및 제 2 레지스트층(203)은 기판(101)의 양면으로부터 동시에 양면 노광 및 현상 공정을 수행하는 것이 제조 공정상 바람직하다. 대안으로는, 제 1 레지스트층(202)에 대한 제 1 차 노광 및 현상 공정이 수행된 다음에 제 2 레지스트층(203)에 대한 제 2 차 노광 및 현상 공정을 수행할 수 있다.(S50,S60)Subsequently, as illustrated in FIG. 2D, the first resist
다음으로, 도 2e에 도시된 바와 같이, 제 2 레지스트층(203)이 형성된 부분으로 노출된 고분자 필름(102)의 영역을 에칭하여 블라인드 비아 홀(108)을 형성하게 된다. 상기 블라인드 비아 홀(108)은 상기 고분자 필름(102)을 두께 방향을 따라 완전 관통하여 형성된다. Next, as shown in FIG. 2E, the blind via
이때, 상기 구리 박막층(103)이 부착된 고분자 필름(102)의 제 1 면(102a) 쪽에는 점착제(104)도 같이 제거되어서, 블라인드 비아 홀(108)은 상기 구리 박막층(103)의 제 1 면(103a)과 접하게 된다. 이와는 달리, 상기 고분자 필름(102)의 제 2 면(102b) 쪽에는 상기 블라인드 비아 홀(108)이 차단되지 않고, 외부로 개방되어 있다. At this time, the adhesive 104 is also removed on the
상기 고분자 필름(102)을 에칭시키는 용액은 비히드라진계의 PH 10 이상의 강알칼리계 용액으로서, 분자중에 아미노기 또는 이미노기와 수산기를 가지는 탄소수가 4 이하의 수용성 지방족 아미노 알코올과, 테트라알킬 암모늄 히드록시드 수용액으로 이루어져 있다.The solution for etching the
지방족 아미노 알코올은 모노에탄올 아민을 포함한다. 지방족 아미노 알코올은 폴리이미드 필름에의 유기 알칼리의 침투를 촉진하는 동시에 폴리이미드의 가수분해 생성물을 용출시키는 특성을 가지고 있다. 특히, 모노에탄올 아민은 수용성이 높고, 폴리이미드 필름과 같은 고분자 필름으로의 침투성이 우수하고, 폴리이미드 필름의 가수분해 생성물의 수용성도 높다.Aliphatic amino alcohols include monoethanol amines. Aliphatic amino alcohols have the property of promoting the penetration of organic alkali into the polyimide film and eluting the hydrolysis product of the polyimide. In particular, monoethanol amine has high water solubility, excellent permeability into a polymer film such as a polyimide film, and high water solubility of the hydrolysis product of the polyimide film.
테트라알킬 암모늄 히드록시드 수용액은 테트라메틸 암모늄 히드록시드 수용액 또는 테트라에틸 암모늄 히드록시드 수용액을 포함한다. 테트라알킬 암모늄 히드록시드 수용액은 유기 알칼리 수용액이며, 폴리이미드 필름을 가수분해하는 특성을 가지고 있다. Tetraalkyl ammonium hydroxide aqueous solution includes tetramethyl ammonium hydroxide aqueous solution or tetraethyl ammonium hydroxide aqueous solution. Tetraalkyl ammonium hydroxide aqueous solution is an organic alkali aqueous solution, and has the characteristic of hydrolyzing a polyimide film.
따라서, 상기 고분자 필름(102)의 에칭액으로는 수용성 지방족 아미노 알코올과, 테트라알킬 암모늄 히드록시드 수용액의 혼합물이 바람직하다.(S70)Therefore, the etching solution of the
상기 블라인드 비아 홀(108)을 형성한 다음에는 도 2f에 도시된 바와 같이 노출된 구리 박막층(103)의 제 1 면(103a)의 표면에 유기적 솔더 보존제(109)를 형성하게 된다. 상기 유기적 솔더 보존제(109)는 플럭스층의 일종으로서, 상기 구리 박막층(103)의 제 1 면(103a)의 산화를 방지할 수 있으며, 추후 솔더링시 접합을 용이하게 한다. 플럭스층으로는 상기 유기적 솔더 보존제 대신에 니켈합금 도금층이나, 금합금 도금층과 같은 금속 도금층을 형성시킬 수 있다.(S80)After forming the blind via
다음으로, 도 2g에 도시된 바와 같이, 상기 기판(101)의 하부에는 볼 패드 마스크(204)를 테이핑하게 된다. 즉, 상기 고분자 필름(102)의 제 2 면(102b)의 표면에는 제 2 레지스트층(203)이 형성되어 있다. Next, as shown in FIG. 2G, the
이때, 상기 제 2 레지스트층(203)과, 블라인드 비아 홀(108)을 다같이 커버하도록 상기 제 2 레지스트층(203)의 표면에는 볼 패드 마스크 테이프(204)가 부착되어 있다. 이에 따라, 상기 블라인드 비아 홀(108)은 볼 패드 마스크 테이프(204)에 의하여 외부로부터 차단되어 있다.(S90)At this time, the ball
이어서, 도 2h에 도시된 바와 같이, 상기 구리 박막층(103)을 패턴화시키게 된다. 즉, 상기 고분자 필름(102)의 제 1 면(102a) 쪽에서 금속 에칭액을 이용하여 제 1 레지스트층(203) 사이의 구리 박막층(103)을 에칭하는 것에 의하여, 상기 구리 박막층(103)은 소망하는 설계에 따른 회로 패턴층으로 형성된다.(S100)Subsequently, as shown in FIG. 2H, the copper
다음으로, 도 2i에 도시된 바와 같이, 상기 제 1 레지스트층(202)을 1차적으로 스트리핑하게 된다. 즉, 구리 박막층(103)의 패턴이 완성된 다음에는 상기 구리 박막층(103)의 표면에 부착되어 있는 제 1 레지스트층(202)을 제거하게 된다. 이에 따라, 상기 고분자 필름(102)의 제 1 면(102a)에는 소망하는 패턴의 구리 박막층(103)이 완성된다.(S110)Next, as shown in FIG. 2I, the first resist
구리 박막층(103)이 패턴화된 다음에는 도 2j에 도시된 바와 같이 구리 박막층(103)의 외면에 주석 이멀젼층(205)을 형성하게 된다. 상기 주석 이멀젼층(205)의 형성으로 인하여 추후 반도체 칩(도 1의 105)의 칩 패턴층(106)과의 접합이 원활하게 이루어진다.(S120) 상기 주석 이멀젼층(205)이 형성된 다음에는 이를 소정 온도에서 경화시키게 된다.(S130)After the copper
다음으로, 도 2k에 도시된 바와 같이, 상기 제 2 레지스트층(203)의 표면에 부착된 볼 패드 마스크 테이프(204)를 분리하는 디테이핑(detaping) 공정을 수행하게 된다. 이처럼, 상기 볼 패드 마스크 테이프(204)는 이전 공정을 수행시에 제 2 레지스트층(203)의 표면에 부착되어서, 블라인드 비아 홀(108) 주변의 고분자 필름(102)의 내측면과, 유기적 솔더 보존제(109)가 형성된 부분에서의 오염을 미연에 방지할 수 있다.(S140)Next, as shown in FIG. 2K, a detaping process of separating the ball
상기 볼 패드 마스크 테이프(204)의 디테이핑 공정이 완료된 다음에는 도 2l 에 도시된 바와 같이, 제 2 레지스트층(203)을 2차적으로 스트리핑하게 된다.(S150)After the detapping process of the ball
상기한 공정을 통하여 기판(101)의 일면상에는 패턴화된 구리 박막층(103)이 형성되고, 상기 기판(101)의 두께 방향으로는 상기 구리 박막층(103)과 접하는 블라인드 비아 홀(108)이 형성된다. 또한, 상기 구리 박막층(103)의 외면에는 주석 이멀젼층(205)이 형성되고, 블라인드 비아 홀(108)과 접하는 구리 박막층(103)의 내면에는 유기적 솔더 보존제(109)가 형성된다. A patterned copper
다음 공정으로는 도 1에 도시된 바와 같이, 칩 인터커넥션 영역(107)에서는 반도체 칩(105)의 칩 패턴층(106)과, 패턴화된 구리 박막층(106)이 전기적으로 접속되고, 기판 인터커넥션 영역(112)에서는 블라인드 비아 홀(108)에 충진된 솔더 볼(110)과 구리 박막층(106)이 전기적으로 접속되고, 솔더 볼(110)의 외부면은 외부 회로 보드(111)와 전기적으로 접속하게 된다. Next, as shown in FIG. 1, in the chip interconnection region 107, the
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다. Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 단면도,1 is a cross-sectional view showing a semiconductor package according to an embodiment of the present invention;
도 2a 내지 도 2L은 도 1의 반도체 패키지를 제조하는 상태를 단계별로 도시한 단면도로서,2A through 2L are cross-sectional views illustrating a state in which the semiconductor package of FIG. 1 is manufactured.
도 2a는 도 1의 기판을 준비한 이후의 상태를 도시한 단면도,2A is a cross-sectional view illustrating a state after preparing the substrate of FIG. 1;
도 2b는 도 2a의 기판에 노광 홀을 형성한 이후의 상태를 도시한 단면도,2B is a cross-sectional view illustrating a state after forming an exposure hole in the substrate of FIG. 2A;
도 2c는 도 2b의 구리 박막층의 양면에 레지스트층을 형성한 이후의 상태를 도시한 단면도,FIG. 2C is a cross-sectional view illustrating a state after forming a resist layer on both surfaces of the copper thin film layer of FIG. 2B;
도 2d는 도 2c의 레지스트층을 노광, 현상한 이후의 상태를 도시한 단면도,FIG. 2D is a cross-sectional view showing a state after exposing and developing the resist layer of FIG. 2C;
도 2e는 도 2d의 고분자 필름을 에칭하여 블라인드 비아 홀을 형성한 이후의 상태를 도시한 단면도,FIG. 2E is a cross-sectional view illustrating a state after forming the blind via hole by etching the polymer film of FIG. 2D; FIG.
도 2f는 도 2e의 구리 박막층의 내면에 유기적 솔더 보존제를 형성한 이후의 상태를 도시한 단면도,FIG. 2F is a cross-sectional view illustrating a state after forming an organic solder preservative on an inner surface of the copper thin film layer of FIG. 2E;
도 2g는 도 2f의 기판상에 볼 패드 마스크를 테이핑한 이후의 상태를 도시한 단면도,FIG. 2G is a cross-sectional view showing a state after taping a ball pad mask on the substrate of FIG. 2F;
도 2h는 도 2g의 구리 박막층을 패턴화한 이후의 상태를 도시한 단면도,2H is a cross-sectional view showing a state after patterning the copper thin film layer of FIG. 2G;
도 2i는 도 2h의 제 1 레지스트층을 스트리핑한 이후의 상태를 도시한 단면도,FIG. 2I is a cross-sectional view illustrating a state after stripping the first resist layer of FIG. 2H;
도 2j는 도 2i의 구리 박막층의 외면에 니켈 이멀젼층을 형성한 이후의 상태를 도시한 단면도,FIG. 2J is a cross-sectional view illustrating a state after forming a nickel emulsion layer on an outer surface of the copper thin film layer of FIG. 2I;
도 2k는 도 2j의 볼 패드 마스크를 디테이핑한 이후의 상태를 도시한 단면도,2K is a cross-sectional view illustrating a state after detapping the ball pad mask of FIG. 2J;
도 2l는 도 2k의 제 2 레지스트층을 스트리핑한 이후의 상태를 도시한 단면도,FIG. 2L is a cross-sectional view showing a state after stripping the second resist layer of FIG. 2K;
도 3은 도 1의 반도체 패키지를 제조하는 상태를 도시한 단면도.3 is a cross-sectional view illustrating a state in which the semiconductor package of FIG. 1 is manufactured.
<도면의 주요 부호에 대한 간단한 설명><Brief description of the major symbols in the drawings>
100...반도체 패키지 101...기판100 ...
102...고분자 필름 103...구리 박막층102
104...접착제 105...반도체 칩104 ... adhesive 105 ... semiconductor chip
106...칩 패턴층 107...칩 인터커넥션 영역106 ... chip pattern layer 107 ... chip interconnection area
108...블라인드 비아 홀 109...유기적 솔더 보존제108
110...솔더 볼 111...외부 회로 보드110
112...기판 인터커넥션 영역 205...솔더 이멀젼층112
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090003400A KR20100084014A (en) | 2009-01-15 | 2009-01-15 | Semiconductor package and the fabrication method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090003400A KR20100084014A (en) | 2009-01-15 | 2009-01-15 | Semiconductor package and the fabrication method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20100084014A true KR20100084014A (en) | 2010-07-23 |
Family
ID=42643561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090003400A KR20100084014A (en) | 2009-01-15 | 2009-01-15 | Semiconductor package and the fabrication method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20100084014A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101401988B1 (en) * | 2012-09-07 | 2014-05-30 | 주식회사 동부하이텍 | Semiconductor package and semiconductor package forming scheme |
-
2009
- 2009-01-15 KR KR1020090003400A patent/KR20100084014A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101401988B1 (en) * | 2012-09-07 | 2014-05-30 | 주식회사 동부하이텍 | Semiconductor package and semiconductor package forming scheme |
US9293630B2 (en) | 2012-09-07 | 2016-03-22 | Dongbu Hitek Co., Ltd. | Semiconductor package and method of forming semiconductor package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8445790B2 (en) | Coreless substrate having filled via pad and method of manufacturing the same | |
JP4651597B2 (en) | Semiconductor package substrate | |
US8510936B2 (en) | Manufacturing method of package carrier | |
KR101077380B1 (en) | A printed circuit board and a fabricating method the same | |
US20110042128A1 (en) | Coreless packaging substrate and method for fabricating the same | |
US8866025B2 (en) | Multilayer wiring board | |
US9899235B2 (en) | Fabrication method of packaging substrate | |
TWI642145B (en) | Semiconductor package substrate and manufacturing method thereof | |
JP4952044B2 (en) | Multilayer wiring board manufacturing method, semiconductor package, and long wiring board | |
JP5407470B2 (en) | Multilayer circuit board manufacturing method | |
JP2008147498A (en) | Multilayer wiring board, and semiconductor device package | |
JP5176643B2 (en) | Multilayer circuit board manufacturing method | |
KR101039774B1 (en) | Method of fabricating a metal bump for printed circuit board | |
KR100908986B1 (en) | Coreless Package Substrate and Manufacturing Method | |
TWI486104B (en) | Multilayer wiring board | |
KR20100084014A (en) | Semiconductor package and the fabrication method thereof | |
KR100752023B1 (en) | Method for manufacturing Rigid-flexible Printed Circuit Board | |
KR100803960B1 (en) | Package on package substrate and the manufacturing method thereof | |
KR101441466B1 (en) | Ultra-thin package board and manufacturing method thereof | |
KR101924458B1 (en) | Manufacturing method of electronic chip embedded circuit board | |
KR100704911B1 (en) | Electronic chip embedded pcb and method of the same | |
JP2014011403A (en) | Method of manufacturing wiring board | |
KR101179716B1 (en) | Printed Circuit Board AND Manufacturing Method for Printed Circuit Board | |
JP2010040625A (en) | Wiring substrate and method of manufacturing the same | |
JP5223213B2 (en) | Multilayer wiring board, semiconductor device package, and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |