[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102674882B1 - 반도체 디바이스 및 그 제조 방법 - Google Patents

반도체 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR102674882B1
KR102674882B1 KR1020170012473A KR20170012473A KR102674882B1 KR 102674882 B1 KR102674882 B1 KR 102674882B1 KR 1020170012473 A KR1020170012473 A KR 1020170012473A KR 20170012473 A KR20170012473 A KR 20170012473A KR 102674882 B1 KR102674882 B1 KR 102674882B1
Authority
KR
South Korea
Prior art keywords
metal
semiconductor device
substrate
opening
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170012473A
Other languages
English (en)
Other versions
KR20180066800A (ko
Inventor
한이슬
이태용
심재범
Original Assignee
앰코 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 인코포레이티드 filed Critical 앰코 테크놀로지 인코포레이티드
Publication of KR20180066800A publication Critical patent/KR20180066800A/ko
Application granted granted Critical
Publication of KR102674882B1 publication Critical patent/KR102674882B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Geometry (AREA)

Abstract

반도체 디바이스 및 반도체 디바이스를 제조하는 방법. 비제한적인 예시로서, 본 개시의 다양한 양태는 서브스트레이트에 결합되고 구멍이 형성된 금속 플레인에 의해 둘러싸여진 반도체 다이를 포함하는 반도체 디바이스와 그 제조 방법을 제공한다.

Description

반도체 디바이스 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THEREOF}
본 발명은 전자 디바이스 및 전자 디바이스를 제조하기 위한 방법에 관한 것이다.
현재의 반도체 디바이스 및 반도체 디바이스를 제조하는 방법들은 예를 들어, 너무 높은 노이즈 민감도, 적절한 서포트를 결여한 반도체 패키지, 초과 비용, 감소된 신뢰성 또는 패키지 사이즈가 너무 큰 크도록 유발하여 적절하지 않다. 종래 및 전통적인 접근들의 추가적인 제약 및 단점들은 도면을 참조하여 본 출원의 이하에서 기재되는 본 개시의 이러한 접근들과의 비교를 통해 본 기술 분야에서 통상의 지식을 가진 사람에게 명백하게 될 것이다.
본 개시의 다양한 양태들은 전자 디바이스 및 전자 디바이스를 제조하기 위한 방법을 제공한다. 비제한적인 예시로서, 본 개시의 다양한 양태들은 서브스트레이트에 결합되고 홀이 있는 메탈 플레인에 의해 둘러싸인 반도체 다이를 포함하는 반도체 디바이스와 그 제조 방법을 제공한다.
본 개시의 다양한 양태들은 반도체 디바이스의 제조 방법과 그에 의해 제조된 반도체 디바이스를 제공한다.
예를 들어, 본 개시의 다양한 양태들은 반도체 디바이스의 제조 방법과 그에 의해 제조된 반도체 디바이스를 제공하고, 반도체 디바이스는 상부 서브스트레이트면과 하부 서브스트레이트면과 상기 상부 및 하부 서브스트레이트면들의 사이에서 연장되는 측부 서브스트레이트면들을 갖는 서브스트레이트; 상부 서브스트레이트면 상에 형성되고 그것을 관통하는 제 1 및 제 2 개구를 포함하는 메탈 플레인; 상부 서브스트트레이면 상에 형성되고 메탈 플레인의 제 1 개구 내에 위치하고, 상부 다이면, 하부 다이면 및 상부와 하부 다이면들의 사이에서 연장되는 측부 다이 측면들을 갖고, 하부 다이면은 상부 서브스트레이트면에 결합되는 반도체 다이; 측부 다이 측면들의 적어도 일부와 상부 서브스트레이트면의 적어도 일부를 인캡슐레이션하고, 메탈 플레인의 제 2 개구를 통해 연장되는 인캡슐레이팅 물질을 포함한다.
또한, 예를 들어, 본 개시의 다양한 양태들은 반도체 디바이스와 그에 의해 제조된 반도체 디바이스를 제공하고, 반도체 디바이스는 상부 서브스트레이트면과 하부 서브스트레이트면과 상기 상부 및 하부 서브스트레이트면들의 사이에서 연장되는 측부 서브스트레이트면들을 갖는 서브스트레이트; 상부 서브스트레이트면 상에 형성되고, 그것을 통해 연장되는 제 1 및 제 2 개구를 포함하는 제 1 섹션과, 제 1 섹션으로부터 전기적으로 독립되고, 그것을 통해 완전히 연장되는 제 3 개구를 포함하는 제 2 섹션을 포함하는 금속층; 서브스트레이트 상에 형성되고 제 1 섹션의 제 1 개구 내에 위치하고, 상부 다이면, 하부 다이면 및 상부 및 하부 다이면들의 사이에서 연장된 측부 다이 측면들을 갖고, 하부 다이면은 상부 서브스트레이트면에 결합되는 반도체 다이; 및 수평 다이 측면들의 적어도 일부와 상부 서브스트레이트면의 적어도 일부를 인캡슐레이션하고, 제 1 섹션의 제 2 개구와 제 2 섹션의 제 2 개구를 채우는 인캡슐레이팅 물질을 포함한다.
또한 예를 들어, 본 개시의 다양한 양태들은 반도체 디바이스를 제조하는 방법과, 그에 의해 제조된 반도체 디바이스를 제공하고, 반도체 디바이스는 상부 서브스트레이트면과 하부 서브스트레이트면과 상기 상부 및 하부 서브스트레이트면들의 사이에서 연장되는 측부 서브스트레이트면들을 갖는 서브스트레이트; 상부 서브스트레이트면 상에 형성되고, 그것을 통해 연장되는 제 1 및 제 2 개구를 포함하는 금속층; 서브스트레이트 상에 형성되고 금속층의 제 1 개구 내에 위치하고, 상부 다이면, 하부 다이면 및 상부 및 하부 다이면들의 사이에서 연장된 측부 다이 측면들을 갖고, 하부 다이면은 상부 서브스트레이트면에 결합되는 반도체 다이; 및 수평 다이 측면들의 적어도 일부와 상부 서브스트레이트면의 적어도 일부를 인캡슐레이션하는 인캡슐레이팅 물질을 포함하고, 인캡슐레이팅 물질은 금속층의 제 2 개구로 연장되고, 금속 표면은 인캡슐레이팅 물질의 상부 면에서 노출되고 금속층에 전기적으로 연결된다.
도 1은 본 개시의 다양한 양태에 따른 반도체 디바이스를 제조하는 예시적인 방법의 플로우 다이어그램을 도시한다.
도 2a-2h는 도 1의 예시적인 방법에 따른 제조 중 예시적인 반도체 디바이스의 단면도를 도시한다.
도 3a-3b는 본 개시의 다양한 양태에 따른 예시적인 메탈 플레인의 평면도를 도시한다.
도 4는 본 개시의 다양한 양태에 따른 예시적인 반도체 디바이스의 단면도를 도시한다.
도 5는 본 개시의 다양한 양태에 따른 예시적인 반도체 디바이스의 단면도를 도시한다.
도 6은 본 개시의 다양한 양태에 따른 예시적인 반도체 디바이스의 단면도를 도시한다.
도 7은 본 개시의 다양한 양태에 따른 예시적인 반도체 디바이스의 단면도를 도시한다.
후속하는 논의는 본 개시의 다양한 양태들을 그 예시를 제공하는 것에 의해 제시한다. 이러한 예시들은 비제한적이고, 따라서 본 개시의 다양한 양태의 범위는 제공된 예시들의 어떠한 특정 특징에 의해 반드시 제한되어서는 안된다. 후속하는 논의에서 "예를 들어", "e.g." 및 "예시적인"의 문구들은 비제한적이며 일반적으로 "제한이 아닌 예시의 방법에 의해", "예시적이고 제한적이지 않은" 등과 같은 의미이다.
이하에서 사용될 것처럼, "및/또는"은 "및/또는"에 연결된 리스트에서 어떠한 하나 또는 이상을 의미한다. 예로서, "x 및/또는 y"는 3개의 구성 세트 {(x), (y), (x, y)}의 어느 구성을 의미한다. 즉, "x 및/또는 y"는 "x 및 y의 하나 또는 전체"를 의미한다. 다른 예에서, "x, y 및/또는 z"는 7개의 구성 세트 {(x), (y), (z), (x, y), (x, z), (y, z), (x, y, z)}의 어느 구성을 의미한다. 즉, "x, y 및/또는 z"는 "x, y 및 z의 하나 또는 이상"을 의미한다.
여기서 사용된 용어는 단지 특정 예시들을 설명하기 위한 목적인 것이며, 본 개시의 제한을 의도한 것이 아니다. 여기서 사용된 것처럼, 단수 형태들은 문맥이 명확하게 그렇지 않음을 나타내지 않는 이상, 역시 복수 형태를 포함하도록 의도된 것이다. 본 명세서에서 "포함한다", "구비한다", "포함하는", "구비하는", "갖는다", "갖는"의 용어들은 언급된 특성, 숫자, 단계, 동작, 구성 및/또는 부품의 존재를 명시하는 것이나, 하나 또는 이상의 다른 특성, 숫자, 단계, 동작, 구성, 부품 및/또는 그들의 그룹의 존재나 추가를 배제하는 것이 아니다.
제 1, 제 2 등의 용어들이 여기서 다양한 구성들을 설명하기 위해 사용될 수 있으나, 이러한 구성들은 이러한 용어에 의해 제한되지 않아야 함이 이해될 것이다. 이러한 용어들은 단지 하나의 구성을 다른 구성과 구분하기 위해 사용된다. 따라서, 예를 들어, 아래에서 논의될 제 1 구성, 제 1 부품 또는 제 1 부분은 본 개시로부터 벗어남이 없이 제 2 구성, 제 2 부품 또는 제 2 부분으로 통칭될 수 있다. 유사하게, "상부", "하부", "측부" 등과 같은 다양한 공간적인 용어들은 하나의 구성을 다른 구성으로부터 상대적인 방식에서 구별하기 위해 사용될 수 있다. 그러나, 예를 들어, 반도체 디바이스가 그 "상부" 면이 수평 방향을 향하고, 그 "측부" 면이 수직 방향으로 향하도록 옆으로 회전될 수 있는 것과 같이, 부품들은 본 개시로부터 벗어남이 없이 다양한 방식으로 지향될 수 있다.
결합된, 연결된, 부착된 등과 같은 용어들은 명시적으로 다르게 지칭되지 않는 이상 직접 및 간접(예를 들어, 중간 부재를 구비)적인 결합, 연결, 부착 등을 포함한다. 예를 들어, 구성 A가 구성 B에 결합되면, 구성 A는 구성 B에 중간 신호 분배 구조를 통해 간접적으로 결합될 수 있고, 구성 A는 구성 B에 직접적으로 결합(예를 들어, 직접적으로 부착, 직접적으로 솔더링, 금속 대 금속 본딩으로 부착 등)될 수 있다.
도면에서, 구조들, 층들, 영역들 등(예를 들어, 절대적 및/또는 상대적 차원들)은 설명의 명확성을 위해 과장될 수 있다. 이러한 차원들은 일반적으로 예시적인 구현예를 나타내지만, 제한되지 않는다. 예를 들어, 구조 A가 영역 B에 비해 더 큰 것으로 도시되면, 이것은 예시적인 구현예를 일반적으로 나타내는 것이지만, 다르게 설명되지 않는 한, 구조 A는 일반적으로 구조 B에 비해 더 클 것이 요구되지 않는다. 추가적으로, 도면에서, 유사한 도면부호들은 설명을 통해 유사한 구성들을 언급할 수 있다.
본 개시의 다양한 양태들은 본 기술분야에서 통상의 지식을 가진 사람에 의해 용이하게 재현될 수 있도록 수반하는 도면들을 참조하여 자세히 설명될 것이다.
도 1은 본 개시의 다양한 양태들에 따른 반도체 디바이스를 제조하는 예시적인 방법 100의 플로우 다이어그램을 도시한다. 예시적인 방법 100은 예를 들어, 시드층을 형성 (110), 도금(120), 에칭(130), 다이 부착(140), 인캡슐레이팅(150), 캐리어 제거(160), 서브스트레이트 형성(170), 도전성 볼 형성(180) 등을 포함할 수 있다.
도 2a-2h는 도 1의 예시적인 방법 100에 따른 제조 중 예시적인 반도체 디바이스의 단면도를 도시한다. 후술하는 논의는 도 1 및 도 2a-2h를 전체적으로 함께 참조할 것이다.
예시적인 방법 100은 블록 105에서 실행하기 시작할 수 있다. 예시적인 방법 100은 다양한 조건들과 여기서 제공되는 그것의 비제한적인 예시들에 대응하여 실행하기 시작할 수 있다. 예를 들어, 예시적인 방법 100은 예시적인 방법 100의 블록 110-195의 어느 것 또는 이러한 블록 110-195의 어느 일부로부터도 실행 플로우를 받음에 의해 실행을 시작할 수 있다.
예시적인 방법 100은, 블록 110에서, 캐리어 상에 시드층을 형성하는 것을 포함할 수 있다. 이러한 형성의 비제한적인 예시는 도 2a에 제시된다. 예를 들어, 캐리어(10)는 다양한 캐리어 물질(예를 들어, 유리, 금속, 실리콘 및/또는 다른 반도체 물질, 플라스틱, 폴리머 등)의 어느 것을 포함할 수 있다. 캐리어(10)는 다양한 형태 또는 폼-팩터들(예를 들어, 정사각 또는 직사각 패널 형태, 훼이퍼 형태 및/또는 크기, 공정 중 단일 반도체 다이에 매칭하거나 이동시키도록 하는 형태 및/또는 크기 등)의 어느 것을 포함할 수 있다.
블록 110은 예를 들어, 캐리어(10)의 상부 표면(또는 측부) 상에 시드층(11)을 형성하는 것을 포함할 수 있다. 시드층(11)은 다양한 물질의 어느 것을 포함할 수 있다. 예를 들어, 시드층(11)은 구리를 포함할 수 있다. 또한, 예를 들어, 시드층(11)은 다양한 금속(예를 들어, 구리, 은, 금, 알루미늄, 텅스텐, 티타늄, 니켈, 몰리브덴 등)의 어느 것의 하나 이상의 층들을 포함할 수 있다.
블록 110은 다양한 방식의 어느 것에서 시드층(11)을 형성하는 것을 포함할 수 있다. 예를 들어, 블록 110은 스퍼터링 도는 다른 물리적 기상 증착(PVD) 기법, 화학적 기상 증창(CVD), 무전해 도금, 전해 도금 등을 이용하여 시드층(11)을 형성하는 것을 포함할 수 있다. 시드층(11)은 예를 들어, 시드층(11)의 그것에 대해 동일하거나 다른 금속을 도금하는 후속하는 것과 같은 전해 도금 공정 동안 이용될 수 있다.
일반적으로, 블록 110은 시드층을 형성하는 것을 포함할 수 잇다. 따라서, 이러한 개시의 범위는 시드층의 어떠한 특정 타업의 특징 및/또는 시드층을 형성하는 특정 방식에 의해 제한되어서는 안된다.
예시적인 방법 100은, 블록 120에서, 시드층 상에 도금된 금속층을 형성하는 것을 포함할 수 있다. 이러한 형성의 비제한적인 예시가 도 2b에 도시된다.
블록 120은 다양한 방식의 어느 것에서 도금된 금속층을 형성하는 것을 포함할 수 있다. 예를 들어, 블록 120은 도금된 금속층이 형성될 영역(또는 공간)을 정의하기 위해 시드층(11)의 위로 마스크층(12)(또는 템플릿)을 형성하는 것을 포함할 수 있다. 예를 들어, 마스크층(12)는 포토레지스트(12) 물질 또는 다른 물질(예를 들어, 어떤 절연 물질 등)을 포함할 수 있고, 도금된 금속층이 형성되는 영역 이외에서 시드층(11)의 영역들을 커버하도록 패턴될 수 있다. 블록 120은 다양한 방식(예를 들어, 패턴된 층을 인쇄, 제 1 영역을 경화함에 따르는 균일한 층을 형성하고 제 2 영역을 제거하는 등)의 어느 것에서 마스크층(12)_를 형성하는 것을 포함할 수 있다.
블록 120은 그리고 나서, 예를 들어, 도금된 금속층(422)을 마스크층(12)를 통해 노출된 시드층(11)의 영역 상에 형성(예를 들어, 전해 도금)하는 것을 포함할 수 있다.여기서 논의되는 것처럼, 도금된 금속층(422)은 다양한 물질(예를 들어, 구리, 티타늄, 그롬, 알루미늄, 금, 은, 티타늄/텅스텐, 티타늄/니켈, 그 합금 등)의 어느 것을 포함할 수 있다. 블록 120은 금속층(422)를 마스크층(12) 내의 개구를 통해 노출된 시드층(11)의 영역 상에 전해 도금함에 의해 시드층(11) 상에 도금된 금속층(422)를 형성하는 것을 포함할 수 있다.
도금된 금속층(422)을 형성한 이후, 블록 120은 마스크층(12)를 제거(예를 들어, 에싱, 화학적 스트리핑, 기계적 제거 등)하는 것을 포함할 수 있다. 이러한 마스크층(12)의 제거는 예를 들어, 블록 130에서 수행되는 것과 같이, 후속 처리를 위해 시드층(11)의 이전에 커버된 영역을 노출시킬 수 있다.
전체적인 블록 120은 도금된 금속층을 형성(또는 도금)하는 것을 포함할 수 있다. 따라서, 본 개시의 범위는 금속층을 형성(또는 도금)하는 어떠한 특정 방식의 특징에 의해 제한되어서는 안된다.
예시적인 방법 100은 블록 130에서, 시드층을 에칭하는 것을 포함할 수 있다. 이러한 에칭의 비제한적인 예시가 도 2c에 도시된다.
블록 130은 다양한 방식의 어느 것에서 이러한 에칭을 수행하는 것을 포함할 수 잇다. 예를 들어, 블록 130은 도금된 금속층(422)에 의해 커버되지 않은 시드층(11)의 영역을 제거하는 것(예를 들어, 화학적 에칭 등)을 포함할 수 있다. 시드층(11)의 에칭 동안, 도금된 금속층(422)의 상부 표면 영역 및/또는 측부 가장자리 영역과 도금된 금속층(422) 아래의 시드층(11)의 측부 가장자리 영역은 에칭될 수 있음을 주지하여야 한다.
에칭 이후의 시드층(11)의 잔존하는 영역은 여기서 시드층(421)로서 언급될 것이다. 합쳐진 시드층(421)과 도금된 금속층(422)은 금속 플레인(420)(또는 금속 플레이트(420) 또는 금속층(420))으로서 여기서 언급될 것이다. 금속 플레인(420)은 예를 들어, 전체적으로 평면 형상일 수 있으나, 본 개시의 범위는 그에 제한되지 않는다. 예시적인 구현예에서, 금속 플레인(420)은 캐리어(10) (그리고 궁극적으로 서브스트레이트(410))의 적어도 반을 커버한다. 다른 예시적인 구현예에서, 금속 플레인(420)은 캐리어(10) (그리고 궁극적으로 서브스트레이트(410)의 적어도 1/4을 커버한다.
형성된 금속 플레인(420)과 그 구성들의 예시가 도 3a 및 3b에 도시된다. 특히, 도 3a 및 3b는 본 개시의 다양한 양태에 따라 예시적인 금속 플레인, 소위 420' 및 420''의 평면도를 도시한다.
도 3a를 참조하면, 예시적인 금속 플레인(420')은 금속 플레인(420')의 상부에서 도금된 금속층(422')를 도시한다. 도 3a의 평면도에서, 도금된 금속층(422')는 도시되지 않은 시드층(421')을 커버하고 있음을 주지해야 한다. 예시적인 금속층(420')은 예를 들어, 그것을 통해 연장되는 오프닝을 갖고 전체적으로 평평할 수 있다. 예시적인 금속 플레인(420')은 예를 들어, 도 3b의 예시적인 금속 플레인(420''), 도 2c-2h 및 4-7 등의 예시적인 금속 플레인(420)과 어떠한 또는 모든 특징들을 공유할 수 있다.
예시적인 금속 플레인(420')(예를 들어, 도금된 금속층(422'), 시드층(421')(미도시))은 금속 플레인(420')을 통해 연장되는 하나 이상의 개구(420a')(오프닝 또는 관통홀)을 포함할 수 있다. 제 1 하나 이상의 개구(420a')는 예를 들어, 하나 이상의 전자 소자(예를 들어, 반도체 다이, 수동 소자 등)가 위치될 수 있는(예를 들어, 블록 140) 금속 플레인(420')에서 오프닝을 제공할 수 있다. 비록 단지 하나의 제 1 하나 이상의 개구(420a')가 도 3a에 도시되어 있으나, 어떠한 수의 이러한 개구도 존재할 수 있다. 예시적인 구현예에서, 다수의 이러한 개구(420a')가 존재할 수 있고, 하나 이상의 각 전자 소자(예를 들어, 반도체 다이, 수동 소자 등)이 이러한 개구(420a')의 각각에 위치할 수 있다.
예시적인 금속 플레인(420')(예를 들어, 도금된 금속(422'), 시드층(421')(미도시) 등)은 또한 금속 플레인(420')을 통해 연장되는 제 2 하나 이상의 개구(420b')(또는 오프닝 또는 관통홀)을 포함할 수 있다. 제 2 하나 이상의 개구(420b')는 예를 들어, 인캡슐레이팅 물질이 위치될 수 있는(예를 들어, 블록 150에서) 금속 플레인(420') 내에서 오프닝을 제공할 수 있다.
도 3a에 예로서 도시된 것처럼, 제 1 하나 이상의 개구(420a')은 금속 플레인(420')의 중앙 영역에 위치할 수 있고 제 2 하나 이상의 개구(420b')에 의해 측부로 둘러싸여질 수 있다. 그러나 이러한 개구의 위치는 제한되지 않음을 주지하여야 한다. 예를 들어, 제 1 하나 이상의 개구(420a')은 금속 플레인(420a')의 제 1 측부를 향하여 쏠려서 위치되는 방식으로 형성될 수 있다.
또한, 예시적인 제 1 하나 이상의 개구(420a')와 예시적인 제 2 하나 이상의 개구(420b')의 형상이 정사각형으로 도시되어 있지만, 다양한 형태의 어느 것도 이용될 수 있음을 주지하여야 한다. 예를 들어, 이러한 개구(420a', 420b')는 직사각형, 마름모 형상, 원, 삼각형, 십자 형상, X 형상, 타원 형상, 다각형 등일 수 있다. 또한, 예를 들어, 제 1 하나 이상의 개구(420a')(또는 그 일부)은 제 1 하나 이상의 개구(420b')(또는 그 일부)과 다르게 형성될 수 있다. 또한, 예를 들어, 이러한 개구(420a' 및/또는 420b')는 다른 방향(예를 들어, 교번하거나 방사상으로 등)으로 지향될 수 있다. 예를 들어, 제 1 하나 이상의 개구(420a')의 일부는 제 1 하나 이상의 개구(420a')의 나머지와 다르게 지향될 수 있고, 제 2 하나 이상의 개구(420b')의 일부는 제 2 하나 이상의 개구(420b')의 나머지와 다르게 지향될 수 있으며, 및/또는 제 1 하나 이상의 개구(420a')의 일부는 제 2 하나 이상의 개구(420b')의 일부와 다르게 지향될 수 있다.
도 3b를 참조하면, 예시적인 금속 플레인(420'')은 금속 플레인(420'')의 상부에서 도금된 금속층(422'')을 도시한다. 도 3b의 평면도에서, 도금된 금속층(422'')는 도시되지 않은 시드층(421'')을 커버하고 있음을 주지하여야 한다. 예시적인 금속 플레인(420'')는 예를 들어, 그것을 통해 연장되는 오프닝을 갖고 전체적으로 평평할 수 있다. 예시적인 금속 플레인(420'')은 예를 들어, 도 3a의 예시적인 금속 플레인(420'), 도 2c-2h, 4-7의 예시적인 금속 플레인(420)과 어떠한 또는 모든 특징들을 공유할 수 있다.
예시적인 금속 플레인(420'')(예를 들어, 도금된 금속층(422''), 시드층(421'')(미도시) 등)은 금속 플레인(420'')을 통해 연장되는 제 1 하나 이상의 개구(420a'')(또는 오프닝 또는 관통홀)을 포함한다. 제 1 하나 이상의 개구(420a'')는 예를 들어, 하나 이상의 전자 소자(예를 들어, 반도체 다이, 수동 소자 등)가 위치될 수 있는(예를 들어, 블록 140) 금속 플레인(420'')에서 오프닝을 제공할 수 있다. 비록 단지 하나의 제 1 하나 이상의 개구(420a')가 도 3b에 도시되어 있으나, 어떠한 수의 이러한 개구도 존재할 수 있다. 예시적인 구현예에서, 다수의 이러한 개구(420a'')가 존재할 수 있고, 하나 이상의 각 전자 소자(예를 들어, 반도체 다이, 수동 소자 등)이 이러한 개구(420a'')의 각각에 위치할 수 있다.
예시적인 금속 플레인(420'')(예를 들어, 도금된 금속(422''), 시드층(421'')(미도시) 등)은 또한 금속 플레인(420'')을 통해 연장되는 제 2 하나 이상의 개구(420b'')(또는 오프닝 또는 관통홀)을 포함할 수 있다. 제 2 하나 이상의 개구(420b'')는 예를 들어, 인캡슐레이팅 물질이 위치될 수 있는(예를 들어, 블록 150에서) 금속 플레인(420'') 내에서 오프닝을 제공할 수 있다.
도 3b에 예로서 도시된 것처럼, 제 1 하나 이상의 개구(420a'')은 금속 플레인(420'')의 중앙 영역에 위치할 수 있고 제 2 하나 이상의 개구(420b'')에 의해 측부로 둘러싸여질 수 있다. 그러나 이러한 개구의 위치는 제한되지 않음을 주지하여야 한다. 예를 들어, 제 1 하나 이상의 개구(420a'')은 금속 플레인(420a'')의 제 1 측부를 향하여 쏠려서 위치되는 방식으로 형성될 수 있다.
또한, 예시적인 제 1 하나 이상의 개구(420a'')와 예시적인 제 2 하나 이상의 개구(420b'')의 형상이 정사각형으로 도시되어 있지만, 다양한 형태의 어느 것도 이용될 수 있음을 주지하여야 한다. 예를 들어, 이러한 개구(420a'', 420b'')는 직사각형, 마름모 형상, 원, 삼각형, 십자 형상, X 형상, 타원 형상, 다각형 등일 수 있다. 또한, 예를 들어, 제 1 하나 이상의 개구(420a'')(또는 그 일부)은 제 1 하나 이상의 개구(420b'')(또는 그 일부)과 다르게 형성될 수 있다. 또한, 예를 들어, 이러한 개구(420a'' 및/또는 420b'')는 다른 방향(예를 들어, 교번하거나 방사상으로 등)으로 지향될 수 있다. 예를 들어, 제 1 하나 이상의 개구(420a'')의 일부는 제 1 하나 이상의 개구(420a'')의 나머지와 다르게 지향될 수 있고, 제 2 하나 이상의 개구(420b'')의 일부는 제 2 하나 이상의 개구(420b'')의 나머지와 다르게 지향될 수 있으며, 및/또는 제 1 하나 이상의 개구(420a'')의 일부는 제 2 하나 이상의 개구(420b'')의 일부와 다르게 지향될 수 있다.
예시적인 금속 플레인(420'')은 다수(예를 들어, 두 개, 세 개 등)의 전기적으로 독립된 섹션들로 분리(또는 분할)된다. 예시적인 금속 플레인(420'')(및 따라서 예시적인 도금된 금속층(422'')와 시드층(421''), 미도시)는 제 1 도금된 금속 층 섹션(422a'')(및 그 하부의 제 1 시드층 섹션(421a''), 미도시)를 포함하는 제 1 금속층 섹션과, 제 2 도금된 금속 층 섹션(422b'')(및 그 하부의 제 1 시드층 섹션(421b''), 미도시)를 포함하는 제 2 금속층 섹션으로 분리된다. 제 1 금속층 섹션(제 1 도금된 금속층 섹션(422a'')과 그 제 1 시드층 섹션(421a'')을 포함)과 제 2 금속층 섹션(제 2 도금된 금속층 섹션(422b'')과 그 제 2 시드층 섹션(421b'')을 포함)은 그 섹션들 사이에서 전기적인 독립을 제공하기 위해 예를 들어, 컷아웃 영역(420c'')에 의해 분리될 수 있다. 비록 도 3b의 제 1 하나 이상의 개구(420a'')가 제 1 도금된 금속층 섹션(422a'')에 도시되어 있지만, 제 1 하나 이상의 개구(420a'')는 어떠한 또는 모든 도금된 금속층 섹션들에 형성될 수 있음을 주지하여야 한다.
금속 플레인(420'')의 다른 섹션들이 예를 들어, 다른 각각의 전기적 신호들이 각 금속층 섹션에 대해 적용되도록 제공할 수 있다. 예를 들어, 비접지 전력이 금속층 섹션들의 첫번째에 인가될 수 있고, 접지 신호가 금속층 섹션들의 두번째에 인가될 수 있다. 다른 예시적인 구현예에서, 제 1 전력 신호가 금속층 섹션들의 첫번째에 인가될 수 있고, 제 2 전력 신호가 금속층 섹션들의 두번째에 인가될 수 있고, 제 3 전력 신호가 금속층 섹션들의 세번째에 인가될 수 있다.
비록 예시적인 금속 플레인(420)(예를 들어, 금속 플레인(420') 및/또는 금속 플레인(420''))은 전해 도금 공정을 이용하여 블록 110-130에서 형성되고, 다양한 공정들의 어떤 것도 이용될 수 있다. 예를 들어, 예시적인 금속 플레인(420)은 전해 도금, 무전해 도금, 스퍼터링, CVD, PVD, ALD 등을 이용하여 형성될 수 있다. 따라서, 다양한 예시적인 구현예에서, 금속 플레인(420)은 단지 하나의 금속층, 두 개의 금속층, 세 개의 금속층, 또는 N개의 금속층(N은 정수)를 포함할 수 있다. 예를 들어, 시드층(421)은 존재하거나 존재하지 않을 수 있다.
전체적으로, 블록 130은 시드층을 에칭하는 것을 포함할 수 있다. 따라서, 본 개시의 범위는 시드층 에칭(또는 제거)의 어떠한 특정 방식의 특징들에 의해 제한되어서는 안된다.
예시적인 방법 100은 블록 140에서, 캐리어에 대해 반도체 다이를 부착하는 것을 포함할 수 있다. 이러한 부착의 비제한적인 예시가 도 2d에 도시된다.
블록 140은 다양한 방식의 어느 것에서 캐리어(10)에 대해 반도체 다이(430)를 부착(또는 마운팅 또는 결합)하는 것을 포함할 수 있고, 그 비제한적인 예시가 여기서 제공된다. 블록 140은 예를 들어, 다이 부착 접착제 도는 다른 접착제, 진공력(vacuum force) 등을 이용하여 캐리어(10)에 대해 반도체 다이(430)(또는 하나 이상의 전자 소자, 능동 소자, 수동 소자 등)을 부착하는 것을 포함할 수 있다.
반도체 다이(430)의 능동면(또는 측(side))은 예를 들어, 캐리어(10)의 상부 표면(또는 측)(예를 들어, 블록 110-130에서 금속 플레인(420)이 형성되는 캐리어(10)의 동일한 측)에 부착될 수 있다. 예를 들어, 반도체 다이(430)의 능동측 상의 하나 이상의 본드 패드(또는 컨택 또는 도전성 필러, 도전성 범프 등의 중간열결 구조) 및/또는 능동측 패시배이션층은 캐리어(10)에 부착될 수 있다. 이러한 능동측 방향은 모든 구현예들을 위해 요구되지 않음을 주지하여야 한다. 또한, 예를 들어, 하나 이상의 수동 전자 소자의 하나 이상의 본드 패드(또는 컨택 또는 상호 연결 구조)는 캐리어(10)에 접착될 수 있다.
여기서 논의된 것처럼, 반도체 다이(430) 및/또는 다른 전자 소자는 금속 플레인(420)(예를 들어, 420', 420'' 등)에서 제 1 하나 이상의 각 개구(420a)(예를 들어, 420a', 420a'' 등)에 위치될 수 있다. 도 2d에 도시된 것처럼, 반도체 다이(430)(예를 들어, 그 하부 영역, 그 전체 등)는 금속 플레인(420)에 의해 측부에서 둘러싸여질 수 있다.
여기서 논의된 것처럼, 다수의 전자 소자는 금속 플레인(420)의 동일한 개구 내에 위치될 수 있고, 및/또는 다수의 전자 소자는 금속 플레인(420)의 다른 각각의 개구에 위치될 수 있다.
비록 여기서 제시된 예들이 하나 이상의 반도체 다이의 부착에 관한 것이나, 어떤 하나 이상의 전자 소자(예를 들어, 반도체 다이 대신 또는 그와 더불어)가 부착될 수 있다. 하나 이상의 전자 소자는 예를 들어, 반도체 다이를 포함할 수 있다. 이러한 반도체 다이는 예를 들어, 프로세서 다이, 마이크로프로세서, 코-프로세서(co-processor), 범용 프로세서, 응용 주문형 집적 회로(application-specific integrated circuit), 프로그램 가능 및/또는 이산 논리 디바이스(programmable and/or discrete logic device), 메모리 디바이스, 그 조합, 그 등가물 등을 포함할 수 있다. 하나 이상의 전자 소자는 또한 예를 들어, 하나 이상의 수동 전자 소자(예를 들어, 레지스터, 캐패시터, 인덕터 등)을 포함할 수 있다.
전반적으로, 블록 140은 반도체 다이(및/또는 다른 전자 소자)를 캐리어에 부착하는 것을 포함할 수 있다. 따라서, 이러한 개시의 다양한 양태의 범위는 어떠한 특정 타입의 전자 소자, 전자 소자를 부착(또는 포지셔닝, 마운팅 또는 결합)하는 어떠한 특정한 방식, 전자 소자의 어떠한 특정 포지셔닝 등의 특징들에 의해 제한되어서는 안된다.
예시적인 방법 100은 블록 150에서, 인캡슐레이팅을 수행하는 것을 포함한다. 이러한 인캡슐레이팅의 예시는 도 2e에 도시된다.
블록 150은 예를 들어, 인캡슐레이팅 물질(440)로 반도체 다이(430)(및/또는 다른 전자 소자)의 상부 및/또는 측부를 커버하고, 금속 플레인(420)의 상부 및/도는 측부를 커버하고, 캐리어(10)의 상부를 커버하는 등을 포함할 수 있다.
어떠한 또는 모든 이러한 소자(예를 들어, 그 상부, 그 상측부 등)는 인캡슐레이팅 물질(440)로부터 노출될 수 있음을 주지하여야 한다. 이러한 노출은 예를 들어, 초기 인캡슐레이팅에서 수행(예를 들어, 인캡슐레이팅 물질(440)의 초기 형성 동안 인캡슐레이팅 물질(440)에 의해 커버되지 않은 이러한 면들을 남겨두는 것에 의해)될 수 있다. 또한, 예를 들어, 이러한 노출은 표면들을 커버하기 위해 최초로 형성된 인캡슐레이팅 물질(440)을 박화(thinning, 예를 들어, 그라인딩, 에칭, 평탄화 등)함에 의해 수행될 수 있고, 박화 이후에 노출될 수 있다. 이러한 박화는 하나 이상의 전자 소자를 박화하는 것을 또한 포함할 수 있음을 주지하여야 한다. 또한, 예를 들어, 블록 150은 인캡슐레이팅 물질 440을 박화하는 것을 포함할 수 있으나 하나 이상 또는 모든 전자 소자를 노출시키기에 충분하지 않을 수 있다.
블록 150은 예를 들어, 인캡슐레이팅 물질(440)로 전자 소자(예를 들어, 반도체 다이 등) 로 채워지지 않는 금속 플레인(420)의 개구를 채우는 것을 포함할 수 있다. 예를 들어, 여기서 논의된 것처럼, 금속 플레인(420)는 전자 소자가 위치되는(예를 들어 블록 140 등) 제 1 하나 이상의 개구(420a)를 포함할 수 있다. 블록 150은 인캡슐레이팅 물질(440)로 전자 소자로 채워지지 않는 이러한 개구의 영역을 채우는 것을 포함할 수 있다. 또한, 예를 들어, 여기서 논의된 것처럼, 금속 플레인(420)은 제 2 하나 이상의 개구(420b)(예를 들어, 아무런 전자 소자가 위치되지 않은)을 포함할 수 있다. 블록 150은 인캡슐레이팅 물질(440)로 어떤 또는 모든 이러한 개구를 채우는 것을 포함할 수 있다. 이러한 필링(filling)은 인캡슐레이팅 물질(440)과 서브스트레이트 사이의 결합을 향상시킬 수 있고, 또한 반도체 디바이스에서 휨 현상을 줄일 수 있다.
인캡슐레이팅 물질(440)은 다양한 인캡슐레이팅 또는 몰딩 물질(예를 들어, 레진, 폴리머 복합 물질, 필러를 갖는 폴리머, 에폭시 레진, 필러를 갖는 에폭시 레진, 필러를 갖는 에폭시 아크릴레이트, 실리콘 레진, 그 조합, 그 등가물 등)의 어느 것을 포함할 수 있다. 블록 150은 다양한 방식(예를 들어, 압축 몰딩, 트랜스퍼 몰딩, 액상 인캡슐런트 몰딩, 진공 라미네이션, 페이스트 프린팅, 필름 보조 몰딩 등)의 어느 것으로 인캡슐레이팅 물질(440)을 형성하는 것을 포함할 수 있다.
전반적으로, 블록 150은 인캡슐레이팅을 수행하는 것을 포함할 수 있다. 따라서, 본 개시의 범위는 인캡슐레이팅의 어떠한 특정 방식의 특징, 인캡슐레이팅 물질의 어떠한 특정 타입의 특징 등에 의해 제한되어서는 안된다.
예시적인 방법 100은 블록 160에서, 캐리어를 제거하는 것을 포함할 수 있다. 이러한 캐리어 제거의 예시가 도 2f에 도시되어 있다(예를 들어, 캐리어(10)이 도시된 도 2e와 비교).
블록 160은 예를 들어, 기계적 그라인딩, 화학적 에칭, 화학적-기계적 평탄화(CMP) 등의 하나 이상을 수행함에 의해 캐리어(10)을 제거하는 것을 포함할 수 있다. 또한, 예를 들어, 블록 160은 슬라이딩, 전단가공(shearing), 및/또는 캐리어(10)를 필링(peeling)하는 것을 포함할 수 있다. 캐리어(10)가 접착제(예를 들어, 열적으로 탈착 가능한 접착제(thermally releasable adhesive), UV로 탈착가능한 접착제 등)을 이용하여 메탈 플레인(420)에 결합되는 예시적인 구현예에서, 블록 160은 캐리어(10)의 제거에 우선하여 이러한 접착제(예를 들어, 열, 빛, 화학물질 등을 적용하는 것에 의해)의 접착 본딩을 해제(또는 약화)하는 것을 포함할 수 있다.
다양한 구현예에서, 블록(160)은 예를 들어, 향후 재사용을 위해 캐리어(10)을 준비하는 것을 포함할 수 있다. 예를 들어, 블록 160은 캐리어로부터 접착제 잔여를 세정하거나 벗겨내고, 다음 사용을 위해 캐리어(10)에 접착제를 적용하는 등을 포함할 수 있다.
도 2f에 도시된 것처럼, 어셈블리는 도 2e에서 하부(예를 들어, 캐리어(10)를 향해 향하는)를 향해 대향하는 것으로 이전에 도시되었던 어셈블리의 면에서의 처리를 위해 현 시점에서 재배향될 수 있다. 도 2f에 도시된 것처럼, 어셈블리의 상측에서, 금속층(440)(예를 들어, 만약 존재한다면 시드층(421), 도금된 금속층(422) 등)의 면, 반도체 다이(430)(예를 들어, 반도체 다이(430)의 능동측, 반도체 다이(430)의 패시배이션층, 및/또는 이러한 패시배이셔층에서 각 개구를 통해 노출된 본드 패드 등)의 표면 및 인캡슐레이팅 물질(440)의 표면은 동일평면일 수 있다. 비록 도 2f에 도시되지 않았지만, 어셈블리의 하측은 다른 캐리어 또는 홀더(예를 들어, 캐리어(10)의 제거 전 또는 후)에 결합될 수 있다.
전반적으로, 블록 160은 캐리어를 제거하는 것을 포함할 수 있다. 따라서, 본 개시의 범위는 캐리어를 제거하는 어떠한 특정 방식의 특징들에 의해, 캐리어의 어떠한 특정 타입의 특징들에 의해 제한되어서는 안된다.
예시적인 방법 100은 블록 170에서, 서브스트레이트를 형성하는 것을 포함할 수 있다. 이러한 서브스트레이트 형성의 예시가 도 2g에 도시된다.
블록 170은 예를 들어, 미리 형성된 서브스트레이트(또는 서브스트레이트의 미리 형성된 일부)를 부착하는 것을 포함할 수 있다. 예를 들어, 이러한 부착에 앞서, 서브스트레이트(또는 그 일부)는 다양한 기법들의 어느 것을 이용하여 형성될 수 있다. 또한, 블록 170은 블록 160에서 제거된 캐리어의 위치에 서브스트레이트를 형성(또는 빌드업)하는 것을 포함할 수 있다. 기판 형성 및/또는 부착의 비제한적인 예시는 2015년 8월 11일에 출원되고, "Semiconductor Package and Fabricating Method Thereof"이라고 명칭된 미국 특허 출원 14/823,689에 제공되어 있고, 이것은 여기서 모든 목적을 위해 그 전체에서 참조에 의해 포함된다.
예시적인 구현예에서, 블록 170은 블록 160에서 캐리어(10)의 제거에 앞서 캐리어(10)에 의해 커버된 어셈블리의 면에 서브스트레이트를 형성하는 것을 포함할 수 있다. 블록 170은 다양한 방식의 어느 것으로 서브스트레이트를 형성하는 것을 포함할 수 있고, 그 비제한적인 예시가 여기서 제공된다. 서브스트레이트는 또한 인터포저, 신호 분배 구조, 신호 재분배 구도 등으로 언급될 수 있음을 주지하여야 한다.
블록 170은, 예를 들어, 제 1 절연층(411)을 형성하는 것을 포함할 수 있다. 절연층(411)은 예를 들어, 무기 절연 물질(예를 들어, Si3N4, SiO2, SiON, SiN, 산화물, 질화물 등) 및/또는 유기 절연 물질(예를 들어, 폴리머, 폴리이미드(PI), 벤조사이클로부텐(BCB), 폴리벤조올사졸(PBO), 비스말레이미드 트라이진(BT), 몰딩 물질, 페놀릭 레진, 에폭시, 실리콘, 아크릴레이트 폴리머, 그 조합, 그 등가물 등)의 어떠한 다양한과 같은 다양한 절연 물질의 어떤 것의 하나 이상을 포함할 수 있으나, 본 개시의 범위는 그에 제한되지 않는다.
블록 170은 다양한 공정(예를 들어, 스핀 코팅, 스프레이 코팅, 프린팅, 신터링, 열적 산화, 물리적 기상 증착(PVD), 화학적 기상 증착(CVD), 금속 유기 화학 기상 증착(MOCVD), 원자층 증착(ALD), 저압 화학적 기상 증창(LPCVD), 플라즈마 향상 화학적 기상 증착(PECVD), 플라즈마 기상 증착(PVD), 시트 라미네이션, 증착 등)의 어느 하나 이상을 사용하여 제 1 절연층(411)을 형성하는 것을 포함할 수 있으나, 본 개시의 범위는 그에 제한되지 않는다.
블록 170은 예를 들어, 제 1 절연층(411)을 통해 개구(또는 오프닝 또는 홀)을 형성하는 것을 포함할 수 있다. 이러한 개구는 예를 들어, 도전성 물질이 형성될 제 1 절연층(411) 내의 오프닝을 제공하는 것을 포함할 수 있다. 예를 들어, 이러한 개구는 제 1 절연층(411)을 통해 반도체 다이(430)(및/또는 다른 소자)의 본드 패드(또는 도전성 필러, 도전성 범프 등의 일반적인 상호 연결 구조)를 노출시킬 수 있다. 예를 들어, 이러한 개구는 이러한 본드 패드 또는 일반적인 상호 연결 구조, 반도체 다이(430)로부터 연장되는 이러한 본드 패드 또는 일반적인 상호 연결 구조의 전체, 또는 그 부분의 단면들을 노출시킬 수 있다. 또한, 예를 들어, 이러한 개구는 제 1 절연층(411)을 통해 금속 플레인(430)을 노출시킬 수 있다. 이러한 개구 형성은 예를 들어, 제 1 절연층(411)이 최초 형성된 후 수행(예를 들어, 레이저 절삭, 기계적 절삭, 화학적 에칭 등)될 수 있다. 또한, 예를 들어, 이러한 개구는 제 1 절연층(411)의 최초 증착 동안 형성(예를 들어, 선택적 프린팅, 마스킹 및 증착 등에 의해)될 수 있다. 개구는 예를 들어, 일반적으로 원통형일 수 있고 제 2 단부 오프닝에 비해 더 큰 제 1 단부 오프닝을 구비하는 경사진 측벽을 가질 수 있고(예를 들어, 원뿔대(truncated cone)와 같은 형상), 직사각형 박스 형상을 가질 수 있고, 각뿔대(truncated pyramid) 등과 같은 형상을 가질 수 있다.
블록 170은 또한, 예를 들어, 제 1 절연층(411) 상에 및/또는 이를 통해 하나 이상의 도전층(412)을 형성하는 것을 포함할 수 있다. 예를 들어, 블록 170은 제 1 절연층(411)에서 개구 내에 제 1 도전층 영역(412a)(또는 층), 제 1 절연층(411) 상에 제 2 도전층 영역(412b)(또는 층)을 형성(예를 들어, 전체적으로 도전층 영역(412b)가 형성된 절연층(411)의 표면에 나란하게 연장)하는 것을 포함할 수 있다. 예를 들어, 예시적인 구현예에서, 하나 이상의 도전층(412)은 반도체 다이(430)의 하나 이상의 본드 패드(또는 일반적인 상호 연결 구조, 예를 들어 도전성 필러, 도전성 패드 등)와 금속 플레인(420)(또는 그 섹션)을 전기적으로 연결할 수 있다.
금속 플레인(420)이 다수의 전기적으로 분리된 섹션(도 3b에서 제공되고 여기서 논의된 예시 420'')을 포함하는 예시적인 구현예에서, 도전층(412)의 제 1 파트는 제 1 금속층 섹션에 반도체 다이(430)의 제 1 본드 패드 또는 일반적인 상호 연결 구조를 전기적으로 연결할 수 있고, 도전층(412)의 제 2 파트는 반도체 다이(430)의 제 2 본드 패드 또는 일반적인 상호 연결 구조를 제 2 금속층 섹션에 전기적으로 연결할 수 있다.
도전층(412)은 다양한 물질(예를 들어, 구리, 알루미늄, 니켈, 철, 은, 금, 티타늄, 크롬, 텅스텐, 팔라듐, 그 조합, 그 합금, 그 등가물 등)의 어느 것을 포함할 수 있으나, 본 개시의 범위는 그에 한정되지 않는다.
블록 170은 다양한 공정(전해 도금, 무전해 도금, 화학적 기상 증착(CVD), 스터퍼링 또는 물리적 기상 증착(PVD), 원자층 증착(ALD), 플라즈마 기상 증착, 프린팅, 스크린 프린팅, 리소그래피, 솔더 마운팅 또는 증착, 금속 블로킹 등)의 어느 하나 이상을 이용하여 도전층을 형성할 수 있으나, 본 개시의 범위는 그에 한정되지 않는다.
블록 170은 예를 들어, 제 1 절연층(411) 및/또는 하나 이상의 도전층(412) 상에 제 2 절연층(414)을 형성하는 것을 포함할 수 있다. 블록 170은 예를 들어, 제 1 절연층(411)과 동일한 방식 또는 다른 방식으로 제 2 유전층(414)을 형성하는 것을 포함할 수 있다.
제 2 절연층(414)은 예를 들어, 무기 절연 물질(예를 들어, Si3N4, SiO2, SiON, SiN, 산화물, 질화물, 그 조합, 그 등가물 등) 및/또는 유기 절연 물질(예를 들어, 폴리머, 폴리이미드(PI), 벤조사이클로부텐(BCB), 폴리벤조올사졸(PBO), 비스말레이미드 트라이진(BT), 몰딩 물질, 페놀릭 레진, 에폭시, 실리콘, 아크릴레이트 폴리머, 그 조합, 그 등가물 등)과 같은 다양한 절연 물질의 어느 것의 하나 이상의 층을 포함할 수 있으나, 본 개시의 범위는 그에 제한되지 않는다. 예를 들어, 제 2 절연층(414)이 제 1 절연층(411)과 동일한 물질로 형성될 수 있고 또는 다른 물질로 형성될 수 있다. 예시적인 시나리오에서, 제 2 절연층(411)은 무기 절연 물질로 형성될 수 있고, 제 2 절연층(414)은 유기 절연 물질로 형성될 수 있다.
블록 170은 다양한 공정(예를 들어, 스핀 코팅, 스프레이 코팅, 신터링, 열적 산화, 물리적 기상 증착(PVD), 화학적 기상 증착(CVD), 금속 유기 화학 기상 증착(MOCVD), 원자층 증착(ALD), 저압 화학적 기상 증창(LPCVD), 플라즈마 향상 화학적 기상 증착(PECVD), 플라즈마 기상 증착(PVD), 시트 라미네이션, 증착 등)의 어느 하나 이상을 사용하여 제 2 절연층(414)을 형성하는 것을 포함할 수 있으나, 본 개시의 범위는 그에 제한되지 않는다. 제 2 절연층(414)은 제 1 절연층(411)과 동일한 공정을 이용하여 형성될 수 잇으나, 다른 공정을 이용하여 형성(예를 들어, 다른 각각의 절연 물질을 이용할 때, 다른 개별적인 피치를 갖는 개구 또는 컨덕터를 형성할 때 등)될 수 있다.
블록 170은 제 2 절연층(414)을 통해 개구(또는 오프닝 또는 홀)을 형성하는 것을 포함할 수 있다. 이러한 개구는 예를 들어, 제 2 절연층(414) 내에 도전성 물질이 형성되거나 언더 범프 금속화(under bump metallization)가 형성될 수 있는 오프닝을 제공할 수 있다. 예를 들어, 이러한 개구는 제 2 절연층(414)을 통해 도전층(또는 그 랜드)를 노출시킬 수 있다.
이러한 개구 형성은 예를 들어, 제 2 절연층(414)가 최초 형성된 이후 수행(레이저 절삭, 기계적 절삭, 화학적 에칭 등에 의해)될 수 있다. 또한, 예를 들어, 이러한 개구는 제 2 절연층(414)의 최초 증착 동안 형성(예를 들어, 선택적 프린팅, 마스킹 또는 증착 등에 의해)될 수 있다. 개구는 예를 들어, 일반적으로 원통형일 수 있고 제 2 단부 오프닝에 비해 더 큰 제 1 단부 오프닝을 구비하는 경사진 측벽을 가질 수 있고(예를 들어, 원뿔대(truncated cone)와 같은 형상), 직사각형 박스 형상을 가질 수 있고, 각뿔대(truncated pyramid) 등과 같은 형상을 가질 수 있다.
여기서 언급된 것처럼, 예시적인 구현예에서, 블록 170은 제 2 절연층(414) 내에 및/또는 이러한 개구를 둘러싸는 제 2 절연층(414)의 주변 영역 상에 언더 범프 금속화(under bump metallization, 하나 이상의 금속층)을 형성하는 것을 포함할 수 있다. 이러한 언더 범프 금속화("UBM") 또는 UBM 구조는 예를 들어, 층 또는 시드층으로 언급될 수 있는 티타늄-텅스텐(TiW)의 층을 포함할 수 있다. 이러한 층은 예를 들어, 스퍼터링에 의해 형성될 수 있다. 또한, 예를 들어, UBM 구조는 TiW의 층 상에 구리(Cu)의 층을 포함할 수 있다. 이러한 층은 또한, 예를 들어, 스퍼터링에 의해 형성될 수 있다. 다른 예시적인 구현예에서, UBM 구조를 형성하는 것은 스퍼터링에 의해 티타늄(Ti) 또는 티타늄-텅스텐(TiW)의 층을 형성하고, (ii) 스퍼터링에 의해 티타늄 또는 티타늄-텅스텐 층 상에 구리(Cu)의 층을 형성하고, (iii) 전해도금에 의해 구리층 상에 니켈(Ni)의 층을 형성하는 것을 포함할 수 있다. 그러나, UBM 구조 및/또는 UBM을 형성하기 위해 사용된 공정은 주어진 예시로 제한되는 것은 아님을 주지하여야 한다. 예를 들어, UBM 구조는 크롬/크롬-구리 합금/구리(Cr/Cr-Cu/Cu), 티타늄-텅스텐 합금/구리(Ti-W/Cu), 알루미늄/니켈/구리(Al/Ni/Cu), 그 등가물 등의 다층으로 이루어진 구조를 포함할 수 있다. UBM 구조는 또한, 예를 들어, 알루미늄, 팔라듐, 금, 은, 그 합금 등을 포함할 수 있다.
다양한 예시적인 구현예에서, 캐리어(10)는 금속 플레인(420) 및/또는 그 상부의 반도체 다이(430)를 형성하기 이전에 그에 형성된 서브스트레이트를 가질 수 있다. 예를 들어, 블록 110-130에서, 금속 플레인(420)은 이러한 서브스트레이트 상에 형성(예를 들어, 빌트온, 부착되는 등)될 수 있다. 또한, 예를 들어, 블록 140에서, 반도체 다이(140)는 이러한 서브스트레이트(예를 들어, 전기적으로 및/또는 기계적으로 부착된)에 부착될 수 있다. 이러한 예시적인 구현예에서, 캐리어의 임시적인 영역은 블록(160) 에서 제거(예를 들어, 그라인딩, 필링 등에 의해)될 수 있다. 또한, 이러한 예시적인 구현예의 다른 것에서, 캐리어의 어떤 영역도 제거되지 않는다(예를 들어, 블록 160을 건너뜀).
비록 여기서 도시된 예시적인 서브스트레이트(410)가 제 1 절연층(411), 도전층(412), 제 2 절연층(414), 서브스트레이트(410)를 포함하지만, 서브스트레이트(410)는 어떠한 수의 이러한 층들도 포함할 수 있다.
전반적으로, 블록 170은 서브스트레이트를 형성하는 것을 포함할 수 있다. 따라서, 본 개시의 범위는 어떠한 특정 서브스트레이트 또는 서브스트레이트를 형성하는 어떠한 특정 방식의 특징들에 의해 제한되어서는 안된다.
예시적인 방법 100은 블록 180에서, 상호 연결 구조(예를 들어, 도전성 볼 등)을 형성하는 것을 포함할 수 있다. 이러한 형성의 예시가 도 2h에 도시된다.
상호 연결 구조(450)는 다양한 특징들 중 어느 것을 포함할 수 있다. 예를 들어, 상호 연결 구조(450)는 도전성 볼 또는 범프(예를 들어, 솔더볼 또는 범프, 웨이퍼 범프 등)을 포함할 수 있다. 예를 들어, 솔더 볼 또는 범프를 포함하는 예시적인 구현예에서, 이러한 볼 또는 범프는 주석, 은, 납, Sn-Pb, Sn37-Pb, Sn95-Pb, Sn-Pb-Ag, Sn-Pb-Bi, Sn-Cu, Sn-Ag, Sn-Au, Sn-Bi, Sn-Ag-Cu, Sn-Ag-Bi, Sn-Zn, Sn-Zn-Bi, 그 조합, 그 등가물 등을 포함할 수 있으나, 본 개시의 범위는 그에 한정되지 않는다.
블록 180은 다양한 방식으로 상호 연결 구조(450)(예를 들어, 도전성 볼 등)을 형성하는 것을 포함할 수 있고, 그 비제한적인 예시가 여기서 제공된다. 블록 180은 볼-드롭핑(ball-dropping), 범핑, 금속 도금, 페이스트 및 리플로우 등에 의해 이러한 상호 연결 구조(450)를 형성하거나 부착하는 것을 포함할 수 있다. 예를 들어, 블록 180은 도전성 볼(450)을 UBM(또는 도전성 패드 또는 도전층(412)의 노출된 영역) 상에 드롭핑(또는 형성)하는 것을 포함할 수 있다. 여기서 논의된 것처럼, 상호 연결 구조(450)는 UBM 상에 형성될 수 있다. 비록 도 2h에 명확히 도시되지는 않았지만, 도전성 볼(450)은 제 2 절연층(414) 내의 각각의 개구를 통해 노출된 도전층(412), 각 개구의 측벽, 각 개구의 주변에 있는 제 2 절연층(414)의 상부 표면 상에 형성된 UBM을 커버하기 위해 각각 형성될 수 있다.
전반적으로, 블록 180은 하나 이상의 상호 연결 구조를 형성하는 것을 포함할 수 있다. 따라서, 본 개시의 범위는 어떠한 특정 타입의 상호 연결 구조의 특징들에 의해 또는 상호 연결 구조를 형성하는 어떠한 특정 방식의 특징들에 의해 제한되어서는 안된다.
예시적인 방법 100은 블록 195에서, 반도체 디바이스 상에서 추가적인 처리를 수행하는 것을 포함할 수 있다. 이러한 추가적인 처리는 다양한 특징들의 어느 것을 포함할 수 있고, 그 비제한적인 예시가 여기서 제공된다.
예를 들어, 블록 195는 예시적인 방법 100의 어떠한 이전 블록(또는 그 부분)으로 다시 진행되도록 직접 실행하는 것을 포함할 수 있다. 또한, 예를 들어, 블록 195는 예를 들어, 캐리어 또는 서브스트레이트가 웨이퍼 또는 패널 형태인 구현예에서 싱귤레이션 동작을 수행하는 것을 포함할 수 있다. 또한, 예를 들어, 블록 195는 테스팅, 마킹, 패키징, 운송을 수행하는 것을 포함할 수 있다. 또한, 예를 들어, 도 7과 관련하여 여기서 도시된 것처럼, 블록 195는 쉴드층을 형성하는 것을 포함할 수 있다.
전반적으로, 블록 195는 추가적인 처리를 수행하는 것을 포함할 수 있다. 따라서, 본 개시의 범위는 추가적인 처리의 어떠한 특정 타입의 특징들에 의해 제한되어서는 안된다.
도 4는 본 개시의 다양한 양태에 따라 예시적인 반도체 디바이스(400)의 단면도를 나타낸다. 예시적인 디바이스(400)는 예를 들어, 도 1에 도시되고 도 1-3과 관련하여 여기서 논의된 예시적인 방법 100에 의해 제조될 수 있다.
예시적인 구현예에서, 반도체 디바이스는 금촉층으로부터 상부를 향해 연장되고 인캡슐런트 물질의 상측(또는 표면)에서 노출되는 상단을 포함하는 하나 이상의 도전성 컬럼을 갖도록 형성될 수 있다. 도 5는 이러한 구현예의 예시를 도시한다. 특히, 도 5는 본 개시의 다양한 양태에 따라 예시적인 반도체 디바이스(500)의 단면도를 나타낸다. 예시적인 반도체 디바이스(500)는 예를 들어, 여기서 도시된 어떠한 또는 모든 다른 반도체 디바이스들(예를 들어, 반도체 디바이스(400), 반도체 디바이스(600), 반도체 디바이스(700), 이러한 디바이스들의 어떤 일부 등)의 어떠한 또는 모든 특징들을 공유할 수 있다
예시적인 반도체 디바이스(500)는 금속 플레인(420)의 상측으로부터 인캡슐레이팅 물질(440)의 적어도 상측 또는 표면으로 연장되는 하나 이상의 도전성 컬럼(520)를 포함한다. 도전성 컬럼(520)은 다양한 방식의 어느 것으로 형성될 수 있고, 그 비제한적인 예시가 여기서 제공된다.
예를 들어, 도 1의 예시적인 방법 100에 관하여, 도전성 컬럼(520)은 금속 플레인(420)의 형성 이후 형성될 수 있다. 예시적인 구현예에서, 도 2b 및 2c에 도시된 단계들은 반복될 수 있다. 이러한 방식에서, 도전성 컬럼(520)은 컬럼(520)이 연장되는 금속 플레인(420)의 대응되는 영역에 비해 측면으로 더 좁을 수 있다. 또한, 도 5에 도시된 것과 같이, 도전성 컬럼(520)은 도전성 컬럼(520)이 연장되는 금속 플레인(420)의 대응되는 영역에 비해 수직 차원에서 더 두꺼울 수 있다. 또한, 예를 들면, 도전성 컬럼(520)의 상단(또는 표면)은 인캡슐레이팅 물질(440)의 상부 표면 및/또는 반도체 다이(430)의 상부 표면과 동일평명일 수 있다. 예를 들어, 블록 150과 관련하여 설명된 것처럼, 인캡슐레이팅 물질(440)은 이러한 높이를 갖도록 최초 형성될 수 있으나, 인캡슐레이팅 물질(440)은 또한 그 최종 높이까지 박화(예를 들어, 그라운드 등)될 수 있다. 이러한 구현예에서, 도전성 컬럼(520) 및/또는 반도체 다이(430)는 유사하게 동일한 최종 높이까지 박화(예를 들어, 그라운드 등)될 수 있다. 다른 예시적인 구현예에서, 도전성 컬럼(520)은 금속 플레인(420)에 와이어 본드(또는 다르게 부착)된 와이어를 포함할 수 있다.
또한, 예를 들어, 도 1의 예시적인 방법에 관하여, 도전성 컬럼(520)은 인캡슐레이팅 물질(440)이 형성된 이후 형성될 수 있다. 예를 들어, 비아홀(예를 들어, 관통 몰드 비아(through-mold vias, TMVs)이 인캡슐레이팅 물질(440)의 상부 표면과 금속 플레인(420)의 상부 표면 사이의 인캡슐레이팅 물질(440)에 형성될 수 있다. 이러한 비아홀 형성은 예를 들어, 레이저 절삭, 기계적 절삭, 에칭 등에 의해 수행될 수 있다. 도전성 물질(예를 들어, 솔더 페이스트, 도금 금속 등)은 다음으로 금속층(440)과 인캡슐레이팅 물질(440)의 상측(또는 표면) 사이의 도전성 경로를 제공하기 위해 비아홀에 형성될 수 있다.
도 3b에 도시된 것처럼, 예시적인 구현예에서, 금속 플레인(420)은 다수의 전기적으로 분리된 섹션들로 나누어지고, 다른 도전성 컬럼(520)이 다른 각각의 섹션에 전기적으로 연결될 수 있다. 예를 들어, 제 1 도전성 컬럼(520)은 접지 신호에 연결된 금속 플레인(420)의 제 1 섹션에 연결(예를 들어, 전기적으로, 기계적으로 등)될 수 있고, 제 2 도전성 컬럼(520)은 비접지 전압 신호(예를 들어, 전력 공급 신호) 등에 연결된 금속 플레인(420)의 제 2 섹션에 연결(예를 들어, 전기적으로, 기계적으로 등)될 수 있다. 이러한 구성에서, 접지 신호 및 비접지 전압 신호(및 어떠한 다른 신호)는 디바이스(500) 등에 형성될 수 있는 다른 디바이스들, 상측 신호 분배 구조에 공급되기 위해 디바이스(500)의 상측에 제공될 수 있다.
다른 예시적인 구현예에서, 도금된 금속(422)(예를 들어, 블록 120에서 형성된 것처럼)은 반도체 디바이스의 상부에 도금된 금속(422)의 상단(또는 표면)에 위치하는 수직 두께를 갖도록 형성될 수 있다. 이러한 도금된 금속(422)(또는 도전성 컬럼)은 시드층(421)(만약 존재한다면)으로부터 상부로 연장되도록 형성될 수 있고, 인캡슐레이팅 물질(440)의 상측(또는 표면)에서 노출된 상단을 포함할 수 있다. 도 6은 이러한 구현예의 예시를 나타낸다. 특히, 도 6은 본 개시의 다양한 양태에 따른 예시적인 반도체 디바이스(600)의 단면도를 나타낸다. 예시적인 반도체 디바이스(600)는 예를 들어, 여기서 도시된 어떠한 또는 모든 다른 반도체 디바이스(예를 들어, 반도체 디바이스(400), 반도체 디바이스(500), 반도체 디바이스(700), 이러한 디바이스들의 어떠한 부분 등)의 어떠한 또는 모든 특징들을 공유할 수 있다.
예시적인 반도체 디바이스(600)는, 도 4의 예시적인 반도체 디바이스(400)에 비해 상대적으로, 적어도 반도체 다이(430)의 높이로 및/또는 적어도 인캡슐레이팅 물질(440)의 높이로 수직하게 연장되는 금속 플레인(620)(예를 들어, 시드층(621) 및/또는 도금된 금속층(622))을 포함한다. 예시적인 구현예에서, 블록 150에서 인캡슐레이팅 이후, 인캡슐레이팅 물질(440) 및/또는 금속 플레인(620) 및/또는 반도체 다이(430)는 박화 또는 평탄화(예를 들어, 그라운드 등)될 수 있다. 이러한 구현예에서, 금속 플레인(620)의 상부 표면은 인캡슐레이팅 물질(440) 및/또는 반도체 다이(430)의 상부 표면과 동일평면일 수 있다. 금속 플레인(620)은 예를 들어, 전기적인 신호(예를 들어, 접지 신호, 비접지 전력 공급 신호, 다른 신호 등)을 예시적인 반도체 디바이스(600)의 상측으로 공급하기 위해 예를 들어, 도 5의 도전성 컬럼(520)으로서 동작할 수 있다.
다른 예시적인 구현예에서, 금속층은 인캡슐레이팅 물질 및/또는 반도체 디바이스의 측부에서 노출될 수 있다. 도 7은 이러한 구현예의 예시를 도시한다. 특히, 도 7은 본 개시의 다양한 양태에 따른 예시적인 반도체 디바이스(700)의 단면도를 나타낸다. 반도체 디바이스(700)는 예를 들어, 여기서 도시된 어떠한 또는 모든 다른 반도체 디바이스(예를 들어, 반도체 디바이스(400), 반도체 디바이스(500), 반도체 디바이스(600), 이러한 디바이스들의 어떠한 부분 등)의 어떠한 또는 모든 특징들을 공유할 수 있다.
예를 들어, 도 4-6에 도시된 예시적인 구현예(400, 500, 600)에 비교할 때, 도 7의 예시적인 반도체 디바이스(700)는 인캡슐레이팅 물질(740)의 측부에서 노출된 금속 플레인(720)(예를 들어, 시드층(721), 도금된 금속층(722) 등)을 보여준다.
예시적인 반도체 디바이스(700)는 금속 쉴드(760)(예를 들어, 전자기 간섭(EMI) 쉴드 등)을 포함한다. 쉴드(760)는 금속 외의 다른 물질(예를 들어, 도전성 플라스틱, 도전성 에폭시 또는 페인트 등)로 이루어질 수 있다. 여기서 논의된 것처럼, 블록(195)은 쉴드(예를 들어, 전자기 쉴드 등)를 형성하는 것을 포함할 수 있다.
금속 쉴드(760)는 다양한 방식에서 형성될 수 있고, 그 비제한적인 예시들이 여기서 제공된다. 예를 들어, 금속 쉴드(760)는 그것의 최종 형태로 형성(예를 들어, 스탬프, 벤트, 캐스트 등)되고, 그리고 나서 인캡슐레이팅 물질(740) 및/또는 금속 플레인(720)(예를 들어, 솔더링, 부착 등)에 부착된 금속 플레이트를 포함할 수 있다. 또한, 예를 들어, 금속 쉴드(760)는 인캡슐레이팅 물질(740) 및/또는 금속 플레인(720) 상에 컨포멀 코팅(conformal coating)에 의해 형성될 수 있다.
비록 예시적인 금속 쉴드(760)이 인캡슐레이팅 물질(740) 및 금속 플레인(720)의 측부만 커버하는 것으로 도시되었으나, 금속 쉴드(760)는 서브스트레이트(410)의 측부를 또한 커버할 수 있다. 또한, 인캡슐레이팅 물질(740)의 측부에서 노출된 금속 플레인(720)에 전기적으로 연결된 금속 쉴드(760)의 대신(또는 이와 더불어), 금속층(760)은 예기서 논의한 다른 도전성 구성들(예를 들어, 도 5의 도전성 컬럼, 도 6의 금속 플레인(620)의 상측)을 이용하여 금속 플레인(720)에 전기적으로 연결될 수 있다.
본 개시의 다양한 양태에 따른 반도체 디바이스 및 그 제조 방법이 어떤 지지하는 예시들 및/또는 구현예들을 참조하여 설명되었지만, 본 기술이 속하는 분야에서 통상의 지식을 가진 사람에 의해 현재 개시는 개시된 특정 예시들로 제한되지 않음이 이해될 것이나, 본 개시는 첨부하는 청구항의 범위 내에 있는 모든 실시예, 예시, 구현예를 포함할 것이다.
여기서의 논의는 전자 디바이스 어셈블리의 다양한 영역과 그 제조 방법을 보여주는 많은 도시적 도면들을 포함하였다. 도시적인 명확성을 위해, 이러한 도면들은 각 예시적인 어셈블리의 모든 양태를 도시하지는 않았다. 여기서 논의된 예시적인 어셈블리 및/또는 방법은 어떠한 또는 모든 다른 어셈블리 및/또는 여기서 제공된 방법으로 어떠한 또는 모든 특징들을 공유할 수 있을 것이다.
요약하면, 이러한 개시의 다양한 양태는 반도체 디바이스와 반도체 디바이스를 제조하는 방법을 제공한다. 비제한적인 예시로서 이러한 개시의 다양한 양태는 서브스트레이트에 결합되고 홀이 있는 금속 플레인에 의해 둘러싸진 반도체 다이를 포함하고, 그 제조하는 방법을 포함한다. 비록 앞서 어느 양태 및 예시를 참조하여 설명되었지만, 본 기술 분야에서 통상의 지식을 갖는 사람에 의해 개시의 범위로부터 벗어남이 없이 다양한 변경이 이루어질 수 있고 등가물로 대체될 수 있음이 이해될 것이다. 또한, 많은 변경들이 그 범위로부터 벗어남이 없이 개시의 기재에 특정 상황 또는 물질을 적용하기 위해 이루어질 수 있다. 따라서, 본 개시가 개시된 특정 실시예로 제약되지 않고, 개시는 후속하는 청구항의 범위 내에서 모든 예시들을 포함할 것이다.

Claims (20)

  1. 상부 서브스트레이트면, 하부 서브스트레이트면 및 상기 상부 및 하부 서브스트레이트면의 사이에서 연장되는 측부 서브스트레이트면을 포함하는 서브스트레이트;
    상기 상부 서브스트레이트면 상에 형성되고, 이를 통해 완전하게 및 수직으로 연장되는 제 1 및 제 2 개구를 포함하는 금속 플레인;
    상기 상부 서브스트레이트 상에 형성되고 상기 금속 플레인의 제 1 개구 내에 위치하며, 상부 다이면, 하부 다이면 상기 상부 및 하부 다이면의 사이에서 연장되는 측부 다이면을 갖고, 상기 하부 다이면은 상기 상부 서브스트레이트면에 결합되는 반도체 다이; 및
    상기 측부 다이면의 적어도 일부와 상기 상부 서브스트레이트면의 적어도 일부를 인캡슐레이트하고, 상기 금속 플레인의 제 2 개구를 통해 연장되는 인캡슐레이팅 물질을 포함하고,
    상기 제 2 개구는 상기 금속 플레인에 의해 완전하게 수평으로 경계되고,
    상기 제 2 개구는 전자 소자가 없는 반도체 디바이스.
  2. 제 1 항에 있어서,
    상기 인캡슐레이팅 물질은 상기 금속 플레인의 제 2 개구를 통해 상기 상부 서브스트레이트면으로 연장되는 반도체 디바이스.
  3. 제 2 항에 있어서,
    상기 인캡슐레이팅 물질은 상기 금속 플레인의 제 2 개구를 완전히 채우는 반도체 디바이스.
  4. 제 1 항에 있어서,
    상기 인캡슐레이팅 물질은 상기 금속 플레인의 제 1 개구로 연장되는 반도체 디바이스.
  5. 제 1 항에 있어서.
    상기 금속 플레인의 어떠한 영역도 상기 반도체 다이의 직접적인 아래에 있지 않은 반도체 디바이스.
  6. 제 1 항에 있어서,
    상기 금속 플레인의 어떠한 영역도 상기 반도체 다이에 비해 낮지 않은 반도체 디바이스.
  7. 제 1 항에 있어서,
    상기 금속 플레인은 적어도 상기 상부 다이면과 같은 높이인 상부 금속 플레인면을 포함하는 반도체 디바이스.
  8. 제 1 항에 있어서,
    상기 금속 플레인으로부터 상부로 연장되고, 적어도 상기 상부 다이면과 같은 높이인 상부 컬럼면을 포함하는 도전성 컬럼을 포함하고, 상기 인캡슐레이팅 물질은 상기 도전성 컬럼을 직접 접촉하고 완전하게 수평으로 감싸는 반도체 디바이스.
  9. 제 1 항에 있어서,
    상기 금속 플레인의 측면은 상기 인캡슐레이팅 물질로부터 노출되고, 상기 금속 플레인의 측면에 결합된 도전성 쉴드를 더 포함하는 반도체 디바이스.
  10. 제 1 항에 있어서,
    상기 인캡슐레이팅 물질은 상기 금속 플레인을 완전하게 수평으로 감싸는 반도체 디바이스.
  11. 제 1 항에 있어서,
    상기 금속 플레인은 상기 금속 플레인을 통해 완전하게 연장되고 상기 인캡슐레이팅 물질로 채워지는 다수의 추가적인 개구를 포함하고, 상기 다수의 추가적인 개구의 각각은 상기 금속 플레인에 의해 완전하게 수평으로 경계되는 반도체 디바이스.
  12. 상부 서브스트레이트면, 하부 서브스트레이트면 및 상기 상부 및 하부 서브스트레이트면의 사이에서 연장되는 측부 서브스트레이트면을 포함하는 서브스트레이트;
    상기 상부 서브스트레이트면 상에 형성되고, 이를 통해 완전히 연장되는 제 1 및 제 2 개구를 포함하는 제 1 섹션과, 상기 제 1 섹션으로부터 전기적으로 독립되고 이를 통해 완전히 연장되는 제 3 개구를 포함하는 제 2 섹션을 포함하는 금속층;
    상기 상부 서브스트레이트 상에 형성되고 상기 제 1 섹션의 제 1 개구 내에 위치하며, 상부 다이면, 하부 다이면 상기 상부 및 하부 다이면의 사이에서 연장되는 측부 다이면을 갖고, 상기 하부 다이면은 상기 상부 서브스트레이트면에 결합되는 반도체 다이; 및
    상기 측부 다이면의 적어도 일부와 상기 상부 서브스트레이트면의 적어도 일부를 인캡슐레이트하고, 상기 제 1 섹션의 제 2 개구와 상기 제 2 섹션의 제 3 개구를 채우는 인캡슐레이팅 물질을 포함하는 반도체 디바이스.
  13. 제 12 항에 있어서,
    상기 금속층은 상기 서브스트레이트의 적어도 반을 커버하는 반도체 디바이스.
  14. 제 12 항에 있어서,
    상기 금속층의 제 1 섹션과 제 2 섹션은 상기 반도체 다이의 측부를 둘러싸는 반도체 디바이스.
  15. 제 12 항에 있어서,
    상기 제 1 섹션은 제 1 전력 공급 신호에 전기적으로 결합되도록 구성되고, 상기 제 2 섹션은 상기 제 1 전력 공급 신호와 다른 제 2 전력 공급 신호와 전기적으로 결합되도록 구성되는 반도체 디바이스.
  16. 제 15 항에 있어서,
    상기 제 1 전력 공급 신호는 접지 신호를 포함하고, 상기 제 2 전력 공급 신호는 비접지 신호 전력 공급 신호를 포함하는 반도체 디바이스.
  17. 상부 서브스트레이트면, 하부 서브스트레이트면 및 상기 상부 및 하부 서브스트레이트면의 사이에서 연장되는 측부 서브스트레이트면을 포함하는 서브스트레이트;
    상기 상부 서브스트레이트면 상에 형성되고, 이를 통해 완전하게 및 수직으로 연장되는 제 1 및 제 2 개구를 포함하는 금속층;
    상기 상부 서브스트레이트 상에 형성되고 상기 금속층의 제 1 개구 내에 위치하며, 상부 다이면, 하부 다이면 상기 상부 및 하부 다이면의 사이에서 연장되는 측부 다이면을 갖고, 상기 하부 다이면은 상기 상부 서브스트레이트면에 결합되는 반도체 다이; 및
    상기 측부 다이면의 적어도 일부와 상기 상부 서브스트레이트면의 적어도 일부를 인캡슐레이트하고, 상기 금속층의 제 2 개구로 연장되는 인캡슐레이팅 물질을 포함하고,
    상기 인캡슐레이팅 물질의 상부면에서 노출된 금속면이 상기 금속층에 전기적으로 연결되고,
    상기 제 2 개구는 상기 금속층에 의해 완전하게 수평으로 경계되고,
    상기 제 2 개구는 전자 소자가 없는 반도체 디바이스.
  18. 제 17 항에 있어서,
    상기 노출된 금속면은 상기 금속층의 상부면인 반도체 디바이스.
  19. 제 17 항에 있어서,
    상기 노출된 금속면은 상기 금속층에 부착된 도전성 컬럼의 상부면이고, 상기 인캡슐레이팅 물질은 상기 도전성 컬럼을 직접 접촉하고 완전하게 수평으로 감싸는 반도체 디바이스.
  20. 제 17 항에 있어서,
    상기 인캡슐레이팅 물질의 상부면에서 노출되고 상기 금속층과 전기적으로 연결된 제 2 금속면을 포함하고,
    상기 금속면은 상기 금속층의 제 1 섹션과 제 1 전력 공급 신호에 전기적으로 연결되고; 및
    상기 제 2 금속면은 상기 금속층의 제 2 섹션과 제 2 전력 공급 신호에 전기적으로 연결되는 반도체 디바이스.
KR1020170012473A 2016-12-09 2017-01-26 반도체 디바이스 및 그 제조 방법 Active KR102674882B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/373,713 US10141270B2 (en) 2016-12-09 2016-12-09 Semiconductor device and method of manufacturing thereof
US15/373,713 2016-12-09

Publications (2)

Publication Number Publication Date
KR20180066800A KR20180066800A (ko) 2018-06-19
KR102674882B1 true KR102674882B1 (ko) 2024-06-14

Family

ID=60010750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170012473A Active KR102674882B1 (ko) 2016-12-09 2017-01-26 반도체 디바이스 및 그 제조 방법

Country Status (4)

Country Link
US (1) US10141270B2 (ko)
KR (1) KR102674882B1 (ko)
CN (2) CN108615710B (ko)
TW (1) TWI707437B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141270B2 (en) * 2016-12-09 2018-11-27 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
US10056337B2 (en) * 2017-01-23 2018-08-21 International Business Machines Corporation Thin 3D die with electromagnetic radiation blocking encapsulation
KR102525490B1 (ko) * 2017-10-24 2023-04-24 삼성전자주식회사 인쇄 회로 기판, 반도체 패키지 및 반도체 패키지의 제조 방법
US10818569B2 (en) 2018-12-04 2020-10-27 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and a method of manufacturing a semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014049476A (ja) 2012-08-29 2014-03-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板及び電子部品内蔵基板の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452278B1 (en) * 2000-06-30 2002-09-17 Amkor Technology, Inc. Low profile package for plural semiconductor dies
TWI220782B (en) * 2002-10-14 2004-09-01 Siliconware Precision Industries Co Ltd Cavity-down ball grid array package with heat spreader
US7504716B2 (en) * 2005-10-26 2009-03-17 Texas Instruments Incorporated Structure and method of molded QFN device suitable for miniaturization, multiple rows and stacking
US7851928B2 (en) * 2008-06-10 2010-12-14 Texas Instruments Incorporated Semiconductor device having substrate with differentially plated copper and selective solder
US9123663B2 (en) * 2008-06-10 2015-09-01 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer grounded through metal pillars formed in peripheral region of the semiconductor
US8420437B1 (en) * 2011-12-05 2013-04-16 Powertech Technology Inc. Method for forming an EMI shielding layer on all surfaces of a semiconductor package
EP2831930B1 (en) * 2012-03-30 2018-09-19 Lumileds Holding B.V. Sealed semiconductor light emitting device and method of forming thereof
KR20130140354A (ko) * 2012-06-14 2013-12-24 하나 마이크론(주) 반도체 패키지 및 그 제조방법
US9305853B2 (en) * 2013-08-30 2016-04-05 Apple Inc. Ultra fine pitch PoP coreless package
JP2015076465A (ja) * 2013-10-08 2015-04-20 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
US9842789B2 (en) * 2015-05-11 2017-12-12 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
KR101651362B1 (ko) * 2015-05-22 2016-08-25 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
US11018025B2 (en) * 2015-07-31 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution lines having stacking vias
US9502343B1 (en) * 2015-09-18 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy metal with zigzagged edges
US10141270B2 (en) * 2016-12-09 2018-11-27 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014049476A (ja) 2012-08-29 2014-03-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板及び電子部品内蔵基板の製造方法

Also Published As

Publication number Publication date
CN108615710A (zh) 2018-10-02
US20180166393A1 (en) 2018-06-14
CN108615710B (zh) 2024-10-01
KR20180066800A (ko) 2018-06-19
TW201822316A (zh) 2018-06-16
CN206558489U (zh) 2017-10-13
TWI707437B (zh) 2020-10-11
US10141270B2 (en) 2018-11-27

Similar Documents

Publication Publication Date Title
US12183594B2 (en) Semiconductor device with tiered pillar and manufacturing method thereof
KR102660697B1 (ko) 반도체 장치 및 그 제조 방법
US11901343B2 (en) Semiconductor device with integrated heat distribution and manufacturing method thereof
KR102691710B1 (ko) 반도체 디바이스 및 그 제조 방법
KR102642327B1 (ko) 반도체 디바이스 및 그 제조 방법
CN206976325U (zh) 电子装置
KR102674882B1 (ko) 반도체 디바이스 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170126

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220126

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20170126

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240115

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240328

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240610

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240611

End annual number: 3

Start annual number: 1

PG1601 Publication of registration