[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102438404B1 - 마이크로 소자의 패키징 방법 - Google Patents

마이크로 소자의 패키징 방법 Download PDF

Info

Publication number
KR102438404B1
KR102438404B1 KR1020207014916A KR20207014916A KR102438404B1 KR 102438404 B1 KR102438404 B1 KR 102438404B1 KR 1020207014916 A KR1020207014916 A KR 1020207014916A KR 20207014916 A KR20207014916 A KR 20207014916A KR 102438404 B1 KR102438404 B1 KR 102438404B1
Authority
KR
South Korea
Prior art keywords
packaging material
packaging
material layer
micro
array
Prior art date
Application number
KR1020207014916A
Other languages
English (en)
Other versions
KR20200070375A (ko
Inventor
즈바이 중
쟈-언 리
진젠 정
리쒼 양
천-커 쉬
쥔융 캉
Original Assignee
시아먼 산안 옵토일렉트로닉스 테크놀로지 캄파니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시아먼 산안 옵토일렉트로닉스 테크놀로지 캄파니 리미티드 filed Critical 시아먼 산안 옵토일렉트로닉스 테크놀로지 캄파니 리미티드
Publication of KR20200070375A publication Critical patent/KR20200070375A/ko
Application granted granted Critical
Publication of KR102438404B1 publication Critical patent/KR102438404B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/603—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H01L51/50—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16502—Material at the bonding interface comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)
  • Laminated Bodies (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 1) 베이스에 패키징 재료층을 형성하고, 패키징 재료층에 대해 반경화 처리를 진행하는 단계; 2) 패키징 재료층의 표면 점성에 기반하여, 마이크로 소자의 어레이를 상기 패키징 재료층 표면으로 픽업하는 단계; 3) 마이크로 소자의 어레이를 패키징 기판 상의 공융 금속에 맞춰 접합하는 단계; 4) 마이크로 소자의 어레이와 공융 금속에 대해 공융 처리를 진행하고, 패키징 재료의 반경화 상태를 유지하는 단계; 5) 반경화된 패키징 재료층과 패키징 기판을 압착하여, 패키징 재료층이 마이크로 소자를 피복하도록 하고, 상기 패키징 재료를 완전히 경화시키는 단계; 및 6) 베이스를 제거하는 단계를 포함하는 마이크로 소자의 패키징 방법을 제공한다. 본 발명은 반경화된 실리카 겔을 이용하여 마이크로 소자의 픽업을 실현하고, 저온 고진공 압착을 이용하여 마이크로 소자의 이송 및 밀폐를 실현하므로, 공정이 간단하고 순조로우며, 마이크로 소자의 무공극 패키징을 실현하여, 패키징 품질을 향상시키고, 패키징 원가를 효과적으로 절감할 수 있다.

Description

마이크로 소자의 패키징 방법
본 발명은 반도체 제조 분야에 속하며, 특히 마이크로 소자의 패키징 방법에 관한 것이다.
마이크로 소자 기술은 베이스 상에 마이크로 크기의 소자 어레이를 고밀도로 집적시키는 것을 말한다. 현재, 마이크로 피치 LED(Micro LED) 기술은 핫한 연구대상으로 떠오르고 있으며, 공업 분야에서는 고품질의 마이크로 소자 제품이 시장에 출시될 것을 기대하고 있다. 고품질의 마이크로 피치 LED 제품은 이미 시장에 나와있는 LCD/OLED와 같은 기존 디스플레이 제품에 큰 영향을 미칠 것이다.
마이크로 소자 제조 과정에서, 먼저 도너 패키징 기판에 마이크로 소자를 형성하고, 이어서 마이크로 소자를 수용 패키징 기판으로 이송한다. 수용 패키징 기판은 예를 들면 디스플레이 스크린이다. 마이크로 소자 제조 과정 중 하나의 어려운 점은, 마이크로 소자를 도너 패키징 기판으로부터 수용 패키징 기판으로 이송하는 것이다.
종래의 마이크로 소자를 이송하는 방법은 패키징 기판 접합(Wafer Bonding)을 통해 마이크로 소자를 이송 패키징 기판에서 수용 패키징 기판으로 이송하는 것이다. 이송 방법 중 하나의 실시 방법은 직접 이송이다. 즉, 직접 마이크로 소자 어레이를 이송 패키징 기판에서 수용 패키징 기판에 접합시킨 후, 박리 또는 에칭을 통해 이송 패키징 기판을 제거하므로, 직접 이송은 종종 여분의 에피택셜층을 희생시켜야 한다. 다른 실시 방법은 간접 이송이다. 먼저, 이송 매질로 마이크로 소자 어레이를 픽업하고, 이어서 이송 매질은 마이크로 소자 어레이를 수용 패키징 기판에 접합시킨 후, 이송 매질을 제거한다. 이송 매질은 내고온 특성이 요구된다.
현재 마이크로 소자의 이송의 기술은 반데르발스 힘, 정전기 흡착, 상변화 이송 및 레이저 어블레이션과 같은 4대 기술을 포함한다. 반데르발스 힘, 정전기 흡착 및 레이저 어블레이션 방식은 현재 비교적 많은 제조업체의 발전 방향이다. 서로 다른 응용에 대하여, 각 이송방식은 각각 장점과 결함이 있다. 마이크로 소자의 패키징은 이송 후, 전면에 대해 패키징을 해야 하며, 주로 일반적인 유체 패키징 경화이다.
실리카 겔은 마이크로 소자 패키징에서 일반적으로 사용되는 패키징 재료이다. 실리카 겔 재료는 대기 노화, 자외선 노화를 방지하는 우수한 성능으로 인해, 고급 제품의 응용에서는 실리카 겔을 광범위하게 사용하여 패키징을 진행한다. 실리카 겔은 또한 매우 짧은 시간 내에 순간적인 고온을 견딜 수 있다. 마이크로 소자의 패키징은 단위가 작아, 단일 패키지를 이용하여 조합할 수 없으므로, 종종 전면 패키징을 이용하고, 일반적인 전면 유체 피복 패키징은 마이크로 소자 사이에 미세 공극을 쉽게 형성하며, 특히 소자의 직각 위치로 인해 신뢰성에 영향을 줄 수 있다.
상술한 문제로 인해, 공정 흐름이 간단하고, 패키징 결함을 효과적으로 줄일 수 있는 마이크로 소자의 패키징 방법을 제공하는 것이 절실히 필요하다.
상기 종래 기술의 문제점을 감안하여, 본 발명의 목적은 종래 기술의 패키징 공정이 복잡하고, 패키징 결함이 발생하기 쉬운 문제를 해결하기 위한 마이크로 소자의 패키징 방법을 제공하는 것이다.
상기 목적 및 기타 관련 목적을 실현하기 위해, 본 발명은 마이크로 소자의 패키징 방법을 제공하고, 상기 패키징 방법은 1) 베이스를 제공하고, 상기 베이스에 패키징 재료층을 형성하며, 상기 패키징 재료층이 점성을 갖도록 상기 패키징 재료층의 완전 경화 온도보다 낮은 제1 온도에서 상기 패키징 재료층에 대해 반경화 처리를 진행하는 단계; 2) 마이크로 소자의 어레이를 제공하고, 상기 패키징 재료층의 표면 점성에 기반하여, 상기 마이크로 소자의 어레이를 상기 패키징 재료층 표면으로 픽업하는 단계; 3) 패키징 기판을 제공하고, 상기 패키징 기판의 표면은 상기 마이크로 소자의 어레이에 대응하는 공융(eutectic) 금속을 가지며, 상기 마이크로 소자의 어레이를 상기 공융 금속에 맞춰 접합하는 단계; 4) 상기 마이크로 소자의 어레이와 상기 공융 금속에 대해 제2 온도에서 공융 처리를 진행하고, 상기 패키징 재료의 반경화 상태를 유지하는 단계; 5) 반경화된 상기 패키징 재료층과 상기 패키징 기판을 압착하여, 상기 패키징 재료층이 상기 마이크로 소자를 피복하도록 하고, 상기 패키징 재료를 완전히 경화시키는 단계; 및6) 상기 베이스를 제거하는 단계를 포함한다.
바람직하게는, 상기 패키징 재료층은 실리카 겔을 포함하고, 상기 반경화 처리에서 채용한 상기 제1 온도는 60℃ ～ 150℃에서 선택되며, 상기 완전 경화 온도는 150℃ ～ 200℃이다.
바람직하게는, 상기 공융 금속은 AgSnCu 합금 및 AuSn 합금으로 이루어진 군의 1종을 포함하고, 상기 제2 온도는 350℃ 이하이다.
추가적으로, 상기 마이크로 소자의 어레이와 상기 공융 금속의 공융 처리 시간은 1min 이하이고, 상기 패키징 재료는 350℃ 이하의 온도에서 가열되는 시간이 1min 이하인 조건에서 반경화 상태를 유지한다.
바람직하게는, 상기 공융 금속은 In 및 BiSn 합금으로 이루어진 군의 1종을 포함하고, 상기 제2 온도는 상기 패키징 재료의 완전 경화 온도 이하이다.
바람직하게는, 상기 패키징 재료층의 두께는 상기 마이크로 소자와 상기 공융 금속의 전체 두께보다 크다.
바람직하게는, 단계 2)에서, 상기 마이크로 소자의 어레이는 상기 패키징 재료층의 점성 표면에 의해 픽업되기 쉽도록 부상형 구조를 이용한다.
추가적으로, 상기 부상형 구조는, 지지층; 상기 지지층 표면에 위치하는 복수의 안정화 포스트; 및 마이크로 소자가 각각 복수의 상기 안정화 포스트에 의해 지지되는 마이크로 소자의 어레이를 포함한다.
바람직하게는, 단계 5)에서, 진공 압착 방식을 이용하여 반경화된 상기 패키징 재료층과 상기 패키징 기판을 압착하여, 상기 마이크로 소자의 표면이 상기 패키징 재료에 의해 완전히 피복되도록 하고, 상기 패키징 재료층이 상기 마이크로 소자 사이의 공극을 완전히 채우도록 한다.
바람직하게는, 상기 베이스는 스테인리스 베이스이며, 단계 6)에서 상기 스테인리스 베이스를 상기 패키징 재료에서 직접 박리시킨다.
바람직하게는, 단계 1)에서 베이스를 제공한 후, 상기 베이스 상에 박리층 및 보호층을 차례로 형성하는 더 단계를 포함하고, 이후 상기 보호층 상에 패키징 재료층을 형성하고, 단계 6)에서는 먼저 상기 박리층에 기반하여, LLO(laser lift-off) 방식을 이용하여 상기 베이스를 제거한 후, 습식 에칭 방식을 이용하여 상기 보호층을 제거한다.
바람직하게는, 상기 베이스는 사파이어 베이스를 포함하고, 상기 박리층은 GaN층을 포함하고, 상기 보호층은 ITO층을 포함한다.
바람직하게는, 상기 마이크로 소자의 어레이는 마이크로 피치 LED어레이를 포함한다.
상술한 바와 같이, 본 발명의 마이크로 소자의 패키징 방법은, 다음과 같은 유익한 효과를 가진다.
본 발명은 반경화된 실리카 겔을 이용하여 마이크로 소자의 픽업을 실현하고, 저온 고진공 압착을 이용하여 마이크로 소자의 이송 및 밀폐를 실현하므로, 공정이 간단하고 순조로우며, 마이크로 소자의 무공극 패키징을 실현하여, 패키징 품질을 향상시키고, 패키징 원가를 효과적으로 절감할 수 있다.
본 발명은 공융 금속을 이용하여 단시간 내에 순간 승온하여 공융시키거나, 공융 온도가 실리카 겔의 완전 경화 온도보다 낮은 공융 금속을 이용하여, 실리카 겔의 반경화 상태의 안정성을 유지할 수 있다.
본 발명은 무기 희생층을 이용하여 실리카 겔의 압착 패키징을 실현하고, 이후 습식 에칭을 이용하여 무기 희생층을 제거하므로, 실리카 겔의 완전성을 완전히 보존할 수 있다.
본 발명은 마이크로 소자의 대량의 이송 및 전면이 완전한 무공극 패키징을 실현할 수 있으므로, 반도체 패키징 분야에서 광범위한 응용 전망이 있다.
도 1은 본 발명의 마이크로 소자의 패키징 방법의 단계 흐름 개략도를 나타낸다.
도 2 ~ 도 8은 본 발명의 실시예1의 마이크로 소자의 패키징 방법의 각 단계를 도시한 구조 개략도를 나타낸다.
도 9 ~ 도 16은 본 발명의 실시예2의 마이크로 소자의 패키징 방법의 각 단계를 도시한 구조 개략도를 나타낸다.
이하 특정한 구체적 실시예를 통해 본 발명의 실시형태에 대해 설명한다. 해당 분야의 기술자는 본 명세서에서 공개한 내용을 통해 본 발명의 기타 장점 및 효과를 쉽게 이해할 수 있다. 본 발명은 다른 구체적 실시형태를 통해 실시 또는 응용될 수도 있으며, 본 명세서의 각 세부 사항도 상이한 관점과 응용에 기초하여, 본 발명의 정신을 벗어나지 않으면서 다양하게 수정 또는 변경할 수 있다.
도 1 ~ 도 16을 참고하길 바란다. 참고로, 본 실시예에서 제공하는 도면은 단지 본 발명의 기본 사상을 설명하기 위한 것이며, 이에 따라 도면에서는 실제의 부재 개수, 형상 및 크기에 따라 도시하지 않고 본 발명과 관련된 부재만 표시하였으며, 실제 시 각 부재의 형상, 수량 및 비율은 임의로 변경할 수 있으며, 또한 부재 배치 형태도 더욱 복잡해질 수 있다.
실시예1
도 1 ~ 도 8에 도시한 바와 같이, 본 실시예는 마이크로 소자(103)의 패키징 방법을 제공하며, 상기 패키징 방법은 아래 단계들을 포함한다.
도 1 ~ 도 3에 도시한 바와 같이, 먼저 1) 베이스(101)를 제공하고, 상기 베이스(101) 상에 패키징 재료층(102)을 형성하며, 상기 패키징 재료층(102)이 점성을 갖도록 상기 패키징 재료층의 완전 경화 온도보다 낮은 제1 온도에서 상기 패키징 재료층(102)에 대해 반경화 처리를 진행하는 단계(S11)를 진행한다.
상기 베이스(101)는 스테인리스 베이스(10)와 같은 완전 경화된 패키징 재료와 쉽게 분리 가능한 재료를 선택한다.
상기 패키징 재료층(102)의 두께는 상기 마이크로 소자(103)와 상기 공융 금속(105)의 전체 두께보다 크며, 예를 들어 상기 패키징 재료층(102)의 두께는 15 ~ 100 μm에서 선택될 수 있다.
본 실시예에서, 상기 패키징 재료층(102)은 실리카 겔이며, 상기 실리카 겔의 완전 경화 온도는 일반적으로 150℃ ~ 200℃이며, 이 온도에서 상기 실리카 겔은 완전한 경화를 실현하는데 약 30min ~ 120min이 필요하다.
상기 실리카 겔은 스핀 코팅 공정 등을 이용하여 상기 베이스(101) 표면에 형성되고, 이후 60℃ ~ 150℃의 제1 온도에서, 예를 들면 80℃, 100℃ 또는 120℃ 등 온도에서 10min ~ 30min 동안 열처리를 진행하여, 상기 실리카 겔이 반경화 상태가 되게 하고, 반경화 상태의 실리카 겔은 가소성을 가지며, 그 표면은 일정한 점성을 가진다.
도 1 및 도 4 ~ 도 5에 도시한 바와 같이, 2) 마이크로 소자(103)의 어레이를 제공하고, 상기 패키징 재료층(102)의 표면 점성에 기반하여, 상기 마이크로 소자(103)의 어레이를 상기 패키징 재료층(102) 표면으로 픽업하는 단계(S12)를 진행한다.
본 실시예에서, 상기 마이크로 소자(103)의 어레이는 마이크로 피치 LED어레이이다. 물론, MOS 부재, MEMS 부재와 같은 기타 마이크로 소자(103)도 마찬가지로 본 실시예의 패키징 방법을 이용하여 패키징을 진행할 수 있고, 여기서 열거한 예에 한정되지 않는다.
본 실시예에서, 상기 마이크로 소자(103)의 어레이는 상기 패키징 재료층(102)의 점성 표면에 의해 픽업되기 쉽도록 부상형 구조를 이용한다. 구체적으로, 상기 부상형 구조는, 지지층(106), 상기 지지층(106) 표면에 위치하는 복수의 안정화 포스트(107); 및 마이크로 소자(103)가 각각 복수의 상기 안정화 포스트(107)에 의해 지지되는 마이크로 소자의 어레이를 포함한다. 참고로, 상기 안정화 포스트(107)는 상기 마이크로 소자(103)가 안정적으로 지지되도록 보장하면서, 상기 안정화 포스트(107)의 면적을 최대한 작게 설계함으로써, 마이크로 소자(103)가 상기 패키징 재료에 의해 픽업되기 쉽도록 한다.
도 1 및 도 6에 도시한 바와 같이, 3) 패키징 기판(104)을 제공하고, 상기 패키징 기판(104) 표면은 상기 마이크로 소자(103)의 어레이에 대응하는 공융 금속(105)을 가지며, 상기 마이크로 소자(103)의 어레이 상의 전극을 상기 공융 금속(105)에 맞춰 접합하는 단계(S13)를 진행한다.
도 1에 도시한 바와 같이, 이후 4) 상기 마이크로 소자(103)의 어레이와 상기 공융 금속(105)에 대해 제2 온도에서 공융 처리를 진행하고, 상기 패키징 재료의 반경화 상태를 유지하는 단계(S14)를 진행한다.
예로서, 상기 공융 금속(105)은 AgSnCu 합금 및 AuSn 합금으로 이루어진 군의 1종을 포함하고, 상기 제2 온도는 350℃ 이하이다. 본 실시예에서, 상기 공융 금속(105)은 AgSnCu 합금을 선택한다.
단시간 내에 상기 공융 금속(105)을 일반적으로는 150℃ ~ 350℃인 공융 온도로 가열하여, Au 전극과 같은 상기 마이크로 소자(103)의 어레이 상의 전극과 상기 공융 금속(105)이 공융 융합을 실현하도록 하고, 전체 처리 시간은 1min 이하이며, 상기 패키징 재료는 350℃ 이하의 온도(예를 들면 150℃ ~ 350℃)에서 가열되는 시간이 1min 이하인 조건에서 여전히 반경화 상태를 유지하여, 후속 압착 공정의 진행에 유리하다.
도 1 및 도 7에 도시한 바와 같이, 5) 반경화된 상기 패키징 재료층(102)과 상기 패키징 기판(104)을 압착하여, 상기 패키징 재료층(102)이 상기 마이크로 소자(103)를 피복하도록 하고, 상기 패키징 재료를 완전히 경화시키는 단계(S15)를 진행한다.
예로서, 진공 압착 방식을 이용하여 반경화된 상기 패키징 재료층(102)과 상기 패키징 기판(104)을 압착하여, 상기 마이크로 소자(103)의 표면이 상기 패키징 재료층(102)에 의해 완전히 피복하도록 하고, 상기 패키징 재료층(102)이 상기 마이크로 소자(103) 사이의 공극을 완전히 채우도록 한다.
예로서, 상기 패키징 재료를 완전히 경화시키는 경화 온도는 150℃ ～ 200℃이다.
도 1 및 도 8에 도시한 바와 같이, 마지막으로 6) 상기 베이스(101)를 제거하는 단계(S16)를 진행한다.
예로서, 상기 스테인리스 베이스(101)를 상기 패키징 재료에서 직접 박리시킨다.
본 실시예는 반경화된 실리카 겔을 이용하여 마이크로 소자(103)의 픽업을 실현하고, 저온 고진공 압착을 이용하여 마이크로 소자(103)의 이송 및 밀폐를 실현하므로, 공정이 간단하고 순조로우며, 마이크로 소자(103)의 무공극 패키징을 실현하여, 패키징 품질을 향상시키고, 패키징 원가를 효과적으로 절감시킬 수 있으며, 또한 본 실시예는 공융 금속(105)을 이용하여 단시간 내에 순간 승온하여 공융시키므로, 실리카 겔의 반경화 상태의 안정성을 유지할 수 있다.
실시예2
도 9 ~ 도 16에 도시한 바와 같이, 본 실시예는 마이크로 소자(203)의 패키징 방법을 제공하며, 상기 패키징 방법은 아래 단계들을 포함한다.
도 9 ~ 도 10에 도시한 바와 같이, 먼저 1) 상기 베이스(201) 상에 박리층(208) 및 보호층(209)을 차례로 형성한 후, 상기 보호층(209) 상에 패키징 재료층(202)을 형성하고, 상기 패키징 재료층(202)이 점성을 갖도록 상기 패키징 재료층(202)의 완전 경화 온도보다 낮은 제1 온도에서 상기 패키징 재료층에 대해 반경화 처리를 진행하는 단계를 진행한다.
예로서, 상기 베이스(201)는 사파이어 베이스(201)를 선택하고, 상기 박리층(208)은 GaN층을 선택하고, 상기 보호층(209)은 ITO층을 선택한다. 상기 GaN층 및 ITO층은 화학 기상 증착 공정, 스퍼터링 공정 등을 이용하여 상기 사파이어 베이스(201) 표면에 차례로 형성한다.
상기 패키징 재료층(202)의 두께는 상기 마이크로 소자(203)와 상기 공융 금속(205)의 전체 두께보다 크며, 예를 들어 상기 패키징 재료층(202)의 두께는 15 ~ 100 μm에서 선택될 수 있다.
본 실시예에서, 상기 패키징 재료층(202)은 실리카 겔이며, 상기 실리카 겔의 완전 경화 온도는 일반적으로 150℃ ～ 200℃이며, 이 온도에서 상기 실리카 겔은 완전한 경화를 실현하는데 약 30min ~ 120min이 필요하다.
상기 실리카 겔은 스핀 코팅 공정 등을 이용하여 상기 베이스(201) 표면에 형성되고, 이후 60℃ ~ 150℃의 제1 온도에서, 예를 들면 80℃, 100℃ 또는 120℃ 등 온도에서 10min ~ 30min 동안 열처리를 진행하여, 상기 실리카 겔이 반경화 상태가 되게 하고, 반경화 상태의 실리카 겔은 가소성을 가지며, 그 표면은 일정한 점성을 가진다.
도 11 ~ 도 12에 도시한 바와 같이, 이후 2) 마이크로 소자(203)의 어레이를 제공하고, 상기 패키징 재료층(202)의 표면 점성에 기반하여, 상기 마이크로 소자(203)의 어레이를 상기 패키징 재료층(202) 표면으로 픽업하는 단계를 진행한다.
본 실시예에서, 상기 마이크로 소자(203)의 어레이는 마이크로 피치 LED어레이이다. 물론, MOS 부재, MEMS 부재와 같은 기타 마이크로 소자(203)도 마찬가지로 본 실시예의 패키징 방법을 이용하여 패키징을 진행할 수 있고, 여기서 열거한 예에 한정되지 않는다.
본 실시예에서, 상기 마이크로 소자(203)의 어레이는 상기 패키징 재료층(202)의 점성 표면에 의해 픽업되기 쉽도록 부상형 구조를 이용한다. 구체적으로, 상기 부상형 구조는, 지지층(206), 상기 지지층(206) 표면에 위치하는 복수의 안정화 포스트(207); 및 마이크로 소자(203)가 각각 복수의 상기 안정화 포스트(207)에 의해 지지되는 마이크로 소자의 어레이(203)를 포함한다. 참고로, 상기 안정화 포스트(207)는 상기 마이크로 소자(203)가 안정적으로 지지되도록 보장하면서, 상기 안정화 포스트(207)의 면적을 최대한 작게 설계함으로써, 마이크로 소자(203)가 상기 패키징 재료에 의해 픽업되기 쉽도록 한다.
도 13에 도시한 바와 같이, 3) 패키징 기판(204)을 제공하고, 상기 패키징 기판(204) 표면은 상기 마이크로 소자(203)의 어레이에 대응하는 공융 금속(205)을 가지며, 상기 마이크로 소자(203)의 어레이 상의 전극을 상기 공융 금속(205)에 맞춰 접합하는 단계를 진행한다.
이후 4) 상기 마이크로 소자(203)의 어레이와 상기 공융 금속(205)에 대해 제2 온도에서 공융 처리를 진행하고, 상기 패키징 재료의 반경화 상태를 유지하는 단계를 진행한다.
예로서, 상기 공융 금속(205)은 In 및 BiSn 합금으로 이루어진 군의 1종을 포함하고, 상기 제2 온도는 상기 패키징 재료의 완전 경화 온도 이하이고, 예를 들면 상기 In 또는 BiSn 합금과 마이크로 소자(203) 상의 Au 전극의 공융 온도는 180℃ 이하이고, 또한 단시간(예를 들면 1min) 내 공융 융합을 실현할 수 있다. 따라서, 상기 공융 금속(205)과 마이크로 소자(203)의 Au전극이 공융을 실현할 때, 상기 패키징 재료는 반경화 상태를 여전히 유지할 수 있어, 후속의 압착 공정의 진행에 유리하다.
도 14에 도시한 바와 같이, 이후 5) 반경화된 상기 패키징 재료층(202)과 상기 패키징 기판(204)을 압착하여, 상기 패키징 재료층(202)이 상기 마이크로 소자(203)를 피복하도록 하고, 상기 패키징 재료를 완전히 경화시키는 단계를 진행한다.
예로서, 진공 압착 방식을 이용하여 반경화된 상기 패키징 재료층(202)과 상기 패키징 기판(204)을 압착하여, 상기 마이크로 소자(203)의 표면이 상기 패키징 재료층(202)에 의해 완전히 피복되도록 하고, 상기 패키징 재료층(202)이 상기 마이크로 소자(203) 사이의 공극을 완전히 채우도록 한다.
예로서, 상기 패키징 재료를 완전히 경화시키는 경화 온도는 150℃ ～ 200℃이다.
도 15 ~ 도 16에 도시한 바와 같이, 마지막으로 6) 상기 베이스(201) 및 상기 베이스(201) 상에 위치한 박리층(208) 및 보호층(209)을 제거하는 단계를 진행한다.
예로서, 먼저 상기 박리층(208)에 기반하여, LLO 방식을 이용하여 상기 베이스(201)를 제거하고, 상기 보호층(209)은 LLO 시 상기 패키징 재료층(202)을 보호하도록 상기 박리층(208) 및 상기 패키징 재료층(202)을 격리시킬 수 있으며, 이후 습식 에칭 방식을 이용하여 상기 보호층(20) 및 기타 잔류 물질을 제거하고, 상기 보호층(209)은 습식 에칭 시 상기 패키징 재료층(202)의 완전성을 보장할 수 있다.
본 실시예는 반경화된 실리카 겔을 이용하여 마이크로 소자(203)의 픽업을 실현하고, 저온 고진공 압착을 이용하여 마이크로 소자(203)의 이송 및 밀폐를 실현하므로, 공정이 간단하고 순조로우며, 마이크로 소자(203)의 무공극 패키징을 실현하여, 패키징 품질을 향상시키고, 패키징 원가를 효과적으로 절감시킬 수 있으며, 또한 본 실시예는 공융 금속(205)을 이용하여 단시간 내에 순간 승온하여 공융시키므로, 실리카 겔의 반경화 상태의 안정성을 유지할 수 있다.
상술한 바와 같이, 본 발명의 마이크로 소자의 패키징 방법은 아래와 같은 유익한 효과를 가진다.
본 발명은 반경화된 실리카 겔을 이용하여 마이크로 소자의 픽업을 실현하고, 저온 고진공 압착을 이용하여 마이크로 소자의 이송 및 밀폐를 실현하므로, 공정이 간단하고 순조로우며, 마이크로 소자의 무공극 패키징을 실현하여, 패키징 품질을 향상시키고, 패키징 원가를 효과적으로 절감할 수 있다.
본 발명은 공융 금속을 이용하여 단시간 내에 순간 승온하여 공융시키거나, 공융 온도가 실리카 겔의 완전 경화 온도보다 낮은 공융 금속을 이용하여, 실리카 겔의 반경화 상태의 안정성을 유지할 수 있다.
본 발명은 무기 희생층을 이용하여 실리카 겔의 압착 패키징을 실현하고, 이후 습식 에칭을 이용하여 무기 희생층을 제거하므로, 실리카 겔의 완전성을 완전히 보존할 수 있다.
본 발명은 마이크로 소자의 대량의 이송 및 전면이 완전한 무공극 패키징을 실현할 수 있으므로, 반도체 패키징 분야에서 광범위한 응용 전망이 있다.
따라서, 본 발명은 종래 기술의 여러 가지 결함을 극복하여 높은 산업적 이용 가치를 가진다.
상기 실시예는 단지 본 발명의 원리 및 효과를 설명하기 위한 예시일 뿐, 본 발명을 한정하지 않는다. 당업자는 본 발명의 정신 및 범위를 위배하지 않으면서, 상기 실시예를 수정 또는 변화시킬 수 있다. 따라서, 해당 분야에서 통상적인 지식을 가진 자가 본 발명에 공개된 정신과 기술 사상을 벗어나지 않고 완성한 등가 수정 또는 변화는 여전히 본 발명의 청구 범위에 포함되어야 한다.
101, 201: 베이스
102, 202: 패키징 재료층
103, 203: 마이크로 소자
104, 204: 패키징 기판
105, 205: 공융 금속
106, 206: 지지층
107, 207: 안정화 포스트
208: 박리층
209: 보호층
S11 ~ S16: 단계

Claims (13)

1) 베이스를 제공하고, 상기 베이스에 패키징 재료층을 형성하며, 상기 패키징 재료층이 점성을 갖도록 상기 패키징 재료층의 완전 경화 온도보다 낮은 제1 온도에서 상기 패키징 재료층에 대해 반경화 처리를 진행하는 단계;
2) 마이크로 소자의 어레이를 제공하고, 상기 패키징 재료층의 표면 점성에 기반하여, 상기 마이크로 소자의 어레이를 상기 패키징 재료층 표면으로 픽업하는 단계;
3) 패키징 기판을 제공하고, 상기 패키징 기판의 표면은 상기 마이크로 소자의 어레이에 대응하는 공융(eutectic) 금속을 가지며, 상기 마이크로 소자의 어레이를 상기 공융 금속에 맞춰 접합하는 단계;
4) 상기 마이크로 소자의 어레이와 상기 공융 금속에 대해 제2 온도에서 공융 처리를 진행하고, 상기 패키징 재료의 반경화 상태를 유지하는 단계;
5) 반경화된 상기 패키징 재료층과 상기 패키징 기판을 압착하여, 상기 패키징 재료층이 상기 마이크로 소자를 피복하도록 하고, 상기 패키징 재료를 완전히 경화시키는 단계; 및
6) 상기 베이스를 제거하는 단계를 포함하는, 마이크로 소자의 패키징 방법.
제1항에 있어서,
상기 패키징 재료층은 실리카 겔을 포함하고, 상기 반경화 처리에서 채용한 상기 제1 온도는 60℃ ～ 150℃에서 선택되며, 상기 완전 경화 온도는 150℃ ~ 200℃인, 마이크로 소자의 패키징 방법.
제1항에 있어서,
상기 공융 금속은 AgSnCu 합금 및 AuSn 합금으로 이루어진 군의 1종을 포함하고, 상기 제2 온도는 350℃ 이하인, 마이크로 소자의 패키징 방법.
제3항에 있어서,
상기 마이크로 소자의 어레이와 상기 공융 금속의 공융 처리 시간은 1min 이하이고, 상기 패키징 재료는 350℃ 이하의 온도에서 가열되는 시간이 1min 이하인 조건에서 반경화 상태를 유지하는, 마이크로 소자의 패키징 방법.
제1항에 있어서,
상기 공융 금속은 In 및 BiSn 합금으로 이루어진 군의 1종을 포함하고, 상기 제2 온도는 상기 패키징 재료의 완전 경화 온도 이하인, 마이크로 소자의 패키징 방법.
제1항에 있어서,
상기 패키징 재료층의 두께는 상기 마이크로 소자와 상기 공융 금속의 전체 두께보다 큰, 마이크로 소자의 패키징 방법.
제1항에 있어서,
단계 2)에서, 상기 마이크로 소자의 어레이는 상기 패키징 재료층의 점성 표면에 의해 픽업되기 쉽도록 부상형 구조를 이용하는, 마이크로 소자의 패키징 방법.
제7항에 있어서,
상기 부상형 구조는,
지지층;
상기 지지층 표면에 위치하는 복수의 안정화 포스트; 및
마이크로 소자가 각각 복수의 상기 안정화 포스트에 의해 지지되는 마이크로 소자의 어레이를 포함하는, 마이크로 소자의 패키징 방법.
제1항에 있어서,
단계 5)에서,
진공 압착 방식을 이용하여 반경화된 상기 패키징 재료층과 상기 패키징 기판을 압착하여, 상기 마이크로 소자의 표면이 상기 패키징 재료에 의해 완전히 피복되도록 하고, 상기 패키징 재료층이 상기 마이크로 소자 사이의 공극을 완전히 채우도록 하는, 마이크로 소자의 패키징 방법.
제1항에 있어서,
상기 베이스는 스테인리스 베이스이며, 단계 6)에서 상기 스테인리스 베이스를 상기 패키징 재료에서 직접 박리시키는, 마이크로 소자의 패키징 방법.
제1항에 있어서,
단계 1)에서 베이스를 제공한 후, 상기 베이스 상에 박리층 및 보호층을 차례로 형성하는 단계를 더 포함하고, 이후 상기 보호층상에 패키징 재료층을 형성하고, 단계 6)에서는 먼저 상기 박리층에 기반하여, LLO(laser lift-off) 방식을 이용하여 상기 베이스를 제거한 후, 습식 에칭 방식을 이용하여 상기 보호층을 제거하는, 마이크로 소자의 패키징 방법.
제11항에 있어서,
상기 베이스는 사파이어 베이스를 포함하고, 상기 박리층은 GaN층을 포함하고, 상기 보호층은 ITO층을 포함하는, 마이크로 소자의 패키징 방법.
제1항에 있어서,
상기 마이크로 소자의 어레이는 마이크로 피치 LED어레이를 포함하는, 마이크로 소자의 패키징 방법.
KR1020207014916A 2017-11-02 2018-05-22 마이크로 소자의 패키징 방법 KR102438404B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201711065564.3A CN108039415B (zh) 2017-11-02 2017-11-02 微元件的封装方法
CN201711065564.3 2017-11-02
PCT/CN2018/087800 WO2019085444A1 (zh) 2017-11-02 2018-05-22 微元件的封装方法

Publications (2)

Publication Number Publication Date
KR20200070375A KR20200070375A (ko) 2020-06-17
KR102438404B1 true KR102438404B1 (ko) 2022-08-30

Family

ID=62092655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207014916A KR102438404B1 (ko) 2017-11-02 2018-05-22 마이크로 소자의 패키징 방법

Country Status (6)

Country Link
US (1) US11101239B2 (ko)
JP (1) JP7082264B2 (ko)
KR (1) KR102438404B1 (ko)
CN (1) CN108039415B (ko)
TW (1) TWI679681B (ko)
WO (1) WO2019085444A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108039415B (zh) * 2017-11-02 2019-06-07 厦门市三安光电科技有限公司 微元件的封装方法
CN108682644B (zh) * 2018-06-15 2024-06-21 佛山宝芯智能科技有限公司 一种半导体无人工全自动流水线作业生产方法和系统
US11245051B2 (en) * 2018-10-12 2022-02-08 Boe Technology Group Co., Ltd. Micro light emitting diode apparatus and fabricating method thereof
US11018089B2 (en) * 2019-01-08 2021-05-25 Innolux Corporation Display devices and methods for manufacturing the same
CN109733493B (zh) * 2019-02-19 2021-09-10 上海交通大学 一种软体爬行吸附机器人
CN110707197A (zh) * 2019-09-11 2020-01-17 深圳市华星光电半导体显示技术有限公司 Led基板及led显示面板的制作方法
TWI720785B (zh) * 2020-01-15 2021-03-01 東貝光電科技股份有限公司 微型led發光裝置及其製造方法
TWI761895B (zh) * 2020-07-24 2022-04-21 錼創顯示科技股份有限公司 微型電子元件轉移設備以及微型電子元件轉移方法
TWI757037B (zh) * 2021-01-06 2022-03-01 揚朋科技股份有限公司 顯示面板的修補方法
JP7368749B2 (ja) * 2021-07-26 2023-10-25 日亜化学工業株式会社 発光装置の製造方法
CN114122089B (zh) * 2021-11-15 2024-08-27 Tcl华星光电技术有限公司 有机发光二极管显示面板及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151551A (ja) 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
JP2003060241A (ja) 2001-08-10 2003-02-28 Sony Corp 回路素子の配列方法、及び表示装置の製造方法
JP2007142232A (ja) 2005-11-21 2007-06-07 Henkel Corp バンプ付電子部品の実装方法
JP2011254047A (ja) 2010-06-04 2011-12-15 Denso Corp 電子装置の製造方法
JP2015220400A (ja) 2014-05-20 2015-12-07 日東電工株式会社 電子デバイスパッケージの製造方法及び電子デバイスの封止方法
JP2017008285A (ja) 2015-06-04 2017-01-12 住友ベークライト株式会社 樹脂組成物、接着フィルムおよび回路部材の接続方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3665579B2 (ja) * 2001-02-26 2005-06-29 ソニーケミカル株式会社 電気装置製造方法
JP2003347524A (ja) * 2002-05-28 2003-12-05 Sony Corp 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP4840371B2 (ja) * 2008-01-28 2011-12-21 ソニー株式会社 素子転写方法
US8268640B2 (en) * 2008-03-21 2012-09-18 Rise Technology S.R.L. Method for making microstructures by converting porous silicon into porous metal or ceramics
TWI399140B (zh) * 2009-06-12 2013-06-11 Unimicron Technology Corp 內埋式封裝結構的製作方法
US20110198762A1 (en) * 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
TW201130104A (en) * 2010-02-22 2011-09-01 Chipmos Technologies Inc Semiconductor structure
JP2012109396A (ja) * 2010-11-17 2012-06-07 Renesas Electronics Corp 半導体装置の製造方法
JP5892780B2 (ja) * 2011-12-19 2016-03-23 日東電工株式会社 半導体装置の製造方法
US8754435B1 (en) * 2013-02-19 2014-06-17 Cooledge Lighting Inc. Engineered-phosphor LED package and related methods
US9076882B2 (en) * 2013-06-03 2015-07-07 Intel Corporation Methods for high precision microelectronic die integration
US9035279B2 (en) * 2013-07-08 2015-05-19 LuxVue Technology Corporation Micro device with stabilization post
TWI597786B (zh) * 2013-12-19 2017-09-01 矽品精密工業股份有限公司 半導體封裝結構及其製法
JP2015216229A (ja) 2014-05-09 2015-12-03 日東電工株式会社 半導体装置の製造方法及び熱硬化性樹脂シート
DE112015000866T5 (de) * 2014-02-19 2016-11-17 Semiconductor Energy Laboratory Co., Ltd. Lichtemittierende Vorrichtung und Ablöseverfahren
JP6165686B2 (ja) * 2014-07-31 2017-07-19 信越化学工業株式会社 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
CN105895539B (zh) * 2016-06-08 2018-08-10 华进半导体封装先导技术研发中心有限公司 芯片倒装封装中间结构和倒装封装结构及倒装封装方法
CN108039415B (zh) * 2017-11-02 2019-06-07 厦门市三安光电科技有限公司 微元件的封装方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151551A (ja) 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
JP2003060241A (ja) 2001-08-10 2003-02-28 Sony Corp 回路素子の配列方法、及び表示装置の製造方法
JP2007142232A (ja) 2005-11-21 2007-06-07 Henkel Corp バンプ付電子部品の実装方法
JP2011254047A (ja) 2010-06-04 2011-12-15 Denso Corp 電子装置の製造方法
JP2015220400A (ja) 2014-05-20 2015-12-07 日東電工株式会社 電子デバイスパッケージの製造方法及び電子デバイスの封止方法
JP2017008285A (ja) 2015-06-04 2017-01-12 住友ベークライト株式会社 樹脂組成物、接着フィルムおよび回路部材の接続方法

Also Published As

Publication number Publication date
KR20200070375A (ko) 2020-06-17
US11101239B2 (en) 2021-08-24
US20200258861A1 (en) 2020-08-13
JP7082264B2 (ja) 2022-06-08
JP2021501995A (ja) 2021-01-21
TW201919105A (zh) 2019-05-16
WO2019085444A1 (zh) 2019-05-09
TWI679681B (zh) 2019-12-11
CN108039415B (zh) 2019-06-07
CN108039415A (zh) 2018-05-15

Similar Documents

Publication Publication Date Title
KR102438404B1 (ko) 마이크로 소자의 패키징 방법
KR102348435B1 (ko) 마이크로 소자의 대량 이송 방법
TWI442485B (zh) 半導體裝置之製造方法
US20120321907A1 (en) Bonding process for sensitive micro- and nano-systems
US20090079064A1 (en) Methods of forming a thin tim coreless high density bump-less package and structures formed thereby
TW201417239A (zh) 微型元件穩定柱
KR20160106152A (ko) 인광체 변환기를 갖는 비접착식 발광 디바이스
JP2014529182A (ja) コーティング後グラインディング前のダイシング
CN110739337B (zh) 柔性基板、显示面板及显示面板的制备方法
TWI621230B (zh) 用來控制積體電路封裝扭曲的可移除式基板
KR101942967B1 (ko) 실록산계 단량체를 이용한 접합 기판 구조체 및 그 제조방법
US9281182B2 (en) Pre-cut wafer applied underfill film
CN111129235A (zh) 一种微元件的批量转移方法
US20180350724A1 (en) Semiconductor packages
US8148210B1 (en) Method for fabricating a semiconductor chip panel
TWI739827B (zh) 載體釋脫技術
JP6405465B2 (ja) Ｍｅｍｓの搬送方法、製造方法、デバイス及び機器
US20140177158A1 (en) Thermal matched composite die
US20230051769A1 (en) Micro component structure and manufacturing method thereof, and transfer method for light-emitting diode chip
JP2024511357A (ja) Ｌｅｄ転写材料およびプロセス
JP2015170768A (ja) 半導体接合方法
CN105280541A (zh) 一种用于超薄半导体圆片的临时键合方法及去键合方法
US10707186B1 (en) Compliant layer for wafer to wafer bonding
US20200075384A1 (en) Carrier Bond and Debond Using Self-Depolymerizing Polymer
JP2016058620A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant