KR101458052B1 - 혼색 방지 구조를 갖는 시모스 이미지 센서 및 그 제조방법 - Google Patents

Abstract

혼색현상 (크로스토크) 및 암전류 특성이 개선된 이미지 센서를 제공 한다. 이미지 센서는 하나의 픽셀을 통해 입사된 빛이 생성 시키는 전자는 그 픽셀의 포토다이오드(photodiode)에 집적될 수 있도록 기판에 형성되는 포토다이오드 형성 영역 소자분리 구조를 일반 주변회로 영역보다 깊게 형성하여, 이웃 포토다이오드에 전자들이 집적되지 않는 구조를 제공하고, 포토다이오드 인접 가드링(guarding) 영역에 깊은 N 웰 정션을 만들어 기판 깊숙한 곳에서 발생된 전자들을 동작전압(Vdd) 단자로 빼내어 혼색현상 및 암전류 또는 노이즈를 감소시키는 이미지 센서 디바이스를 제공한다.

Description

혼색 방지 구조를 갖는 시모스 이미지 센서 및 그 제조 방법 {CMOS IMAGE SENSOR HAVING PREVENTING CROSSTALK STRUCTURE AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 반도체 시모스 이미지 센서 소자 및 그의 제조방법에 관한 것으로, 상세하게는 혼색현상(crosstalk)을 방지 할 수 있는 소자분리 영역 구조 및 포토다이오드 가드링 영역에 깊은 웰 정션을 형성, 혼색현상 및 암전류 또는 노이즈가 감소된 이미지 센서 구조를 얻을 수 있는 방법 및 이를 이용하는 반도체 소자의 구조 및 제조 방법에 관한 것이다.

이미지 센서는 광학 영상을 전기 신호로 변환 시킨다. 최근들어 정보통신 산업 발달과 전자기기의 디지털화에 따라 디지털 카메라, 캠코더, 휴대폰, PCS(personal communication system), 게임기기, 경비용 카메라, 의료용 마이크로 카메라 등 다양한 분야에서 성능이 향상된 이미지 센서들이 사용 되고 있다.

이미지 센서의 증대된 해상도를 충족시키기 위해서 픽셀의 집적도를 증가 시킬수록 단위 픽셀당 광전 변환 소자, 예컨대 포토다이오드의 체적이 작아져서 감도(sensitivity)가 떨어진다.

반도체 소자가 고집적화 됨에 따라 단위 셀이 차지하는 면적은 감소하고 있 다. 그러나 최근의 급속한 고집적화의 요구는, 인접 픽셀간 거리가 가까워져서 픽셀간의 크로스토크(crosstalk)가 빈번하게 발생한다.

종래의 전형적인 시모스 이미지 센서 셀은 도 3에 도시한 바와 같다. 반도체 기판상에 포토다이오드 영역과 주변회로 영역으로 구분된 단위 셀에서 마이크로 렌즈 (미도시) 통과해서 입사된 빛이 서로 다른 굴절율을 갖는 층간 절연막이나 불균일한 막의 표면에 굴절되어 생성되는 광학적 크로스토크(optical crosstalk), 또는 기판 공핍영역 바깥에서 열적으로 생성되는 전자들에 의해서 발생하는 전기적인 크로스토크(electrical crosstalk)에 의해서 해상도가 떨어지고 화상이 왜곡되는 현상이 발생 한다.

이러한 전형적인 구조의 이미지 센서 셀은 미세화되면 픽셀 간격이 좁아져 크로스토크 (crosstalk)에 의한 이미지 센서 동작이 불량을 일으킨다.

본 발명은 이러한 문제가 없는 크로스토크 방지 구조를 갖는 미세한 시모스 이미지 센서 구조 및 형성 방법에 관한 것이다.

최근 정보통신 산업 발달과 전자기기의 디지털화에 따라 디지털 카메라, 캠코더, 휴대폰, PCS(personal communication system), 게임기기, 경비용 카메라, 의료용 마이크로 카메라 등 다양한 분야에서 성능이 향상된 이미지 센서들이 사용 되고 있다. 반도체 제품의 고집적화가 가속화됨에 따라 단위 셀 면적이 크게 감소하면서, 패턴의 선폭 및 패턴들의 간격이 현저하게 좁아지고 있다. 그리고 단위 셀 면적은 감소되나 디바이스에서 요구하는 전기적인 특성은 계속 유지되어야 하고 저 전력을 요구한다.

일반적으로 이미지 센서 셀은 포토다이오드를 포함하는 APS (active pixel sensor) 어레이 영역과 주변 회로 영역으로 구성 된다.

도 3을 참조하면, 일반적으로 사용되는 시모스 이미지 센서 (CMOS image sensor)는 P 타입 기판에 P 에피 레이어 (epi layer)를 형성하여 전형적인 CMOS 셀 구조로 주변회로를 형성하고, 포토다이오드를 형성한다. 마이크로 렌즈 (미도시)를 통과해서 입사된 빛이 서로 다른 굴절율을 갖는 층간 절연막이나 불균일한 막의 표면에 굴절되어 생성되는 광학적 크로스토크(optical crosstalk)를 유발 시키거나, 또는 기판 공핍영역 바깥에서 열적으로 생성되는 전자들은 전기장(electric field)이 없기 때문에 무방향성으로 확산하여 이웃하는 픽셀에 집적되면서 발생하는 전기적인 크로스토크(electrical crosstalk)에 의해서 해상도가 떨어지고 화상이 왜곡되는 현상이 발생 한다.

그리고 일반적인 시모스 이미지 센서는 P형 기판을 사용하기 때문에 감도면에서 유리하나 암전류 및 크로스토크 특성에서는 불리하다. 기판을 N형 기판을 쓰면 기판의 전위를 동작전압(Vdd) 단자를 통하여 잡아줄 수 있기 때문에 기판 깊숙한 공핍영역 바깥에서 발생한 열전자 홀 페어 EHP (electron hole pair)가 전기장이 없어서 무방향성으로 확산되는 것을 막아, 열전자는 동작전압(Vdd) 단자로 드레인(drain) 시키고, 홀은 접지(GND) 단자로 드레인 시킬 수 있다.

P형 기판을 사용하는 경우는 공핍영역 바깥에서 발생한 열전자가 빠져나갈 수 있는 경로가 없기 때문에 포토다이오드로 집적될 확률이 높다.

이러한 종례의 문제를 해결하기 위하여 본 발명은 기판을 N형 기판을 사용하고 포토다이오드 가드링 영역에 깊은 웰 영역을 형성하여 공핍영역 바깥에서 발생한 열전자들이 동작전압(Vdd)단자에 쉽게 드레인(drain)될 수 있는 통로를 만들어주고, 포토다이오드 영역의 소자분리 구조를 일반회로 영역보다 깊게 형성하여 광학적 크로스토크를 막아 혼색현상, 암전류, 노이즈가 없는 시모스 이미지 센서를 제공한다.

본 발명의 목적은 시모스 이미지 센서의 셀 구조에서 포토다이오드 가드링 영역에 깊은 웰을 형성하여 동작전압 단자와 접하게 하여 기판에서 발생되는 열전자의 드레인 통로를 만들어 전기적 크로스토크를 막아주는 구조를 갖는 반도체 디바이스를 만드는데 있다. 또한 포토다이오드간 소자분리 구조를 일반 주변회로 영역보다 깊게 형성하여, 자기 픽셀에서 발생한 굴절광은 인접한 픽셀로 축적되지 않고 자기 픽셀로 축적될 수 있도록 소자분리 구조를 만들어 높은 집적도 및 혼색현상 암전류, 노이즈가 감소된 이미지 센서 구조를 얻을 수 있는 제조하는 방법을 제공하는데 있다.

본 발명의 다른 목적은 상기 언급한 셀 구조를 갖는 디바이스를 활용하여 시스템을 만드는 방법을 제공하는데 있다.

본 발명의 다른 목적은 N형 기판을 이용하여 P형 에피층을 형성하고 P형 에피층에 P+ 웰층을 형성하여 N형 기판과 주변회로 깊은 N형 웰층과 충분한 격리막을 형성하고, P형 에피층의 저항을 줄여 기판에서 발생한 열전자 홀 페어 EHP가 쉽게 접지(GND) 단자나 동작전압(Vdd) 단자에 드레인 될 수 있는 경로를 제공하는데 있다.

상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 시모스 이미지 센서 셀 제조 방법은, 반도체 N형 기판상에 P형 에피층을 형성하고, 상기 P형 에피층 에 깊은 P+ 웰층을 형성하고, 포토다이오드 가드링 영역에 상기 N형 기판과 접하여 동작전압(Vdd)단자와 연결되는 N형 깊은 가드링 웰을 형성하고, 포토다이오드가 형성될 영역과 일반회로가 형성될 영역에 맞추어 동작 전압이 서로 다른 PMOS, NMOS가 형성될 수 있도록 트리플 웰을 형성하고, 상기 포토다이오드 영역엔 주변 회로 영역과 깊이가 다른 소자 분리 영역을 형성, 추후 일반적인 시모스 이미지 센서공정을 진행한다.

본 발명의 다른 실시예에 있어서 시모스 이미지 센서 셀 제조 방법은, 반도체 N형 기판상에 P형 에피 성장층을 형성하고, 포토다이오드 가드링 영역에 상기 N형 기판과 접하여 동작전압(Vdd)단자와 연결되는 N형 깊은 가드링 웰을 형성하고, 포토다이오드가 형성될 영역과 일반회로가 형성될 영역에 맞추어 동작 전압이 서로 다른 PMOS, NMOS가 형성될 수 있도록 트리플 웰을 형성하고, 상기 트리플 웰 하부에만 P형 깊은 웰을 형성하고, 상기 포토다이오드 영역엔 주변 회로 영역과 깊이가 다른 소자 분리 영역을 형성, 추후 일반적인 시모스 이미지 센서공정을 진행한다.

본 발명의 다른 실시예에 있어서 시모스 이미지 센서 셀 제조 방법은, 반도체 N형 기판상에 P+형 에피 성장층을 형성하고, 상기 P+형 에피층에 P- 에피층을 형성하고, 포토다이오드 가드링 영역에 상기 N형 기판과 접하여 동작전압(Vdd)단자와 연결되는 N형 깊은 가드링 웰을 형성하고, 포토다이오드가 형성될 영역과 일반회로가 형성될 영역에 맞추어 동작 전압이 서로 다른 PMOS, NMOS가 형성될 수 있도록 트리플 웰을 형성하고, 상기 포토다이오드 영역엔 주변 회로 영역과 깊이가 다 른 소자 분리 영역을 형성, 추후 일반적인 시모스 이미지 센서공정을 진행한다.

본 발명의 다른 실시예에 있어서 시모스 이미지 센서 셀 제조 방법은, 반도체 N형 기판상에 P+형 에피 성장층을 형성하고, 상기 P+형 에피층에 P- 에피층을 형성하고, 포토다이오드 가드링 영역에 상기 N형 기판과 접하여 동작전압(Vdd)단자와 연결되는 N형 깊은 가드링 웰을 형성하고, 포토다이오드가 형성될 영역과 일반회로가 형성될 영역에 맞추어 동작 전압이 서로 다른 PMOS, NMOS가 형성될 수 있도록 트리플 웰을 형성하고, 상기 포토다이오드 영역과 주변 회로 영역과 깊이가 같은 소자 분리 영역을 형성, 추후 일반적인 시모스 이미지 센서공정을 진행한다.

본 발명의 실시예에서 만들어진 시모스 이미지 센서 셀 구조는 자기 픽셀 구조에서 발생한 굴절광은 자기 픽셀로 축적될 수 있도록 소자 분리 구조를 가지며 공핍역역 바깥에서 발생한 열전자 홀 페어 EHP들이 동작전안(Vdd)단자 및 접지(GND)단자에 쉽게 드레인 될 수 있도록 전기적인 통로를 형성함으로써 크로스토크, 암전류 및 노이즈가 없는 미세한 셀 구조를 매우 간단한 방법으로 형성하는 방법을 제공한다.

본 발명에 따른 시모스 이미지 센서 장치 및 그 제조 방법에 대하여 첨부된 도면을 참조하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않은 범위 내에서 본 발명을 다양한 형태로 구현 할 수 있을 것이다.

상술한 것과 같이 본 발명에 의하면, 시모스 이미지 센서 셀 구조는, 포토다 이오드 간 소자분리 영역이 공핍영역 아래까지 확장되어 깊게 형성되어, 자기 픽셀에서 발생된 굴절광이 이웃 픽셀에 축적되는 현상을 막을 수 있고, 공핍영역 바깥에서 발생한 열전자 및 우주선, 알파 파티클 등에서 발생되는 전자나 홀 들을 동작전압(Vdd)단자 및 접지(GND) 단자에 쉽게 드레인 될 수 있도록 전기적인 통로를 만들어 주어 크로스토크, 암전류 및 노이즈가 감소된 시모스 이미지 센서를 만들 수 있다.

N형 기판에 형성된 P형 에피 성장층에 저항이 낮은 P+형 깊은 웰층을 형성하여 홀 드레인 능력이 개선되어 홀 축적에 의한 바디 포텐셜(body potential) 상승을 막고, 세이딩 이미지(shading image) 등을 개선하여 시모스 이미지 센서의 감도를 향상 시킬 수 있다.

이러한 크로스토크를 예방 할 수 있는 미세한 이미지 센서 셀 구조는 대용량 이미지 센서를 만들어 소자 크기를 줄여서 반도체 기판의 단면적에 비하여 훨씬 많은 셀을 구현 고집적 이미지 센서 디바이스를 얻을 수 있고, 이러한 디바이스를 여러 디지털 시스템을 만들 때 응용함으로써 고해상도 구현이 가능한 디지털 제품을 만들 수 있다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

CMOS 이미지 센서 셀 형성하는 방법 실시예 1

도 1 및 도 2는 일반적으로 사용되는 4 공유 픽셀 이미지 센서의 액티브 픽셀 센서(Active Pixel Sensor: 이하 APS )어레이 부분의 등가 회로도 및 레이아웃이다.

도 1를 참조하면, 4 공유 픽셀(P)은 4개의 PD(photodiode)(11 ;11a,11b,11c,11d)을 포함한다. 단위 픽셀은 PD에 축적된 전하를 독출하기 위한 플로팅 확산영역 (Floating Diffusion Region:이하 FD)과 다수의 독출 소자를 포함한다. 독출 소자는 선택소자(select element), 드라이브소자(drive element) 및 리셋소자(reset element)를 포함한다.

4 공유 픽셀은 4개의 PD가 선택소자, 드라이브소자, 리셋소자를 공유할 수 있는 형태의 디자인으로, 필요 및 디바이스 특성에 따라서 PD 및 공유소자의 숫자는 다르게 디자인 될 수 있다. 4개의 PD(11)는 축적된 전하를 FD(13)으로 전송하는 각 전송소자(15;15a,15b,15c,15d)와 커플링 된다. PD (11)는 드라이브소자(17),리 셋소자(18), 선택소자(19)를 공유한다.

드라이브소자(17)은 각 PD (11)에 축적된 전하를 전달받은 FD(13)의 전기적인 포텐셜 변화를 증폭하고 이를 출력라인 (Vout)으로 출력한다. 리셋 소자(18)는 FD(13)를 주기적으로 기준치로 리셋 시킨다. 리셋소자(18)는 소정의 바이어스를 인가하는 리셋라인(RX(i))에 의해서 제공되는 바이어스에 의해서 구동되는 트랜지스터이다. 리셋 라인(RX(i))에 의해서 제공되는 바이어스에 의해 리셋소자(18)이 턴온되면 리셋소자(18)의 드레인에 제공되는 소정의 전기적 포텐셜, 예컨대 전원전압(Vdd)이 FD(13)으로 전달된다.

선택소자(19)는 행 단위로 읽어낼 픽셀을 선택한다.

전하 전송소자(15;15a,15b,15c,15d)에 바이어스를 인가하는 전송라인 (TX(i)a, TX(i)b, TX(i)c, TX(i)d), 리셋소자(18)에 바이어스를 인가하는 리셋라인 (RX(i)), 선택소자(19)에 바이어스를 인가하는 행 선택라인 (SEL(i))은 행 방향으로 실직적으로 서로 평행하게 연장되어 배열 될 수 있다.

도 2를 참조하면, 4공유 픽셀 APS 어레이부는 두개의 PD를 공유하는 제 1 액티브 (A1)와 또 다른 2개의 PD를 공유하는 제 2 액티브 (A2)가 반복 단위로 행렬 형태로 배열되고, 제 1 및 제 2 액티브 쌍마다 2개의 독립 독출소자 액티브인 제 3 및 제 4 액티브 (A3,A4)가 할당되는 방식으로 APS 어레이가 구성된다.

도 3을 참조하면, 일반적으로 사용되는 시모스 이미지 센서 (CMOS image sensor)의 단면도이다. P 타입 기판(10) 상에 P 에피 레이어(15) (epi layer)를 형성하여, A 영역에 APS 어레이를 배치하면서 포토다이오드 (35) 및 공유소자 (40)(선택소자, 드라이브소자, 리셋소자)를 형성하고, 주변회로 B 영역에 일반회로 (50)을 형성한다.

소자분리막 (30)은 A영역과 B영역이 구분없이 일정하고 접지단자(GND)와 동작전압(Vdd) 단자 사이에 소자분리막을 사이에 두고 각각의 PD가 배치되며, 공유회로(40) 및 주변회로(50)는 CMOS 특성상 복합적인 웰 (20, 26, 28)상에 단자들을 형성한다.

마이크로 렌즈(미도시)를 통과해서 입사된 빛(60)은 서로 다른 굴절율을 갖는 층간 절연막이나 불균일한 막의 표면에 굴절되어 자기 픽셀에 축적되지 않고 이웃하는 PD에 축적되는 광학적 크로스토크( optical crosstalk)를 유발 시킨다. 레드(red), 그린(green), 블루(blue)에 의한 컬러 필터 어레이 (color filter array: CFA)를 사용하는 컬러 이미지 센서의 경우, 파장이 긴 레드 입사광에 의하여 크로스토크가 많이 발생하여 색조(tint) 불량이 나타날 수 있다.

또한 기판 공핍영역 바깥까지 도달한 빛은 열적으로 전자 홀 페어 EHP를 생성시키는데 이곳은 전기장(electric field)이 없기 때문에 무방향성으로 확산하여 이웃하는 픽셀에 집적되면서 전기적인 크로스토크( electrical crosstalk)를 발생시켜 해상도가 떨어지고 화상이 왜곡되는 현상을 유발한다. P형 기판을 사용하는 경우는 공핍영역 바깥에서 발생한 열전자가 빠져나갈 수 있는 경로가 없기 때문에 포토다이오드로 집적될 확률이 높다.

도 4를 참조하면, 상기에서 지적한 많은 문제점을 극복하기 위해서 본 발명은 반도체 기판 (100)을 N형 기판으로 출발한다. 기판 (100)은 APS 어레이 및 공유 소자가 형성될 A 영역과, 주변 일반회로가 형성될 B 영역으로 구분된다. 기판 타입은 이미지 센서 특성에 많은 영향을 미치며 각각의 장단점을 내포하고 있다. 일반적으로, P 타입은 감도면에서는 유리하나, 암전류 및 크로스토크 특성은 불리하다. N 타입은 반대로 감도는 불리하나 암전류 및 크로스토크는 유리하다.

빛이 기판 내부로 조사되면, 전자 홀 페어 EHP가 생성되는데, 공핍영역 내에서는 전기장(electric field)에 의해서 전자와 정공은 드리프트(drift) 하게 된다. 그러나 공핍영역 바깥에서는 전기장(electric field)이 없기 때문에 무방향성으로 확산하게 되는데, 이러한 비규칙성 운동을 하는 전자와 정공은 자기 픽셀에 축적되는 확률보다는 이웃하는 픽셀에 축적되는 현상이 많이 발생하여 혼색현상(crosstalk)의 원인을 제공한다.

한편, 빛이 없는 상태에서 열적으로 발생하는 열전자, 우주선(cosmic ray), 알파 파티클(α particle), 방사선(radiation) 등에 의해서 발생되는 전자나 정공들에 의해서 기판내부에는 많은 암전류나 노이즈(noise)를 발생시킬 수 있는 입자들이 존재 할 수 있다.

그러므로 상기한 무방향성 전자나 전공 기타 노이즈 발생 입자들을 선택적으로 드레인 시킬 수 있는 전기적인 통로를 만들어 주어야 한다. 일반적으로 전자는 동작전압(Vdd) 단자로 드레인 시키고, 전공은 접지(GND)단자로 드레인 시킨다. P형 기판을 사용하는 경우는 동작전압(Vdd) 단자로 기판 전압을 동시에 잡아줄 수 없어서, 기판 후면(backside)에 기판전압 단자를 설치하거나 패키지 상태에서 잡아줄 수 있는 구조를 만들어야 하는 문제가 발생한다.

이러한 문제를 쉽게 해결하기 위해서 본 발명의 모든 실시예는 N 형 반도체 기판을 사용한다.

반도체 기판 (100)상에 P 에피층(105)을 형성한다. P 에피층(105)은 깊은 웰 등 많은 반도체 구조가 형성될 공간이 됨으로 5 내지 15um 두께로 성장한다.

도 5를 참조하면, 상기 반도체 기판(100)상에 형성된 P 에피층(105)안에 주변회로 영역 B에는 깊은 N웰 (115)과 깊은 P웰 (110)을 상하로 겹쳐서 형성하고, APS 어레이 회로 영역 A에는 APS N 웰 가드링(guarding) 영역에 깊은 N웰 (120)층을 형성 한다.

깊은 N웰 (115)은 P (phosphorus)를 약 1.4MeV 에너지로 4E13 량의 불순물을 주입하고, 깊은 P웰 (110)은 B( born) 또는 BF2 (born fluoride) 약 1.4MeV 에너지로 2E13 량의 불순물을 주입 한다.

ASP 어레이 영역 A에 형성하는 깊은 N웰 (120)은 P (phosphorus)를 약 2 MeV 에너지로 2E13 량의 불순물을 주입하여 기판 (100)과 접하여 형성 될 수 있도록 한다.

상기 깊은 N웰 (115)은 주변회로의 구동전압을 다양하게 하기 위하여 사용되는 트리플 웰 (triple well)로 사용하기 위해서 N형 불순물을 주입하는데, N 형 기판을 사용하는 경우 깊은 N웰(115)과 N형 기판이 가까워 펀치드로우(punchthrough)가 발생 할 수 있어 이를 방지하기 위해서 깊은 N웰 (115) 아래층에 깊은 P웰(110)층을 형성 격리(isolation)역할을 하게 한다.

APS 어레이 영역 A에 생기는 깊은 N웰 (120)은 기판에서 발생하는 열전자들 을 동작전압(Vdd) 단자에 빨리 드레인(drain)될 수 있도록 전기적인 통로를 역할을 할 수 있게 동작전압(Vdd) 단자 아래 웰과 접할 수 있도록 형성 한다.

도 6을 참조하면, APS 어레이 영역 A중 포토다이오드가 형성될 부분을 제외하고 공유단자가 형성될 부분과, 주변회로 영역 B에서 일반회로가 형성될 부분에, CMOS 동작에 맞게 디바이스를 형성하기 위해서 특성에 맞게 얇은 P웰(125, 128), 얇은 N웰 (130)을 형성 한다.

특이하게 주의해야 할 점은, APS 어레이 영역 A에서 포토다이오드가 형성될 좌측에는 P웰 (125)를 형성하여 추후 접지(GND)단자를 연결 될 수 있게 하고, 우측 깊은 N웰 (120)상에는 얇은 N웰 (130)이 형성되어 동작전압(Vdd) 단자가 형성 될 수 있도록 해야 한다.

나머지 공간에 형성되는 다양한 얇은 웰 들은 CMOS 회로를 구성하기 쉽게 P형 (125,128), N형 (130) 웰 들을 차례로 형성 한다. 웰 형성 공정은 필요한 불순물 타입을 선택 N형, P형 다른 마스크를 사용 이온 주입 공정으로 진행한다. 이온 주입 에너지는 이미 형성된 깊은 웰 들과 근접 또는 접하게 조절하며, 특히 앞서 언급한 APS 어레이 영역 A의 가드링 (guarding) 역할을 하는 깊은 N웰 (120)상에 형성되는 얇은 N 웰 (130)은 전기적으로 잘 통할 수 있도록 형성 한다.

도 7을 참조하면, 상기 형성된 웰 및 포토다이오드 (150)가 형성될 공간에 서로의 소자들이 격리 될 수 있도록 소자 분리막층 (135,140)을 형성 한다. 소자 분리막층은 크게 포토다이오드 사이에 형성될 소자 분리막 (135)과 일반적인 소자를 격리시키는 소자분리막 (140)의 깊이를 서로 다르게 형성 한다.

소자 분리막은 소자 서로간 격리를 시키는 것이 주 목적으로 일반적인 소자의 작동은 기판 표면 채널에서 전자나 정공에 의해서 디바이스가 작동이 되나, 포토다이오드의 작동은 청색광, 녹생광, 적색광이 P 에피층 (105)에 흡수되어 포토다이오드에 축적 감도를 증가시켜 동작된다. 가장 파장이 긴 적색광은 파장이 0.4에서 5um 이므로 포도다이오드의 깊이는 최소한 2um 이상은 되어야 한다.

일반적인 소자는 2um이내에서 모든 소자가 작동되고 격리 될 수 있으나 포토다이오드는 2um이내의 소자 분리막 깊이를 갖는다면 이웃하는 픽셀간 크로스토크를 충분히 잡을 수 없다. 그러므로 소자분리막을 모두 2um보다 깊게 형성하면 좋겠지만 깊게 할수록 옆으로의 공간도 넓어져야 함으로 일반회로 공간도 깊게 형성할 경우 디바이스 집적도를 올릴 수 없다. 그러므로 포토다이오드(150)간만 깊게 형성 할 필요가 있다.

특히, 포토다이오드(150)는 기판에 흡수되는 적색광 대부분을 캡쳐해서 감도를 증가시키기 위해서는 깊이는 가능한 5um 보다 깊어지는 것이 좋다. 다이오드 깊이가 5um이 되면, 공핍영역은 5um 이후에서 형성되어 P 에피층 (105)의 불순물 농도에 의해서 좌우되어 형성된다. 앞에서 언급했지만 광학적 크로스토크를 일으키는 입자들은 공핍영역 이내에서 발생하지만, 열적으로 생성된 전자와 전공은 결핍영역 바깥에서 발생하여 전기적 크로스토크를 유발한다. 공핍영역내에서 발생한 입자들은 컨트롤 할 수 쉽기 때문에 크로스토크 문제를 쉽게 풀기 위해서는 공핍영역은 넓게하고 공핍영역 바깥 공간을 작게하면 좋다. 이렇게 하기 위하여서는 P 에피층 (105) 농도를 저농도로 가져가면서 공간을 좁게 가져간다. 그러면서 깊은 소자분리 막(135)을 공핍영역 아래까지 형성 시키면 크로스토크를 구조적으로 막을 수 있다.

그러나 소자분리막 깊이를 서로 다르게 가져가거나 매우 깊게 형성하기란 많은 기술적인 문제를 갖고 있다. 이러한 문제를 해결하기 위해서 제 1 실시예에서는 깊은 소자분리막(135)과 얇은 소자분리막 (140)을 일반적인 트랜지 소자 분리막 방법으로 진행하면서 서로 차등있게 깊이를 형성 소자분리막을 형성한다.

도 8을 참조하면, APS 어레이 영역 A에 포토다이오드 (150)를 형성 한다. 포토다이오드(150)를 형성하는 공정은 P 에피층에 포토다이오드를 형성하기 때문에 수직형 다이오드를 형성하기 위해서는 아래층에 N형 불순물층을 형성하고, 상부층에 P형 불순물층을 형성하는 순서로 형성하여야만 포토다이오드 (150)와 P 에피층 (105)이 접하는 부분이 공핍영역이 형성되어 디바이스가 작동 될 수 있다.

그리고 앞에서도 언급했듯이 포토다이오드의 깊이는 적색광의 최대 파장보다 깊을 때 모든 적색광을 캡쳐하여 감도를 높일 수 있음으로, N형 불순물층이 5um 깊이에서 형성 될 수 있도록 에너지를 조절하여 형성한다.

포토다이오드(150) 아래 영역은 P 에피층 (105)상에 공핍영역이 형성될 공간으로 공핍영역이 넓으면 전기적 크로스토크 발생율을 줄일 수 있음으로 P 에피층(105) 형성시 적절한 농도를 관리해야 한다.

상기의 모든 공정으로 진행된 APS 어레이 부분의 디바이스를 가지고 본 발명의 특징적인 부분을 설명하면, 포토다이오드 (150) 상부에서 입사된 빛은 자기 픽셀의 포토다이오드 (150)에 축적이 되어야만 혼색이 되지 않고 감도가 좋은 이미 지 센서로 작동 할 수 있다. 추후 도시 되지만 상부에 형성된 컬러 필터에 의해서 선택된 색광이 층간 절연막 또는 기판의 굴절률 및 형태에 따라서 굴절되어 다른 픽셀로 축적이 되면 광학적 크로스토크를 발생 시킨다. 이러한 광학적 크로스토크를 구조적으로 막으려면 선택된 광입자가 이웃 포토다이오드로 굴절되지 않도록 포토다이오드 (150)간 깊은 소자 분리막을 형성하여 굴절 축적되는 것을 막아 주어야 한다.

깊은 소자막 (135)이 포토다이오드(150)보다 충분히 깊게 형성 된다면 이웃하는 포토다이오드 (150)에 선택광이 축적되는 확률은 현저히 감소되거나 발생하지 않는다. 그러므로 1차적인 광학적 크로스토크는 깊은 소자 분리막(135)으로 차단 할 수 있다. 그리고 도면에서는 추후소자를 도식하기 위해서 P웰(125) 영역밖에 깊은 소자 분리막(135)을 도시하였으나 소자분리 트렌치 형성시 트렌치 계면에 댕글링 본드(dangling bond)에 의해 생성되는 전자들이 포토다이오드(150) 영역으로 넘어오는 것을 방지하기 위하여 전위장벽(potential barrier)을 만들어 주기 위하여 P웰 (125)안쪽으로 깊은 소자 분리막(135)를 형성 하면 좋다.

공핍영역 바깥부분에서 발생한 열적 전자 전공 들은 전기장이 존재하지 않아서 무방향으로 확산되어 서로 다른 픽셀에 다시 축적되는 전기적인 크로스토크 현상이 발생한다. 이러한 열적 전자 전공은 일부 깊은 소자막(135)에 의해서 다른 픽셀에 축적되는 것을 막을 수는 있지만 발생된 모든 전자 전공을 차단 할 수는 없다. 이러한 전기적인 크로스토크를 줄일 수 있는 방법은 공핍영역을 최대화 시켜 공핍영역 바깥부분이 적게 만들어 주면된다. 포토다이오드 (150) 아래의 공핍영역 이 최대화 되려면 P 에피층 (105) P 농도가 낮으면 좋고, P 에피층 (105) 공간이 작으면 좋다.

그러나 공핍영역 바깥에서 생긴 전자 전공들을 제거 할 수 있는 방법은 전자와 전공이 쉽게 재결합하게 하거나 제거하면 전기적 크로스토크를 막을 수 있다. 그렇게 하기 위해서는 접지(GND)단자 및 동작전압(Vdd)단자로 전공이나 전자를 쉽게 드레인 시키면 된다.

본 실시예에 따르면, 기판(100)이 N형 기판임으로 깊은 N웰 (120)을 형성하여, 동작전압(Vdd) 단자와 연결 기판전압을 잡아주어 전자들이 쉽게 동작전압(Vdd) 단자로 드레인 될 수 있도록 전기적인 통로를 만들어 준다. 그리고 정공들은 인접 접지(GND) 단자에 드레인 되도록 P웰 (125)를 형성하여 접지(GND) 단자를 만들어 드레인 시킨다.

이렇게 하여 형성된 CMOS 이미지 센서 핵심부인 APS 어레이 포토다이오드는, 깊은 소자 분리막(135)과 깊은 N웰 (120) 가드링 때문에 광학적 크로스토크 및 전기적 크로스토크가 발생하지 않아 감도가 좋고 노이즈가 없는 이미지 센서를 만들 수 있다.

도 9 및 11도를 참조하면, APS 어레이 영역 A 및 주변회로 영역 B상에 게이트 절연막 (155)를 형성하고 게이트 전극 (160)을 형성후 CMOS에 맞게 각각의 소오스 드레인 불순물층 (도시되지 않음)을 형성 한다. 이후 제1 층간 절연막 (165)를 형성한다.

제 1 층간 절연막(165)상에 제 1 금속 배선층(170,175)을 형성 한다.제 1 금 속 배선층 (170, 175)은 게이트 단자 또는 소오스 드레인 단자와 연결되어 접지(170, GND) 단자, 동작전압(170,Vdd) 단자가 된다.

제 1 층간 절연막(165) 상에 제 1 금속층(170,175) 형성후 제 2 층간 절연막(180), 제 3층간 절연막(188)을 형성하고, 제 2 금속 배선층(185),제 3 금속 배선층(190), 보호막 (193)을 형성 한다.

도 12를 참조하면, 포토다이오드 (150)상의 제 1, 제2, 제3 층간 절연막(165,180, 188),보호막 (193)을 부분적으로 식각하여 광투광부를 형성하고 산화막 또는 투명 레진막(resin)(193)으로 채운다. 광투광부에 투명 레진막 (193)를 형성하는 것은 제1, 제2, 제3 절연막(165,180,188), 보호막(193)이 서로 다른 굴절율을 가지고 있거나 공정상의 문제로 같은 물질이나 다른 굴절율 또는 불균일한 표면등에 의하여 불규칙적인 굴절을 막을 수 있도록 동일 물질로 형성 투광을 쉽게 유도할 수 있도록 하기 위해서다.

광투광부에 투명 레진막 (193) 형성후 컬러 필터층을 형성하기 위하여 평탄화를 하여 기판 표면을 균일하게 한다.

도 13을 참조하면, 상기 광투광부 투명 레진막(193)상에 컬러 필터층(195)을 형성한다. 도면은 편의상 2개의 광투광부를 도시하고 있지만, 레드(red), 그린(green), 블루(blue)에 의한 컬러 필터 어레이 (color filter array: CFA)를 사용하는 컬러 이미지 센서의 경우 최소한 3개 이상의 광투광부 투명 레진층 (193) 및 포토다이오드(150)로 셀을 구성해야 한다.

상기 컬러 필터층(195)은 APS 어레이 부위만 필요하기 때문에 주변회로 부위 는 제거하고 평탄화층(197)을 형성 한다.

도 14를 참조하면, 상기 컬러 필터층(195)상부 평탄화층(197)상에 마이크로렌즈 (199)를 형성 한다.

마이크로 렌즈(199)를 통과한 이미지 영상 빛은 컬러 필터(195)에 의해서 선택적으로 필요한 색광만 선택되고, 선택된 색광은 광투광부 투명 레진층(193)을 통하여 포토다이오드 (150)에 축적된다.

앞에서 언급했듯이, 일부 선택광이 제 1,2,3,층간 절연막(165,180, 188) 계면, 제 1,2,3 금속 배선 (170,185,190)등과 접할 때 원하지 않는 방향으로 굴절되어, 자기 픽셀 포토다이오드 (150)를 넘어서 이웃 픽셀에 축적되는 경우 혼색(crosstalk)에 의한 감도가 저하된다.

본 발명의 실시예처럼 깊은 소자막(135)이 인접 포토다이오드(150)보다 깊숙하게 형성되어 충분히 격리시키면, 그러한 광학적 크로스토크는 발생이 억제되다. 그리고 공핍영역 바깥에서 발생한 열적 전자들은 웰 가드링 깊은 N웰(120)과 N웰 (130)을 통해서 동작전압(Vdd) 단자(170)로 드레인되어 전기적 크로스토크도 발생 확률도 낮아진다. 그러므로 크로스토크가 없는 감도가 높은 CMOS 이미지 센서가 제공 된다.

CMOS 이미지 센서 셀 형성하는 방법 실시예 2

도 15를 참조하면, 반도체 기판 (200)은 N형 기판으로 출발한다. 기판 (200)은 APS 어레이 및 공유소자가 형성될 A 영역과, 주변 일반회로가 형성될 B 영역으로 구분된다. 기판 타입은 이미지 센서 특성에 많은 영향을 미치며 각각의 장단점 을 내포하고 있다. 일반적으로, P 타입은 감도면에서는 유리하나, 암전류 및 크로스토크 특성은 불리하다. N 타입은 반대로 감도는 불리하나 암전류 및 크로스토크는 유리하다.

빛이 기판 내부로 조사되면, 전자 홀 페어 EHP가 생성되는데, 공핍영역 내에서는 전기장(electric field)에 의해서 전자와 정공은 드리프트(drift) 하게 된다. 그러나 공핍영역 바깥에서는 전기장(electric field)이 없기 때문에 무방향성으로 확산하게 되는데, 이러한 비규칙성 운동을 하는 전자와 정공은 자기 픽셀에 축적되는 확률보다는 이웃하는 픽셀에 축적되는 현상이 많이 발생하여 혼색현상(crosstalk)의 원인을 제공한다.

한편, 빛이 없는 상태에서 열적으로 발생하는 열전자, 우주선(cosmic ray), 알파 파티클(α particle), 방사선(radiation) 등에 의해서 발생되는 전자나 정공들에 의해서 기판내부에는 많은 암전류나 노이즈(noise)를 발생시킬 수 있는 입자들이 존재 할 수 있다.

그러므로 상기한 무방향성 전자나 전공 기타 노이즈 발생 입자들을 선택적으로 드레인 시킬 수 있는 전기적인 통로를 만들어 주어야 한다. 일반적으로 전자는 동작전압(Vdd) 단자로 드레인 시키고, 전공은 접지(GND)단자로 드레인 시킨다. P형 기판을 사용하는 경우는 동작전압(Vdd) 단자로 기판 전압을 동시에 잡아줄 수 없어서, 기판 후면(backside)에 기판전압 단자를 설치하거나 패키지 상태에서 잡아줄 수 있는 구조를 만들어야 하는 문제가 발생한다.

이러한 문제를 쉽게 해결하기 위해서 본 발명은 N 형 반도체 기판을 사용한 다.

반도체 기판 (200)상에 P 에피층(205)을 형성한다. P 에피층(205)은 깊은 웰 등 많은 반도체 구조가 형성될 공간이 됨으로 5 내지 15um 두께로 성장한다. P 에피층 (205)의 불순물 농도는 추후 만들어질 포토다이오드와 경계면에서 공핍영역이 형성되는데 중요한 요인이 된다. 고농도인 경우는 공핍영역이 좁게 형성되어, 공핍영역 바깥부분이 많이 제공되어 열전자가 생성될 공간을 많이 형성하여 좋지 않다. 그러므로 P 에피층 (205) 농도를 저농도로 가져가는 것이 좋다. 그러나 너무 저농도면 기판 저항이 높아져서 발생한 열전자들이 쉽게 드레인 되지 않는 문제점이 생긴다.

도 16를 참조하면, 상기 반도체 기판(200)상에 형성된 P 에피층(205)이 앞에서 언급했듯이 저농도면 좋지만 기판 저항값을 올려 전자나 정공들이 쉽게 움직이지 못하는 문제가 있기 때문에 공핍영역 바로 아래 부분에 P+ 웰(210)을 모든 영역에 형성한다. 그러면 APS 어레이 부분은 기판 저항을 낮추어 지면서 공핍영역 바깥 공간을 최소화 시키는 역할도 동시에 수행 된다.

그리고 주변회로 영역 B에는 깊은 N웰 (215)에 의해서 생기는 기판과의 펀치드로우를 막아주는 격리막 역할을 할 수 있다. P+ 웰 (210)을 기판전면에 이온주입 공정을 통해서 진행함으로 실시예 1에서 P 깊은웰 (110) 형성시 필요했던 마스크 없이 공정을 진행 할 수 있다. P+ 웰층 (210)은 기판 (200)과 약간 이격되어 형성되어 APS 어레이 부분에서 공핍영역 바깥 공간을 줄여서 열저자 발생 공간을 줄이고, 발생된 열전자 및 전공들이 재결합하여 소멸될 수 있도록 한다.

APS 어레이 회로 영역 A에는 APS N 웰 가드링(guarding) 영역에 깊은 N웰 (220)층을 형성 한다. 깊은 N웰 (220)은 추후 형성될 동작전압 (VDD) 단자와 기판 (200)간을 연결하여 기판 전압을 잡아주어 공핍영역 바깥 공간에서 발생한 열전자들이 동작전압(Vdd) 단자로 드레인 될 수 있는 전기적인 통로역활을 한다. 그러므로 P+웰(210)을 통과하여 기판과 접하게 형성한다.

주변회로 영역 B 에는 깊은 N웰 (215)은 P (phosphorus)를 약 1.4MeV 에너지로 4E13 량의 불순물을 주입한다.

ASP 어레이 영역에 형성하는 깊은 N웰 (220)은 P (phosphorus)를 약 2 MeV 에너지로 2E13 량의 불순물을 주입하여 P+ 웰층을 통과하고 기판 (200)과 접하여 형성 될 수 있도록 한다.

P+ 웰 (210)은 이온 주입 공정으로 진행함으로 기판 (200)과 접하지 않고 P 에피층(205)이 센드위치 구조로 형성 될 수 있다.

상기 깊은 N웰 (215)은 주변회로의 구동전압을 다양하게 하기 위하여 사용되는 트리플 웰 (triple well)로 사용하기 위해서 N형 불순물을 주입하는데, N 형 기판을 사용하는 경우 깊은 N웰(215)과 N형 기판 (200)이 가까워 펀치드로우(punchthrough)가 발생 할 수 있어 이를 방지하기 위해서 깊은 N웰 (215) 아래층에 격리층이 필요하게 되는데 앞서 언급 했듯이 깊은 P +웰(210)층이 글로벌하게 형성되어 격리(isolation)역할을 한다.

APS 어레이 영역A 에 생기는 깊은 N웰 (220)은 기판에서 발생하는 열전자들을 동작전압(Vdd) 단자에 빨리 드레인(drain)될 수 있도록 전기적인 통로를 역할을 하는데 공핍영역 아래에 생긴 P+웰(210)을 통과하여 형성되기 때문에 실시예 1보다 훨씬 효율적으로 열전자를 동작전압(Vdd) 단자로 드레인 시킬 수 있다.

도 17을 참조하면, APS 어레이 영역 A중 포토다이오드가 형성될 부분을 제외하고 공유단자가 형성될 부분과, 주변회로 영역 B 에서 일반회로가 형성될 부분에, CMOS 동작에 맞게 디바이스를 형성하기 위해서 특성에 맞게 얇은 P웰(225, 228), 얇은 N웰 (230)을 형성 한다.

특이하게 주의해야 할 점은, APS 어레이 영역 A에서 포토다이오드가 형성될 좌측에는 P웰 (225)를 형성하여 추후 접지(GND)단자를 연결 될 수 있게 하고, 우측 깊은 N웰 (220)상에는 얇은 N웰 (230)이 형성되어 동작전압(Vdd) 단자가 형성 될 수 있도록 해야 한다.

나머지 공간에 형성되는 다양한 얇은 웰 들은 CMOS 회로를 구성하기 쉽게 P형 (225, 228), N형 (230) 웰 들을 차례로 형성 한다. 웰 형성 공정은 필요한 불순물 타입을 선택 N형, P형 다른 마스크를 사용 이온 주입 공정으로 진행한다. 이온 주입 에너지는 이미 형성된 깊은 웰 들과 근접 또는 접하게 조절하며, 특히 앞서 언급한 APS 어레이 영역의 가드링 (guarding) 역할을 하는 깊은 N웰 (220)상에 형성되는 얇은 N 웰 (230)은 전기적으로 잘 연결되어 통할 수 있도록 형성 한다.

도 18을 참조하면, 상기 형성된 웰 및 포토다이오드가 형성될 공간에 서로의 소자들이 격리 될 수 있도록 소자 분리막층 (235,240)을 형성 한다. 소자 분리막층은 크게 포토다이오드 사이에 형성될 소자 분리막 (235)과 일반적인 소자를 격리시키는 소자분리막 (240)의 깊이를 서로 다르게 형성 한다.

소자 분리막은 소자 서로간 격리를 시키는 것이 주 목적으로 일반적인 소자의 작동은 기판 표면 채널에서 전자나 정공에 의해서 디바이스가 작동이 되나, 포토다이오드의 작동은 청색광, 녹생광, 적색광이 P 에피층 (205)에 흡수되어 포토다이오드에 축적 감도를 증가시켜 동작된다. 가장 파장이 긴 적색광은 파장이 0.4에서 5um 이므로 포도다이오드의 깊이는 최소한 2um 이상은 되어야 한다.

일반적인 소자는 2um이내에서 모든 소자가 작동되고 격리 될 수 있으나 포토다이오드는 2um이내의 소자 분리막 깊이를 갖는다면 이웃하는 픽셀간 크로스토크를 충분히 잡을 수 없다. 그러므로 소자분리막을 모두 2um보다 깊게 형성하면 좋겠지만 깊게 할 수로 옆으로의 공간도 넓어져야 함으로 일반회로 공간도 깊게 형성할 경우 디바이스 직접도를 올릴 수 없다. 그러므로 포토다이오드간만 깊게 형성 할 필요가 있다.

특히, 포토다이오드는 기판에 흡수되는 적색광 대부분을 캡쳐해서 감도를 증가시키기 위해서는 깊이는 가능한 5um 보다 깊어지는 것이 좋다. 다이오드 깊이가 5um이 되면, 공핍영역은 5um 이후에서 형성되며 에피층의 불순물 농도에 의해서 좌우되어 형성된다. 앞에서 언급했지만 광학적 크로스토크를 일으키는 입자들은 공핍영역 이내에서 발생하지만, 열적으로 생성된 전자와 전공은 공핍영역 바깥에서 발생하여 전기적 크로스토크를 유발한다. 공핍영역에서 발생한 입자들은 컨트롤 할 수 쉽기 때문에 크로스토크 문제를 쉽게 풀기 위해서는 공핍영역은 넓게하고 공핍영역 바깥 공간을 작게 하면 좋다.

본 실시예에서는 P 에피층 (205) 농도를 저농도로 가져가면서 P+ 웰(210)을 형성 공핍영역 바깥공간을 좁게 가져갔다. 그러면서 깊은 소자분리막(235)을 일반회로 소자막 (240)과 다르게 깊게 가져간다. 그러나 트렌지 공정으로 소자 분리막을 형성하려면 깊게 형성하기가 매우 어렵다.

이러한 문제를 해결하기 위해서 본 실시예에서는 깊은 트렌치 형성후 이온주입 공정을 통하여 불순물 정션 (235a)을 형성하여 P+웰 (210)과 접하는 구조를 형성한다. 그러나 트렌치 형성의 기술적 한계를 넘어서 쉽게 트렌치를 형성하거나, 디자인상 P+웰 영역이 깊게 형성되지 않아도 될 경우 깊은 트렌치 (235) 아래에 형성된 불순물 정션 (235a)은 꼭 불순물 정션일 필요 없이 트렌치 공정을 더 진행해서 만든 소자분리 영역으로 P+웰 (210)과 접하도록 진행 할 수 있다. 그리고 도면에서는 추후소자를 도식하기 위해서 P웰(225) 영역밖에 깊은 소자 분리막(235)을 도시하였으나 소자분리 트렌치 형성시 트렌치 계면에 댕글링 본드(dangling bond)에 의해 생성되는 전자들이 포토다이오드(250) 영역으로 넘어오는 것을 방지하기 위하여 전위장벽(potential barrier)을 만들어 주기 위하여 P웰 (225)안쪽으로 깊은 소자 분리막(235)를 형성 하면 좋다.

도 19를 참조하면, APS 어레이 영역 A에 포토다이오드(250)를 형성 한다. 포토다이오드(250)를 형성하는 공정은 P 에피층 (205)에 포토다이오드를 형성하기 때문에 수직형 다이오드를 형성하기 위해서는 아래층에 N형 불순물층 (245)을 형성하고, 상부층에 P형 불순물층 (248)을 형성하는 순서로 형성하여야만 포토다이오드 (250)와 P 에피층 (205)이 접하는 부분이 공핍영역이 형성되어 디바이스가 작동 될 수 있다.

그리고 앞에서도 언급했듯이 포토다이오드의 깊이는 적색광의 최대 파장보다 깊을 때 모든 적색광을 캡쳐하여 감도를 높일 수 있음으로, N형 불순물층이 5um 깊이에서 형성 될 수 있도록 에너지를 조절하여 형성한다.

포토다이오드(250) 아래 영역은 P 에피층 (205)상에 공핍영역이 형성될 공간으로 공핍영역이 넓으면 전기적 크로스토크 발생률을 줄일 수 있음으로 P 에피층(205) 형성시 적절한 저농도 관리해야 한다. 본 실시예에서는 이러한 문제를 해결하기 위해서 앞에서도 언급했지만 P 에피층(205)을 저농도 처리하였고, P+ 웰층(210)을 기판 (200)과 이격 포토다이오드 형성 영역쪽으로 상향 형성하여 공핍영역 바깥의 면적을 줄이는 역할을 하도록 했다.

상기의 모든 공정으로 진행된 APS 어레이 부분의 디바이스를 가지고 본 실시예의 특징적인 부분을 설명하면, 포토다이오드(250) 상부에서 입사된 빛은 자기 픽셀의 포토다이오드 (250)에 축적이 되어야만 혼색이 되지 않고 감도가 좋은 이미지 센서로 작동 할 수 있다. 상부에 형성된 컬러 필터에 의해서 선택된 색광이 층간 절연막 또는 기판의 굴절률 및 형태에 따라서 굴절되어 다른 픽셀로 축적이 되면 광학적 크로스토크를 발생 시킨다. 이러한 광학적 크로스토크를 구조적으로 막으려면 선택된 광입자가 이웃 포토다이오드로 굴절되지 않도록 포토다이오드 사이가 잘 격리되어 있으면 된다.

깊은 소자막 (235) 및 더 첨가된 불순물 분리막 (235a)이 포토다이오드(250)보다 충분히 깊게 형성 되어있고, P+웰 (210)과 접하여 형성되어있어서 이웃하는 포토다이오드에 선택광이 축적되는 일은 발생하지 않는다. 그러므로 1차적 인 광학적 크로스토크는 깊은 소자 분리막(235)과 추가 형성된 불순물 분리막(235a)으로 차단 할 수 있다.

공핍영역 바깥부분에서 발생한 열적 전자 전공 들은 P+ 웰(210)을 통해서 깊은 N웰 (220)을 통하여 동작전압(Vdd)단자로 쉽게 드레인 된다.

이렇게 하여 형성된 CMOS 이미지 센서 핵심부인 APS 어레이 포토다이오드 (250)는 깊은 소자 분리막(235)과 첨가된 불순물 분리막(235a)및 깊은 N웰 (220)가드링이 결합되어 울타리안에 격리된 공간 구조가 크로스토크 방지 형태로 만들어졌기 때문에 광학적 크로스토크 및 전기적 크로스토크가 발생하지 않아 감도가 좋고 노이즈가 없는 이미지 센서가 만들어 진다.

도 20 및 22도를 참조하면, APS 어레이 영역 A 및 주변회로 영역 B상에 게이트 절연막 (255)를 형성하고 게이트 전극 (260)을 형성후 CMOS에 맞게 각각의 소오스 드레인 불순물층 (도시되지 않음)을 형성 한다. 이후 제1 층간 절연막 (265)를 형성한다.

제 1 층간 절연막(265)상에 제 1 금속 배선층(270,275)을 형성 한다.제 1 금속 배선층 (270, 275)은 게이트 단자 또는 소오스 드레인 단자와 연결되어 접지(270, GND) 단자, 동작전압(270, Vdd) 단자가 된다.

제 1 층간 절연막(265) 상에 제 1 금속층(270,275) 형성후 제 2 층간 절연막(280), 제 3층간 절연막(288)을 형성하고, 제 2 금속 배선층(285),제 3 금속 배선층( 290)을 형성하고 보호막 (292)을 형성한다.

도 23을 참조하면, 포토다이오드 (250)상의 제 1, 제2, 제3 층간 절연 막(265,280, 288) 및 보호막 (292)을 부분적으로 식각하여 광투광부를 형성하고 산화막 또는 투명 레진층(resin)(293)으로 채운다. 광투광부 형성후 투명 레진층(293)을 형성하는 것은 제1, 제2, 제3 절연막(265,280,288), 보호막 (292)이 서로 다른 굴절율을 가지고 있거나 공정상의 문제로 같은 물질이나 다른 굴절율 또는 불균일한 표면등에 의하여 불규칙적인 굴절을 막을 수 있도록 동일 물질로 형성 투광을 쉽게 유도할 수 있도록 하기 위해서다.

광투광부에 투명 레진층(293) 형성후 컬러 필터층을 형성하기 위하여 평탄화를 하여 기판 표면을 균일하게 한다.

도 24를 참조하면, 상기 광투광부 투명 레진층 (293)상에 컬러 필터층(295)을 형성한다. 도면은 편의상 2개의 광투광부투명 레진층 (293)을 도시하고 있지만, 레드(red), 그린(green), 블루(blue)에 의한 컬러 필터 어레이 (color filter array: CFA)를 사용하는 컬러 이미지 센서의 경우 최소한 3개 이상의 광투광부 투명 레진층 (293) 및 포토다이오드(250)로 셀을 구성해야 한다.

상기 컬러 필터층(295)은 APS 어레이 부위만 필요하기 때문에 주변회로 부위는 제거하고 평탄화층(297)을 형성 한다.

도 25를 참조하면, 상기 컬러 필터층(293) 상에 마이크로렌즈 (299)를 형성 한다.

마이크로 렌즈(299)를 통과한 빛은 컬러 필터 (295)에 의해서 선택적으로 필요한 색광만 선택되고, 선택된 색광은 광투광부 투명 레진층 (293)를 통하여 포토다이오드 (250)에 축적된다.

앞에서 언급했듯이, 일부 선택광이 층간 절연막 계면, 금속 배선등과 접할 때 원하지 않는 방향으로 굴절되어, 자기 픽셀 포토다이오드 (250)를 넘어서 이웃 픽셀에 축적되는 경우 혼색(crosstalk)에 의한 감도가 저하된다.

본 발명의 실시예처럼 깊은 소자막(235) 및 추가 불순물 분리막 (235a) 및 P+웰 (210)에 의해서 인접 포토다이오드(250)를 충분히 격리시켰음으로 광학적 크로스토크는 발생하지 않고, 공핍영역 바깥에서 발생한 열적 전자들도 P+웰 (210) 및 가드링 깊은 N웰(220)에 의하여 동작전압(Vdd) 단자로 드레인되어 전기적 크로스토크도 발생하지 않는다.

CMOS 이미지 센서 셀 형성하는 방법 실시예 3

도 26을 참조하면, 본 발명은 반도체 기판 (300)을 N형 기판으로 출발한다. 기판 (300)은 APS 어레이 및 공유소자가 형성될 A 영역과, 주변 일반회로가 형성될 B 영역으로 구분된다. 기판 타입은 이미지 센서 특성에 많은 영향을 미치며 각각의 장단점을 내포하고 있다. 일반적으로, P 타입은 감도면에서는 유리하나, 암전류 및 크로스토크 특성은 불리하다. N 타입은 반대로 감도는 불리하나 암전류 및 크로스토크는 유리하다.

빛이 기판 내부로 조사되면, 전자 홀 페어 EHP가 생성되는데, 공핍영역 내에서는 전기장(electric field)에 의해서 전자와 정공은 드리프트(drift) 하게 된다. 그러나 공핍영역 바깥에서는 전기장(electric field)이 없기 때문에 무방향성으로 확산하게 되는데, 이러한 비규칙성 운동을 하는 전자와 정공은 자기 픽셀에 축적되는 확률보다는 이웃하는 픽셀에 축적되는 현상이 많이 발생하여 혼색현 상(crosstalk)의 원인을 제공한다.

반도체 기판 (300)상에 P+ 에피층(310)을 형성한다. P+ 에피층(310)은 실시예 2 의 P+웰층 (210)과 같은 역할을 하는 층으로 기판 (300)과 접하는 층에서 불순물 농도을 높게하여 에피 공정으로 진행하고, 불순물 농도를 낮추어 P- 에피층 (305)을 형성 한다. 제 2 실시예와 비교시 에피공정 진행시 불순물 농도를 조절하여 P+층과 P-층을 동시에 실현하여 P+웰층 (210) 형성 공정을 에피층 형성 공정으로 진행 공정의 단순화를 얻을 수 있다. 그리고 기판 (300)과 접하여 P+층 (310)을 형성하여 기판전압으로 열전자들이 쉽게 이동 되거나 전공들이 전지(GND) 단자로 드레인 될 수 있는 구조를 얻는다.

P- 에피층(305)은 깊은 웰 등 많은 반도체 구조가 형성될 공간이 됨으로 5 내지 10um 두께로 성장한다. P- 에피층 (305)의 불순물 농도는 추후 만들어질 포토다이오드와 경계면에서 공핍영역이 형성되는데 중요한 요인이 된다. 고농도인 경우는 공핍영역이 좁게 형성되어, 공핍영역 바깥부분이 많이 형성되어 열전자가 생성될 공간을 많이 제공하여 좋지 않다. 그러므로 P- 에피층 (305) 농도를 저농도로 가져가는 것이 좋다. 그러나 너무 저농도면 기판 저항이 높아져서 발생한 열전자들이 쉽게 드레인 되지 않는 문제점이 있으나 기판과 접하는 공간에 P+ 에피층(310)을 형성하여 기판과 접하는 부분의 저항을 줄여 그런 문제를 해결했다.

도 27를 참조하면, APS 어레이 회로 영역 A에 APS N 웰 가드링(guarding) 영역에 깊은 N웰 (320)층을 형성하고 주변회로 영역 B에는 깊은 N웰 (315)을 형성한다.

주변회로 영역 B 에는 깊은 N웰 (315)은 P (phosphorus)를 약 1.4MeV 에너지로 4E13 량의 불순물을 주입한다.

APS 어레이 영역에 형성하는 깊은 N웰 (320)은 P (phosphorus)를 약 2 MeV 에너지로 2E13 량의 불순물을 주입하여 P+에피층(310)과 접하여 형성 될 수 있도록 한다.

상기 깊은 N웰 (315)은 주변회로의 구동전압을 다양하게 하기 위하여 사용되는 트리플 웰 (triple well)로 사용하기 위해서 N형 불순물을 주입하는데 N 형 기판을 사용하는 경우 깊은 N웰(315)과 N형 기판 (300)이 가까워 펀치드로우(punchthrough)가 발생 할 수 있어 이를 방지하기 위해서 깊은 N웰 (315) 아래층에 격리층이 필요하게 되는데 P+ 에피층(310)이 글로벌하게 형성되어 격리(isolation)역할을 한다.

APS 어레이 영역A에 생긴 깊은 N웰 (320)은 기판에서 발생하는 열전자들을 동작전압(Vdd) 단자에 빨리 드레인(drain)될 수 있도록 전기적인 통로를 역할을 하는데 공핍영역 아래에 생긴 P+ 에피층(310)과 접하여 형성되기 때문에 다른 실시예보다 훨씬 효율적으로 열전자를 동작전압(Vdd) 단자로 드레인 시킬 수 있다.

도 28을 참조하면, APS 어레이 영역 A중 포토다이오드가 형성될 부분을 제외하고 공유단자가 형성될 부분과, 주변회로 영역 B 에서 일반회로가 형성될 부분에, CMOS 동작에 맞게 디바이스를 형성하기 위해서 특성에 맞게 얇은 P웰(325, 328), 얇은 N웰 (330)을 형성 한다.

특이하게 주의해야 할 점은, APS 어레이 영역 A에서 포토다이오드가 형성될 좌측에는 P웰 (325)를 형성하여 추후 접지(GND)단자를 연결 될 수 있게 하고, 우측 깊은 N웰 (320)상에는 얇은 N웰 (330)이 형성되어 동작전압(Vdd) 단자가 형성 될 수 있도록 해야 한다.

나머지 공간에 형성되는 다양한 얇은 웰 들은 CMOS 회로를 구성하기 쉽게 P형 (325), N형 (330) 웰 들을 차례로 형성 한다. 웰 형성 공정은 필요한 불순물 타입을 선택 N형, P형 다른 마스크를 사용 이온 주입 공정으로 진행한다. 이온 주입 에너지는 이미 형성된 깊은 웰 들과 근접 또는 접하게 조절하며, 특히 앞서 언급한 APS 어레이 영역의 가드링 (guarding) 역할을 하는 깊은 N웰 (320)과 형성되는 얇은 N 웰 (330)은 전기적으로 잘 통할 수 있도록 형성 한다.

도 29를 참조하면, 상기 형성된 웰 및 포토다이오드가 형성될 공간에 서로의 소자들이 격리 될 수 있도록 소자 분리막층 (335,340)을 형성 한다. 소자 분리막층은 크게 포토다이오드 사이에 형성될 소자 분리막 (335)과 일반적인 소자를 격리시키는 소자분리막 (340)의 깊이를 서로 다르게 형성 한다.

소자 분리막은 소자 서로간 격리를 시키는 것이 주 목적으로 일반적인 소자의 작동은 기판 표면 채널에서 전자나 정공에 의해서 디바이스가 작동이 되나, 포토다이오드의 작동은 청색광, 녹생광, 적색광이 P 에피층 (205)에 흡수되어 포토다이오드에 축적 감도를 증가시켜 동작된다. 가장 파장이 긴 적색광은 파장이 0.4에서 5um 이므로 포도다이오드의 깊이는 최소한 2um 이상은 되어야 한다.

일반적인 소자는 2um이내에서 모든 소자가 작동되고 격리 될 수 있으나 포토다이오드는 2um이내의 소자 분리막 깊이를 갖는다면 이웃하는 픽셀간 크로스토크를 충분히 잡을 수 없다. 그러므로 소자분리막을 모두 2um보다 깊게 형성하면 좋겠지만 깊게 할 수로 옆으로의 공간도 넓어져야 함으로 일반회로 공간도 깊게 형성할 경우 디바이스 직접도를 올릴 수 없다. 그러므로 포토다이오드간만 깊게 형성 할 필요가 있다.

특히, 포토다이오드는 기판에 흡수되는 적색광 대부분을 캡쳐해서 감도를 증가시키기 위해서는 깊이는 가능한 5um 보다 깊어지는 것이 좋다. 다이오드 깊이가 5um이 되면, 공핍영역은 5um 이후에서 형성되어 P 에피층의 불순물 농도에 의해서 좌우되어 형성된다. 앞에서 언급했지만 광학적 크로스토크를 일으키는 입자들은 공핍영역 이내에서 발생하지만, 열적으로 생성된 전자와 전공은 공핍영역 바깥에서 발생하여 전기적 크로스토크를 유발한다. 공핍영역내에서 발생한 입자들은 컨트롤 할 수 쉽기 때문에 크로스토크 문제를 쉽게 풀기 위해서는 공핍영역은 넓게하고 공핍영역 바깥 공간을 작게하면 좋다.

본 실시예에서는 P -에피층 (305) 농도를 저농도로 가져가면서 P+ 에피층(310)을 형성 공핍영역 바깥공간을 좁게 가져가면서 기판과 접하게 형성하였다. 그러면서 깊은 소자분리막(335)을 일반회로 소자막 (340)과 다르게 깊게 가져간다. 그러나 트렌지 공정으로 소자 분리막을 형성하려면 깊게 형성하기가 매우 어렵다.

이러한 문제를 해결하기 위해서 본 실시예에서는 깊은 트렌치 형성후 이온주입 공정을 통하여 불순물 정션 (335a)을 형성하여 P+ 에피층 (310)과 접하는 구조를 형성한다. 그러나 트렌치 형성의 기술적 한계를 넘어서 쉽게 트렌치를 형성하거나, 디자인상 P+ 에피층 (310) 영역이 깊게 형성되지 않아도 될 경우 깊은 트렌치 (335) 아래에 형성된 불순물 정션 (335a)은 꼭 불순물 정션일 필요 없이 트렌치 공정을 더 진행해서 만든 소자분리 영역으로 P+ 에피층(310)과 접하도록 진행 할 수 있다. 그리고 도면에서는 추후소자를 도식하기 위해서 P웰(325) 영역밖에 깊은 소자 분리막(335)을 도시하였으나 소자분리 트렌치 형성시 트렌치 계면에 댕글링 본드(dangling bond)에 의해 생성되는 전자들이 포토다이오드(350) 영역으로 넘어오는 것을 방지하기 위하여 전위장벽(potential barrier)을 만들어 주기 위하여 P웰 (325)안쪽으로 깊은 소자 분리막(335)를 형성 하면 좋다.

도 30을 참조하면, APS 어레이 영역 A에 포토다이오드(350)를 형성 한다. 포토다이오드(350)를 형성하는 공정은 P- 에피층에 포토다이오드를 형성하기 때문에 수직형 다이오드를 형성하기 위해서는 아래층에 N형 불순물층 (345)을 형성하고, 상부층에 P형 불순물층 (348)을 형성하는 순서로 형성하여야만 포토다이오드 (350)와 P- 에피층 (305)이 접하는 부분이 공핍영역이 형성되어 디바이스가 작동 될 수 있다.

그리고 앞에서도 언급했듯이 포토다이오드의 깊이는 적색광의 최대 파장보다 깊을 때 모든 적색광을 캡쳐하여 감도를 높일 수 있음으로, N형 불순물층이 5um 깊이에서 형성 될 수 있도록 에너지를 조절하여 형성한다.

상기의 모든 공정으로 진행된 APS 어레이 부분의 디바이스를 가지고 본 실시예의 특징적인 부분을 설명하면, 포토다이오드(350) 상부에서 입사된 빛은 자기 픽셀의 포토다이오드 (350)에 축적이 되어야만 혼색이 되지 않고 감도가 좋은 이미지 센서로 작동 할 수 있다. 상부에 형성된 컬러 필터에 의해서 선택된 색광이 층 간 절연막 또는 기판의 굴절률 및 형태에 따라서 굴절되어 다른 픽셀로 축적이 되면 광학적 크로스토크를 발생 시킨다. 이러한 광학적 크로스토크를 구조적으로 막으려면 선택된 광입자가 이웃 포토다이오드로 굴절되지 않도록 포토다이오드 사이가 잘 격리되어 있으면 된다.

깊은 소자막 (335) 및 더 첨가된 불순물 분리막 (335a)은 포토다이오드(350)보다 충분히 깊게 형성 되어있고, P+ 에피층 (310)과 접하여 형성되어있어서 이웃하는 포토다이오드에 선택광이 축적되는 일은 발생하지 않는다. 그러므로 1차적인 광학적 크로스토크는 깊은 소자 분리막(335)과 추가 형성된 불순물 분리막(335a)으로 차단 할 수 있다.

공핍영역 바깥부분에서 발생한 열적 전자 전공 들은 P+ 에피층(310)을 통해서 깊은 N웰 (320)을 통하여 동작전압(Vdd)단자로 쉽게 드레인 된다.

이렇게 하여 형성된 CMOS 이미지 센서 핵심부인 APS 어레이 포토다이오드는 깊은 소자 분리막(335)과 첨가된 불순물 분리막(335a)및 깊은 N웰 (320)가드링이 결합되어 울타리안에 격리된 공간 구조가 크로스토크 방지 형태로 만들어졌기 때문에 광학적 크로스토크 및 전기적 크로스토크가 발생하지 않아 감도가 좋고 노이즈가 없는 이미지 센서가 만들어 진다.

도 31 및 33도를 참조하면, APS 어레이 영역 A 및 주변회로 영역 B상에 게이트 절연막 (355)를 형성하고 게이트 전극 (360)을 형성후 CMOS에 맞게 각각의 소오스 드레인 불순물층 (도시되지 않음)을 형성 한다. 이후 제1 층간 절연막 (365)를 형성한다.

제 1 층간 절연막(365)상에 제 1 금속 배선층(370,375)을 형성 한다.제 1 금속 배선층 (370, 375)은 게이트 단자 또는 소오스 드레인 단자와 연결되어 접지(370, GND) 단자, 동작전압(370, Vdd) 단자가 된다.

제 1 층간 절연막(365) 상에 제 1 금속층(370,375) 형성후 제 2 층간 절연막(380), 제 3층간 절연막(388)을 형성하고, 제 2 금속 배선층(385),제 3 금속 배선층( 390) 보호막 (392)을 형성 한다.

도 34를 참조하면, 포토다이오드 (350)상의 제 1, 제2, 제3 층간 절연막(365,380,388), 보호막 (392)을 부분적으로 식각하여 광투광부를 형성하고 산화막 또는 투명 레진층 (393)(resin)으로 채운다. 광투광부에 투명 레진층(393)을 성하는 것은 제1, 제2, 제3 절연막(365,380,388), 보호막 (392)이 다른 굴절률, 공정상의 문제로 같은 물질이나 다른 굴절률 또는 불균일한 표면등에 의하여 불규칙적인 굴절을 막을 수 있도록 동일 물질로 형성 투광을 쉽게 유도할 수 있도록 형성 한다.

광투광부에 투명 레진층 (393) 형성후 컬러 필터층을 형성하기 위하여 평탄화를 하여 기판 표면을 균일하게 한다.

도 35를 참조하면, 상기 광투광부 투명 레진층 (393)상에 컬러 필터층(395)을 형성한다. 도면은 편의상 2개의 광투광부투명 레진층(393)을 도시하고 있지만, 레드(red), 그린(green), 블루(blue)에 의한 컬러 필터 어레이 (color filter array: CFA)를 사용하는 컬러 이미지 센서의 경우 최소한 3개 이상의 광투광부 투명 레진층 (393) 및 포토다이오드(350)로 셀을 구성해야 한다.

상기 컬러 필터층(395)은 APS 어레이 부위만 필요하기 때문에 주변회로 부위는 제거하고 평탄화층(397)을 형성 한다.

도 36를 참조하면, 상기 컬러 필터층(393) 상에 마이크로렌즈 (399)를 형성 한다.

마이크로 렌즈(399)를 통과한 빛은 컬러 필터 (395)에 의해서 선택적으로 필요한 색광만 선택되고, 선택된 색광은 광투광부 (393)를 통하여 포토다이오드 (350)에 축적된다.

앞에서 언급했듯이, 일부 선택광이 층간 절연막 계면, 금속 배선등과 접할 때 원하지 않는 방향으로 굴절되어, 자기 픽셀 포토다이오드 (350)를 넘어서 이웃 픽셀에 축적되는 경우 혼색(crosstalk)에 의한 감도가 저하된다.

본 발명의 실시예처럼 깊은 소자막(335) 및 추가 불순물 분리막 (335a) 및 P+ 에피층 (310)에 의해서 인접 포토다이오드(350)를 충분히 격리시켰음으로 광학적 크로스토크는 발생하지 않고, 공핍영역 바깥에서 발생한 열적 전자들도 P+ 에피층 (310) 및 가드링 깊은 N웰(320)에 의하여 동작전압(Vdd) 단자로 드레인되어 전기적 크로스토크도 발생하지 않는다.

CMOS 이미지 센서 셀 형성하는 방법 실시예 4

도 37 및 38은 본 발명의 또 다른 실시예을 나타내는 단면도이다.

도 37 및 38을 참조하면, 구조적으로는 소자분리막은 깊은 소자분리막(435) 및 불순물 분리막(435a)막 및 낮은 소자 분리막(440)이 서로 다르게 형성 되어있고, 포토다이오드(450)가 형성되는 공간은, P+웰(410)이나, P+ 에피층(410)이 생성 되어 있지 않다. P+웰 (410)이나, P+ 에피층 (410)은 실시예 2, 3에서와같이 이온 주입공정이나, 에피 공정으로 형성한다.

본 실시예에서는 상기의 구조 형성시 공정만 다르고, 나머지 모든 공정은 같기 때문에 공정의 자세한 설명은 생략하고 구조적인 특징만 언급한다. 포토다이오드가 생기는 부분의 불순물 농도를 매우 낮게 가지고 갈 수 있는 이점이 있다. 그리고 일반회로 영역 B에서 기판 (400)과 확실한 격리 구조를 얻을 수 있다.

CMOS 이미지 센서 셀 형성하는 방법 실시예 5

도 39 및 40은 본 발명의 또 다른 실시예를 나타내는 단면도이다.

도 39 및 40을 참조하면, 구조적으로는 소자분리막(535, 540) 깊이가 모두 같고 P+웰(510) 형성 공정을 이온 주입 공정으로 진행하면서, 포토다이오드 형성 영역에 P+웰층(510)을 형성하거나, 형성하지 않는 공정을 선택 구조를 갖는다. 소자분리막 (535, 540)이 같은 깊이를 가지고 있어 공정이 단순하게 보이나 모든 소자분리막(535, 540)을 최소한 포토다이오드 (550) 아래까지 깊게 형성할 수 있는 집적도가 낮은 이미지 센서에서 간단히 사진공정 1회의 소자분리막 공정으로 만들 경우 적용한다. 나머지 모든 공정은 앞의 실시예들과 동일하게 진행함으로 생략하고 구조적인 특징만 설명하겠다.

소자분리막을 포토다이오드(550) 아래까지 하나의 공정으로 통일 단순하게 실시할 수 있는 집적도가 낮은 디바이스에서 이온주입으로 P+ 깊은 웰(510)을 형성할 때 마스크을 약간 조절하여 도 39 구조와 도 40 구조를 형성 할 수 있다.

디바이스를 간단한 공정으로 실현 할 수 있는 공정의 장점과 포토다이오드가 생기는 영역의 불순물 농도를 매우 낮게 가지고 갈 수 있는 이점 및 전공 입자를 쉽게 접지(Vdd) 단자로 드레인 시킬 수 있다. 그리고 일반회로 영역 B에서 기판 (500)과 확실한 격리 구조를 얻을 수 있다. 공핍영역 바깥 공간의 폭을 자유스럽게 조절하여 열전자 발생이나 열전자 전공의 결합을 쉽게 유도하기 위해서 포토다이오드(550) 아래 공간을 P+ 불순물층(510)으로 조절하기 쉽다.

CMOS 이미지 센서 셀 형성하는 방법 실시예 6

도 41은 본 발명의 또 다른 실시예를 나타내는 단면도이다.

도 41를 참조하면, 구조적으로 모든 소자분리막(635, 640)을 최소한 포토다이오드 (650) 아래까지 깊게 형성할 수 있는 집적도가 낮은 이미지 센서에서 간단히 사진공정 1회의 소자분리막 공정으로 만들 경우 사용된다. 소자분리막 (635,640) 깊이가 모두 같은 점에서 소자 분리막 공정이 단순하지만, 집적도가 높은 디바이스 보다는 집적도가 낮은 디바이스에서 적용하기에 좋다. P+에피층(610)및 P- 에피층 (605)을 에피 공정으로 동시에 실현 할 수 있는 장점이 있다. 에피 공정 단일 챔버에서 불순물 농도를 조절하여 P+에피층(610)및 P- 에피층 (605)을 동시에 실현하기 때문에 공정이 단순화되나 소자 분리막(635,640) 구조가 모든 영역에서 동일한 깊이로 형성 되어도 충분한 소자분리 효과 및 크로스토크를 막아주는 저집적도 디바이스를 가장 단순한 공정으로 실현 하는데 적용 할 수 있다. 나머지 모든 공정 다른 실시예와 동일하다. 효과적인 측면은 저집적 디바이스를 가장 단순한 공정으로 만들 수 있다는 장점을 가지고 있다.

CMOS 이미지 센서를 갖는 시스템 실시예 7

도 42는 CMOS 이미지 센서를 갖는 다른 실시예를 도시한 블록다이어그램이다.

도 42를 참조하면, CMOS 이미지 센서 (710)를 갖는 시스템(700)은 CMOS 이미지 센서 (710)의 출력 이미지를 처리하는 시스템이다. 시스템 (700)은 컴퓨터 시스템, 카메라 시스템, 스캐너, 이미지 안전화 시스템 등 CMOS 이미지 센서 (710)를 장착한 어떠한 시스템도 가능하다.

컴퓨터 시스템과 같은 프로세서 기반 시스템(700)은 버스(705)를 통해서 입출력 I/O소자(730)와 커뮤니케이션을 할 수 있는 마이크로프로세서 등과 같은 중앙처리장치(CPU)(720)를 포함한다. 버스 (705)를 통해서 플로피 디스크 드라이브(750) 및 / 또는 CD ROM 드라이브(755), 및 포트 (760), RAM(740)과 중앙처리장치는 서로 연결되어 데이터를 주고받아, CMOS 이미지 센서(710) 데이터를 출력 이미지를 재생한다.

포트 (760)는 비디오카드, 사운드 카드, 메모리 카드, USB 소자 등을 커플링하거나, 또 다른 시스템과 데이터를 통신 할 수 있는 포트일 수 있다.

CMOS 이미지 센서 (710)은 CPU, 디지털 신호 처리 장치(DSP) 또는 마이크로프로세서와 함께 같이 집적 될 수 있거나, 메모리와 함께 집적 될 수 있다. 물론 경우에 따라서는 프로세서와 별개의 칩으로 집적 될 수 있다.

시스템 (700)은 최근 발달되고 있는 디지털 기기중 카메라폰, 디지털 카메라 등의 시스템 블록다이어그램이 될 수 있고 앞의 실시예에서 보여준 CMOS 이미지센서 제조방법으로 만들어진 크로스토크 발생을 막을 수 있는 구조가 실현된 본 발명 의 CMOS 이미지 센서(710)가 장착된 시스템이다.

CMOS 이미지 센서 실시예 8

도 43은 별개의 칩으로 구성된 CMOS 이미지 센서를 도시한 블록다이어그램이다.

도 43를 참조하면, CMOS 이미지 센서 (800)는, 타이밍 제너레이터(timing generator)(810), APS 어레이 (830), CDS(crrelated double sampling)(840), 컴페레이터(comparator) (850), ADC(analog-to-digital convertor)(860), 버퍼(buffer) (890) 및 컨트롤 리지스터 블록 (control resister block)(870) 등으로 구성 되어 있다.

APS 어레이(830)의 광학렌즈에 포집된 피사체 빛 데이터는 전자로 변환 (electron conversion)을 통하여, 이러한 전자들이 전압으로 전환(voltage conversion) 증폭되어, CDS(crrelated double sampling)(840)에서 노이즈가 제거되고 필요한 신호만 선택되어서, 컴페레이터(comparator) (850)에서 선택된 신호들을 비교하여 일치여부를 확인하고, 일치된 신호 데이터를 ADC(analog-to-digital convertor)(860)에서 아날로그 신호가 디지털화 되어서 디지털 이미지 데이터 신호가 버퍼(buffer) (890)등을 통과해서, DSP 등을 거쳐 시스템을 통해 피사체 이미지가 재생된다.

본 발명의 CMOS 이미지 센서의 특징은 APS 어레이(830) 구조에 있어서 앞의 실시예에서 보여준 깊은 소자 막과 깊은 N 웰들에 의해서 크로스토크를 막아주는 구조를 갖는 것을 특징으로 한다.

CMOS 이미지 센서를 갖는 시스템 실시예 9

도 44는 CMOS 이미지 센서를 사용하는 또 다른 실시예중 카메라폰을 도시한 도면이다.

도 44를 참조하면, 카메라폰 (900)은 카메라 컨트롤러 (보이지 않음), 이미지 시그널 프로세서( 보이지 않음) 등이 내장되어있는 DSP (910)가 있고 이러한 DSP (910)에 실시예 8에서 보여준 이미지 센서 칩( 800)이 전기적으로 연결되는 형태로 시스템이 구성 되어 있다.

전체적인 시스템 구성은 실시예 7의 블럭다이아그램에서 카메라폰에 적합하게 구성 요소를 제거하거나 첨가하여 구성하면 된다. CMOS 이미지 센서 칩 (800)은 설명하기 좋게 탈착식으로 구성되어 있게 도시되어 있지만 시스템에 함께 기판위에 하나의 모듈로 구성 되어 있다.

본 발명은 상기 CMOS 이미지 센서 칩(800)이 앞의 실시예에서 설명한 크로스토크을 막을 수 있는 소자분리막 및 깊은 가드링 N웰을 갖는 것을 특징으로 한다.

본 발명의 특징인 크로스토크을 막을 수 있는 소자분리막 및 깊은 가드링 N웰을 갖는 CMOS 이미지 센서를 장착한 카메라폰 (900)은 감도가 우수하고 혼색 현상이 제거되어 선명한 칼라화면을 재생할 수 있는 능력이 뛰어나다. 화상 통화가 가능한 휴대폰 (900)인 경우는 선명한 화면으로 현장감 있는 화면을 재생하거나 전송 할 수 있어 휴대폰의 성능을 배가 시킬 수 있다.

CMOS 이미지 센서를 갖는 시스템 실시예 10

도 45는 CMOS 이미지 센서를 사용하는 또 다른 실시예중 디지털 카메라를 도 시한 도면이다.

도 45를 참조하면, 디지털 카메라 (1000)는 카메라 컨트롤러 (보이지 않음), 이미지 시그널 프로세서( 보이지 않음) 등이 내장되어있는 DSP (1100)가 있고, 상기 DSP (1100)에 실시예 8에서 보여준 이미지 센서 칩( 800)이 전기적으로 연결되는 형태로 시스템이 구성 되어 있다.

전체적인 시스템 구성은 실시예 7의 블럭다이아그램에서 디지털 카메라에 적합하게 구성 요소를 제거하거나 첨가하여 구성하면 된다. 이미지 센서 칩 (800)은 설명하기 좋게 탈착식으로 구성되어 있게 도시되어 있지만 시스템에 함께 기판위에 하나의 모듈로 구성 되어 있다.

렌즈를 통해 들어온 포집된 피사체 영상 이미지 빛은, 이미지 센서 칩( 800)내 APS 어레이에서 전자로 변환 (electron conversion)을 통하여, 이러한 전자들이 전압으로 전환(voltage conversion) 증폭되어, CDS(crrelated double sampling)에서 노이즈가 제거되고 필요한 신호만 선택되어서, 컴페레이터(comparator)에서 선택된 신호들을 비교하여 일치여부를 확인하고, 일치된 신호 데이터를 ADC(analog-to-digital convertor)에서 아날로그 신호가 디지털화 되어서 디지털 이미지 데이터 신호가 버퍼(buffer)등을 통과해서, DSP (1100) 등을 거쳐 시스템을 통해 피사체 이미지가 LCD 화면(보이지 않음)에 재생된다.

본 발명의 CMOS 이미지 센서는 크로스토크을 막을 수 있는 소자분리막 및 깊은 가드링 N웰을 갖는 구조를 가지고 있어 디지털 카메라 (1000) 감도가 우수하고 혼색 현상이 제거되어 선명한 칼라화면을 재생할 수 있는 능력이 뛰어나다.

본 발명은 CMOS 이미지 센서는 뛰어난 디지털 화면 데이터를 저장 할 수 있는 메모리 카드 (보이지 않음)에 저장하여 언제든지 재상 가능하고 편집 가능한 디지털 카메라 (1000)를 실현 할 수 있도록 한다.

상기 설명한 것과 같이, 크로스토크를 방지 할 수 있는 구조를 갖는 CMOS 이미지 센서는, 인접하는 픽셀간 크로스토크가 발생하지 않아서, 선명하고 고집적 이미지 시스템을 용이하게 만들 수 있다.

그리고 이러한 CMOS 이미지 센서를 장착한 시스템은 NAND 또는 NOR 플래시를 이용한 메모리 카드와 연결되어 고화질 화면을 저장하여 간단하게 재생하거나 편집할 수 있는 기능을 제공 할 수 있다.

또한 각종 이미지 센서가 필요한 디지털 기기에 장착되어 선명한 컬러 화면을 얻을 수 있어, 실시간 현장감 있는 이미지를 얻어서 응용 적용 할 수 있고, 화상 전송 시스템과 연결시 언제 어디서나 동시에 실감나는 화상 정보를 얻어서, 오락, 경비 시스템, 원격 진료 등을 실현 할 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명했지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경 시킬 수 있음을 이해할 수 있을 것이다.

도 1은 일반적인 4공유 픽셀의 액티브 픽셀 어레이 등가 회로도이다.

도 2 는 일반적인 4공유 픽셀의 액티브 픽셀 어레이 레이아웃이다.

도 3은 일반적인 CMOS 이미지 센서 구조의 단면도이다.

도 4 및 도 14는 본 발명의 제 1 실시예에 따른 CMOS 이미지 센서 소자의 제조 방법을 설명하기 위한 단면도이다.

도 15 및 25는 본 발명에 제2 실시예에 따라 만들어진 CMOS 이미지 센서 소자의 제조 방법을 설명하기 위한 단면도이다.

도 26 및 36은 본 발명의 제 3 실시예에서 만들어진 CMOS 이미지 센서 소자를의 제조 방법을 설명하기 위한 단면도이다.

도 37 및 38은 본 발명의 제 4 실시예에서 만들어진 CMOS 이미지 센서 소자를의 제조 방법을 설명하기 위한 단면도이다.

도 39 및 40은 본 발명의 제 5 실시예에서 만들어진 CMOS 이미지 센서 소자를의 제조 방법을 설명하기 위한 단면도이다.

도 41은 본 발명의 제 6 실시예에서 만들어진 CMOS 이미지 센서 소자를의 제조 방법을 설명하기 위한 단면도이다.

도 42는 본 발명에 의해서 만들어진 CMOS 이미지 센서를 사용하는 시스템 블록다이어그램.

도 43은 본 발명에 의해서 만들어진 CMOS 이미지 센서 칩의 블록다이어그램.

도 44는 본 발명에 의해서 만들어진 CMOS 이미지 센서 칩을 이용하는 디지털 카메라 폰이다.

도 45는 본 발명에 의해서 만들어진 CMOS 이미지 센서 칩을 이용하는 디지털 카메라이다.

< 도면의 주요 부분에 대한 부호의 설명>

100, 200, 300, 400, 500, 600: 반도체 기판

105, 205, 305, 405, 505, 605: P- 에피층

110, 210, 310, 410, 510, 610: 깊은 P+ 웨, 또는 P+ 불순물층

115, 215, 315, 415, 515, 615: N+ 웰

120, 220, 320, 420, 520, 620: 깊은 N+ 웰

125, 225, 325, 425, 525, 625: 얇은 P 웰

130, 230, 330, 430, 530, 630: 얇은 N 웰

135, 235, 335, 435, 535, 635: 깊은 소자 분리막

140, 240, 340, 440, 540, 640: 짧은 소자 분리막

150, 250, 350, 450, 550, 650: 포토다이오드

155, 255, 355, 455, 555, 655: 게이트 유전막

160, 260, 360, 460, 560, 660: 게이트 전극

165, 265, 365, 465, 565, 665: 제 1 층간 절연막

170, 270, 370, 470, 570, 670: 동작전압단자, 접지 단자 또는 제 1금속 배선층

180, 280, 380, 480, 580, 680: 제 2 층간 절연막

185, 285, 385, 485, 585, 685: 제 2 금속 배선층

188, 288, 388, 488, 588, 688: 제 3 층간 절연막

190, 290, 390, 490, 590, 690: 제 3 금속 배선층

192, 292, 392, 492, 592, 692: 보호막

193, 293, 393, 493, 593, 693: 투명 레진막

195, 295, 395, 495, 595, 695: 컬러 필터

197, 297, 397, 497, 597, 697: 평탄화층

199, 299, 399, 499, 599, 699: 렌즈

700: 이미지 시스템 705: 버스 710: CMOS 이미지 센서

720: CPU 730: I/O 소자 740: RAM

750: 프로피 디스크 드라이버 755: CD ROM 드라이버

760: 포트

800: CMOS 이미지 센서 810: 타이밍 제너레이터

820: ROW 드라이버 830: APS 어레이

840: CDS 850: 컴퍼레이터 860: ADC

870:control resister block 880: RAMP GEN.

890: 버퍼

900: 카메라폰 910: DSP

1000: 디지털 카메라 1100: DSP

Claims (20)

1. APS 어레이 영역과 주변 회로 영역을 갖는 N형 반도체 기판;

   상기 N형 반도체 기판상에 형성되고, 제 1 불순물 농도를 갖는 P형 에피층;

   상기 P형 에피층 내에 상기 N형 반도체 기판과 이격되어 형성되고, 상기 제 1 불순물 농도보다 높은 제 2 불순물 농도를 갖는 깊은 P 웰;

   상기 APS 어레이 영역 내의 상기 P형 에피층 내에 형성되고, 상기 깊은 P 웰을 관통하여 동작전압 단자와 전기적으로 연결되며, 상기 제 2 불순물 농도를 갖는 제 1 깊은 N 웰;

   상기 APS 어레이 영역에 형성된 제 1 두께를 갖는 제 1 부분과, 상기 주변회로 영역에 형성되고 상기 제 1 두께보다 두꺼운 제 2 깊이를 갖는 제 2 부분을 포함하는 소자 분리막;

   상기 APS 어레이 영역에 형성되고 상기 소자 분리막의 제 1 부분에 의해서 격리된 포토다이오드;

   상기 주변회로 영역 내에서 상기 P형 웰 상에 형성되고, 제 2 불순물 농도보다 높은 제 3 불순물 농도를 갖는 제 2 깊은 N 웰;

   상기 제 2 깊은 N 웰의 상부, 및 상기 포토다이오드 형성 영역을 제외한 상기 APS 어레이 영역 상에 형성된 얕은 웰들; 및

   상기 얕은 웰 상에 형성된 CMOS 소자를 포함하는 반도체 장치.
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 제1항에 있어서, 상기 제 1 깊은 N 웰만이 상기 APS 어레이 영역 내에 위치하는 반도체 장치.
7. APS 어레이 영역과 주변 회로 영역을 갖는 N형 반도체 기판;

   상기 N형 반도체 기판 상에 형성되고, 제 2 불순물 농도를 갖는 제 1 P형 에피층;

   상기 제 1 P형 에피층 상에 형성되고, 상기 제 2 불순물 농도보다 낮은 제 1 불순물 농도를 갖는 제 2 P형 에피층;

   상기 APS 어레이 영역 내의 상기 P형 에피층 내에 형성되고, 동작전압 단자와 전기적으로 연결되며, 상기 제 2 불순물 농도를 갖는 깊은 N 웰;

   상기 APS 어레이 영역에 형성된 제 1 두께를 갖는 제 1 부분과, 상기 주변회로 영역에 형성되고 상기 제 1 두께보다 두꺼운 제 2 깊이를 갖는 제 2 부분을 포함하는 소자 분리막; 및

   상기 APS 어레이 영역에 형성되고 상기 소자 분리막의 제 1 부분에 의해서 격리된 포토다이오드를 포함하는 반도체 장치.
8. 제 7항에 있어서, 제 1 두께는 상기 포토다이오드의 두께보다 두껍고, 상기 제 2 두께는 상기 포토다이오드의 두께보다 얇은 반도체 장치.
9. 제 7항에 있어서, 상기 깊은 N 웰은 APS 어레이 가드링(guardring) 영역에 형성된 것이 특징인 반도체 장치.
10. 제7항에 있어서, 상기 제 1 P형 에피층은 제 2 P형 에피층 저항을 줄여주고, 상기 제 1 P형 에피층은 상기 주변회로 영역 내의 상기 깊은 N 웰과 상기 반도체 기판간 전기적 격리막으로 사용되는 것이 특징인 반도체 장치.
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제

Images