[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101434224B1 - Battery protection circuits and package of battery protection circuits module - Google Patents

Battery protection circuits and package of battery protection circuits module Download PDF

Info

Publication number
KR101434224B1
KR101434224B1 KR1020130062674A KR20130062674A KR101434224B1 KR 101434224 B1 KR101434224 B1 KR 101434224B1 KR 1020130062674 A KR1020130062674 A KR 1020130062674A KR 20130062674 A KR20130062674 A KR 20130062674A KR 101434224 B1 KR101434224 B1 KR 101434224B1
Authority
KR
South Korea
Prior art keywords
field effect
terminal
effect transistor
integrated circuit
battery
Prior art date
Application number
KR1020130062674A
Other languages
Korean (ko)
Inventor
나혁휘
황호석
김영석
이성희
박성범
안상훈
정태환
박승욱
조현목
박민호
박재구
지영남
Original Assignee
주식회사 아이티엠반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이티엠반도체 filed Critical 주식회사 아이티엠반도체
Priority to KR1020130062674A priority Critical patent/KR101434224B1/en
Application granted granted Critical
Publication of KR101434224B1 publication Critical patent/KR101434224B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/18Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for batteries; for accumulators
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Battery Mounting, Suspending (AREA)

Abstract

The present invention relates to a battery protection circuit capable of applying a stable voltage and a package of a battery protection circuit module, capable of controlling a precise current. The battery protection circuit module package comprises a pair of field effect transistor elements which has a drain in common and is composed of a first field effect transistor element and a second field effect transistor element; a protection integrated circuit element; and a boost integrated circuit element which is interposed between the pair of electric field transistors and the protection integrated circuit so as to be electrically connected and which applies a constant voltage to the gate of the first field effect transistor and the gate of the second field effect transistor; and an encapsulant which seals the pair of field effect transistor elements, the protection integrated circuit element, and the boost integrated circuit element.

Description

배터리 보호회로 및 배터리 보호회로 모듈 패키지{Battery protection circuits and package of battery protection circuits module} [0001] The present invention relates to a battery protection circuit and a battery protection circuit module package,

본 발명은 배터리 보호회로 및 배터리 보호회로 모듈의 패키지에 관한 것으로, 보다 구체적으로는, 안정적인 전압을 인가할 수 있는 배터리 보호회로와 정밀한 전류를 제어할 수 있는 배터리 보호회로 모듈의 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a battery protection circuit and a package of the battery protection circuit module, and more particularly, to a battery protection circuit capable of applying a stable voltage and a package of a battery protection circuit module capable of controlling a precise current.

일반적으로 휴대폰, PDA 등의 휴대단말기 등에 배터리가 사용되고 있다. 리튬이온 배터리는 휴대단말기 등에 가장 널리 사용되는 배터리로 과충전, 과전류 시에 발열하고, 발열이 지속되어 온도가 상승하게 되면 성능열화는 물론 폭발의 위험성까지 갖는다. 따라서, 통상의 배터리에는 과충전, 과방전 및 과전류를 감지하고 차단하는 보호회로모듈이 실장되어 있거나, 배터리 외부에서 과충전, 과방전, 발열을 감지하고 배터리의 동작을 차단하는 보호회로를 설치하여 사용한다. 이러한 종래의 보호회로는 충전 또는 방전 시 인가되는 전류의 양을 조절하기 위하여 과전류를 차단할 수 있는 스위칭 소자를 포함하는데, 스위칭 소자의 내부저항값에 따라 전류를 차단하는 범위가 달라지는 문제점이 있다. Generally, batteries are used in mobile terminals such as mobile phones and PDAs. Lithium-ion batteries are the most widely used batteries in portable handsets, and they have overcharging and over-currents, and when the temperature rises due to the heat generation, the performance deteriorates as well as the risk of explosion. Therefore, a conventional battery is equipped with a protection circuit module for detecting and blocking overcharge, over-discharge, and over-current, or a protection circuit for detecting overcharge, over-discharge, . Such a conventional protection circuit includes a switching element capable of shutting off an overcurrent in order to control the amount of current applied during charging or discharging. However, there is a problem that a range of blocking the current varies depending on an internal resistance value of the switching element.

본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 안정적인 전압을 인가할 수 있는 배터리 보호회로와 정밀한 전류를 제어할 수 있는 배터리 보호회로 모듈의 패키지를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a package of a battery protection circuit capable of applying a stable voltage and a battery protection circuit module capable of controlling a precise current for solving various problems including the above problems. However, these problems are exemplary and do not limit the scope of the present invention.

본 발명의 일 관점에 의한 배터리 보호회로가 제공될 수 있다. 상기 배터리 보호회로는 일측이 배터리 베어셀과 전기적으로 연결되고 타측이 충전기 또는 전자기기에 전기적으로 연결되는 배터리 보호회로로서, 드레인을 공통으로 가지며, 제 1 전계효과 트랜지스터와 제 2 전계효과 트랜지스터로 구성되는, 한 쌍의 전계효과 트랜지스터; 충전전압 및 방전전압을 인가하고 배터리 전압을 감지하는 단자(VDD단자), 내부 동작전압에 대한 기준이 되는 기준단자(VSS단자), 충방전 및 과전류 상태를 감지하기 위한 감지단자(V-단자), 과방전 상태에서 상기 제 1 전계효과 트랜지스터를 오프시키기 위한 방전차단신호 출력단자(DO단자), 과충전 상태에서 상기 제 2 전계효과 트랜지스터를 오프시키기 위한 충전차단신호 출력단자(CO단자)를 구비하는 프로텍션 집적회로(protection IC); 및 상기 한 쌍의 전계효과 트랜지스터와 상기 프로텍션 집적회로 사이에 개재되어 전기적으로 연결되며, 상기 제 1 전계효과 트랜지스터의 게이트 또는 상기 제 2 전계효과 트랜지스터의 게이트에 일정한 전압을 인가해줄 수 있는, 부스트 집적회로(boost IC);를 포함한다. A battery protection circuit according to one aspect of the present invention can be provided. The battery protection circuit is a battery protection circuit in which one side is electrically connected to a battery bare cell and the other side is electrically connected to a charger or an electronic device. The battery protection circuit has drain common to the first and second field effect transistors A pair of field effect transistors; (V-terminal) for sensing charging / discharging and over-current conditions, a terminal (VDD terminal) for applying charging voltage and discharging voltage and sensing battery voltage, a reference terminal (VSS terminal) , the first discharge is generated off the field effect transistor off signal output terminal (D O terminal), a charging shutoff signal output terminal for turning off the second field effect transistor in the overcharged state (C O terminal) in the over-discharge state A protection integrated circuit (IC); And a boost integrated circuit which is interposed between the pair of field effect transistors and the protection integrated circuit and is electrically connected to the gate of the first field effect transistor or the gate of the second field effect transistor, Boost IC < / RTI >

본 발명의 다른 관점에 의한 배터리 보호회로 모듈 패키지가 제공될 수 있다. 상기 배터리 보호회로 모듈 패키지는 일측이 배터리 베어셀과 전기적으로 연결되고 타측이 충전기 또는 전자기기에 전기적으로 연결되는 배터리 보호회로 모듈 패키지로서, 드레인을 공통으로 가지며, 제 1 전계효과 트랜지스터 소자와 제 2 전계효과 트랜지스터 소자로 구성되는, 한 쌍의 전계효과 트랜지스터 소자; 충전전압 및 방전전압을 인가하고 배터리 전압을 감지하는 단자(VDD단자), 내부 동작전압에 대한 기준이 되는 기준단자(VSS단자), 충방전 및 과전류 상태를 감지하기 위한 감지단자(V-단자), 과방전 상태에서 상기 제 1 전계효과 트랜지스터 소자를 오프시키기 위한 방전차단신호 출력단자(DO단자), 과충전 상태에서 상기 제 2 전계효과 트랜지스터 소자를 오프시키기 위한 충전차단신호 출력단자(CO단자)를 구비하는 프로텍션 집적회로 소자; 상기 한 쌍의 전계효과 트랜지스터와 상기 프로텍션 집적회로 사이에 개재되어 전기적으로 연결되며, 상기 제 1 전계효과 트랜지스터의 게이트 또는 상기 제 2 전계효과 트랜지스터의 게이트에 일정한 전압을 인가해줄 수 있는, 부스트 집적회로 소자; 및 상기 한 쌍의 전계효과 트랜지스터 소자, 상기 프로텍션 집적회로 소자 및 상기 부스트 집적회로 소자를 밀봉하는 봉지재;를 포함한다. A battery protection circuit module package according to another aspect of the present invention can be provided. Wherein the battery protection circuit module package is electrically connected to the battery bare cell and the other side is electrically connected to the charger or the electronic device. The battery protection circuit module package has a drain common to both the first field effect transistor device and the second A pair of field effect transistor elements constituted by field effect transistor elements; (V-terminal) for sensing charging / discharging and over-current conditions, a terminal (VDD terminal) for applying charging voltage and discharging voltage and sensing battery voltage, a reference terminal (VSS terminal) said first field effect transistor device discharge is generated off the blocking signal output terminal (D O terminal), the second charge blocking for turning off the field effect transistor element in the overcharged state signal output terminal (C O terminal in the over-discharge state A protection integrated circuit device comprising: A boost integrated circuit which is interposed between the pair of field effect transistors and the protection integrated circuit and electrically connected to the gate of the first field effect transistor or the gate of the second field effect transistor, device; And an encapsulating material sealing the pair of field effect transistor elements, the protection integrated circuit element, and the boost integrated circuit element.

상기 배터리 보호회로 모듈 패키지는, 이격된 복수의 리드들을 포함하며, 상기 배터리 베어셀의 전극단자와 전기적으로 연결되며, 상기 한 쌍의 전계효과 트랜지스터 소자, 상기 프로텍션 집적회로 소자 및 상기 부스트 집적회로 소자가 실장되는, 리드프레임; 및 상기 한 쌍의 전계효과 트랜지스터 소자, 상기 프로텍션 집적회로 소자, 상기 부스트 집적회로 소자 및 상기 복수의 리드들로 이루어진 군에서 선택된 어느 두 개를 전기적으로 연결하는 전기적 연결부재;를 더 포함함으로써 별도의 인쇄회로기판을 사용하지 않고 배터리 보호회로를 구성할 수 있다. The battery protection circuit module package includes a plurality of spaced leads and is electrically connected to an electrode terminal of the battery bare cell, and the pair of field effect transistor elements, the protection integrated circuit element, and the boost integrated circuit element A lead frame; And an electrical connecting member for electrically connecting any two selected from the group consisting of the pair of field effect transistor elements, the protection integrated circuit element, the boost integrated circuit element, and the plurality of leads, A battery protection circuit can be constructed without using a printed circuit board.

상기 배터리 보호회로 모듈 패키지에서, 상기 한 쌍의 전계효과 트랜지스터 소자, 상기 프로텍션 집적회로 소자 및 상기 부스트 집적회로 소자는, 상기 리드프레임 상에 별도의 반도체 패키지 형태로 삽입되어 고정되는 것이 아니라, 표면실장기술에 의하여 상기 리드프레임의 표면의 적어도 일부 상에, 별도의 봉지재로 밀봉되지 않은 칩 다이(chip die) 형태로, 실장되어 고정될 수 있다. In the battery protection circuit module package, the pair of field effect transistor elements, the protection integrated circuit element, and the boost integrated circuit element are not inserted and fixed in the form of a separate semiconductor package on the lead frame, May be mounted and fixed on at least a part of the surface of the lead frame by a technique, in the form of a chip die not sealed with a separate encapsulant.

상기 배터리 보호회로 모듈 패키지에서, 상기 전기적 연결부재는 본딩 와이어 또는 본딩 리본을 포함할 수 있다. In the battery protection circuit module package, the electrical connection member may include a bonding wire or a bonding ribbon.

상기 배터리 보호회로 모듈 패키지에서, 상기 리드프레임은, 양쪽가장자리부분에 각각 배치되며, 상기 배터리 베어셀의 전극단자와 직접 연결되는, 제 1 내부연결단자용 리드 및 제 2 내부연결단자용 리드; 상기 제 1 내부연결단자용 리드 및 제 2 내부연결단자용 리드 사이에 배치되며, 복수의 외부연결단자들을 구성하는, 외부연결단자용 리드; 및 상기 제 1 내부연결단자용 리드 및 제 2 내부연결단자용 리드 사이에 배치되며, 상기 한 쌍의 전계효과 트랜지스터 소자, 상기 프로텍션 집적회로 소자 및 상기 부스트 집적회로 소자가 실장될 수 있는, 소자실장용 리드;를 포함할 수 있다. In the battery protection circuit module package, the lead frame may include lead portions for the first internal connection terminal and a lead for the second internal connection terminal, which are respectively disposed at both edge portions and are directly connected to the electrode terminals of the battery bare cell. A lead for an external connection terminal, which is disposed between the lead for the first internal connection terminal and the lead for the second internal connection terminal and constitutes a plurality of external connection terminals; And an element mounting portion which is disposed between the lead for the first internal connection terminal and the lead for the second internal connection terminal and in which the pair of field effect transistor elements, the protection integrated circuit element, and the boost integrated circuit element can be mounted, For example.

상기 배터리 보호회로 모듈 패키지에서, 상기 배터리 베어셀의 전극단자는 제 1 극성의 플레이트와 상기 제 1 극성의 플레이트 내의 중앙에 배치되는 제 2 극성의 전극셀을 포함하고, 상기 제 1 내부연결단자용 리드는 상기 제 1 극성의 플레이트와 접합하여 전기적으로 연결되고, 상기 제 2 내부연결단자용 리드는 상기 제 2 극성의 전극셀과 접합하여 전기적으로 연결될 수 있다. In the battery protection circuit module package, the electrode terminal of the battery bare cell includes a plate of a first polarity and an electrode cell of a second polarity disposed in the center of the plate of the first polarity, The lead may be electrically connected to the plate of the first polarity, and the lead for the second internal connection terminal may be electrically connected to the electrode cell of the second polarity.

상기 배터리 보호회로 모듈 패키지에서, 상기 리드프레임의 길이는 상기 제 1 극성의 플레이트의 일단에서 상기 제 2 극성의 전극셀까지의 길이에 해당할 수 있다. In the battery protection circuit module package, the length of the lead frame may correspond to a length from one end of the first polarity plate to the electrode cell of the second polarity.

상기 배터리 보호회로 모듈 패키지에서, 상기 봉지재는 상기 제 1 내부연결단자용 리드 및 제 2 내부연결단자용 리드를 노출시키며, 상기 복수의 외부연결단자들을 구성하기 위하여 상기 외부연결단자용 리드의 적어도 일부를 노출시킬 수 있다. In the battery protection circuit module package, the sealing material exposes the lead for the first internal connection terminal and the lead for the second internal connection terminal, and at least part of the lead for the external connection terminal Can be exposed.

상기 배터리 보호회로 모듈 패키지는 상기 배터리 베어셀의 전극단자와 전기적으로 연결되며, 상기 한 쌍의 전계효과 트랜지스터 소자, 상기 프로텍션 집적회로 소자 및 상기 부스트 집적회로 소자가 실장되는, 인쇄회로기판(Printed Circuit Board);을 더 포함할 수 있다. The battery protection circuit module package is electrically connected to the electrode terminals of the battery bare cell and includes a printed circuit board (PCB) on which the pair of field effect transistor elements, the protection integrated circuit element and the boost integrated circuit element are mounted. Board).

상기한 바와 같이 이루어진 본 발명의 실시예들에 따르면, 안정적인 전압을 인가할 수 있는 배터리 보호회로와 집적화 및 소형화에 유리하고 정밀한 전류를 제어할 수 있는 배터리 보호회로 모듈의 패키지를 제공할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.According to the embodiments of the present invention as described above, it is possible to provide a battery protection circuit capable of applying a stable voltage and a package of a battery protection circuit module which is advantageous in integration and miniaturization and can control a precise current. Of course, the scope of the present invention is not limited by these effects.

도 1은 본 발명의 일실시예에 따른 배터리 보호회로를 포함하는 회로도이다.
도 2 및 도 3은 본 발명의 다른 실시예에 따른 배터리 보호회로 모듈 패키지의 일부를 도해하는 도면들이다.
도 4는 본 발명의 다른 실시예에 따른 배터리 보호회로 모듈 패키지를 도해하는 사시도들이다.
도 5는 본 발명의 다른 실시예에 따른 배터리 보호회로 모듈 패키지가 배터리 캔과 결합되는 과정을 도해하는 사시도이다.
도 6은 본 발명의 다른 실시예에 따른 배터리 보호회로 모듈 패키지가 장착된 배터리 팩의 외형을 도해하는 사시도이다.
도 7은 본 발명의 또 다른 실시예에 따른 배터리 보호회로 모듈 패키지를 도해하는 사시도들이다.
도 8은 본 발명의 또 다른 실시예에 따른 배터리 보호회로 모듈 패키지에서 PTC 구조체를 도해하는 사시도이다.
도 9는 PTC 구조체가 결합된 본 발명의 또 다른 실시예에 따른 배터리 보호회로 모듈 패키지를 도해하는 도면들이다.
도 10은 PTC 구조체가 결합된 본 발명의 또 다른 실시예에 따른 배터리 보호회로 모듈 패키지가 배터리 캔과 결합되는 과정을 도해하는 사시도이다.
도 11은 PTC 구조체가 결합된 본 발명의 또 다른 실시예에 따른 배터리 보호회로 모듈 패키지가 배터리 베어셀의 전극단자와 연결되는 구성을 도해하는 도면이다.
1 is a circuit diagram including a battery protection circuit according to an embodiment of the present invention.
2 and 3 are views illustrating a portion of a battery protection circuit module package according to another embodiment of the present invention.
4 is a perspective view illustrating a battery protection circuit module package according to another embodiment of the present invention.
5 is a perspective view illustrating a process of coupling a battery protection circuit module package according to another embodiment of the present invention to a battery can.
6 is a perspective view illustrating an outer shape of a battery pack having a battery protection circuit module package according to another embodiment of the present invention.
7 is a perspective view illustrating a battery protection circuit module package according to another embodiment of the present invention.
8 is a perspective view illustrating a PTC structure in a battery protection circuit module package according to another embodiment of the present invention.
9 is a view illustrating a battery protection circuit module package according to another embodiment of the present invention in which a PTC structure is combined.
10 is a perspective view illustrating a process of assembling a battery protection circuit module package according to another embodiment of the present invention in which a PTC structure is combined with a battery can.
11 is a view illustrating a configuration in which a battery protection circuit module package according to another embodiment of the present invention in which a PTC structure is combined is connected to an electrode terminal of a battery bare cell.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 여러 실시예들을 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.The embodiments of the present invention are described in order to more fully explain the present invention to those skilled in the art, and the following embodiments may be modified into various other forms, It is not limited to the embodiment. Rather, these embodiments are provided so that this disclosure will be more thorough and complete, and will fully convey the concept of the invention to those skilled in the art. In the drawings, the thickness and size of each layer are exaggerated for convenience and clarity of explanation.

명세서 전체에 걸쳐서, 막, 영역 또는 기판과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", "적층되어" 또는 "커플링되어" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", "적층되어" 또는 "커플링되어" 접합하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.It is to be understood that throughout the specification, when an element such as a film, region or substrate is referred to as being "on", "connected to", "laminated" or "coupled to" another element, It is to be understood that elements may be directly "on", "connected", "laminated" or "coupled" to another element, or there may be other elements intervening therebetween. On the other hand, when one element is referred to as being "directly on", "directly connected", or "directly coupled" to another element, it is interpreted that there are no other components intervening therebetween do. Like numbers refer to like elements. As used herein, the term "and / or" includes any and all combinations of one or more of the listed items.

본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.Although the terms first, second, etc. are used herein to describe various elements, components, regions, layers and / or portions, these members, components, regions, layers and / It is obvious that no. These terms are only used to distinguish one member, component, region, layer or section from another region, layer or section. Thus, a first member, component, region, layer or section described below may refer to a second member, component, region, layer or section without departing from the teachings of the present invention.

또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 소자가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.Also, relative terms such as "top" or "above" and "under" or "below" can be used herein to describe the relationship of certain elements to other elements as illustrated in the Figures. Relative terms are intended to include different orientations of the device in addition to those depicted in the Figures. For example, in the figures the elements are turned over so that the elements depicted as being on the top surface of the other elements are oriented on the bottom surface of the other elements. Thus, the example "top" may include both "under" and "top" directions depending on the particular orientation of the figure. If the elements are oriented in different directions (rotated 90 degrees with respect to the other direction), the relative descriptions used herein can be interpreted accordingly.

본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. As used herein, the singular forms "a," "an," and "the" include singular forms unless the context clearly dictates otherwise. Also, " comprise "and / or" comprising "when used herein should be interpreted as specifying the presence of stated shapes, numbers, steps, operations, elements, elements, and / And does not preclude the presence or addition of one or more other features, integers, operations, elements, elements, and / or groups.

이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings schematically showing ideal embodiments of the present invention. In the figures, for example, variations in the shape shown may be expected, depending on manufacturing techniques and / or tolerances. Accordingly, the embodiments of the present invention should not be construed as limited to the particular shapes of the regions shown herein, but should include, for example, changes in shape resulting from manufacturing.

본 발명의 실시예들에서, 리드프레임은 금속 프레임에 리드 단자들이 패터닝 된 구성으로서, 절연코어 상에 금속 배선층이 형성된 인쇄회로기판과는 그 구조나 두께 등에서 구분될 수 있다.In the embodiments of the present invention, the lead frame may be divided into a structure in which the lead terminals are patterned on the metal frame, and a structure and thickness of the lead frame are different from those of the printed circuit board on which the metal wiring layer is formed.

도 1은 본 발명의 일실시예에 따른 배터리 보호회로를 포함하는 회로도이다. 도 1에 도시된 바와 같이, 본 발명의 일실시예에 따른 배터리 보호회로(20)는 배터리 셀(베어셀)에 연결되기 위한 제 1 및 제 2 내부연결단자(B+, B-), 충전시에는 충전기에 연결되고, 방전시에는 배터리 전원에 의하여 동작되는 전자기기(예, 휴대단말기 등)와 연결되기 위한 제 1 내지 제 3 외부연결단자들(P+, CF, P-)을 구비한다. 여기서 제 1 내지 제 3 외부연결단자들(P+, CF, P-) 중 제 1 외부연결단자(P+) 및 제 3 외부연결단자(P-)는 전원공급을 위한 것이고 나머지 하나의 외부연결단자인 제 2 외부연결단자(CF, TH)는, 예를 들어, 배터리를 구분하여 배터리에 맞게 충전을 하도록 한다. 또한, 제 2 외부연결단자(CF, TH)는 충전시 배터리 온도로 감지하는 부품인 써미스터(Thermistor)를 적용할 수 있으며, 기타 기능이 적용되는 단자로서 활용될 수 있다. 즉, 배터리 보호회로(20)는 일측이 배터리 베어셀과 전기적으로 연결되고 타측이 충전기 또는 전자기기에 전기적으로 연결될 수 있다. 1 is a circuit diagram including a battery protection circuit according to an embodiment of the present invention. 1, a battery protection circuit 20 according to an embodiment of the present invention includes first and second internal connection terminals B + and B- for connecting to a battery cell (bare cell) And first to third external connection terminals P +, CF, and P- for connecting to an electronic device (e.g., a portable terminal or the like) that is operated by battery power when the battery is discharged. Here, the first external connection terminal P + and the third external connection terminal P- of the first to third external connection terminals P +, CF, and P- are for power supply and the other is an external connection terminal The second external connection terminals CF and TH divides the battery, for example, and charges the battery according to the battery. The second external connection terminals CF and TH may be a thermistor which is a component for sensing the battery temperature during charging, and may be used as a terminal to which other functions are applied. That is, one side of the battery protection circuit 20 may be electrically connected to the battery bare cell, and the other side may be electrically connected to the charger or the electronic device.

그리고, 배터리 보호회로(20)는 드레인을 공통으로 가지며, 제 1 전계효과 트랜지스터(FET1)와 제 2 전계효과 트랜지스터(FET2)로 구성되는, 한 쌍의 전계효과 트랜지스터(110), 프로텍션 집적회로(120, protection IC) 및 부스트 집적회로(130, boost IC)를 포함한다. 나아가, 배터리 보호회로(20)는 저항(R1, R2, R3), 배리스터(varistor)(V1) 및 커패시터(C1, C2)를 포함할 수 있다. The battery protection circuit 20 includes a pair of field effect transistors 110, a protection integrated circuit (hereinafter, referred to as " protection integrated circuit ") 11 having a common drain and composed of a first field effect transistor FET1 and a second field effect transistor FET2 120, a protection IC, and a boost IC (boost IC) 130. Furthermore, the battery protection circuit 20 may include resistors R1, R2, R3, a varistor V1 and capacitors C1, C2.

프로텍션 집적회로(120)는 저항(R1)을 통하여 배터리의 (+)단자인 제 1 내부연결단자(B+)와 연결되고 제 1 노드(n1)를 통해 충전전압 또는 방전전압이 인가되는 전압인가와 배터리 전압을 감지하는 단자(VDD단자), 프로텍션 집적회로(120) 내부의 동작전압에 대한 기준이 되는 기준단자(VSS단자), 충방전 및 과전류 상태를 감지하기 위한 감지단자(V-단자), 과방전 상태에서 제 1 전계효과 트랜지스터(FET1)를 오프시키기 위한 방전차단신호 출력단자(DO단자), 과충전 상태에서 제 2 전계효과 트랜지스터(FET2)를 오프시키기 위한 충전차단신호 출력단자(C0단자)를 갖는다.The protection integrated circuit 120 is connected to a first internal connection terminal B + which is a (+) terminal of the battery through a resistor R 1 and receives a voltage for applying a charging voltage or a discharging voltage through the first node n 1, A reference terminal (VSS terminal) serving as a reference for an operation voltage in the protection integrated circuit 120, a detection terminal (V- terminal) for detecting charge / discharge and overcurrent states, A charge cutoff signal output terminal (C0 terminal) for turning off the second field effect transistor FET2 in an overcharge state, a discharge cutoff signal output terminal (DO terminal) for turning off the first field effect transistor FET1 in an overdischarge state, .

이때, 프로텍션 집적회로(120)의 내부는 기준전압 설정부, 기준전압과 충방전 전압을 비교하기 위한 비교부, 과전류 검출부, 충방전 검출부를 구비할 수 있다. 여기서 충전 및 방전상태의 판단 기준은 유저가 요구하는 스펙(SPEC)으로 변경이 가능하며 그 정해진 기준에 따라 프로텍션 집적회로(120)의 각 단자별 전압차를 인지하여 충ㆍ방전상태를 판정한다.At this time, the inside of the protection integrated circuit 120 may include a reference voltage setting unit, a comparison unit for comparing a reference voltage and a charge / discharge voltage, an overcurrent detection unit, and a charge / discharge detection unit. Here, the criterion for determining the charging and discharging states can be changed to the specification (SPEC) required by the user, and the charging / discharging state is determined by recognizing the voltage difference of each terminal of the protection integrated circuit 120 according to the predetermined standard.

프로텍션 집적회로(120)는 방전시에 과방전상태에 이르게 되면, 방전차단신호 출력단자(DO단자)는 로우(LOW)로 되어 제 1 전계효과 트랜지스터(FET1)를 오프시키고, 과충전 상태에 이르게 되면 충전차단신호 출력단자(C0단자)가 로우로 되어 제 2 전계효과 트랜지스터(FET2)를 오프시키고, 과전류가 흐르는 경우에는 충전시에는 제 2 전계효과 트랜지스터(FET2), 방전시에는 제 1 전계효과 트랜지스터(FET1)를 오프시키도록 구성되어 있다. When the protection integrated circuit 120 reaches an overdischarge state at the time of discharging, the discharge cutoff signal output terminal (DO terminal) becomes low (LOW) to turn off the first field effect transistor (FET1) The charge blocking signal output terminal (C0 terminal) is turned low to turn off the second field effect transistor (FET2). When the overcurrent flows, the second field effect transistor (FET2) (FET1) is turned off.

예를 들어, 배터리의 이상 충전 시에 충전차단신호 출력단자(C0단자)에 대응되는 제 2 전계효과 트랜지스터(FET2)를 오프시키도록 제어하고 방전차단신호 출력단자(DO단자)에 대응되는 제 1 전계효과 트랜지스터(FET1)는 온 상태를 유지하여 배터리를 사용할 때 방전 전류가 원활하게 흐를 수 있도록 제어한다. 반대로 배터리의 이상 방전 시에 방전차단신호 출력단자(DO단자)에 대응되는 제 1 전계효과 트랜지스터(FET1)를 오프시키고, 충전차단신호 출력단자(C0단자)에 대응되는 제 2 전계효과 트랜지스터(FET2)는 온 상태로 제어를 하여 배터리의 충전 시에 충전 전류가 원활하게 흐를 수 있도록 한다. For example, when the battery is abnormally charged, the second field effect transistor (FET2) corresponding to the charge cutoff signal output terminal (C0 terminal) is controlled to be turned off and the first field effect transistor The field effect transistor (FET1) maintains the ON state and controls the discharging current to flow smoothly when the battery is used. On the contrary, at the time of abnormal discharge of the battery, the first field effect transistor FET1 corresponding to the discharge cutoff signal output terminal (DO terminal) is turned off and the second field effect transistor FET2 (corresponding to the charge cutoff signal output terminal Is controlled to be in the ON state so that the charging current can flow smoothly when the battery is charged.

저항(R1)과 커패시터(C1)는 프로텍션 집적회로(120)의 공급전원의 변동을 안정시키는 역할을 한다. 저항(R1)은 배터리의 전원(V1) 공급노드인 제 1 노드(n1)와 프로텍션 집적회로(120)의 VDD 단자 사이에 연결되고, 커패시터(C1)는 프로텍션 집적회로의 VDD단자와 VSS단자 사이에 연결된다. 여기서 제 1 노드(n1)는 제 1 내부연결단자(B+)와 제 1 외부연결단자(P+)에 연결되어 있다. 저항(R1)을 크게 하면 전압 검출시 프로텍션 집적회로(120) 내부에 침투되는 전류에 의해서 검출전압이 높아지기 때문에 저항(R1)의 값은 1KΩ 이하의 적당한 값으로 설정된다. 또한 안정된 동작을 위해서 상기 커패시터(C1)의 값은 0.01μF 이상의 적당한 값을 가진다.The resistor R1 and the capacitor C1 serve to stabilize the fluctuation of the supply power source of the protection integrated circuit 120. [ The resistor R1 is connected between the VDD terminal of the protection integrated circuit 120 and the first node n1 which is the power supply V1 supply node of the battery and the capacitor C1 is connected between the VDD terminal of the protection integrated circuit and the VSS terminal Lt; / RTI > Here, the first node n1 is connected to the first internal connection terminal B + and the first external connection terminal P +. When the resistance R1 is increased, the detection voltage becomes higher due to the current penetrated into the protection integrated circuit 120 at the time of voltage detection, so that the value of the resistor R1 is set to an appropriate value of 1 K or less. Also, for stable operation, the value of the capacitor C1 has an appropriate value of 0.01 mu F or more.

그리고 저항(R1)과 저항(R2)은 프로텍션 집적회로(120)의 절대 최대정격을 초과하는 고전압 충전기 또는 충전기가 거꾸로 연결되는 경우 전류 제한 저항이 된다. 저항(R2)은 프로텍션 집적회로(120)의 V-단자와 제 2 전계효과 트랜지스터(FET2)의 소오스 단자(S2)가 연결된 제 2 노드(n2) 사이에 연결된다. 저항(R1)과 저항(R2)은 전원소비의 원인이 될 수 있으므로 통상 저항(R1)과 저항(R2)의 저항값의 합은 1KΩ 보다 크게 설정된다. 그리고 저항(R2)이 너무 크다면 과충전 차단후에 복귀가 일어나지 않을 수 있으므로, 저항(R2)의 값은 10KΩ 또는 그 이하의 값으로 설정된다.And the resistors R1 and R2 become current limiting resistors when the high voltage charger or charger exceeding the absolute maximum rating of the protection integrated circuit 120 is connected upside down. The resistor R2 is connected between the V- terminal of the protection integrated circuit 120 and the second node n2 to which the source terminal S2 of the second field effect transistor FET2 is connected. Since the resistors R1 and R2 may cause power consumption, the sum of the resistance values of the resistors R1 and R2 is usually set to be larger than 1 K ?. If the resistance R2 is too large, the return may not occur after the overcharge cutoff, so that the value of the resistance R2 is set to a value of 10K or less.

커패시터(C2)는 제 2 노드(n2)(또는 제 3 외부연결단자(P-))와 제 1 전계효과 트랜지스터(FET1)의 소오스 단자(S1)(또는 VSS 단자, 제 2 내부연결단자(B-)) 사이에 연결되는 구조를 가진다. 커패시터(C2)는 상기 배터리 보호회로 제품의 특성에 크게 영향을 끼치지는 않지만, 유저의 요청이나 안정성을 위해 추가되고 있다. 상기 커패시터(C2)는 전압변동이나 외부 노이즈에 대한 내성을 향상시켜 시스템을 안정화시키는 효과를 위한 것이다.The capacitor C2 is connected to the source terminal S1 of the first node n2 (or the third external connection terminal P-) and the first field effect transistor FET1 (or the VSS terminal, the second internal connection terminal B -)). The capacitor C2 does not significantly affect the characteristics of the battery protection circuit product, but is added for user's request or stability. The capacitor C2 is for stabilizing the system by improving the resistance to voltage fluctuation and external noise.

그리고 저항(R3) 및 배리스터(V1)는 ESD(Electrostatic Discharge), 서지(surge) 보호를 위한 소자들로써, 서로 병렬연결되는 구조로 제 2 외부연결단자(CF)와 상기 제 2 노드(n2)(또는 제 3 외부연결단자(P-)) 사이에 연결 배치된다. 상기 배리스터(V1)는 과전압 발생시 저항이 낮아지는 소자로, 과전압이 발생되는 경우 저항이 낮아져 과전압으로 인한 회로손상 등을 최소화할 수 있다.The resistor R3 and the varistor V1 are elements for ESD (Electrostatic Discharge) and surge protection and are connected in parallel to each other. The second external connection terminal CF and the second node n2 Or the third external connection terminal P-). The resistance of the varistor (V1) is lowered when an overvoltage occurs. When the overvoltage is generated, the resistance of the varistor (V1) is lowered, thereby minimizing circuit damage due to overvoltage.

본 발명의 일실시예에 따른 배터리 보호회로(20)는 한 쌍의 전계효과 트랜지스터(110)와 프로텍션 집적회로(120) 사이에 개재되어 전기적으로 연결되며, 제 1 전계효과 트랜지스터(FET1)의 게이트(G1) 및/또는 제 2 전계효과 트랜지스터(FET2)의 게이트(G2)에 일정한 전압을 인가해줄 수 있는, 부스트 집적회로(130)를 포함한다. 한 쌍의 전계효과 트랜지스터(110)의 내부저항값은 VDD 단자에 인가되는 배터리 전압의 레벨에 따라 변동하기 때문에 전계효과 트랜지스터의 게이트에 일정한 전압을 공급함으로써 내부저항을 일정하게 유지시킬 수 있다. 프로텍션 집적회로(120)에 인가되는 배터리의 전압이 낮아져도 부스트 집적회로(130)을 이용하여 전압을 승압하여 한 쌍의 전계효과 트랜지스터(110)에 인가되는 전압을 고정시킬 수 있다. 본 발명의 일실시예에 따른 배터리 보호회로(20)는 충전 또는 방전 시 인가되는 전류의 양을 조절하여 전류의 양이 과도하게 인가될 시 차단을 하여 배터리의 손상을 방지, 과전류를 차단하기 위한 스위치로 전계효과 트랜지스터를 이용하는 회로로서, 전계효과 트랜지스터의 내부저항값에 따라 전류를 차단하는 범위가 달라지는데, 예를 들어, 전계효과 트랜지스터의 내부저항값이 높아지면 전류차단값이 낮아지며, 전계효과 트랜지스터의 내부저항값이 낮아지면 전류차단값이 높아진다. 전류차단값의 변화를 줄이기 위하여 프로텍션 집적회로(120)와 한 쌍의 전계효과 트랜지스터(110) 사이에 부스트 집적회로(130)를 적용하여 전계효과 트랜지스터의 게이트에 일정한 전압을 인가해 줌으로써 내부저항값을 일정하게 하여 배터리의 충전과 방전 시에 인가되는 전류량을 일정하게 유지시켜줄 수 있다. A battery protection circuit 20 according to an embodiment of the present invention includes a pair of field effect transistors 110 and a protection integrated circuit 120. The battery protection circuit 20 is electrically connected to a pair of field effect transistors 110 and a protection integrated circuit 120, And a boost integrated circuit 130 capable of applying a constant voltage to the gate G1 of the second field effect transistor (FET1) and / or the gate G2 of the second field effect transistor (FET2). Since the internal resistance value of the pair of field effect transistors 110 varies according to the level of the battery voltage applied to the VDD terminal, the internal resistance can be kept constant by supplying a constant voltage to the gate of the field effect transistor. Even if the voltage of the battery applied to the protection integrated circuit 120 is lowered, the voltage applied to the pair of field effect transistors 110 can be fixed by boosting the voltage using the boost integrated circuit 130. The battery protection circuit 20 according to an embodiment of the present invention controls the amount of current applied during charging or discharging to block the battery when the amount of current is excessively applied to prevent damage to the battery, For example, when the internal resistance value of the field effect transistor is increased, the current cutoff value is lowered, and when the internal resistance value of the field effect transistor is lowered, The current cutoff value becomes high. A boost integrated circuit 130 is applied between the protection integrated circuit 120 and the pair of field effect transistors 110 to reduce a change in the current cutoff value so that a constant voltage is applied to the gate of the field effect transistor, So that the amount of current applied during charging and discharging of the battery can be kept constant.

요약하면, VDD 단자에 인가되는 배터리 셀의 전압이 변하여도 부스트 집적회로(130)를 이용하여 전계효과 트랜지스터의 방전차단신호 출력단자(DO단자) 및/또는 충전차단신호 출력단자(C0단자)에 인가되는 전압을 일정하게 유지시켜 내부저항값의 변화가 없도록 구성할 수 있다. 전계효과 트랜지스터의 게이트에 일정한 전압을 인가함으로써 고정 내부저항값을 가지며 내부저항의 감소효과가 있으며, 따라서 충전 및 방전 시 발생되는 과전류에 대해 일정한 차단값을 가질 수 있다. In summary, even if the voltage of the battery cell applied to the VDD terminal changes, the boost integrated circuit 130 is used to switch the discharge cutoff signal output terminal (DO terminal) and / or the charge cutoff signal output terminal (C0 terminal) The applied voltage can be kept constant so that the internal resistance value does not change. By applying a constant voltage to the gate of the field effect transistor, it has a fixed internal resistance value and has an effect of reducing the internal resistance, so that it can have a constant cut-off value against an overcurrent generated during charging and discharging.

본 발명의 일실시예에서는 외부연결단자들(P+, P-, CF), 내부연결단자(B+, B-)를 포함하여 도 1의 배터리 보호회로(20)를 모듈화하여 하나로 패키징하여 구성한 배터리 보호회로의 모듈 패키지를 구현하고 있다.The battery protection circuit 20 of FIG. 1 including the external connection terminals P +, P-, and CF and the internal connection terminals B + and B- Circuit module package.

전술한 본 발명의 일 실시예에 따른 보호회로는 예시적이고, 프로텍션 집적회로(120), 한 쌍의 전계효과 트랜지스터(110), 부스트 집적회로(130) 또는 수동소자의 구성이나 수, 배치 등은 보호회로의 부가 기능에 따라서 적절하게 변형될 수 있다.The protection circuit according to one embodiment of the present invention is illustrative and the configuration, number, arrangement, etc. of the protection integrated circuit 120, the pair of field effect transistors 110, the boost integrated circuit 130, It can be appropriately modified in accordance with the additional function of the protection circuit.

도 2는 본 발명의 다른 실시예에 따른 배터리 보호회로 모듈 패키지의 일부를 도해하는 도면이며, 도 3은 도 2의 E 부분에서 한 쌍의 전계효과 트랜지스터 소자(110a), 프로텍션 집적회로 소자(120a) 및 부스트 집적회로 소자(130a)가 실장된 경우를 도해하는 도면이다. FIG. 2 is a diagram illustrating a portion of a battery protection circuit module package according to another embodiment of the present invention. FIG. 3 illustrates a pair of field effect transistor elements 110a, a protection integrated circuit element 120a And the boost integrated circuit element 130a are mounted.

도 2 및 도 3을 참조하면, 본 발명의 일실시예에 따른 배터리 보호회로의 모듈 패키지를 구성하는 보호회로 구조체(200a)가 개시된다. 보호회로 구조체(200a)는 리드프레임(50)과 리드프레임(50) 상에 실장된 한 쌍의 전계효과 트랜지스터 소자(110a), 프로텍션 집적회로 소자(120a), 부스트 집적회로 소자(130a) 및 복수의 수동소자들(R1, R2, R3, C1, C2, V1)을 포함한다. 여기에서, 한 쌍의 전계효과 트랜지스터 소자(110a), 프로텍션 집적회로 소자(120a) 및 부스트 집적회로 소자(130a)는 도 1에 도시된 한 쌍의 전계효과 트랜지스터(110), 프로텍션 집적회로(120) 및 부스트 집적회로(130)가 구현된 소자를 의미한다. Referring to FIGS. 2 and 3, a protection circuit structure 200a constituting a module package of a battery protection circuit according to an embodiment of the present invention is disclosed. The protection circuit structure 200a includes a lead frame 50 and a pair of field effect transistor elements 110a, a protection integrated circuit element 120a, a boost integrated circuit element 130a, and a plurality of R2, R3, C1, C2, and V1 of the first and second passive components. Here, the pair of field effect transistor elements 110a, the protection integrated circuit elements 120a and the boost integrated circuit elements 130a are connected to the pair of field effect transistors 110, the protection integrated circuits 120 ) And the boost integrated circuit 130 are implemented.

리드프레임(50)은 제 1 내부연결단자영역(A1), 외부연결단자영역(A2), 소자영역(A3) 및 칩영역(A4)의 보호회로영역, 제 2 내부연결단자영역(A5)이 순차적으로 배치되는 구조를 가진다. 상기 보호회로영역은 외부연결단자영역(A2)과 제 2 내부연결단자영역(A5) 사이에 배치되는 것으로, 소자영역(A3) 및 칩영역(A4)의 배치순서는 다양하게 변경가능하다. 리드프레임(50)의 상면(50a)은 한 쌍의 전계효과 트랜지스터 소자(110a), 프로텍션 집적회로 소자(120a), 부스트 집적회로 소자(130a) 및 복수의 수동소자들(R1, R2, R3, C1, C2, V1)이 실장되는 면이며, 리드프레임(50)의 하면(50b)은 상면(50a)의 반대면일 수 있다. 리드프레임(50)의 하면(50b)에서 외부연결단자영역(A2)에 해당하는 부분은 전부 또는 일부가 도금될 수 있다. 도금물질은 금, 은, 니켈, 주석 및 크롬 중에서 선택된 적어도 하나일 수 있다. The lead frame 50 has a protection circuit region of the first internal connection terminal region A1, the external connection terminal region A2, the element region A3 and the chip region A4, and the second internal connection terminal region A5 And are sequentially arranged. The protection circuit region is disposed between the external connection terminal region A2 and the second internal connection terminal region A5. The arrangement order of the element region A3 and the chip region A4 may be variously changed. The upper surface 50a of the lead frame 50 is connected to a pair of field effect transistor elements 110a, a protection integrated circuit element 120a, a boost integrated circuit element 130a and a plurality of passive elements R1, R2, R3, C1, C2, and V1 are mounted, and the lower surface 50b of the lead frame 50 may be the opposite surface of the upper surface 50a. All or a part of the portion corresponding to the external connection terminal region A2 on the lower surface 50b of the lead frame 50 may be plated. The plating material may be at least one selected from gold, silver, nickel, tin and chromium.

제 1 내부연결단자영역(A1) 및 제 2 내부연결단자영역(A5)은 모듈 패키지의 양쪽가장자리부분에 각각 구비되며, 배터리 캔에 내장된 배터리 베어셀과 연결되는 제 1 내부연결단자로서 기능하는 제 1 내부연결단자용 리드(B+)와 제 2 내부연결단자로서 기능하는 제 2 내부연결단자용 리드(B-)가 각각 배치된다.The first internal connection terminal region A1 and the second internal connection terminal region A5 are provided at both edge portions of the module package and function as a first internal connection terminal connected to the battery bare cell built in the battery can The first internal connection terminal lead B + and the second internal connection terminal lead B- functioning as the second internal connection terminal are arranged, respectively.

외부연결단자영역(A2)은 제 1 내부연결단자영역(A1)에 인접되며, 복수의 외부연결단자들로서 기능하는 복수의 외부연결단자용 리드들인 제 1 내지 제 3 외부연결단자용 리드(P+, CF, P-)가 각각 순차적으로 배치된다. 제 1 내지 제 3 외부연결단자용 리드(P+, CF, P-)의 배치순서는 다양하게 달라질 수 있다. 여기서 제 1 외부연결단자용 리드(P+)와 제 1 내부연결단자용 리드(B+)는 서로 연결되어 있다. 즉 제 1 내부연결단자용 리드(B+)는 제 1 외부연결단자용 리드(P+)에서 연장되어 구성되거나, 제 1 외부연결단자용 리드(P+)가 제 1 내부연결단자용 리드(B+)에서 연장되어 구성될 수 있다.The external connection terminal region A2 is connected to the first to third external connection terminal leads P +, P +, which are adjacent to the first internal connection terminal region A1 and are lead terminals for a plurality of external connection terminals functioning as a plurality of external connection terminals, CF, and P-) are sequentially arranged. The arrangement order of the first to third external connection terminal leads (P +, CF, P-) may be variously changed. Here, the first external connection terminal lead (P +) and the first internal connection terminal lead (B +) are connected to each other. That is, the first internal connection terminal lead B + may extend from the first external connection terminal lead P + or the first external connection terminal lead P + may extend from the first internal connection terminal lead B + As shown in FIG.

소자영역(A3)에서는 상기 배터리 보호회로를 구성하는 복수의 수동소자들(R1, R2, R3, C1, C2, V1)이 배치된다. 복수의 도전성 라인들로 구성된 제 1 내지 제 6 수동소자용 리드(L1, L2, L3, L4, L5, L6)가 배치되도록 구성될 수 있다. 예를 들어, 제 1 내지 제 3 수동소자용 리드(L1, L2, L3)는 상기 소자영역(A3)의 상부쪽에 순차적 배치구조를 가질 수 있고, 제 4 내지 제 6 수동소자용 리드(L4, L5, L6)는 소자영역(A3)의 하부쪽에 배치되는 구조를 가질 수 있다.In the element region A3, a plurality of passive elements R1, R2, R3, C1, C2, and V1 constituting the battery protection circuit are disposed. L1, L2, L3, L4, L5, and L6 for the first to sixth passive elements composed of a plurality of conductive lines may be disposed. For example, the first to third passive element leads L 1, L 2 and L 3 may have a sequential arrangement structure on the upper side of the element region A 3, and the fourth to sixth passive element leads L 4, L5, and L6 may be disposed on the lower side of the element region A3.

수동소자용 리드(L1)는 외부연결단자영역(A2)에 인접된 소자영역(A3)에 일정크기로 배치되고, 제 2 수동소자용 리드(L2)는 수동소자용 리드(L1)에 인접하여 일정크기로 배치된다. 제 3 수동소자용 리드(L3)는 칩영역(A4)에 인접된 소자영역(A3)에 제 2 수동소자용 리드(L2)에 인접하여 일정크기로 배치된다.The passive element lead L1 is arranged in a predetermined size in the element region A3 adjacent to the external connection terminal region A2 and the second passive element lead L2 is arranged adjacent to the passive element lead L1 And are arranged in a predetermined size. The third passive element lead L3 is disposed in the element region A3 adjacent to the chip area A4 with a predetermined size adjacent to the second passive element lead L2.

제 4 수동소자용 리드(L4)는 외부연결단자영역(A2)에 인접된 소자영역(A3)에 일정크기로 배치되고, 제 5 수동소자용 리드(L5)와 제 6 수동소자용 리드(L6)는 제 5 수동소자용 리드(L5)가 제 6 수동소자용 리드(L6)를 둘러싸는 형태로 제 4 수동소자용 리드(L1)에 인접되어 배치된다.The fourth passive element lead L4 is arranged in a predetermined size in the element region A3 adjacent to the external connection terminal region A2 and the fifth passive element lead L5 and the sixth passive element lead L6 Is disposed adjacent to the fourth passive element lead L1 in such a manner that the fifth passive element lead L5 surrounds the sixth passive element lead L6.

칩영역(A4)은 소자영역(A3)에 인접되며 배터리 보호회로를 구성하는 한 쌍의 전계효과 트랜지스터 소자(110a), 프로텍션 집적회로 소자(120a) 및 부스트 집적회로 소자(130a)가 배치되기 위한 영역으로 다이패드(DP)가 배치될 수 있다. 다이패드(DP)는 한 쌍의 전계효과 트랜지스터 소자(110a)의 공통드레인 단자와 전기적으로 연결될 수 있으며, 후속공정의 패키징시 노출되도록 하여 외부연결단자로써 기능함과 동시에 방열특성을 개선하도록 할 수도 있다.The chip region A4 is adjacent to the element region A3 and is connected to a pair of field effect transistor elements 110a, a protection integrated circuit element 120a and a boosted integrated circuit element 130a which constitute a battery protection circuit The die pad DP can be disposed. The die pad DP may be electrically connected to the common drain terminal of the pair of field effect transistor elements 110a and may be exposed during the packaging of a subsequent process so as to function as an external connection terminal, have.

도 2 및 도 3을 참조하면, 이격된 복수의 리드들을 포함하는 리드프레임(50)에 한 쌍의 전계효과 트랜지스터 소자(110a), 프로텍션 집적회로 소자(120a), 부스트 집적회로 소자(130a) 및 복수의 수동소자들(R1, R2, R3, C1, C2, V1)이 배치되고, 본딩 와이어(220) 등을 통해 도 1에 도시된 회로를 구현하게 된다. 2 and 3, a pair of field effect transistor elements 110a, a protection integrated circuit element 120a, a boost integrated circuit element 130a and a pair of field effect transistor elements 110a and 120b are formed on a lead frame 50 including a plurality of spaced leads. A plurality of passive elements R1, R2, R3, C1, C2, and V1 are disposed, and the circuit shown in FIG. 1 is implemented through a bonding wire 220 or the like.

우선 칩영역(A4)의 다이패드(DP) 상에 한 쌍의 전계효과 트랜지스터 소자(110a), 부스트 집적회로 소자(130a), 프로텍션 집적회로 소자(120a)를 실장한다. 한 쌍의 전계효과 트랜지스터 소자(110a), 부스트 집적회로 소자(130a) 및 프로텍션 집적회로 소자(120a)로 이루어진 군에서 선택된 적어도 어느 하나는, 리드프레임(50) 상에 별도의 반도체 패키지 형태로 삽입되어 고정되는 것이 아니라, 표면실장기술(Surface Mounting Technology)에 의하여 리드프레임(50)의 표면의 적어도 일부 상에, 별도의 봉지재로 밀봉되지 않은 웨이퍼에서 소잉(sawing)된 칩 다이(chip die) 형태로, 실장되어 고정될 수 있다. The pair of field effect transistor elements 110a, the boost integrated circuit elements 130a, and the protection integrated circuit elements 120a are mounted on the die pad DP of the chip area A4. At least one selected from the group consisting of the pair of field effect transistor elements 110a, the boost integrated circuit elements 130a and the protection integrated circuit elements 120a is inserted into the lead frame 50 in the form of a separate semiconductor package A chip die that is sawed at a wafer not sealed with a separate encapsulant is formed on at least a part of the surface of the lead frame 50 by surface mounting technology, And can be mounted and fixed.

여기에서, 칩 다이(chip die)라 함은 어레이 형태의 복수의 구조체(예를 들어, 어레이 형태의 복수의 전계효과 트랜지스터 소자(110a), 어레이 형태의 복수의 프로텍션 집적회로 소자(120a) 또는 어레이 형태의 복수의 부스트 집적회로 소자(130a))가 형성된 웨이퍼 상에 별도의 봉지재로 밀봉하지 않고 소잉 공정을 수행하여 구현된 개별적인 구조체를 의미한다. 즉, 리드프레임(50) 상에 한 쌍의 전계효과 트랜지스터 소자(110a), 프로텍션 집적회로 소자(120a) 및 부스트 집적회로 소자(130a)로 이루어진 군에서 선택된 적어도 어느 하나를 실장할 때에는 별도의 봉지재로 밀봉하지 않은 상태에서 실장한 이후에, 후속의 봉지재(도 4의 250)에 의하여 한 쌍의 전계효과 트랜지스터 소자(110a), 프로텍션 집적회로 소자(120a) 및 부스트 집적회로 소자(130a)를 밀봉하므로, 배터리 보호회로 모듈 패키지(300)를 구현함에 있어서 봉지재를 형성하는 공정을 한 번만 수행할 수 있다. Here, a chip die refers to a plurality of structures in the form of an array (for example, a plurality of field effect transistor elements 110a in the form of an array, a plurality of protection integrated circuit elements 120a in an array form, (A plurality of boosted integrated circuit elements 130a in the form of a plurality of boosted integrated circuit elements 130a) is formed by performing a soaking process without sealing the wafer with a separate encapsulation material. That is, when mounting at least one selected from the group consisting of the pair of field effect transistor elements 110a, the protection integrated circuit elements 120a and the boost integrated circuit elements 130a on the lead frame 50, The protection integrated circuit elements 120a and the boost integrated circuit elements 130a are electrically connected to each other by a subsequent encapsulant (250 in Fig. 4) The process of forming the sealing material can be performed only once when the battery protection circuit module package 300 is implemented.

이에 반하여, 한 쌍의 전계효과 트랜지스터 소자(110a), 프로텍션 집적회로 소자(120a) 및/또는 부스트 집적회로 소자(130a)를 인쇄회로기판(PCB)에 별도로 삽입하여 고정하거나 실장하는 경우는, 한 쌍의 전계효과 트랜지스터 소자(110a), 프로텍션 집적회로 소자(120a) 및/또는 부스트 집적회로 소자(130a) 각각에 대하여 한 번의 몰딩 공정이 먼저 필요하고, 인쇄회로기판 상에 고정하거나 실장한 이후에 실장된 각 부품에 대하여 또 한 번의 몰딩 공정이 추가로 필요하므로, 제조공정이 복잡하고 제조비용이 높아질 수 있다. On the other hand, when the pair of field effect transistor elements 110a, the protection integrated circuit elements 120a and / or the boost integrated circuit elements 130a are separately inserted into the printed circuit board PCB for fixing or mounting, A single molding process is first required for each of the pair of field effect transistor elements 110a, the protection integrated circuit elements 120a and / or the boost integrated circuit elements 130a, and after fixing or mounting on the printed circuit board Since another molding process is additionally required for each mounted part, the manufacturing process may be complicated and the manufacturing cost may increase.

한편, 복수의 수동소자들(R1, R2, R3, C1, C2, V1)은 리드프레임(50) 중 소자영역(A3)을 구성하는 이격된 복수의 리드들의 적어도 일부 상에 배치될 수 있다. 예를 들어, 상기 복수의 수동소자들 중 제 1 저항(R1)은 수동소자용 리드(L1)와 제 2 수동소자용 리드(L2) 사이에 배치되고, 상기 복수의 수동소자들 중 제 2 저항(R2)은 제 5 수동소자용 리드(L5)와 제 6 수동소자용 리드(L6) 사이에 배치된다. 복수의 수동소자들 중 서지보호회로를 구성하는 제 3 저항(R3)은 제 4 수동소자용 리드(L4)와 제 5 수동소자용 리드(L5) 사이에 배치되고, 상기 복수의 수동소자들 중 제 1 커패시터(C1)는 제 2 수동소자용 리드(L2)와 제 3 수동소자용 리드(L3) 사이에 배치되고, 상기 복수의 수동소자들 중 제 2 커패시터(C2)는 제 3 수동소자용 리드(L3)와 제 5 수동소자용 리드(L5) 사이에 배치된다. 상기 복수의 수동소자들 중 상기 서지보호회로를 구성하는 배리스터(varistor)(V1)는 제 3 저항(R3)과 병렬로 구성되어 제 4 수동소자용 리드(L4)와 제 5 수동소자용 리드(L5) 사이에 배치되게 된다.On the other hand, a plurality of passive elements R1, R2, R3, C1, C2, and V1 may be disposed on at least a part of the plurality of spaced leads constituting the element region A3 of the lead frame 50. [ For example, a first one of the plurality of passive elements R1 is disposed between the passive element lead L1 and the second passive element lead L2, and the second one of the plurality of passive elements The second passive element R2 is disposed between the fifth passive element lead L5 and the sixth passive element lead L6. The third resistor R3 constituting the surge protection circuit among the plurality of passive elements is disposed between the fourth passive element lead L4 and the fifth passive element lead L5, The first capacitor C1 is disposed between the second passive element lead L2 and the third passive element lead L3 and the second one of the plurality of passive elements C2 is connected to the third passive element C2, And is disposed between the lead L3 and the fifth passive element lead L5. The varistor V1 constituting the surge protection circuit among the plurality of passive elements is formed in parallel with the third resistor R3 so that the fourth passive element lead L4 and the fifth passive element lead L5.

한편, 본 발명의 다른 실시예에 따른 배터리 보호회로 모듈 패키지는 한 쌍의 전계효과 트랜지스터 소자(110a), 프로텍션 집적회로 소자(120a), 부스트 집적회로 소자(130a) 및 리드프레임(50)을 구성하는 복수의 리드들로 이루어진 군에서 선택된 어느 두 개를 전기적으로 연결하는 전기적 연결부재(220)를 포함한다. 예를 들어, 한 쌍의 전계효과 트랜지스터 소자(110a)를 구성하는 제 1 전계효과 트랜지스터(FET1)의 게이트(G1)는 부스트 집적회로 소자(130a)의 Vout1 단자와 와이어 본딩을 수행하여 전기적으로 연결되며, 제 2 전계효과 트랜지스터(FET2)의 게이트(G2)는 부스트 집적회로 소자(130a)의 Vout2 단자와 와이어 본딩을 수행하여 전기적으로 연결된다. 나아가, 프로텍션 집적회로 소자(120a)의 방전차단신호 출력단자(DO단자)는 부스트 집적회로 소자(130a)의 Vin1 단자와 와이어 본딩을 수행하여 전기적으로 연결되며, 프로텍션 집적회로 소자(120a)의 충전차단신호 출력단자(C0단자)는 부스트 집적회로 소자(130a)의 Vin2 단자와 와이어 본딩을 수행하여 전기적으로 연결된다. 또한, 프로텍션 집적회로 소자(120a)의 기준전압단자(VSS), 배터리 전압을 감지하는 단자(VDD)는 리드프레임(50)을 구성하는 복수의 리드들 중의 어느 하나와 와이어 본딩을 수행하여 전기적으로 연결될 수 있다. 나아가, 리드프레임(50)을 구성하는 복수의 리드들 중의 어느 하나와 리드프레임(50)을 구성하는 복수의 리드들 중의 다른 하나는 와이어 본딩을 수행하여 전기적으로 연결될 수 있다. Meanwhile, the battery protection circuit module package according to another embodiment of the present invention includes a pair of field effect transistor elements 110a, a protection integrated circuit element 120a, a boost integrated circuit element 130a, and a lead frame 50 And an electrical connecting member 220 for electrically connecting any two selected from the group consisting of a plurality of leads. For example, the gate G1 of the first field effect transistor (FET1) constituting the pair of field effect transistor elements 110a is electrically connected to the Vout1 terminal of the boost integrated circuit element 130a by wire bonding And the gate G2 of the second field effect transistor FET2 is electrically connected by performing wire bonding with the Vout2 terminal of the boost integrated circuit element 130a. Further, the discharge cutoff signal output terminal (DO terminal) of the protection integrated circuit device 120a is electrically connected to the Vin1 terminal of the boost integrated circuit device 130a by wire bonding, and the protection integrated circuit device 120a is charged The blocking signal output terminal (C0 terminal) is electrically connected to the Vin2 terminal of the boost integrated circuit element 130a by wire bonding. The reference voltage terminal VSS of the protection integrated circuit element 120a and the terminal VDD for sensing the battery voltage may be electrically connected to any one of the plurality of leads constituting the lead frame 50 Can be connected. Furthermore, any one of the plurality of leads constituting the lead frame 50 and the other one of the plurality of leads constituting the lead frame 50 may be electrically connected by performing wire bonding.

한편, 본 발명의 다른 실시예에 따른 배터리 보호회로 모듈 패키지는, 도 3에 도시된 것처럼, 한 쌍의 전계효과 트랜지스터 소자(110a), 프로텍션 집적회로 소자(120a) 및 부스트 집적회로 소자(130a)가 적층되지 않고 서로 이격되어 인접하도록 나란하게 배치될 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 다양한 변형례들이 가능하다. 예를 들어, 한 쌍의 전계효과 트랜지스터 소자(110a)를 구성하는 제 1 전계효과 트랜지스터(FET1)와 제 2 전계효과 트랜지스터(FET2)는 공통 드레인 구조를 가지며 하나의 칩 내에 내장되어 구성될 수 있다. 상기 하나의 칩은 듀얼 전계효과 트랜지스터 칩으로 명명될 수 있다. 3, a battery protection circuit module package according to another embodiment of the present invention includes a pair of field effect transistor elements 110a, a protection integrated circuit element 120a, and a boost integrated circuit element 130a, May be arranged side by side so as to be adjacent to each other without being laminated. However, the technical spirit of the present invention is not limited thereto, and various modifications are possible. For example, the first field effect transistor (FET1) and the second field effect transistor (FET2) constituting the pair of field effect transistor elements 110a may have a common drain structure and be built in one chip . The one chip may be referred to as a dual field effect transistor chip.

또한, 예를 들어, 듀얼 전계효과 트랜지스터 칩 상에 부스트 집적회로 소자(130a)와 프로텍션 집적회로 소자(120a)가 적층되어 구성될 수 있다. 이 경우, 한 쌍의 전계효과 트랜지스터 소자(110a), 부스트 집적회로(130) 및 프로텍션 집적회로 소자(120a)를 구성하는 단자들 중에서 선택된 어느 두 개의 단자는 본딩 와이어에 의하여 전기적으로 연결되지 않고 솔더볼이나 도전성 범프에 의하여 전기적으로 연결될 수 있으며, 한 쌍의 전계효과 트랜지스터 소자(110a), 부스트 집적회로(130) 및 프로텍션 집적회로 소자(120a)로 이루어진 군에서 선택된 적어도 어느 하나는 플립칩 형태로 제공될 수도 있다. In addition, for example, the boost integrated circuit element 130a and the protection integrated circuit element 120a may be stacked on the dual field effect transistor chip. In this case, any two terminals selected from the terminals constituting the pair of field effect transistor elements 110a, the boost integrated circuit 130 and the protection integrated circuit element 120a are not electrically connected by the bonding wires, And at least one selected from the group consisting of a pair of field effect transistor elements 110a, a boost integrated circuit 130 and a protection integrated circuit element 120a may be provided in the form of a flip chip .

또한, 예를 들어, 한 쌍의 전계효과 트랜지스터 소자(110a), 프로텍션 집적회로 소자(120a) 및 부스트 집적회로 소자(130a)는 하나의 칩에 통합되어 제공될 수 있다. 통합된 상기 하나의 칩은 리드프레임(50) 상에 플립칩 형태로 실장될 수 있다. 플립칩은, 별도의 와이어 본딩이 필요없이, 외부단자부분이 전기적 접속이 필요한 리드 등에 솔더링 결합되어 전기적 연결되므로 와이어 본딩 대비 전기전도도가 향상되고 생산단가가 낮아지고 공정단순화를 이룰수 있는 장점이 있으며, 차지하는 부피를 줄일 수 있다는 장점이 있다.Further, for example, a pair of the field effect transistor element 110a, the protection integrated circuit element 120a, and the boost integrated circuit element 130a may be integrally provided on one chip. The integrated chip can be mounted on the lead frame 50 in the form of a flip chip. The flip chip is advantageous in that the external terminal portion is soldered to a lead or the like which requires electrical connection without requiring additional wire bonding, thereby improving electrical conductivity compared to wire bonding, lowering the production cost and simplifying the process, This has the advantage of reducing the volume occupied.

본 발명의 다른 실시예에 따른 배터리 보호회로 모듈 패키지(300)는 한 쌍의 전계효과 트랜지스터 소자(110a), 프로텍션 집적회로 소자(120a) 및 부스트 집적회로 소자(130a)를 각각의 기판 상에 구성하는 것이 아니라 하나의 패키지로 구현하여 공간 및 작업의 효율성을 높일 수 있는 장점이 있다. 또한, 저항의 영향을 받는 전류를 각각의 패키지를 사용하면 배선의 영향을 받아 소비되는 양이 많지만 하나의 패키지로 구성할 경우 배선의 저항을 최소한으로 줄여 보다 정밀한 전류를 제어할 수 있다는 장점을 가진다. A battery protection circuit module package 300 according to another embodiment of the present invention includes a pair of field effect transistor elements 110a, a protection integrated circuit element 120a and a boost integrated circuit element 130a on respective substrates It is possible to improve the efficiency of space and work by implementing it as a single package. In addition, when each package is used, current consumed by the resistance is consumed by the influence of the wiring, but when the package is constituted by one package, the resistance of the wiring is minimized so that a more precise current can be controlled .

도 4는 본 발명의 다른 실시예에 따른 배터리 보호회로 모듈 패키지를 도해하는 사시도들이고, 도 5는 본 발명의 다른 실시예에 따른 배터리 보호회로 모듈 패키지가 배터리 캔과 결합되는 과정을 도해하는 사시도이고, 도 6은 본 발명의 다른 실시예에 따른 배터리 보호회로 모듈 패키지가 장착된 배터리 팩의 외형을 도해하는 사시도이다. FIG. 4 is a perspective view illustrating a battery protection circuit module package according to another embodiment of the present invention, FIG. 5 is a perspective view illustrating a battery protection circuit module package according to another embodiment of the present invention, And FIG. 6 is a perspective view illustrating an outer shape of a battery pack equipped with a battery protection circuit module package according to another embodiment of the present invention.

도 3에 도시된 보호회로 구조체(200a)를 봉지재(250)로 몰딩하는 등의 공정을 통해 도 4에 도시된 바와 같이 패키징하여 모듈 패키지(300)를 구성하게 된다. 도 4의 (a)는 본 발명의 일실시예에 따른 배터리 보호회로의 모듈 패키지(300)의 하부면을 나타낸 것이고, 도 4의 (b)는 모듈 패키지(300)의 상부면을 나타낸 것이다. 예를 들어, 배터리 보호회로의 모듈 패키지(300)의 하부면은 리드프레임(50)의 상면(50a)을 포함하여 대응되며, 배터리 보호회로의 모듈 패키지(300)의 상부면은 리드프레임(50)의 하면(50b)을 포함하여 대응될 수 있다. 배터리 보호회로의 모듈 패키지(300)의 하부면은, 예를 들어, 도 5에 도시된, 캡 플레이트(430)와 대향할 수 있다. The module package 300 is formed by packaging the protection circuit structure 200a shown in FIG. 3 through a process such as molding with the sealing material 250, as shown in FIG. 4A is a bottom view of a module package 300 of a battery protection circuit according to an embodiment of the present invention, and FIG. 4B is a top view of the module package 300. FIG. For example, the lower surface of the module package 300 of the battery protection circuit corresponds to the upper surface 50a of the lead frame 50, and the upper surface of the module package 300 of the battery protection circuit corresponds to the lead frame 50 And the lower surface 50b. The lower surface of the module package 300 of the battery protection circuit can be opposed to the cap plate 430, for example, shown in Fig.

본 발명의 일실시예에 따른 배터리 보호회로의 모듈 패키지(300)는 상부면에서 상기 외부연결단자들(P+, CF, P-)이 노출되고, 하부면에는 상기 제 1 내부연결단자(B+) 및 상기 제 2 내부연결단자(B-)가 노출되도록 구성된다. 여기서 모듈 패키지(300)의 상부면에는 방열이나 기타 필요에 따라 상기 다이패드(DP)의 하부면(부스트 집적회로 소자(130a)가 장착된 면의 반대면)이 추가로 노출되도록 패키징될 수 있다. In the module package 300 of the battery protection circuit according to the embodiment of the present invention, the external connection terminals P +, CF and P- are exposed on the upper surface and the first internal connection terminal B + And the second internal connection terminal (B-) are exposed. Here, the upper surface of the module package 300 may be packaged so as to further expose the lower surface of the die pad (the opposite surface of the surface on which the boost integrated circuit element 130a is mounted) according to heat radiation or other necessity .

도 5에 도시된 바와 같이, 상술한 바와 같은 구조를 가지는 보호회로 구조체(200a)를 포함하는 배터리 보호회로의 패키지모듈(300)은 배터리 캔(400) 내에 내장된 배터리 베어셀의 상부면과 상부케이스(500) 사이에 삽입되어 도 6에 도시된 바와 같은 배터리 팩(600)을 구성하게 된다. 상부케이스(500)는 플라스틱 재질로 상기 외부연결단자들(P+, CF, P-)이 노출될 수 있도록 대응되는 부분에 관통홀(550)이 형성되어 있다. 배터리 팩(600)은 일반적으로 휴대폰이나 단말기 등에 삽입하는 배터리로 이해될 수 있다. 상부케이스(500)는 플라스틱 재질로 외부연결단자들(P+, CF, P-)이 노출될 수 있도록 대응되는 부분에 관통홀(550)이 형성되어 있다. 5, the package module 300 of the battery protection circuit including the protection circuit structure 200a having the structure as described above is disposed on the upper surface of the battery bare cell built in the battery can 400, The battery pack 600 is inserted between the case 500 and the battery pack 600 as shown in FIG. The upper case 500 is formed of a plastic material and a through hole 550 is formed at a corresponding portion to expose the external connection terminals P +, CF, and P-. The battery pack 600 is generally understood as a battery inserted into a cell phone, a terminal, or the like. The upper case 500 is formed of a plastic material and has a through hole 550 formed in a corresponding portion to expose the external connection terminals P +, CF, and P-.

상기 배터리 베어셀은 전극 조립체와 캡 조립체를 포함하여 구성된다. 상기 전극 조립체는 양극 집전체에 양극 활물질을 도포해서 형성된 양극판, 음극 집전체에 음극 활물질을 도포해서 형성된 음극판 및 상기 양극판과 상기 음극판 사이에 개재되어 두 극판의 단락을 방지하고 리튬 이온의 이동을 가능하게 하는 세퍼레이터로 이루어질 수 있다. 상기 전극 조립체에는 상기 양극판에 부착된 양극탭과 상기 음극판에 부착된 음극탭이 인출되어 있다. The battery bare cell includes an electrode assembly and a cap assembly. The electrode assembly includes a positive electrode plate formed by applying a positive electrode active material to a positive electrode collector, a negative electrode plate formed by applying a negative electrode active material to a negative electrode collector, and a negative electrode plate interposed between the positive electrode plate and the negative electrode plate. The separator may be made of a separator. The positive electrode tab attached to the positive electrode plate and the negative electrode tab attached to the negative electrode plate are drawn out from the electrode assembly.

상기 캡 조립체는 음극단자(410), 가스켓(420), 캡 플레이트(430) 등을 포함한다. 캡 플레이트(430)는 양극단자의 역할을 할 수 있다. 음극단자(410)는 음극셀 또는 전극셀로 명명될 수도 있다. 가스켓(420)은 음극단자(410)와 캡 플레이트(430)를 절연시키기 위하여 절연성 물질로 형성될 수 있다. 따라서, 배터리 베어셀의 전극단자는 음극단자(410)와 캡 플레이트(430)를 포함할 수 있다. The cap assembly includes an anode terminal 410, a gasket 420, a cap plate 430, and the like. The cap plate 430 may serve as a positive electrode terminal. The cathode terminal 410 may be referred to as a cathode cell or an electrode cell. The gasket 420 may be formed of an insulating material to insulate the cathode terminal 410 from the cap plate 430. Therefore, the electrode terminal of the battery bare cell may include the negative terminal 410 and the cap plate 430.

본 발명의 다른 실시예에 따른 배터리 보호회로 패키지모듈(300)은 이격된 복수의 리드들(예를 들어, 도 2의 B+, P+, CF, P-, L1, L2, L3, L4, L5, L6, DP, B-)을 포함하며, 배터리 캔(400)에 수용되는 배터리 베어셀의 전극단자(410, 430)와 접합하는, 리드프레임(50)을 구비한다. 그리고, 본 발명의 다른 실시예에 따른 배터리 보호회로 패키지모듈(300)은 리드프레임(50) 상에 직접 실장되며, 한 쌍의 전계효과 트랜지스터 소자(110a), 프로텍션 집적회로 소자(120a), 부스트 집적회로 소자(130a) 및 적어도 하나 이상의 수동소자(예를 들어, 도 2의 R1, R2, R3, C1, C2, V1)를 포함하는, 배터리 보호회로 소자를 구비한다. 배터리 보호회로 패키지모듈(300)은 수동소자(예를 들어, 도 2의 R1, R2, R3, C1, C2, V1)가 이격된 복수의 리드들(예를 들어, 도 2의 B+, P+, CF, P-, L1, L2, L3, L4, L5, L6, DP, B-) 중의 적어도 일부를 연결하도록 배치되며, 한 쌍의 전계효과 트랜지스터 소자(110a), 프로텍션 집적회로 소자(120a), 부스트 집적회로 소자(130a) 및 복수의 리드들(B+, P+, CF, P-, L1, L2, L3, L4, L5, L6, DP, B-)로 이루어진 군(群)에서 선택된 어느 두 개를 전기적으로 연결하는 전기적 연결부재(220)를 더 구비함으로써, 별도의 인쇄회로기판을 사용하지 않고 배터리 보호회로를 구성할 수 있다. 전기적 연결부재(220)는 본딩 와이어 또는 본딩 리본을 포함할 수 있다. 본 발명의 실시예들에서는 본딩 와이어나 본딩 리본과 같은 전기적 연결부재(220)를 리드프레임(50) 상에 배치하여 회로를 구성하므로, 배터리 보호회로를 구성하기 위한 리드프레임(50)을 설계하고 제조하는 과정이 단순화할 수 있다는 중요한 이점을 가진다. 만약, 본 발명의 실시예들에서 전기적 연결부재(220)를 배터리 보호회로를 구성함에 있어서 도입하지 않는다면 리드프레임(50)을 구성하는 복수의 리드들의 구성이 매우 복잡하게 되므로 적절한 리드프레임(50)을 효과적으로 제공하는 것이 어렵다는 문제점을 가진다. The battery protection circuit package module 300 according to another embodiment of the present invention includes a plurality of spaced leads (for example, B +, P +, CF, P-, L1, L2, L3, L4, L6, DP, and B-, and has a lead frame 50 which is joined to the electrode terminals 410 and 430 of the battery bare cell accommodated in the battery can 400. The battery protection circuit package module 300 according to another embodiment of the present invention is directly mounted on the lead frame 50 and includes a pair of field effect transistor elements 110a, a protection integrated circuit element 120a, (E.g., R1, R2, R3, C1, C2, V1 in FIG. 2) of the integrated circuit element 130a and at least one passive element The battery protection circuit package module 300 may include a plurality of leads (e.g., B +, P +, B + C) of a passive element (e.g., R1, R2, R3, C1, C2, A pair of field effect transistor elements 110a, a protection integrated circuit element 120a, and a pair of field effect transistor elements 110a, 120b, 120c, 120d, 120d, 120d, Two selected from the group consisting of the boosted integrated circuit element 130a and the plurality of leads B +, P +, CF, P-, L1, L2, L3, L4, L5, L6, DP, A battery protection circuit can be constructed without using a separate printed circuit board. The electrical connection member 220 may include a bonding wire or a bonding ribbon. In the embodiments of the present invention, since the circuit is constituted by disposing the electrical connecting member 220 such as the bonding wire or the bonding ribbon on the lead frame 50, the lead frame 50 for constituting the battery protection circuit is designed The manufacturing process can be simplified. If the electrical connecting member 220 is not incorporated in the battery protection circuit in the embodiments of the present invention, the configuration of the plurality of leads constituting the lead frame 50 becomes very complicated, It is difficult to effectively provide the same.

상기 배터리 베어셀의 전극단자는 제 1 극성(예를 들어, 양극)의 플레이트(430)와 플레이트(430) 내의 중앙에 배치되는 제 2 극성(예를 들어, 음극)의 전극셀(410)을 포함하며, 제 1 내부연결단자용 리드(B+)는 제 1 극성(예를 들어, 양극)의 플레이트(430)와 접합하여 전기적으로 연결되고, 제 2 내부연결단자용 리드(B-)는 제 2 극성(예를 들어, 음극)의 전극셀(410)과 접합하여 전기적으로 연결될 수 있다. 이 경우, 리드프레임(50)의 길이는 제 1 극성(예를 들어, 양극)의 플레이트(430)의 일단에서 제 2 극성(예를 들어, 음극)의 전극셀(410)까지의 길이(L/2)에 해당할 수 있다. 이 실시예에 따르면, 제 2 극성(예를 들어, 음극)의 전극셀(410)을 기준으로 상단 부분의 편측 영역만을 사용하여 배터리 보호회로 패키지모듈(300)을 장착하므로, 배터리의 소형화 또는 고용량화를 구현할 수 있다. 예를 들어, 전극셀(410)의 다른 편측 영역에 셀을 더 형성하여 배터리 용량을 늘이거나 또는 다른 추가 기능을 갖는 칩 등을 배치함으로써 이러한 배터리를 갖는 응용제품의 소형화에 기여할 수 있다.The electrode terminal of the battery bare cell includes a plate 430 having a first polarity (for example, an anode) and an electrode cell 410 having a second polarity (for example, a cathode) disposed at the center of the plate 430 The first internal connection terminal lead B + is connected to the plate 430 of the first polarity (for example, an anode) to be electrically connected, and the second internal connection terminal lead B- And may be electrically connected to the electrode cell 410 of the bipolar (e. G., Cathode). In this case, the length of the lead frame 50 is set such that the length L (L) from one end of the plate 430 of the first polarity (for example, an anode) to the electrode cell 410 of the second polarity / 2). According to this embodiment, since the battery protection circuit package module 300 is mounted using only one side region of the upper portion with respect to the electrode cell 410 of the second polarity (for example, the cathode), the battery can be miniaturized or increased in capacity Can be implemented. For example, it is possible to contribute to miniaturization of an application product having such a battery by further forming a cell on the other side of the electrode cell 410 to increase the capacity of the battery or disposing a chip or the like having another additional function.

리드프레임(50)은 니켈(Ni)로 이루어질 수 있거나 구리판에 니켈 도금으로 이루어질 수 있으며, 리드프레임(50)의 제 1 내부연결단자용 리드(B+) 및 제 2 내부연결단자용 리드(B-)는 상기 배터리 베어셀의 전극단자(410, 430)와 레이저 용접, 납땜, 저항 용접, 또는 도전성 에폭시 등에 의하여 접합될 수 있다. The lead frame 50 may be made of nickel or may be made of nickel plating on a copper plate and the lead B + for the first internal connecting terminal and the lead B- May be bonded to the electrode terminals 410 and 430 of the battery bare cell by laser welding, soldering, resistance welding, or conductive epoxy.

본 발명의 다른 실시예에 따른 배터리 보호회로 패키지모듈(300)은 제 1 내부연결단자용 리드(B+) 및 제 2 내부연결단자용 리드(B-)를 노출시키며, 복수의 외부연결단자들을 구성하기 위하여 외부연결단자용 리드(P+, CF, P-)의 적어도 일부를 노출시키며, 한 쌍의 전계효과 트랜지스터 소자(110a), 프로텍션 집적회로 소자(120a), 부스트 집적회로 소자(130a) 및 복수의 수동소자들(R1, R2, R3, C1, C2, V1)을 밀봉하는, 봉지재(250)를 더 구비한다. The battery protection circuit package module 300 according to another embodiment of the present invention exposes the lead B + for the first internal connection terminal and the lead B- for the second internal connection terminal and forms a plurality of external connection terminals A pair of field effect transistor elements 110a, a protection integrated circuit element 120a, a boost integrated circuit element 130a, and a plurality of (a plurality of) field effect transistor elements 110a, The sealing member 250 sealing the passive elements R1, R2, R3, C1, C2,

한편, 본 발명의 변형된 실시예에 따른 배터리 보호회로 모듈 패키지는, 도 2 내지 도 3에 도시된 리드프레임(50) 대신에 인쇄회로기판(Printed Circuit Board)을 사용할 수 있다. 이 경우, 한 쌍의 전계효과 트랜지스터 소자(110a), 프로텍션 집적회로 소자(120a) 및 부스트 집적회로 소자(130a)는 상기 인쇄회로기판 상에 실장될 수 있다. Meanwhile, the battery protection circuit module package according to the modified embodiment of the present invention may use a printed circuit board instead of the lead frame 50 shown in FIGS. In this case, the pair of field effect transistor elements 110a, the protection integrated circuit elements 120a, and the boost integrated circuit elements 130a may be mounted on the printed circuit board.

도 7은, 도 4에 도시된 배터리 보호회로 모듈 패키지의 변형된 실시예로서, 본 발명의 또 다른 실시예에 따른 배터리 보호회로 모듈 패키지를 도해하는 사시도들이다. FIG. 7 is a perspective view illustrating a battery protection circuit module package according to another embodiment of the present invention, which is a modified embodiment of the battery protection circuit module package shown in FIG.

도 7을 참조하면, 본 발명의 또 다른 실시예에 따른 배터리 보호회로의 모듈 패키지(300)는 상부면에서 상기 외부연결단자들(P+, CF, P-)이 노출되고, 하부면에는 상기 제 1 내부연결단자(B+) 및 상기 제 2 내부연결단자(B-)가 노출되도록 구성된다. 여기서 모듈 패키지(300)의 상부면에는 방열이나 기타 필요에 따라 상기 다이패드(DP)의 하부면(부스트 집적회로 소자(130a)가 장착된 면의 반대면)이 추가로 노출되도록 패키징될 수 있다. 제 1 내부연결단자용 리드(B+) 및 제 2 내부연결단자용 리드(B-) 중에서 적어도 어느 하나는 걸폼(gull-form) 형태로 절곡될 수 있다. 즉, 제 1 내부연결단자용 리드(B+) 및 제 2 내부연결단자용 리드(B-) 중 적어도 어느 하나는 상기 배터리 베어셀의 전극단자와 접합하기 위하여 걸폼(gull-form) 형태로 절곡될 수 있다. 예를 들어, 제 1 내부연결단자용 리드(B+)는 제 1 극성(예를 들어, 양극)의 플레이트(430)와 접합하여 고정되기 위하여, 걸폼(gull-form) 형태로 절곡될 수 있다. 제 2 내부연결단자용 리드(B-)는 제 2 극성(예를 들어, 음극)의 음극단자(410)와 접합되어 고정된다. 상기 접합은 레이저 용접, 저항용접, 납땜 및 도전성 에폭시 접합으로 이루어진 군에서 선택된 어느 하나의 방식으로 접합될 수 있다. 따라서, 배터리 보호회로 패키지모듈(300)은 제 1 내부연결단자용 리드(B+) 및 제 2 내부연결단자용 리드(B-)가 배터리 베어셀의 전극단자에 접합되기 때문에 안정적으로 고정될 수 있다. 따라서, 본 발명의 실시예들에 따르면, 리드프레임의 측면을 별도로 절곡하여 상기 절곡된 리드프레임의 측면을 배터리 베어셀이 내장된 배터리 캔(400)에 별도로 접합하지 않아도 되므로 제조공정이 단순화되고 최종제품인 배터리를 소형화할 수 있다. 그 외의 나머지 구성에 대한 설명은 도 4에서 설명한 부분과 동일하므로 여기에서는 생략한다. Referring to FIG. 7, the module package 300 of the battery protection circuit according to another embodiment of the present invention exposes the external connection terminals P +, CF and P- on the upper surface, 1 internal connection terminal B + and the second internal connection terminal B- are exposed. Here, the upper surface of the module package 300 may be packaged so as to further expose the lower surface of the die pad (the opposite surface of the surface on which the boost integrated circuit element 130a is mounted) according to heat radiation or other necessity . At least one of the lead (B +) for the first internal connection terminal and the lead (B-) for the second internal connection terminal may be bent in a gull-form form. That is, at least one of the lead (B +) for the first internal connection terminal and the lead (B-) for the second internal connection terminal is bent in a gull-form form to join with the electrode terminal of the battery bare cell . For example, the lead B + for the first internal connection terminal may be bent in a gull-form form in order to be fixed to the plate 430 of the first polarity (for example, an anode) and fixed. And the second internal connection terminal lead B- is fixed to the negative electrode terminal 410 of the second polarity (for example, the negative electrode). The bonding may be bonded in any one of the methods selected from the group consisting of laser welding, resistance welding, brazing, and conductive epoxy bonding. Therefore, the battery protection circuit package module 300 can be stably fixed because the leads B + for the first internal connection terminal and the leads B- for the second internal connection terminal are bonded to the electrode terminals of the battery bare cell . Therefore, according to the embodiments of the present invention, since the side surface of the lead frame is separately bent so that the side surface of the bent lead frame is not separately bonded to the battery can 400 having the battery bare cell built therein, The product battery can be miniaturized. The rest of the configuration is the same as that described with reference to FIG. 4, and therefore will not be described here.

도 8은 본 발명의 또 다른 실시예에 따른 배터리 보호회로 모듈 패키지에서 PTC 구조체를 도해하는 사시도이고, 도 9는 PTC 구조체가 결합된 본 발명의 또 다른 실시예에 따른 배터리 보호회로 모듈 패키지를 도해하는 도면들이다. FIG. 8 is a perspective view illustrating a PTC structure in a battery protection circuit module package according to another embodiment of the present invention, and FIG. 9 is a view illustrating a battery protection circuit module package according to another embodiment of the present invention in which a PTC structure is combined .

도 8 및 도 9를 참조하면, 본 발명의 또 다른 실시예에 따른 배터리 보호회로 모듈 패키지는 PTC 구조체를 포함한다. PTC 구조체는 PTC 소자(310), PTC 소자(310)의 상면 및 하면 중 어느 하나의 면인 제 1 면에 부착된 금속층(320), 및 PTC 소자(310)의 상면 및 하면 중 나머지 하나의 면인 제 2 면에 부착된 도전성의 연결부재(330, 340)를 포함한다. 금속층(320)은 제 1 내부연결단자용 리드(B+) 및 제 2 내부연결단자용 리드(B-) 중에서 선택된 어느 하나의 리드와 접합되고, 연결부재(330, 340)는 배터리 베어셀의 전극단자(도 10의 410)와 접합될 수 있다. 예를 들어, 금속층(320), 연결부재(330, 340) 및/또는 리드프레임(50)은 니켈, 구리, 니켈 도금된 구리 또는 기타 금속으로 이루어질 수 있다. 금속층(320)은 제 1 내부연결단자용 리드(B+) 및 제 2 내부연결단자용 리드(B-) 중에서 선택된 어느 하나의 리드와 레이저 용접, 저항용접, 납땜(soldering) 및 도전성 접착제(예를 들어, 도전성 에폭시), 도전성 테이프로 이루어진 군에서 선택된 어느 하나의 방식으로 접합될 수 있다. 8 and 9, a battery protection circuit module package according to another embodiment of the present invention includes a PTC structure. The PTC structure includes a PTC element 310, a metal layer 320 attached to a first surface of the PTC element 310, which is one of the upper and lower surfaces of the PTC element 310, And conductive connecting members 330 and 340 attached to two sides. The metal layer 320 is bonded to one of the leads for the first internal connection terminal B + and the second internal connection terminal lead B-. The connection members 330 and 340 are electrically connected to the electrode Terminal (410 in Fig. 10). For example, the metal layer 320, the connecting members 330 and 340, and / or the lead frame 50 may be made of nickel, copper, nickel plated copper or other metal. The metal layer 320 is electrically connected to one of the leads for the first internal connection terminal B + and the second internal connection terminal B- by laser welding, resistance welding, soldering, and a conductive adhesive For example, conductive epoxy), and conductive tape.

PTC(Positive Temperature Coefficient) 소자(310)는, 예를 들어, 도전성 입자를 결정성 고분자에 분산시켜 형성할 수 있다. 따라서 설정된 온도 이하에서 PTC 소자(310)는 금속층(320)과 도전성의 연결부재(330, 340) 사이에서 전류가 흐르는 통로가 된다. 그러나 과전류 발생으로 인해 설정 온도 이상이 되면 결정성 고분자가 팽창되어 결정성 고분자에 분산되어 있는 상기 도전성 입자 사이의 연결이 분리되면서 저항이 급격하게 증가된다. 따라서 금속층(320)과 도전성의 연결부재(330, 340) 사이의 전류의 흐름이 차단되거나 전류의 흐름이 감소된다. 이와 같이 PTC 소자(310)에 의해 전류의 흐름이 차단될 수 있으므로, PTC 소자(310)는 배터리의 파열을 방지하는 안전장치의 역할을 수행한다. 그리고 다시 설정 온도 이하로 냉각되면 PTC 소자(310)는 결정성 고분자가 수축하여 도전성 입자 사이의 연결이 복원되므로 전류의 흐름이 원활하게 이루어진다.The PTC (Positive Temperature Coefficient) element 310 can be formed, for example, by dispersing conductive particles in a crystalline polymer. Therefore, the PTC device 310 becomes a passage through which current flows between the metal layer 320 and the conductive connecting members 330 and 340 at a temperature below the set temperature. However, when the temperature exceeds the set temperature due to the occurrence of the overcurrent, the crystalline polymer swells and the resistance between the conductive particles dispersed in the crystalline polymer is separated and the resistance is rapidly increased. Accordingly, the flow of current between the metal layer 320 and the conductive connecting members 330 and 340 is cut off or the flow of current is reduced. Since the flow of the current can be cut off by the PTC device 310, the PTC device 310 serves as a safety device for preventing the battery from rupturing. When the temperature is lower than the set temperature again, the PTC element 310 shrinks the crystalline polymer and restores the connection between the conductive particles, so that the current flows smoothly.

도 10은, 도 5의 변형된 실시예로서, 본 발명의 또 다른 실시예에 따른 배터리 보호회로 모듈의 패키지(300)를 배터리 팩에 장착하는 과정을 나타낸 도면이고, 도 11은 PTC 구조체가 결합된 본 발명의 또 다른 실시예에 따른 배터리 보호회로 모듈 패키지가 배터리 베어셀의 전극단자와 연결되는 구성을 도해하는 도면이다. FIG. 10 is a view showing a process of mounting a package 300 of a battery protection circuit module according to another embodiment of the present invention to a battery pack as a modified embodiment of FIG. 5, The battery protection circuit module package according to another embodiment of the present invention is connected to an electrode terminal of a battery bare cell.

도 9에 도시된 바와 같이, 상술한 바와 같은 구조를 가지는 보호회로 구조체(200a)를 포함하는 배터리 보호회로 모듈의 패키지(300)는 배터리 캔(400) 내에 내장된 배터리 베어셀의 상부면과 상부케이스(500) 사이에 삽입되어 도 6에 도시된 바와 같은 배터리 팩(600)을 구성하게 된다. 9, the package 300 of the battery protection circuit module including the protection circuit structure 200a having the structure as described above is formed on the upper surface of the battery bare cell built in the battery can 400, The battery pack 600 is inserted between the case 500 and the battery pack 600 as shown in FIG.

도 10 및 도 11을 참조하면, 배터리 보호회로 모듈의 패키지(300)를 구성하는 리드프레임(50)은 PTC 구조체를 개재하여 상기 배터리 베어셀의 전극단자와 전기적으로 연결된다. 예를 들어, 리드프레임(50)의 제 2 내부연결단자용 리드(B-)는 상술한 PTC 구조체를 개재하여 상기 배터리 베어셀의 음극단자(410)와 전기적으로 연결될 수 있다. 즉, 리드프레임(50)의 제 2 내부연결단자용 리드(B-)는 금속층(320)과 접합되고 PTC 소자(310)를 거쳐 도전성의 연결부재(330, 340)를 거쳐 배터리 베어셀의 음극단자(410)에 전기적으로 연결된다. 이 경우, 금속층(320)은 PTC 소자(310)의 상면 상에서 상기 상면 내에 한정되어 구성되고, 연결부재(330, 340)는 PTC 소자(310)의 하면 상에서 상기 배터리 베어셀의 음극단자(410)까지 신장되도록 구성될 수 있다. 특히, 연결부재(340)는 상기 배터리 베어셀의 음극단자(410)와 레이저 용접, 저항용접, 납땜(soldering) 및 도전성 접착제(예를 들어, 도전성 에폭시), 도전성 테이프로 이루어진 군에서 선택된 어느 하나의 방식으로 접합될 수 있다. 10 and 11, the lead frame 50 constituting the package 300 of the battery protection circuit module is electrically connected to the electrode terminal of the battery bare cell via the PTC structure. For example, the lead B- for the second internal connection terminal of the lead frame 50 may be electrically connected to the negative terminal 410 of the battery bare cell via the PTC structure. That is, the lead B- for the second internal connection terminal of the lead frame 50 is bonded to the metal layer 320 and is electrically connected to the cathode of the battery bare cell via the conductive connecting members 330 and 340 via the PTC element 310. [ And is electrically connected to the terminal 410. In this case, the metal layer 320 is defined within the upper surface of the PTC device 310, and the connecting members 330 and 340 are formed on the lower surface of the PTC device 310, As shown in FIG. Particularly, the connection member 340 may be formed of any one selected from the group consisting of laser welding, resistance welding, soldering and conductive adhesive (for example, conductive epoxy) and conductive tape to the negative electrode terminal 410 of the battery bare cell As shown in Fig.

상술한 바와 같은 구조를 가지는 보호회로 구조체(200a)를 포함하는 배터리 보호회로 모듈의 패키지(300)에서 리드프레임(50)의 길이는 리드프레임(50)이 상기 배터리 베어셀의 상부면의 중심(예를 들어, 음극단자(410))을 기준으로 편측에 배치하도록 구성될 수 있다. 나아가, 도 9에 도시된 PTC 구조체가 결합된 배터리 보호회로 모듈의 패키지(300)가 상기 배터리 베어셀의 상부면의 중심(예를 들어, 음극단자(410))을 기준으로 편측에 배치하도록 구성될 수 있다. 예를 들어, PTC 구조체가 결합된 배터리 보호회로 모듈의 패키지(300)의 길이는 캡 플레이트(430)의 전체 길이(L)의 절반(L/2)일 수 있다. The length of the lead frame 50 in the package 300 of the battery protection circuit module including the protection circuit structure 200a having the structure as described above is set such that the lead frame 50 is located at the center of the upper surface of the battery bare cell For example, the negative electrode terminal 410). Further, the package 300 of the battery protection circuit module to which the PTC structure shown in FIG. 9 is coupled is arranged on one side with respect to the center of the upper surface of the battery bare cell (for example, the negative terminal 410) . For example, the length of the package 300 of the battery protection circuit module to which the PTC structure is coupled may be half the total length L of the cap plate 430 (L / 2).

앞에서 설명한 것처럼, 제 2 내부연결단자용 리드(B-)와 PTC 소자(310) 간의 전기적 연결이 PTC 소자(310)의 상면 상에서 상기 상면 내에 한정되어 배치되는 금속층(320)으로 구현되므로, 제 2 내부연결단자용 리드(B-)의 바로 아래에 PTC 소자(310)가 배치될 수 있다. 따라서, PTC 구조체가 결합된 배터리 보호회로 모듈의 패키지(300)의 길이를, 예를 들어, 캡 플레이트(430)의 전체 길이(L)의 절반(L/2)까지 줄이는 것이 가능하게 된다. 만약, PTC 소자(310)가 제 2 내부연결단자용 리드(B-)의 바로 아래에 배치되지 않고 길이 방향으로 이격되어 배치되는 경우 PTC 구조체가 결합된 배터리 보호회로 모듈의 패키지(300)의 길이는 상대적으로 증가하게 된다. 한편, 제 2 내부연결단자용 리드(B-)의 바로 아래에 PTC 소자(310)가 배치되므로 배터리 보호회로 모듈의 패키지(300)의 레벨을 수평으로 맞추기 위하여 제 1 내부연결단자용 리드(B+)는 걸폼 형태로 절곡될 수 있다. Since the electrical connection between the lead B- for the second internal connection terminal and the PTC device 310 is realized by the metal layer 320 disposed in the upper surface on the upper surface of the PTC device 310 as described above, The PTC element 310 may be disposed directly below the lead B- for the internal connection terminal. Therefore, it becomes possible to reduce the length of the package 300 of the battery protection circuit module to which the PTC structure is coupled to, for example, half (L / 2) of the total length L of the cap plate 430. If the PTC device 310 is not disposed immediately below the lead B- for the second internal connection terminal but is spaced apart in the longitudinal direction, the length of the package 300 of the battery protection circuit module to which the PTC structure is coupled Is relatively increased. Since the PTC device 310 is disposed immediately below the lead B- for the second internal connection terminal, the lead 300 for the first internal connection terminal B + Can be folded into a hanging form.

전술한 본 발명의 실시예에 따르면, 배터리의 음극단자(410)를 기준으로 캡 플레이트(430)의 편측 영역만을 사용하여 배터리 보호회로 모듈 패키지를 장착할 수 있으므로, 배터리의 소형화 또는 고용량화를 구현할 수 있다. 예를 들어, 배터리 보호회로 모듈의 패키지(300)가 배치되지 않은, 음극단자(410)의 다른 편측 영역에 셀을 더 형성하여 배터리 용량을 늘이거나 또는 다른 추가 기능을 갖는 칩 등을 배치함으로써 이러한 배터리를 갖는 응용제품의 소형화에 기여할 수 있다.According to the embodiment of the present invention described above, the battery protection circuit module package can be mounted using only one side region of the cap plate 430 with respect to the negative terminal 410 of the battery, have. For example, by forming a cell on the other side of the negative electrode terminal 410 where the package 300 of the battery protection circuit module is not disposed, the battery capacity can be increased or a chip or the like having other additional functions can be disposed. It can contribute to downsizing of an application product having a battery.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the invention. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

20 : 배터리 보호회로
50 : 리드프레임
110a : 한 쌍의 전계효과 트랜지스터 소자
120a : 프로텍션 집적회로 소자
130a : 부스트 집적회로 소자
220 : 본딩 와이어
250 : 봉지재
300 : 배터리 보호회로 모듈 패키지
310 : PTC 소자
320 : 금속층
330, 340 : 연결부재
20: Battery protection circuit
50: Lead frame
110a: a pair of field effect transistor elements
120a: Protection integrated circuit element
130a: Boost integrated circuit element
220: Bonding wire
250: Encapsulant
300: Battery protection circuit module package
310: PTC element
320: metal layer
330, 340: connecting member

Claims (10)

일측이 배터리 베어셀과 전기적으로 연결되고 타측이 충전기 또는 전자기기에 전기적으로 연결되는 배터리 보호회로로서,
드레인을 공통으로 가지며, 제 1 전계효과 트랜지스터와 제 2 전계효과 트랜지스터로 구성되는, 한 쌍의 전계효과 트랜지스터;
충전전압 및 방전전압을 인가하고 배터리 전압을 감지하는 단자(VDD단자), 내부 동작전압에 대한 기준이 되는 기준단자(VSS단자), 충방전 및 과전류 상태를 감지하기 위한 감지단자(V-단자), 과방전 상태에서 상기 제 1 전계효과 트랜지스터를 오프시키기 위한 방전차단신호 출력단자(DO단자), 과충전 상태에서 상기 제 2 전계효과 트랜지스터를 오프시키기 위한 충전차단신호 출력단자(CO단자)를 구비하는 프로텍션 집적회로(protection IC); 및
상기 한 쌍의 전계효과 트랜지스터와 상기 프로텍션 집적회로 사이에 개재되어 전기적으로 연결되며, 상기 제 1 전계효과 트랜지스터의 게이트 또는 상기 제 2 전계효과 트랜지스터의 게이트에 일정한 전압을 인가해줄 수 있는, 부스트 집적회로(boost IC);
를 포함하는, 배터리 보호회로.
A battery protection circuit in which one side is electrically connected to a battery bare cell and the other side is electrically connected to a charger or an electronic device,
A pair of field effect transistors having a common drain, the field effect transistor comprising a first field effect transistor and a second field effect transistor;
(V-terminal) for sensing charging / discharging and over-current conditions, a terminal (VDD terminal) for applying charging voltage and discharging voltage and sensing battery voltage, a reference terminal (VSS terminal) , the first discharge is generated off the field effect transistor off signal output terminal (D O terminal), a charging shutoff signal output terminal for turning off the second field effect transistor in the overcharged state (C O terminal) in the over-discharge state A protection integrated circuit (IC); And
A boost integrated circuit which is interposed between the pair of field effect transistors and the protection integrated circuit and electrically connected to the gate of the first field effect transistor or the gate of the second field effect transistor, (boost IC);
And a battery protection circuit.
일측이 배터리 베어셀과 전기적으로 연결되고 타측이 충전기 또는 전자기기에 전기적으로 연결되는 배터리 보호회로 모듈 패키지로서,
드레인을 공통으로 가지며, 제 1 전계효과 트랜지스터 소자와 제 2 전계효과 트랜지스터 소자로 구성되는, 한 쌍의 전계효과 트랜지스터 소자;
충전전압 및 방전전압을 인가하고 배터리 전압을 감지하는 단자(VDD단자), 내부 동작전압에 대한 기준이 되는 기준단자(VSS단자), 충방전 및 과전류 상태를 감지하기 위한 감지단자(V-단자), 과방전 상태에서 상기 제 1 전계효과 트랜지스터 소자를 오프시키기 위한 방전차단신호 출력단자(DO단자), 과충전 상태에서 상기 제 2 전계효과 트랜지스터 소자를 오프시키기 위한 충전차단신호 출력단자(CO단자)를 구비하는 프로텍션 집적회로 소자;
상기 한 쌍의 전계효과 트랜지스터와 상기 프로텍션 집적회로 사이에 개재되어 전기적으로 연결되며, 상기 제 1 전계효과 트랜지스터의 게이트 또는 상기 제 2 전계효과 트랜지스터의 게이트에 일정한 전압을 인가해줄 수 있는, 부스트 집적회로 소자; 및
상기 한 쌍의 전계효과 트랜지스터 소자, 상기 프로텍션 집적회로 소자 및 상기 부스트 집적회로 소자를 밀봉하는 봉지재;
를 포함하는, 배터리 보호회로 모듈 패키지.
A battery protection circuit module package in which one side is electrically connected to a battery bare cell and the other side is electrically connected to a charger or an electronic device,
A pair of field effect transistor elements having a common drain and being constituted by a first field effect transistor element and a second field effect transistor element;
(V-terminal) for sensing charging / discharging and over-current conditions, a terminal (VDD terminal) for applying charging voltage and discharging voltage and sensing battery voltage, a reference terminal (VSS terminal) said first field effect transistor device discharge is generated off the blocking signal output terminal (D O terminal), the second charge blocking for turning off the field effect transistor element in the overcharged state signal output terminal (C O terminal in the over-discharge state A protection integrated circuit device comprising:
A boost integrated circuit which is interposed between the pair of field effect transistors and the protection integrated circuit and electrically connected to the gate of the first field effect transistor or the gate of the second field effect transistor, device; And
A sealing material for sealing the pair of field effect transistor elements, the protection integrated circuit element, and the boost integrated circuit element;
And a battery protection circuit module package.
제 2 항에 있어서,
이격된 복수의 리드들을 포함하며, 상기 배터리 베어셀의 전극단자와 전기적으로 연결되며, 상기 한 쌍의 전계효과 트랜지스터 소자, 상기 프로텍션 집적회로 소자 및 상기 부스트 집적회로 소자가 실장되는, 리드프레임; 및
상기 한 쌍의 전계효과 트랜지스터 소자, 상기 프로텍션 집적회로 소자, 상기 부스트 집적회로 소자 및 상기 복수의 리드들로 이루어진 군에서 선택된 어느 두 개를 전기적으로 연결하는 전기적 연결부재;
를 더 포함함으로써 별도의 인쇄회로기판을 사용하지 않고 배터리 보호회로를 구성하는,
배터리 보호회로 모듈 패키지.
3. The method of claim 2,
A lead frame including a plurality of spaced leads and electrically connected to an electrode terminal of the battery bare cell and having the pair of field effect transistor elements, the protection integrated circuit element, and the boost integrated circuit element mounted thereon; And
An electrical connecting member for electrically connecting any two selected from the group consisting of the pair of field effect transistor elements, the protection integrated circuit element, the boost integrated circuit element, and the plurality of leads;
So that a battery protection circuit is constructed without using a separate printed circuit board,
Battery protection circuit module package.
제 3 항에 있어서,
상기 한 쌍의 전계효과 트랜지스터 소자, 상기 프로텍션 집적회로 소자 및 상기 부스트 집적회로 소자는, 상기 리드프레임 상에 별도의 반도체 패키지 형태로 삽입되어 고정되는 것이 아니라, 표면실장기술에 의하여 상기 리드프레임의 표면의 적어도 일부 상에, 별도의 봉지재로 밀봉되지 않은 칩 다이(chip die) 형태로, 실장되어 고정되는, 배터리 보호회로 모듈 패키지.
The method of claim 3,
The pair of field effect transistor elements, the protection integrated circuit element, and the boost integrated circuit element are not inserted and fixed in the form of a separate semiconductor package on the lead frame, but may be mounted on the surface of the lead frame Is packaged and fixed in the form of a chip die that is not sealed with a separate encapsulant on at least a portion of the package.
제 3 항에 있어서,
상기 전기적 연결부재는 본딩 와이어 또는 본딩 리본을 포함하는, 배터리 보호회로 모듈 패키지.
The method of claim 3,
Wherein the electrical connecting member comprises a bonding wire or a bonding ribbon.
제 3 항에 있어서,
상기 리드프레임은,
양쪽가장자리부분에 각각 배치되며, 상기 배터리 베어셀의 전극단자와 직접 연결되는, 제 1 내부연결단자용 리드 및 제 2 내부연결단자용 리드;
상기 제 1 내부연결단자용 리드 및 제 2 내부연결단자용 리드 사이에 배치되며, 복수의 외부연결단자들을 구성하는, 외부연결단자용 리드; 및
상기 제 1 내부연결단자용 리드 및 제 2 내부연결단자용 리드 사이에 배치되며, 상기 한 쌍의 전계효과 트랜지스터 소자, 상기 프로텍션 집적회로 소자 및 상기 부스트 집적회로 소자가 실장될 수 있는, 소자실장용 리드;
를 포함하는, 배터리 보호회로 모듈 패키지.
The method of claim 3,
The lead frame includes:
A lead for a first internal connection terminal and a lead for a second internal connection terminal which are respectively disposed at both edge portions and are directly connected to the electrode terminals of the battery bare cell;
A lead for an external connection terminal, which is disposed between the lead for the first internal connection terminal and the lead for the second internal connection terminal and constitutes a plurality of external connection terminals; And
Wherein the field effect transistor element, the protection integrated circuit element, and the boost integrated circuit element are disposed between the leads for the first internal connection terminal and the leads for the second internal connection terminal, lead;
And a battery protection circuit module package.
제 6 항에 있어서,
상기 배터리 베어셀의 전극단자는 제 1 극성의 플레이트와 상기 제 1 극성의 플레이트 내의 중앙에 배치되는 제 2 극성의 전극셀을 포함하고,
상기 제 1 내부연결단자용 리드는 상기 제 1 극성의 플레이트와 접합하여 전기적으로 연결되고, 상기 제 2 내부연결단자용 리드는 상기 제 2 극성의 전극셀과 접합하여 전기적으로 연결되는, 배터리 보호회로 모듈 패키지.
The method according to claim 6,
Wherein the electrode terminal of the battery bare cell includes a first polarity plate and a second polarity electrode cell disposed in the center of the first polarity plate,
Wherein the lead for the first internal connection terminal is electrically connected to the plate of the first polarity and the lead for the second internal connection terminal is electrically connected to the electrode cell of the second polarity, Module Packages.
제 7 항에 있어서,
상기 리드프레임의 길이는 상기 제 1 극성의 플레이트의 일단에서 상기 제 2 극성의 전극셀까지의 길이에 해당하는, 배터리 보호회로 모듈 패키지.
8. The method of claim 7,
Wherein a length of the lead frame corresponds to a length from one end of the plate of the first polarity to the electrode cell of the second polarity.
제 6 항에 있어서,
상기 봉지재는 상기 제 1 내부연결단자용 리드 및 제 2 내부연결단자용 리드를 노출시키며, 상기 복수의 외부연결단자들을 구성하기 위하여 상기 외부연결단자용 리드의 적어도 일부를 노출시키는, 배터리 보호회로 모듈 패키지.
The method according to claim 6,
Wherein the sealing material exposes at least a part of the lead for the external connection terminal to expose the lead for the first internal connection terminal and the lead for the second internal connection terminal and to form the plurality of external connection terminals, package.
제 2 항에 있어서,
상기 배터리 베어셀의 전극단자와 전기적으로 연결되며, 상기 한 쌍의 전계효과 트랜지스터 소자, 상기 프로텍션 집적회로 소자 및 상기 부스트 집적회로 소자가 실장되는, 인쇄회로기판(Printed Circuit Board);을 더 포함하는, 배터리 보호회로 모듈 패키지.



3. The method of claim 2,
And a printed circuit board (PCB) electrically connected to the electrode terminal of the battery bare cell, wherein the pair of field effect transistor elements, the protection integrated circuit element, and the boost integrated circuit element are mounted , Battery protection circuit module package.



KR1020130062674A 2013-05-31 2013-05-31 Battery protection circuits and package of battery protection circuits module KR101434224B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130062674A KR101434224B1 (en) 2013-05-31 2013-05-31 Battery protection circuits and package of battery protection circuits module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130062674A KR101434224B1 (en) 2013-05-31 2013-05-31 Battery protection circuits and package of battery protection circuits module

Publications (1)

Publication Number Publication Date
KR101434224B1 true KR101434224B1 (en) 2014-09-25

Family

ID=51758816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130062674A KR101434224B1 (en) 2013-05-31 2013-05-31 Battery protection circuits and package of battery protection circuits module

Country Status (1)

Country Link
KR (1) KR101434224B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160039789A (en) * 2014-10-02 2016-04-12 주식회사 아이티엠반도체 Battery protection circuits and package of battery protection circuits module
KR101749247B1 (en) * 2015-02-11 2017-06-21 주식회사 아이티엠반도체 Battery protection circuits, package of battery protection circuits module and pattery pack including the same
KR101749248B1 (en) * 2015-04-13 2017-06-21 주식회사 아이티엠반도체 Battery protection circuit package and battery pack including the same
WO2017105034A1 (en) * 2015-12-18 2017-06-22 주식회사 엘지화학 Printed circuit board heat dissipation system using highly conductive heat dissipation pad
KR101746762B1 (en) 2015-11-30 2017-06-27 주식회사 아이티엠반도체 Battery protection circuit module and battery pack including the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050121561A (en) * 2004-06-22 2005-12-27 현대모비스 주식회사 A circuit for protecting a battery in chargeable apparatus for the battery of a vehicle
KR101054890B1 (en) 2010-05-24 2011-08-05 주식회사 아이티엠반도체 Bonding pad layout structure of battery protection circuits
KR101070840B1 (en) 2010-06-22 2011-10-06 주식회사 아이티엠반도체 Structure for packaging of battery protection circuits
KR20130039143A (en) * 2011-10-11 2013-04-19 주식회사 아이티엠반도체 Package module of battery protection circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050121561A (en) * 2004-06-22 2005-12-27 현대모비스 주식회사 A circuit for protecting a battery in chargeable apparatus for the battery of a vehicle
KR101054890B1 (en) 2010-05-24 2011-08-05 주식회사 아이티엠반도체 Bonding pad layout structure of battery protection circuits
KR101070840B1 (en) 2010-06-22 2011-10-06 주식회사 아이티엠반도체 Structure for packaging of battery protection circuits
KR20130039143A (en) * 2011-10-11 2013-04-19 주식회사 아이티엠반도체 Package module of battery protection circuits

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160039789A (en) * 2014-10-02 2016-04-12 주식회사 아이티엠반도체 Battery protection circuits and package of battery protection circuits module
KR101651273B1 (en) 2014-10-02 2016-08-26 주식회사 아이티엠반도체 Battery protection circuits and package of battery protection circuits module
KR101749247B1 (en) * 2015-02-11 2017-06-21 주식회사 아이티엠반도체 Battery protection circuits, package of battery protection circuits module and pattery pack including the same
KR101749248B1 (en) * 2015-04-13 2017-06-21 주식회사 아이티엠반도체 Battery protection circuit package and battery pack including the same
KR101746762B1 (en) 2015-11-30 2017-06-27 주식회사 아이티엠반도체 Battery protection circuit module and battery pack including the same
WO2017105034A1 (en) * 2015-12-18 2017-06-22 주식회사 엘지화학 Printed circuit board heat dissipation system using highly conductive heat dissipation pad
US10314159B2 (en) 2015-12-18 2019-06-04 Lg Chem, Ltd. Printed circuit board heat dissipation system using highly conductive heat dissipation pad

Similar Documents

Publication Publication Date Title
KR101450219B1 (en) Package of battery protection circuits module
KR101595498B1 (en) Polymer battery cell and electronic device including the same
KR101548730B1 (en) Battery pack including NFC antenna structure
KR101434224B1 (en) Battery protection circuits and package of battery protection circuits module
KR101474741B1 (en) Battery pack and method of fabricating the same
KR20160025310A (en) Package of battery protection circuits
KR101749248B1 (en) Battery protection circuit package and battery pack including the same
KR20160039790A (en) Battery protection circuits package
KR101479307B1 (en) Package of battery protection circuits module and battery pack including the same
KR101487958B1 (en) Package of battery protection circuits module and methods of fabricating the same
KR101288059B1 (en) Package module of battery protection circuits
KR101420826B1 (en) Structure of battery protection circuits module package with holder, battery pack including the same, and methods for fabricating thereof
KR101749247B1 (en) Battery protection circuits, package of battery protection circuits module and pattery pack including the same
KR101479306B1 (en) Battery protection circuits module package and assembly including the same
KR101420827B1 (en) Structure of battery protection circuits module package with holder, battery pack including the same, and methods for fabricating thereof
KR101558271B1 (en) Battery protection circuits module package and method of fabricating the same
KR101582952B1 (en) Package of battery protection circuits and battery pack
KR101595501B1 (en) Package of battery protection circuits module and battery pack
KR20160001109A (en) Battery protection circuits module blocking overcurrent
KR101517543B1 (en) Holder to be equipped with battery protection circuits module package, method of fabricating the same, and method of fabricating battery pack using the same
KR101529237B1 (en) Battery pack and methods of fabricating the same
KR101517545B1 (en) Battery pack and methods of fabricating the same
KR101517544B1 (en) Battery pack and methods of fabricating the same
KR101399366B1 (en) Package module of battery protection circuits
KR101480060B1 (en) Battery pack

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170807

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190802

Year of fee payment: 6