[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101318197B1 - Electroplating system and electroplating method - Google Patents

Electroplating system and electroplating method Download PDF

Info

Publication number
KR101318197B1
KR101318197B1 KR1020110065376A KR20110065376A KR101318197B1 KR 101318197 B1 KR101318197 B1 KR 101318197B1 KR 1020110065376 A KR1020110065376 A KR 1020110065376A KR 20110065376 A KR20110065376 A KR 20110065376A KR 101318197 B1 KR101318197 B1 KR 101318197B1
Authority
KR
South Korea
Prior art keywords
electrode
copper
nonpolar solvent
tank
electrolyte
Prior art date
Application number
KR1020110065376A
Other languages
Korean (ko)
Other versions
KR20130003798A (en
Inventor
주승기
윤승재
Original Assignee
주승기
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주승기 filed Critical 주승기
Priority to KR1020110065376A priority Critical patent/KR101318197B1/en
Priority to US13/182,642 priority patent/US20130001091A1/en
Publication of KR20130003798A publication Critical patent/KR20130003798A/en
Application granted granted Critical
Publication of KR101318197B1 publication Critical patent/KR101318197B1/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06Suspending or supporting devices for articles to be coated
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10Electrodes, e.g. composition, counter electrode
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/11Use of protective surface layers on electrolytic baths
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/12Process control or regulation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명의 전기 도금장치는 전해액에 비해 비중이 높은 무극성 용매가 채워지고 상기 무극성 용매의 상면에 전해액층이 형성되는 수조와, 상기 수조의 전해액층이 있는 부분에 설치되는 구리 전극과, 상기 수조 내부로 인입 및 인출되게 배치되고 시드 전극이 형성된 절연기판과, 상기 절연기판을 승강시키는 구동부와, 상기 구리 전극판과 시드 전극 사이에 전류를 인가하는 전원 공급부로 구성되어, 대형 기판에 금속 박막의 두께를 균일하게 형성할 수 있고 결정립 크기를 보장할 수 있다. The electroplating apparatus of the present invention is a bath filled with a nonpolar solvent having a specific gravity higher than that of an electrolyte, and an electrolyte layer is formed on an upper surface of the nonpolar solvent, a copper electrode provided at a portion where the electrolyte layer of the tank is located, and the inside of the tank. An insulating substrate arranged to draw in and out of the furnace and having a seed electrode formed thereon; a driving unit for elevating the insulating substrate; and a power supply unit applying current between the copper electrode plate and the seed electrode. Can be formed uniformly and the grain size can be guaranteed.

Description

전기 도금장치 및 전기 도금방법{ELECTROPLATING SYSTEM AND ELECTROPLATING METHOD} Electroplating Equipment and Electroplating Method {ELECTROPLATING SYSTEM AND ELECTROPLATING METHOD}

본 발명은 기판에 금속 박막을 형성하는 장치에 관한 것으로, 특히 대형 기판에 균일하게 금속 박막을 형성할 수 있는 전기 도금장치 및 전기 도금방법에 관한 것이다. The present invention relates to an apparatus for forming a metal thin film on a substrate, and more particularly, to an electroplating apparatus and an electroplating method capable of uniformly forming a metal thin film on a large substrate.

일반적으로, 박막 트랜지스터(Thin Film Transistor : 이하 TFT라 함)에서 하부 게이트를 구성하기 위한 게이트 전극으로는 알루미늄(Al), 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 등 여러 가지 금속이 있다. 상기 알루미늄(Al), 몰리브덴(Mo) 등을 게이트 전극 재료로 사용하는 것은 예를 들어, 알루미늄(Al)의 산화막 (Al2O3)을 게이트 절연막으로 사용가능하여 게이트 절연막의 제조가 용이하기 때문이다. In general, there are various metals such as aluminum (Al), molybdenum (Mo), and molybdenum-tungsten (MoW) as a gate electrode for forming a lower gate in a thin film transistor (hereinafter, referred to as TFT). The use of aluminum (Al), molybdenum (Mo), or the like as the gate electrode material is because, for example, an oxide film (Al 2 O 3 ) of aluminum (Al) can be used as the gate insulating film, thereby making it easy to manufacture the gate insulating film. to be.

그러나, 최근 들어 알루미늄 등을 게이트 전극재료로 사용하여 대형 디스플레이를 구현하는 경우, 게이트 전극과 상호 연결되어 있어 일반적으로 게이트 전극과 동시에 형성되는 게이트 라인(GL)이나 게이트 라인과 직교방향으로 형성되어 소스영역에 연결되는 데이터 라인(DL)은 저항값이 디스플레이의 크기에 비례하여 크게 증가하여, 그 결과 게이트 신호 및 데이터 신호의 지연과 왜곡이 발생하고 있다. However, recently, when a large display is implemented using aluminum or the like as a gate electrode material, the source is formed in a direction perpendicular to the gate line GL or the gate line which is interconnected with the gate electrode and is generally formed at the same time as the gate electrode. The resistance value of the data line DL connected to the region increases in proportion to the size of the display, and as a result, delay and distortion of the gate signal and the data signal occur.

특히, 한 변의 길이가 1 미터가 넘게 되는 초대형 평판디스플레이에서는 배선 길이가 기하급수적으로 늘기 때문에 저항이 낮은 구리가 필수 불가결하다. 배선 중에서도 TFT의 게이트 배선은 데이터 배선보다도 저항을 낮추기 어려운 상황이므로 특히, 게이트를 구리 재료로 형성하는 것이 요구된다. In particular, in ultra-large flat panel displays where the length of one side is more than 1 meter, the low-resistance copper is indispensable because the wiring length increases exponentially. Among the wirings, the gate wirings of the TFTs are more difficult to lower the resistance than the data wirings, and therefore, particularly, the gates are required to be formed of a copper material.

종래의 게이트 전극재료로 사용하고 있던 알루미늄 등보다 저항이 작은 금속재료로는 구리(Cu)가 있으나, 구리막을 식각하여 게이트 전극 및 게이트 라인을 형성할 때 적절한 에칭용액의 개발이 이루어지지 못하였고, 또한 구리막의 식각공정이 많은 환경오염을 야기하는 중금속을 배출하는 문제가 있다. Although copper (Cu) is a metal material having a lower resistance than aluminum and the like used as a conventional gate electrode material, an appropriate etching solution was not developed when etching a copper film to form a gate electrode and a gate line. In addition, there is a problem that the etching process of the copper film discharges heavy metals causing a lot of environmental pollution.

구리는 상기한 다른 금속들과는 달리 불화물이나 염화물을 형성하지 않으므로 식각에 문제가 있으며 또 저항을 낮추기 위해 두꺼운 두께로 쌓는 경우 공정 시간이 3~4시간 이상 걸리는 등의 문제가 있다. Unlike other metals described above, copper does not form fluoride or chloride, which may cause etching problems. In addition, copper may have a process time of 3 to 4 hours or more when stacked in a thick thickness to reduce resistance.

대형 디스플레이용으로 구리를 게이트 전극으로 사용하는 경우 저항을 충분히 작게 하기 위해서는 2 마이크로미터 이상의 두께를 갖는 구리배선이 필요하다. 이러한 후막의 구리막을 형성하는 데 장시간이 걸린다는 문제와 함께 후막두께의 게이트 전극 구조를 채용하는 경우 게이트 전극의 상부에 주지된 공정으로 게이트 절연막을 바로 형성하는 경우 스텝 커버리지(step coverage)문제가 발생한다. When copper is used as a gate electrode for large displays, copper wiring having a thickness of 2 micrometers or more is required to sufficiently reduce the resistance. In addition to the problem that it takes a long time to form a thick copper film, when the gate electrode structure having a thick film thickness is employed, a step coverage problem occurs when the gate insulating film is directly formed by a well-known process on the gate electrode. do.

이 문제를 해결하기 위해서는 2 마이크론 정도의 두꺼운 절연막을 증착하고 이를 패터닝하여 트렌치 구조를 형성한다. 이 트렌치 구조를 전착에 의해 구리로 메꿈으로써 배선을 형성하게 되는데 이때 트렌치에 선택적으로 구리를 전착하기 위해서는 특별한 기술이 필요하다. 종래의 전착 기술에 의하면 대면적의 경우 저항 때문에 전면에 균일한 구리막의 형성이 불가할 뿐 아니라 액체 전해액을 담을 대형 장치가 필요하다. To solve this problem, a 2 micron thick insulating film is deposited and patterned to form a trench structure. The trench structure is filled with copper by electrodeposition to form wiring, which requires special techniques to selectively electrodeposit copper in the trench. According to the conventional electrodeposition technique, in the case of a large area, resistance is not only possible to form a uniform copper film on the entire surface, but also a large apparatus for holding a liquid electrolyte is required.

한편, 구리를 게이트 전극으로 사용하여 어레이 기판을 제조하는 종래기술이 대한민국 공개특허 제 10-2006-115522호에 개시되어 있다. Meanwhile, the prior art of manufacturing an array substrate using copper as a gate electrode is disclosed in Korean Patent Laid-Open No. 10-2006-115522.

상기 공개특허는 플랙시블 표시장치를 구현하기 위해 게이트 라인 및 데이터 라인 등의 신호배선과 박막 트랜지스터의 제작 시에 유리기판을 사용하는 경우에 비하여 제작온도 및 스트레스가 큰 제약조건으로 작용하는 점을 고려하여, 증착온도가 낮은 무전해 도금 및 전기 도금 방법을 사용하여 신호배선 및 박막트랜지스터를 제작함에 의해 연성기판의 휨 또는 신호라인층들의 크랙을 방지함과 동시에 표시품질의 향상을 도모하였다. The disclosed patent considers that the wiring temperature and the stress of the thin film transistor and the signal wiring such as the gate line and the data line to implement a flexible display device as compared to the case of using a glass substrate when manufacturing a thin film transistor. By using the electroless plating and electroplating method with low deposition temperature, signal wiring and thin film transistor are fabricated to prevent bending of the flexible substrate or cracking of signal line layers, and at the same time improve display quality.

이를 위해 상기 공개특허는 니켈 또는 몰리브덴으로 이루어진 제1 전극층과 구리로 이루어진 제2 전극층 및 게이트 라인과 데이터 라인용 제1 및 제2 라인층을 무전해 도금 방법으로 형성하여 전기도금용 시드층을 형성한 후, 상기 시드층을 이용하여 소스 및 드레인 영역과, 게이트 라인과 데이터 라인용 제3 전극층과 제3 라인층을 전기도금방법으로 형성하고 있다. To this end, the published patent forms a first electrode layer made of nickel or molybdenum, a second electrode layer made of copper, and first and second line layers for gate lines and data lines by electroless plating to form a seed layer for electroplating. After that, the source layer and the drain region, the third electrode layer for the gate line and the data line, and the third line layer are formed using the seed layer by an electroplating method.

그러나, 상기 공개특허의 구리 게이트 전극 및 배선형성방법은 접착력 강화를 위한 제1 전극층과 구리로 이루어진 제2 전극층을 무전해 도금방법으로 기판 전면에 형성한 후, 게이트 전극 및 배선을 전기도금 방법으로 형성할 수 있도록 제1 및 제2 전극층을 패터닝하는 공정을 포함하고 있다. 그 결과, 상기 공개특허는 구리 전극층의 식각 시에 종래와 같은 문제를 안고 있다. However, the copper gate electrode and wiring forming method of the disclosed patent is formed on the entire surface of the substrate by the electroless plating method of the first electrode layer and the second electrode layer made of copper for strengthening the adhesion, the gate electrode and the wiring by the electroplating method And patterning the first and second electrode layers to form them. As a result, the published patent has the same problem as in the conventional etching of the copper electrode layer.

또한, 상기 공개 특허는 게이트 전극을 1마이크로미터 이상의 후막으로 형성하기 때문에 후속공정에서 스텝 커버리지 문제가 발생할 수 있으며 이와 관련된 어떤 해결방안도 제시되어 있지 않다.In addition, since the disclosed patent forms a gate electrode with a thick film of 1 micrometer or more, a step coverage problem may occur in a subsequent process, and no solution related thereto is disclosed.

더욱이, 종래에는 소스 및 드레인 영역을 게이트 전극에 정렬하여 형성할 때, 별도의 노광 마스크를 사용하여 게이트 전극의 상부에 이온주입 차단용 마스크를 형성하고 이온 주입공정을 실시하기 때문에 2-4 마이크로미터의 정렬오차가 발생할 수 있으며, 이러한, 오차는 채널 영역의 양 끝으로 동일하게 배분할 수 없어 한쪽으로 치우치게 되므로 TFT의 전기적 성능을 악화시키는 요인이 된다. Furthermore, when forming the source and drain regions in alignment with the gate electrode, since the mask for ion implantation blocking is formed on the upper portion of the gate electrode using a separate exposure mask and the ion implantation process is performed, it is 2-4 micrometers. The misalignment may occur, and such an error cannot be equally distributed to both ends of the channel region and thus is biased to one side, which causes a deterioration of the TFT's electrical performance.

한편, 구리 전기도금은 오래된 기술로 일반적으로 사용될 때는 기존의 방식에 문제가 없다. 하지만 한 변의 길이가 2미터가 넘는 대형 기판의 경우는 전압 강하 등의 문제로 균일한 두께의 금속막을 도금하기 어렵다. Copper electroplating, on the other hand, does not have a problem with conventional methods when it is commonly used with older techniques. However, in the case of a large substrate having a side length of more than 2 meters, it is difficult to plate a metal film having a uniform thickness due to problems such as voltage drop.

또한, 전해액을 담는 그릇 자체도 커야하고 전해액 역시 막대한 양이 필요하게 되어 산업적으로 많은 문제가 내포된다. In addition, the container itself containing the electrolyte solution must be large and the electrolyte solution also requires a huge amount of industrial problems.

더욱이, 반도체 공정에 도금이 활용될 때 전착된 금속막 두께의 균일성보다도 더 큰 문제는 결정립 크기의 조절이다. 한 예로 결정립이 조대화되면 전착된 금속막의 표면이 거칠어지는데 반도체 공정에서는 수 마이크론의 표면 거칠기도 큰 문제가 될 수 있기 때문에 결정립의 크기가 일반 적용 사례와는 달리 마이크론 수준 이하로 되어야 한다. Moreover, a problem that is greater than the uniformity of electrodeposited metal film thickness when plating is utilized in semiconductor processes is the control of grain size. For example, when the grains are coarsened, the surface of the electrodeposited metal film becomes rough. In the semiconductor process, the surface roughness of several microns may be a big problem, so the grain size should be less than the micron level unlike in general applications.

일반적인 종래의 습식 구리도금은 도 1에 도시된 바와 같이, CuSO4 전해액(110)으로 충전된 도금조(100) 내에 판 형상의 구리 전극(Cu electrode)(160)과, 구리 도금이 이루어질 부분에 금속 시드층(metal electrode)(150)이 형성된 기판(130)을 침지하고, 시드층(150)을 음극으로 하고 구리 전극(160)을 양극으로 설정하여 전원 공급부(140)에서 전원을 인가함에 의해 전기 도금 공정을 실시하면 금속 시드층(metal electrode) 위에 구리 도금층(170)이 형성된다.In general, the conventional wet copper plating, as shown in Figure 1, in the plating bath 100 filled with the CuSO 4 electrolyte 110, the plate-shaped copper electrode (Cu electrode) 160, and the copper plating to be made The substrate 130 on which the metal electrode layer 150 is formed is immersed, the seed layer 150 is used as the cathode, and the copper electrode 160 is set as the anode to supply power from the power supply 140. When the electroplating process is performed, the copper plating layer 170 is formed on the metal seed layer.

한편, 구리 도금을 위해 대형 디스플레이용 기판과 같이 한 변의 길이가 2미터가 넘어 전착면적이 넓은 대면적 기판을 전해용액에 담그는 종래의 습식 도금방식을 사용하면, 도 2에 도시된 바와 같이, (-) 전극으로 이용되는 금속 시드층(150)은 저항에 의한 전압강하로 인해 전원 공급부(140)에 가까운 부분(a)과 먼 부분(b)의 전류밀도 차이가 크게 발생한다.On the other hand, using a conventional wet plating method of dipping a large area substrate having a large electrodeposition area in an electrolytic solution beyond 2 meters, such as a large display substrate for copper plating, as shown in Figure 2, ( -) In the metal seed layer 150 used as the electrode, a large difference in current density occurs between the portion (a) and the portion (b) close to the power supply 140 due to the voltage drop caused by the resistance.

습식 구리 도금시에 전착속도는 전류밀도에 비례하며, 전류밀도 = (전류 / 전착면적)이 성립한다.In wet copper plating, electrodeposition rate is proportional to current density, and current density = (current / electrodeposition area) is established.

따라서, 전류밀도가 높은 부분은 Cu 핵생성이 빠르게 일어나므로 도 2의 (a)와 같이 그레인(grain)의 크기가 작으나, 전류밀도가 낮은 부분은 핵생성이 잘 일어나지 않으므로 도 2의 (b)와 같이 그레인의 크기가 커지는 현상이 발생한다.Therefore, since the portion of the high current density occurs quickly in Cu nucleation, the grain size is small as shown in (a) of FIG. 2, but the portion of the low current density does not occur in the nucleation. As shown, grain size increases.

결정립의 크기는 전기 도금에서 양극에 걸리는 전압, 전류, 전해액의 농도, 양극간의 거리 등에 의해 좌우되는 데 대형 욕조를 사용해야 하는 경우 이러한 만은 변수의 통제는 극히 어려울 수밖에 없다. Grain size depends on the voltage, current, electrolyte concentration, and distance between anodes in electroplating.

그 결과, 종래의 침지식 습식 도금방법으로 대면적의 기판에 구리도금을 실시하는 경우 생성되는 구리막의 그레인이 균일한 사이즈로 형성되지 못하는 문제가 발생한다.As a result, when copper plating is performed on a large-area substrate by a conventional immersion wet plating method, there is a problem in that grains of the resulting copper film cannot be formed in a uniform size.

KR 10-2006-115522 AKR 10-2006-115522 A

본 발명의 목적은 대형 기판에 금속 박막의 두께를 균일하게 형성할 수 있고 결정립 크기를 보장할 수 있는 전기 도금장치 및 전기 도금방법을 제공하는 것이다.It is an object of the present invention to provide an electroplating apparatus and an electroplating method capable of uniformly forming the thickness of a metal thin film on a large substrate and ensuring grain size.

본 발명의 다른 목적은 대형 디스플레이장치에서 신호 지연이나 왜곡이 발생하지 않도록 하기 위해 낮은 저항값을 갖는 금속 배선을 형성하는 패턴 형성공정이 불필요하여 도금시간을 빠르게 할 수 있고 금속 박막의 두께를 균일하게 할 수 있는 전기 도금장치 및 전기 도금방법을 제공하는 것이다. Another object of the present invention is to eliminate the pattern formation process of forming a metal wiring having a low resistance value in order to avoid signal delay or distortion in a large display device can be faster plating time and uniform thickness of the metal thin film It is to provide an electroplating apparatus and an electroplating method that can be.

본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다. The technical problem to be achieved by the present invention is not limited to the technical problem mentioned above, and other technical problems not mentioned above may be clearly understood by those skilled in the art from the following description. will be.

상기한 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전기 도금장치는 전해액에 비해 비중이 높은 무극성 용매가 채워지고 상기 무극성 용매의 상면에 전해액층이 형성되는 수조와, 상기 수조의 전해액층이 있는 부분에 설치되는 구리 전극과, 상기 수조 내부로 인입 및 인출되게 배치되고 시드 전극이 형성된 절연기판과, 상기 절연기판을 승강시키는 구동부와, 상기 구리 전극판과 시드 전극 사이에 전류를 인가하는 전원 공급부를 포함한다.Electroplating apparatus according to an embodiment of the present invention for solving the above problems is filled with a nonpolar solvent having a higher specific gravity than the electrolyte solution and the electrolyte layer is formed on the upper surface of the nonpolar solvent, and the electrolyte layer of the tank A copper electrode installed at a portion thereof, an insulating substrate arranged to draw in and out of the water tank, a seed electrode formed thereon, a driving unit for raising and lowering the insulating substrate, and a power supply for applying current between the copper electrode plate and the seed electrode It includes a supply.

일 실시예에 따른 무극성 용매는 비중이 비중이 1.5 g/㎖ 인 클로로포름(Chloroform)이 사용되는 것을 특징으로 한다.The nonpolar solvent according to one embodiment is characterized in that the specific gravity is used chloroform (Chloroform) of specific gravity 1.5 g / ㎖.

일 실시예에 따른 절연기판은 수조 내부로 인입될 때 시드 전극의 표면에 구리막이 형성되는 것을 특징으로 한다.Insulating substrate according to an embodiment is characterized in that the copper film is formed on the surface of the seed electrode when drawn into the tank.

다른 실시예에 따른 전기 도금장치는 전해액에 비해 비중이 높은 제1무극성 용매 및 전해액에 비해 비중이 낮은 제2무극성 용매가 채워지고, 상기 제1무극 용매와 제2무극성 용매 사이에 전해액층이 형성되는 수조와, 상기 수조의 전해액층이 위치되는 부분에 설치되는 구리 전극과, 상기 수조에 승강 가능하게 배치되는 시드 전극이 형성된 절연기판과과, 상기 절연기판을 승강시키는 구동부와, 상기 구리 전극과 시드 전극 사이에 일정한 전류를 공급하는 전원 공급부를 포함한다.In another embodiment, an electroplating apparatus is filled with a first nonpolar solvent having a higher specific gravity than an electrolyte and a second nonpolar solvent having a lower specific gravity than an electrolyte, and an electrolyte layer is formed between the first nonpolar solvent and the second nonpolar solvent. An insulating substrate having a water tank to be formed, a copper electrode provided at a portion where the electrolyte layer of the water tank is located, a seed electrode disposed to be movable up and down in the water tank, a driving unit for raising and lowering the insulation substrate, and the copper electrode and seed It includes a power supply for supplying a constant current between the electrodes.

다른 실시예에 따른 제1무극성 용매는 클로로포름(Chloroform)이 사용되고, 상기 제2무극성 용매는 헥산(Hexane)이 사용되는 것을 특징으로 한다.According to another embodiment, chloroform is used as the first nonpolar solvent, and hexane is used as the second nonpolar solvent.

다른 실시예에 따른 절연기판은 수조의 내부에서 수조의 외부로 인출되면서 상기 시드 전극의 표면에 구리막이 형성되는 것을 특징으로 한다.Insulating substrate according to another embodiment is characterized in that the copper film is formed on the surface of the seed electrode while being drawn from the inside of the tank to the outside of the tank.

일 실시예에 따른 전기 도금방법은 수조에 전해액에 비해 비중이 높은 무극성 용매를 채우고 무극성 용매의 상면에 전해액층을 형성하는 단계와, 시드 전극이 형성된 절연기판을 수조의 상측에서 수조 내부로 일정 속도로 인입시키는 단계와, 시드 전극과 구리 전극에 전류를 인가하여 전해액층을 통과하는 시드 전극의 표면에 순차적으로 구리막을 형성하는 단계를 포함한다.Electroplating method according to an embodiment is filled with a non-polar solvent having a specific gravity higher than the electrolyte in the tank and forming an electrolyte layer on the upper surface of the non-polar solvent, and the insulating substrate on which the seed electrode is formed from the upper side of the tank into the tank at a constant speed And introducing a current into the seed electrode and the copper electrode to sequentially form a copper film on the surface of the seed electrode passing through the electrolyte layer.

다른 실시예에 따른 전기 도금방법은 수조에 전해액에 비해 비중이 높은 제1무극성 용매와 전해액에 비해 비중이 낮은 제2무극성 용매를 채우고,제1무극성 용매와 제2무극성 용매 사이에 전해액층을 형성하는 단계와, 시드 전극이 형성된 절연기판을 수조에 내부에서 외부로 일정 속도로 인출시키는 단계와, 시드 전극과 구리 전극에 전류를 인가하여 전해액층을 통과하는 시드 전극의 표면에 순차적으로 구리막을 형성하는 단계를 포함한다.The electroplating method according to another embodiment fills a water tank with a first nonpolar solvent having a higher specific gravity than an electrolyte and a second nonpolar solvent having a lower specific gravity than an electrolyte, and forms an electrolyte layer between the first nonpolar solvent and the second nonpolar solvent. And drawing out the insulating substrate on which the seed electrode is formed, from the inside to the outside of the water tank at a constant speed, and applying a current to the seed electrode and the copper electrode to sequentially form a copper film on the surface of the seed electrode passing through the electrolyte layer. It includes a step.

전술한 내용과 같이 구성된 본 발명에 따른 전기 도금장치 및 도금방법은 수조 내부에 얇은 전해액층을 형성시킨 후 절연기판을 수조에 승강시켜 시드 전극에 순차적으로 구리막이 형성되도록 함으로써, 대형 기판에 금속 박막의 두께를 균일하게 형성할 수 있고 결정립 크기를 보장할 수 있다.In the electroplating apparatus and the plating method according to the present invention configured as described above, by forming a thin electrolyte layer in the tank, and then elevating the insulating substrate in the tank to form a copper film sequentially on the seed electrode, a metal thin film on a large substrate The thickness of can be formed uniformly and the grain size can be ensured.

또한, 대형 기판에 순차적으로 구리막을 형성함으로써, 대형 디스플레이장치에서 신호 지연이나 왜곡이 발생하지 않도록 하기 위해 낮은 저항값을 갖는 금속 배선을 형성하는 패턴 형성공정이 불필요하여 도금시간을 빠르게 할 수 있고 금속 박막의 두께를 균일하게 할 수 있다.In addition, by sequentially forming a copper film on a large substrate, a pattern forming process for forming a metal wiring having a low resistance value is unnecessary in order to prevent signal delay or distortion in a large display device, so that plating time can be accelerated and metal The thickness of the thin film can be made uniform.

도 1은 종래 기술에 따른 습식 구리도금장치의 구성도이다.
도 2는 종래 기술에 따른 습식 구리도금장치를 사용하여 대형 기판에 구리 박막을 형성할 때 지역에 따라 생성되는 그레인의 크기가 다른 것을 보여주는 도면이다.
도 3은 본 발명의 일 실시예에 따른 전기 도금장치의 구성도이다.
도 4는 본 발명의 다른 실시예에 따른 전기 도금장치의 구성도이다.
도 5는 본 발명에 따른 액정표시장치의 어레이기판을 나타낸 평면도이다.
도 6 내지 도 21은 본 발명의 일실시예에 따른 트렌치형상의 구리 하부 게이트 박막 트랜지스터를 제조하는 공정을 보여주는 단면도이다.
1 is a block diagram of a wet copper plating apparatus according to the prior art.
2 is a view showing that the grain size generated according to the region is different when forming a thin copper film on a large substrate using a wet copper plating apparatus according to the prior art.
3 is a block diagram of an electroplating apparatus according to an embodiment of the present invention.
4 is a block diagram of an electroplating apparatus according to another embodiment of the present invention.
5 is a plan view illustrating an array substrate of a liquid crystal display according to the present invention.
6 to 21 are cross-sectional views illustrating a process of manufacturing a trench-shaped copper bottom gate thin film transistor according to an embodiment of the present invention.

이하, 첨부된 도면들을 참조하여 본 발명에 따른 실시예를 상세히 설명한다. 이 과정에서 도면에 도시된 구성요소의 크기나 형상 등은 설명의 명료성과 편의상 과장되게 도시될 수 있다. 또한, 본 발명의 구성 및 작용을 고려하여 특별히 정의된 용어들은 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The sizes and shapes of the components shown in the drawings may be exaggerated for clarity and convenience. In addition, terms defined in consideration of the configuration and operation of the present invention may be changed according to the intention or custom of the user, the operator. Definitions of these terms should be based on the content of this specification.

도 3은 본 발명의 일 실시예에 따른 전기 도금장치의 구성도이다. 3 is a block diagram of an electroplating apparatus according to an embodiment of the present invention.

일 실시예에 따른 전기 도금장치는 전해액에 비해 비중이 높은 무극성 용매(52)가 채워지고 무극성 용매(52)의 상면에 전해액층(54)이 형성되는 수조(50)와, 수조(50)의 내측 상단에 설치되는 구리 전극(56)과, 수조(50)에 상하방향으로 이동 가능하게 배치되어 수조(50) 내부로 삽입되는 시드 전극(12)이 형성된 절연기판(11)과, 절연기판(11)을 승강시키는 구동부(64)와, 구리 전극(56)과 시드 전극(12) 사이에 일정한 전류를 공급하는 전원 공급부(62)를 포함한다. The electroplating apparatus according to an embodiment includes a water tank 50 in which a nonpolar solvent 52 having a higher specific gravity than the electrolyte solution is filled, and an electrolyte layer 54 is formed on an upper surface of the nonpolar solvent 52. An insulating substrate 11 having a copper electrode 56 provided at an inner upper end, a seed electrode 12 disposed in the tank 50 so as to be movable upward and downward and inserted into the tank 50, and an insulating substrate ( A driver 64 for elevating and elevating 11, and a power supply 62 for supplying a constant current between the copper electrode 56 and the seed electrode 12.

수조(50)는 절연기판(11)이 수직방향으로 삽입 및 인출될 수 있도록 상면이 개방되고 절연기판(11) 전체가 삽입될 수 있는 높이를 가진다. 그리고, 수조(50)의 폭은 기판(11)이 삽입될 수 있는 폭이면 되므로 폭을 좁게 하여 전해액이나 무극성 용매(52)의 낭비를 방지한다. The water tank 50 has a height at which the top surface is opened and the entire insulation substrate 11 can be inserted so that the insulation substrate 11 can be inserted and withdrawn in the vertical direction. In addition, since the width of the water tank 50 may be a width through which the substrate 11 can be inserted, the width of the water tank 50 is narrowed to prevent waste of the electrolyte solution or the nonpolar solvent 52.

무극성 용매(52)는 전해액층(54)이 무극성 용매(52)의 상면에 배치될 수 있도록 전해액에 비해 비중이 높으면서 전해액과 섞이지 않는 용매가 사용된다.As the nonpolar solvent 52, a solvent having a specific gravity higher than that of the electrolyte solution and not mixed with the electrolyte solution may be used so that the electrolyte layer 54 may be disposed on the top surface of the nonpolar solvent 52.

전해액은 황산구리 수용액이 사용될 수 있고, 무극성 용매(52)는 비중이 1.5 g/㎖ 이고, 불연성으로 투명하고 유동성 있는 밀도가 큰 액체인 클로로포름(Chloroform)이 사용되는 것이 바람직하다. The electrolyte solution may be an aqueous copper sulfate solution, the nonpolar solvent 52 has a specific gravity of 1.5 g / ㎖, chloroform (Chloroform) is a non-flammable, transparent and fluid high density liquid is preferably used.

따라서, 수조(50)에는 무극성 용매(52)가 채워지고, 이 무극성 용매(52)의 상면에 전해액층(54)이 형성된다. 전해액층(54)의 두께는 전기 도금을 할 때 전해액층(54)이 있는 부분에서만 전착이 이루어지므로 전해액층(54)의 두께를 조절하게 되면 전기 도금시 한번에 전착되는 구리막의 길이를 조절할 수 있다. Therefore, the non-polar solvent 52 is filled in the water tank 50, and the electrolyte layer 54 is formed in the upper surface of this non-polar solvent 52. As shown in FIG. Since the thickness of the electrolyte layer 54 is electrodeposited only at the portion where the electrolyte layer 54 is present during electroplating, the thickness of the electrolyte layer 54 can be adjusted to control the length of the copper film electrodeposited at the time of electroplating. .

이러한 전해액층(54)의 두께는 다양한 실험을 통해 대형 기판에 균일한 두께로 구리막이 전착될 수 있도록 하는 두께로 설정된다. The thickness of the electrolyte layer 54 is set to a thickness that allows the copper film to be electrodeposited to a large thickness through various experiments.

절연기판(11)에 시드 전극(12)을 형성하는 방법은 스퍼터링(sputtering)이나 박막 증착 방식이 사용될 수 있다. 이러한 절연기판(11)에 시드 전극(12)을 형성하는 방법은 아래에서 상세히 설명하기로 한다. As the method for forming the seed electrode 12 on the insulating substrate 11, sputtering or a thin film deposition method may be used. A method of forming the seed electrode 12 on the insulating substrate 11 will be described in detail below.

구리 전극(56)은 수조(50)의 내면 상단 즉, 전해액층(54)이 위치되는 부위에 장착되어 전해액층(54)과 접촉된다. The copper electrode 56 is mounted on the upper end of the inner surface of the water tank 50, that is, the portion where the electrolyte layer 54 is located and is in contact with the electrolyte layer 54.

그리고, 전원 공급부(62)는 시드 전극(12)과 구리 전극(56) 사이에 일정한 전류를 공급해준 역할을 하고 제어유닛 또는 사용자가 직접 조작하는 조작 패널로부터 인가되는 신호에 따라 온/오프된다. The power supply 62 serves to supply a constant current between the seed electrode 12 and the copper electrode 56 and is turned on / off in response to a signal applied from a control unit or a manipulation panel directly operated by a user.

구동부(64)는 절연기판(11)을 상하방향으로 승강시키는 것으로, 전원이 인가되면 작동되는 솔레노이드 구조, 구동모터와 스크류 바로 구성되어 구동모터가 구동되면 스크류 바가 회전되면서 절연기판을 승강시키는 구조, 파워 실린더 구조 등 절연기판(11)을 승강시킬 수 있는 구조이면 어떠한 구동부도 적용이 가능하다. The driving unit 64 is to elevate the insulating substrate 11 in the up and down direction, and includes a solenoid structure that is operated when power is applied, a driving motor and a screw bar, and a structure in which the screw bar is rotated to raise and lower the insulating substrate when the driving motor is driven. Any drive unit can be applied as long as it can lift and lower the insulating substrate 11 such as a power cylinder structure.

이와 같이, 구성되는 본 발명의 일 실시예에 따른 전기 도금장치의 작용을 다음에서 설명한다. Thus, the operation of the electroplating apparatus according to an embodiment of the present invention configured will be described below.

시드 전극(12)이 형성된 절연기판(11)을 수조(50)의 상면에 배치한다. 이때, 수조(50)에는 무극성 용매(52)가 채워지고 무극성 용매(52)의 상면에 전해액층(54)이 형성된다. The insulating substrate 11 on which the seed electrode 12 is formed is disposed on the upper surface of the water tank 50. At this time, the non-polar solvent 52 is filled in the water tank 50, and the electrolyte layer 54 is formed on the upper surface of the non-polar solvent 52.

이러한 상태에서 구동부(64)를 작동시키면 절연기판(11)이 하강하면서 수조(50) 내부로 삽입되어 전해액층(54)과 접촉되고 전원 공급부(62)에서 구리 전극(56)과 시드 전극(12) 사이에 전류를 인가하면 전해액층(54)이 있는 부분에만 국부적으로 시드 전극(12)의 표면에 구리막이 형성된다. 즉, 전원 공급부(62)에서 시드 전극(12)과 구리 전극(56) 사이에 전류를 인가하면 전해액층(54)을 통해 구리 전극(56)의 금속 이온이 시드 전극(12)의 표면에 전착되어 구리막이 형성된다. In this state, when the driving unit 64 is operated, the insulating substrate 11 descends and is inserted into the water tank 50 to be in contact with the electrolyte layer 54 and the copper electrode 56 and the seed electrode 12 in the power supply unit 62. When a current is applied between the electrodes, a copper film is formed on the surface of the seed electrode 12 locally only at the portion where the electrolyte layer 54 is present. That is, when a current is applied between the seed electrode 12 and the copper electrode 56 in the power supply 62, metal ions of the copper electrode 56 are electrodeposited on the surface of the seed electrode 12 through the electrolyte layer 54. A copper film is formed.

그리고, 절연기판(11)이 일정속도로 하강하여 절연기판(11) 전체의 시드 전극(12) 표면에 균일한 두께의 구리막이 형성된다. Then, the insulating substrate 11 is lowered at a constant speed so that a copper film having a uniform thickness is formed on the surface of the seed electrode 12 of the entire insulating substrate 11.

이와 같이, 일 실시예에 따른 전기 도금장치는 전해액층(54)이 있는 부분에서만 국부적으로 구리막이 형성되기 때문에 소형 기판에 구리막을 형성하는 것과 동일한 역할을 하게 되어 대형 기판의 전체면에 걸쳐 구리막의 두께를 균일하게 형성할 수 있다. As such, the electroplating apparatus according to the exemplary embodiment plays the same role as forming the copper film on the small substrate because the copper film is locally formed only at the portion in which the electrolyte layer 54 is provided. The thickness can be formed uniformly.

이러한 절연기판을 하측 방향으로 이동시키면서 하는 구리 도금은 1회 실시하면 대면적 기판 위에서 비교적 균일한 크기의 구리 그레인(Cu grain)을 2000~3000Å두께로 생성시킬 수 있으며, 이때 전착(electroplating)된 2000~3000Å두께의 구리막은 음극인 금속 전극의 저항을 낮춰주는 효과도 있다. Performing such a copper plating while moving the insulating substrate in the downward direction can produce a relatively uniform copper grain (Cu grain) of 2000-3000 kPa on a large-area substrate, and at this time, electroplating 2000 The copper film having a thickness of ˜3000 kV can also lower the resistance of the metal electrode, which is the cathode.

그리고, 구리막의 두께를 두껍게 할 경우에는 절연기판을 반복해서 수조 내부로 하강시켜 구리막을 전착시킨다. When the thickness of the copper film is increased, the insulating substrate is repeatedly lowered into the water bath to electrodeposit the copper film.

또한, 본 발명에서는 절연기판의 하강 속도와 전류밀도는 구리 전착속도, 구리 그레인 크기, 전착되는 모양에 큰 영향을 미칠 수 있다. 전류밀도가 특정 값 이상으로 높아지게 되면 덴드라이트(dendrite) 형태로 전착이 이루어지게 되고, 절연기판의 하강 속도가 특정 값 이하가 되는 경우에도 덴드라이트 형태로 전착이 이루어지게 된다. In addition, in the present invention, the falling speed and the current density of the insulating substrate may have a great influence on the copper electrodeposition rate, the copper grain size, and the electrodeposition shape. When the current density is higher than a certain value, electrodeposition is performed in the form of a dendrite, and electrodeposition is performed in the form of a dendrite even when the falling speed of the insulating substrate is below a specific value.

또한, 절연기판의 하강속도가 너무 느리면 전착된 구리막이 두꺼워지면서 금속 전극의 저항이 낮아지기 때문에 순간적으로 전류밀도가 증가하는 현상이 나타난다. 따라서, 본 발명에서는 덴드라이트 성장(dendrite growth)이 일어나지 않는 전류밀도와 하강속도에서 실시함에 의해 균일한 막을 얻는다. 이를 위해 처음에 높은 전류밀도로 스캔하여 핵생성을 시키고, 이후 낮은 전류밀도에서 절연기판의 하강을 반복하면 덴드라이트 현상을 피하면서 구리를 트렌치 안에 채워넣을 수 있게 된다.In addition, if the falling speed of the insulating substrate is too slow, the electrodeposited copper film becomes thick and the resistance of the metal electrode is lowered, which results in an instantaneous increase in current density. Therefore, in the present invention, a uniform film is obtained by performing at a current density and a falling speed at which no dendrite growth occurs. To do this, first scan at a high current density to nucleate, and then repeat the descent of the insulating substrate at low current densities so that copper can be filled in the trench while avoiding dendrite.

또한, 전류밀도가 특정 값 이하가 되거나 하강속도가 너무 빠르면 핵생성이 어려워 그레인 사이즈가 커지게 되고 구리막 표면이 거칠어지게 된다.In addition, if the current density is below a certain value or the falling speed is too fast, nucleation is difficult, resulting in large grain size and roughening of the copper film surface.

본 발명에서는 전착 금속으로 구리를 포함한 모든 금속 및 합금을 사용할 수 있다.In the present invention, all metals and alloys including copper may be used as the electrodeposition metal.

이와 같은 방식으로 얇은 구리 박막을 형성하고 이후 전해액 속에 절연기판전체를 담가 전기도금을 행하여 균일한 구리 막 또는 트렌치 또는 구멍을 채우는 것도 가능하다. It is also possible to form a thin copper thin film in this manner, and then immerse the entire insulating substrate in the electrolytic solution to perform electroplating to fill a uniform copper film, trench or hole.

도 4는 본 발명의 다른 실시예에 따른 전기 도금장치의 구성도이다. 4 is a block diagram of an electroplating apparatus according to another embodiment of the present invention.

도 4를 참조하면, 다른 실시예에 따른 전기 도금장치는 전해액에 비해 비중이 높은 제1무극성 용매(70) 및 전해액에 비해 비중이 낮은 제2무극성 용매(72)가 채워지고 제1무극성 용매(70)와 제2무극성 용매(72) 사이에 전해액층(54)이 형성되는 수조(50)와, 수조(50)의 내측 상단에 설치되는 구리 전극(56)과, 수조(50)에 상하방향으로 이동 가능하게 배치되어 수조(50)에서 수조(50) 외부로 인출되면서 구리막이 형성되는 시드 전극(12)이 형성된 절연기판(11)과, 절연기판(11)을 승강시키는 구동부(64)와, 구리 전극(56)과 시드 전극(12) 사이에 일정한 전류를 공급하는 전원 공급부(62)를 포함한다. Referring to FIG. 4, the electroplating apparatus according to another embodiment is filled with a first nonpolar solvent 70 having a higher specific gravity than an electrolyte and a second nonpolar solvent 72 having a lower specific gravity than an electrolyte, and the first nonpolar solvent ( The tank 50 in which the electrolyte layer 54 is formed between the 70 and the second nonpolar solvent 72, the copper electrode 56 provided at the upper end of the tank 50, and the tank 50 in the vertical direction. An insulating substrate 11 having a seed electrode 12 having a copper film formed thereon while being movably disposed therefrom and drawn out of the tank 50 to the outside of the tank 50, and a driving unit 64 for elevating the insulating substrate 11; And a power supply 62 for supplying a constant current between the copper electrode 56 and the seed electrode 12.

수조(50)는 절연기판(11)이 수직방향으로 삽입 및 인출될 수 있도록 상면이 개방되고 절연기판(11) 전체가 삽입될 수 있는 높이를 가진다. 그리고, 수조(50)의 폭은 기판(11)이 삽입될 수 있는 폭이면 되므로 폭을 좁게 하여 전해액이나 무극성 용매의 낭비를 방지한다. The water tank 50 has a height at which the top surface is opened and the entire insulation substrate 11 can be inserted so that the insulation substrate 11 can be inserted and withdrawn in the vertical direction. In addition, since the width of the water tank 50 may be a width through which the substrate 11 can be inserted, the width of the water tank 50 is narrowed to prevent waste of the electrolyte solution and the nonpolar solvent.

제1무극성 용매(70)는 전해액이 제1무극성 용매(70)의 상면에 배치될 수 있도록 전해액에 비해 비중이 높으면서 전해액과 섞이지 않는 용매가 사용된다.As the first nonpolar solvent 70, a solvent having a specific gravity higher than that of the electrolyte solution and not mixed with the electrolyte solution may be used so that the electrolyte solution may be disposed on the upper surface of the first nonpolar solvent 70.

그리고, 제2무극성 용매(72)는 전해액이 제2무극성 용매(72)의 하면에 배치되도록 전해액에 비해 비중이 낮으면서 전해액과 섞이지 않는 용매가 사용된다. As the second nonpolar solvent 72, a specific gravity is lower than that of the electrolyte so that the electrolyte is disposed on the lower surface of the second nonpolar solvent 72, and a solvent that does not mix with the electrolyte is used.

따라서, 제1무극성 용매(70)와 제2무극성 용매(72) 사이에 일정 두께의 전해액층(54)이 형성된다. Therefore, an electrolyte layer 54 having a predetermined thickness is formed between the first nonpolar solvent 70 and the second nonpolar solvent 72.

전해액은 황산구리 수용액이 사용될 수 있고, 제1무극성 용매는 비중이 1 이상인 클로로포름(Chloroform)이 사용될 수 있으며, 제2무극성 용매는 비중이 1 이하인 헥산(Hexane)이 사용될 수 있다. Copper electrolyte solution may be used as the electrolyte, the first nonpolar solvent may be used chloroform (Chloroform) having a specific gravity of 1 or more, the second nonpolar solvent may be used hexane (Hexane) with a specific gravity of 1 or less.

이와 같은 다른 실시예에 따른 구리 도금장치는 구동부(64)가 절연기판(11)을 상방향으로 수조(50)에서 절연기판(11)을 인출하면 절연기판(11)의 시드 전극(12)에 구리막이 형성된다. According to the copper plating apparatus according to another exemplary embodiment, when the driving unit 64 pulls the insulating substrate 11 out of the water tank 50 in the upward direction, the copper plating apparatus is connected to the seed electrode 12 of the insulating substrate 11. A copper film is formed.

다른 실시예에 따른 구리 도금장치의 작용을 살펴보면, 시드 전극(12)이 형성된 절연기판(11)을 수조(50)의 내부에 배치한다. 이때, 수조(50)에는 제1무극성 용매(70)와 제2무극성 용매(72) 사이에 전해액층(54)이 형성된다. Looking at the operation of the copper plating apparatus according to another embodiment, the insulating substrate 11 on which the seed electrode 12 is formed is disposed in the water tank 50. In this case, an electrolyte layer 54 is formed between the first nonpolar solvent 70 and the second nonpolar solvent 72 in the water tank 50.

이러한 상태에서 구동부(64)를 작동시키면 절연기판(11)이 수조(50) 내부에 서 수조(50)의 외부로 일정속도로 인출된다. 그리고, 전원 공급부(62)에서 구리 전극(56)과 시드 전극(12) 사이에 전류를 인가하면 전해액층(54)이 있는 부분에만 국부적으로 시드 전극(12)의 표면에 구리막이 형성된다. When the driving unit 64 is operated in this state, the insulating substrate 11 is drawn out at a constant speed from the inside of the water tank 50 to the outside of the water tank 50. When a current is applied between the copper electrode 56 and the seed electrode 12 in the power supply 62, a copper film is formed on the surface of the seed electrode 12 locally only at the portion where the electrolyte layer 54 is present.

즉, 전원 공급부(62)에서 시드 전극(12)과 구리 전극(56) 사이에 전류를 인가하면 전해액층(54)을 통해 구리 전극(56)의 금속 이온이 시드 전극(12)의 표면에 전착되어 구리막이 형성된다. That is, when a current is applied between the seed electrode 12 and the copper electrode 56 in the power supply 62, metal ions of the copper electrode 56 are electrodeposited on the surface of the seed electrode 12 through the electrolyte layer 54. A copper film is formed.

그리고, 절연기판(11)이 일정속도로 상승하여 수조(50)의 외부로 완전히 인출되면 절연기판(11)의 시드 전극(12) 전체의 표면에 균일한 두께의 구리막이 형성된다. When the insulating substrate 11 rises at a constant speed and is completely drawn out of the water tank 50, a copper film having a uniform thickness is formed on the entire surface of the seed electrode 12 of the insulating substrate 11.

이와 같이, 다른 실시예에 따른 전기 도금장치는 전해액층(54)이 있는 부분에서만 국부적으로 구리막이 형성되기 때문에 소형 기판에 구리막을 형성하는 것과 동일한 역할을 하게 되어 대형 기판의 전체면에 걸쳐 구리막의 두께를 균일하게 형성할 수 있다. As such, the electroplating apparatus according to another embodiment may play the same role as forming the copper film on the small substrate because the copper film is locally formed only at the portion where the electrolyte layer 54 is present. The thickness can be formed uniformly.

도 5는 본 발명에 따른 액정표시장치의 어레이기판을 나타낸 평면도이다. 5 is a plan view illustrating an array substrate of a liquid crystal display according to the present invention.

액정표시장치는 어레이 기판, 컬러필터 기판, 및 어레이 기판과 컬러필터 기판 사이에 형성된 액정층으로 이루어져 영상을 표시한다. The liquid crystal display device includes an array substrate, a color filter substrate, and a liquid crystal layer formed between the array substrate and the color filter substrate to display an image.

도 5를 참고하면, 어레이 기판은 제1방향(D1)으로 연장된 다수의 게이트 라인(GL)과 상기 제1방향(D1)과 직교하는 제2방향(D2)으로 연장된 다수의 데이터라인(DL)을 포함한다. 다수의 게이트 전극(14)과 동시에 형성되는 게이트 라인(GL)이나 게이트 라인과 직교방향으로 형성되어 소스 전극(S)에 연결되는 다수의 데이터라인(DL)에 의해 다수의 화소영역(화소전극)(23)이 정의된다. Referring to FIG. 5, the array substrate includes a plurality of gate lines GL extending in a first direction D1 and a plurality of data lines extending in a second direction D2 perpendicular to the first direction D1. DL). A plurality of pixel regions (pixel electrodes) are formed by a gate line GL simultaneously formed with the plurality of gate electrodes 14 or a plurality of data lines DL formed in a direction perpendicular to the gate line and connected to the source electrode S. (23) is defined.

어레이 기판은 또한 게이트 라인(GL)으로부터 분기된 게이트 전극(14), 데이터 라인(DL)로부터 분기된 소스 전극(S), 및 상기 화소전극(23)에 대응하여 전기적으로 연결된 드레인 전극(D)으로 이루어진 박막 트랜지스터(TFT)를 포함한다. The array substrate also includes a gate electrode 14 branched from the gate line GL, a source electrode S branched from the data line DL, and a drain electrode D electrically connected to the pixel electrode 23. And a thin film transistor (TFT).

이러한 어레이 기판에 포함되는 본 발명의 일실시예에 따른 박막 트랜지스터의 제조공정에 대해 도 6 내지 도 21을 참고하여 설명한다.A manufacturing process of a thin film transistor according to an exemplary embodiment of the present invention included in such an array substrate will be described with reference to FIGS. 6 to 21.

도 6과 같이, 투명한 절연기판(11), 예를 들어 유리기판에 도전체 예를 들면, Ni, MoW, AL 중 하나를 스퍼터링(sputtering)이나 박막 증착 방식을 통해 형성된 제1접착층(120a) 및 제1전극층(120b)으로 이루어진 기초금속막(120)을 형성한다. As shown in FIG. 6, a first adhesive layer 120a formed of a conductor, for example, Ni, MoW, or AL, on a transparent insulating substrate 11, for example, a glass substrate by sputtering or thin film deposition, and The base metal film 120 formed of the first electrode layer 120b is formed.

여기서, 제1접착층(120a)은 예를 들면, Ni를 사용하여 500Å으로 형성하고, 제1전극층(120b)은 예를 들면, MoW를 사용하여 2000Å으로 형성한다.Here, for example, the first adhesive layer 120a is formed of 500 mW using Ni, and the first electrode layer 120b is formed of 2000 mW using MoW, for example.

이후, 도시되지는 않았지만 포토레지스트를 형성한 후, 게이트 마스크를 이용하여 기초금속막을 패터닝하면 도 7에 도시된 바와 같은 형상의 게이트전극에 대응하는 시드전극(12)이 형성된다. Subsequently, although not shown, after forming the photoresist, the base metal layer is patterned using a gate mask to form a seed electrode 12 corresponding to the gate electrode having a shape as shown in FIG. 7.

이렇게 하여 시드 전극(12)의 패턴 형성이 완료되면, 예를 들면, 실리콘 산화물 또는 실리콘 질화물로 PECVD(Plasma Enhanced Chemical Vapor Deposition)에 의해 1.5마이크로미터 두께의 절연막(13)을 도 8과 같이 증착시킨다. When the pattern formation of the seed electrode 12 is completed in this way, for example, an insulating film 13 having a thickness of 1.5 micrometers is deposited as shown in FIG. 8 by PECVD (Plasma Enhanced Chemical Vapor Deposition) using silicon oxide or silicon nitride. .

이후 절연막(13)의 상부로 도 9와 같이 포토레지스트층(15)을 코팅한 후, 배면노광(back exposure)을 시행한다. 그러면, 배면노광에 의해 마스크없이 노광, 현상한 후 시드 전극(12)에 의해 노광되지 않은 네가티브(negative)타입의 포토레지스트층(15)을 제거하면 도 10과 같이 자기정렬이 이루어져 게이트 패턴에 대응하는 요홈패턴이 형성된다. 이때, 남겨진 식각용 마스크(15a)를 사용하여 게이트 패턴에 대응하는 요홈에 해당하는 절연막(13)을 예를 들면, 플루오르화 수소(HF)를 사용한 반응성 이온 에칭(Reactive ion etching)하면 도 11과 같이 절연기판(11)의 상부로 트렌치형 가이드부(16)가 형성되어 시드 전극(12)이 상부로 노출된 트렌치형 접촉창이 형성된다. 이후 식각용 마스크(15a)를 제거한다. Thereafter, the photoresist layer 15 is coated on the insulating layer 13 as shown in FIG. 9, and then back exposure is performed. Then, when the photoresist layer 15 of the negative type that is not exposed by the seed electrode 12 is removed after exposure and development without a mask by the back exposure, self alignment is performed as shown in FIG. 10 to correspond to the gate pattern. Groove pattern is formed. In this case, if the insulating mask 13 corresponding to the recess corresponding to the gate pattern is used using the remaining etching mask 15a, for example, reactive ion etching using hydrogen fluoride (HF) may be performed. As described above, the trench guide portion 16 is formed on the insulating substrate 11 to form a trench contact window in which the seed electrode 12 is exposed upward. Thereafter, the etching mask 15a is removed.

이후, 트렌치형 가이드부(16)를 이용하여 노출된 시드 전극(12)의 상부에 전기도금에 의해 구리를 선택적으로 1 내지 2 마이크로미터 두께로 전착시키면, 트렌치형 가이드부(16)에는 구리가 전착되지 않고 노출된 시드 전극(12)의 상부 트렌치에만 구리가 전착(electroplating)되어 게이트 전극이 되는 구리막(37)이 선택적으로 형성된다. 즉, 시드 전극(12)을 음극으로 하고 구리 금속을 양극으로 설정하여 전기 도금 공정을 실시하면 선택적으로 구리막(37)이 형성된다. Thereafter, when the electrode is selectively electrodeposited to a thickness of 1 to 2 micrometers by electroplating on the exposed seed electrode 12 using the trench guide portion 16, copper is formed in the trench guide portion 16. Copper is electroplated only on the upper trenches of the seed electrode 12 exposed without being electrodeposited to selectively form a copper film 37 serving as a gate electrode. That is, when the seed electrode 12 is used as the cathode and the copper metal is set as the anode, the electroplating process is performed to selectively form the copper film 37.

본 발명에서는 구리 게이트 전극인 구리막(37)을 형성하는 구리 도금 공정으로서 도 3 및 도 4에 도시된 전기 도금장치에 의해 스캐닝 방식으로 구리막을 형성한다. In the present invention, as a copper plating process for forming a copper film 37 which is a copper gate electrode, a copper film is formed by a scanning method by the electroplating apparatus shown in FIGS. 3 and 4.

그리고, 구리막의 두께가 설정 두께보다 얇을 경우 전해액 수조에 기판을 담근 후 전기 도금을 다시 한번 실시하여 구리 게이트 전극(14)을 형성한다.When the thickness of the copper film is thinner than the set thickness, the copper gate electrode 14 is formed by immersing the substrate in the electrolyte bath and performing electroplating once again.

그리고, 도 12에 도시된 바와 같이, 구리 게이트 전극(14)의 평탄화를 도모하기 위하여 구리 게이트 전극(14)이 트렌치형 가이드부(16)의 상부로 형성되는 것을 고려하여, CMP(Chemo-Mechanical Polishing) 또는 그라인딩 등의 평탄화 공정을 진행하여 게이트 전극(14) 즉, 구리 배선과 트렌치형 가이드부(16)의 평탄화를 실시한다. As shown in FIG. 12, in order to planarize the copper gate electrode 14, considering that the copper gate electrode 14 is formed on the upper portion of the trench guide portion 16, the CMP (Chemo-Mechanical) A planarization process such as polishing or grinding is performed to planarize the gate electrode 14, that is, the copper wiring and the trench guide portion 16.

이 경우, 대면적 기판위에 폴리싱 장치를 랜덤한 방향으로 이동시켜 과충전된 구리 게이트를 평탄화하는 것이 필요하고, 구리 식각용액 없이 미세한 연마제로만 폴리싱하여 과충전된 구리 게이트를 평탄화할 수 있다.In this case, it is necessary to planarize the overcharged copper gate by moving the polishing apparatus in a random direction on the large-area substrate, and planarize the overcharged copper gate by polishing only with a fine abrasive without a copper etching solution.

이 경우, 바람직하게는 게이트 전극(14)과 연결되어 TFT에 게이트 신호를 인가하는 게이트 라인용 배선을 동시에 형성한다. 이때, 소스전극(S)과 연결되는 데이터 라인(DL)도 게이트 라인(GL)의 형성과 동일한 공정/재료로 형성되는 것이 바람직하다.In this case, it is preferable to simultaneously form the gate line wiring connected to the gate electrode 14 to apply a gate signal to the TFT. In this case, the data line DL connected to the source electrode S may also be formed of the same process / material as that of the gate line GL.

이후, 도 13과 같이 게이트 전극(14)과 트렌치형 가이드부(16)의 상부로 예를 들면, PECVD에 의해 게이트 절연막(17)을 1000Å 두께로 증착한다. 상기 게이트 절연막(17)은 실리콘 산화막 또는 실리콘 질화막을 사용할 수 있다. Thereafter, as illustrated in FIG. 13, the gate insulating layer 17 is deposited to a thickness of 1000 占 by, for example, PECVD on the upper portion of the gate electrode 14 and the trench guide portion 16. The gate insulating layer 17 may use a silicon oxide film or a silicon nitride film.

그후, 도 14와 같이, 게이트 절연막(17)의 상부로 비정질 실리콘층(18)을 예를 들면, CVD에 의해 증착한다. 상기 비정질 실리콘층(18)의 증착 시에 소스 및 드레인 영역을 형성하기 위해 인사이투(in-situ) 도핑을 동시에 할 수 있다. Thereafter, as shown in Fig. 14, an amorphous silicon layer 18 is deposited on the gate insulating film 17 by, for example, CVD. In-situ doping may be simultaneously performed to form the source and drain regions when the amorphous silicon layer 18 is deposited.

다결정 실리콘 TFT를 구성하는 경우는 후술하는 바와 같이 일반적으로 인사이투(in-situ) 도핑을 하지 않는다. 레이저를 사용하여 결정화하는 경우 보호 산화막 전후로 결정화 공정 처리를 한다. 비 레이저 공법을 사용하는 경우 공법에 따라 다를 수 있으나 본 실시예에서는 비정질 실리콘의 결정화에 MILC를 활용하는 방법을 예를 들어 설명한다. In the case of configuring the polycrystalline silicon TFT, in-situ doping is generally not performed as described later. In the case of crystallization using a laser, a crystallization process treatment is performed before and after the protective oxide film. In the case of using a non-laser method, the method may be different depending on the method. In this embodiment, a method of using MILC for crystallization of amorphous silicon will be described as an example.

비정질 실리콘층(18)이 증착되면, 비정질 실리콘층(18)의 결정화를 유도하기 위한 금속 유도막을 리프트-오프(lift-off)방식으로 형성하기 위한 포토레지스트 마스크(19)를 도 15와 같이 형성한다. 포토레지스트 마스크(19)의 상부로 금속 유도 측면 결정화(MILC) 금속 유도막인 니켈 패턴층(20)을 도 16과 같이 형성한다. 이때, 결정화 금속 유도막으로 사용되는 재료로는 니켈 이외에도, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Cr, Mo, Tr, Ru, Rh, Cd, Pt 등이 주로 사용된다. When the amorphous silicon layer 18 is deposited, a photoresist mask 19 for forming a metal induction film for inducing the crystallization of the amorphous silicon layer 18 in a lift-off manner is formed as shown in FIG. 15. do. A nickel pattern layer 20, which is a metal induction side crystallization (MILC) metal induction film, is formed on the photoresist mask 19 as shown in FIG. 16. In this case, in addition to nickel, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Cr, Mo, Tr, Ru, Rh, Cd, Pt, etc. are mainly used as the material used as the crystallized metal induction film. do.

니켈 패턴층(20)이 형성되면, MILC(금속 유도 측면 결정화) 저온 열처리에 의해 비정질 실리콘층(18)을 결정화한 후, 니켈 패턴층(20)을 제거하여 결정화 실리콘층(18a)이 도 17과 같이 형성된다.After the nickel pattern layer 20 is formed, the amorphous silicon layer 18 is crystallized by MILC (metal induced side crystallization) low temperature heat treatment, and then the nickel pattern layer 20 is removed to form the crystallized silicon layer 18a. It is formed as follows.

여기서, MILC 열처리에 의해 비정질 실리콘을 금속 유도 측면 결정화하는 기술은 본 발명의 발명자에 의해 선 출원된 한국공개특허 제 10-2009-42122호에 개시되어 있으므로 그에 대한 상세한 설명은 생략하기로 한다. Here, the technique for metal-induced side crystallization of amorphous silicon by MILC heat treatment is disclosed in Korean Patent Laid-Open Publication No. 10-2009-42122 filed by the inventor of the present invention, a detailed description thereof will be omitted.

MILC 열처리가 이루어져 비정질 실리콘의 결정화가 완료되어 다결정 실리콘층(18a)이 형성된 후, 다결정 실리콘층(18a)의 상부로 보호 산화막(21)을 3000Å 두께로 도 18과 같이 증착시킨다. 또한, 보호 산화막(21)의 상부로 포토레지스트를 도포하여 포토레지스트층(22)을 도 19와 같이 형성한다. After the MILC heat treatment is performed to complete the crystallization of the amorphous silicon to form the polycrystalline silicon layer 18a, the protective oxide film 21 is deposited on the polycrystalline silicon layer 18a to have a thickness of 3000 m 3 as shown in FIG. Further, a photoresist is applied over the protective oxide film 21 to form a photoresist layer 22 as shown in FIG.

이후, 도 19에서 보는 바와 같이 배면노광(back exposure)에 의해 마스크없이 노광, 현상한 후 노광된 포지티브(positive)타입의 포토레지스트층(22)을 제거하여 남겨진 식각용 마스크(도시되지 않음)를 사용하여 보호 산화막(21)을 에칭하면 도 20과 같이 이온주입차단용 마스크(21a)가 형성된다. Subsequently, as shown in FIG. 19, the etching mask (not shown) left by removing the positive photoresist layer 22 exposed after developing and exposing without a mask by back exposure is removed. When the protective oxide film 21 is etched, the ion implantation blocking mask 21a is formed as shown in FIG.

이온주입차단용 마스크(21a)를 이용하여 불순물 이온주입(ion mass doping : IMD)에 의해 소스 영역과 드레인 영역을 형성하고 열처리에 의해 주입된 불순물(dopant)을 활성화한다. A source region and a drain region are formed by ion mass doping (IMD) using the ion implantation blocking mask 21a, and the dopant implanted by heat treatment is activated.

도 21을 보면, 활성화된 소스 전극(S)과 드레인 전극(D)의 상부로 식각용 마스크(도시되지 않음)를 형성하고 채널층(C)을 식각에 의해 형성한 후, 그 상부로 무기 절연막으로 이루어진 포토레지스트층(22)을 형성한다. 이후, 포토레지스트층(22)을 통해 드레인 전극(D)을 노출시키는 콘택홀을 형성하고 그 포토레지스트층(22) 상에는 ITO 또는 IZO로 이루어진 화소전극(23)이 형성됨에 따라 어레이 기판의 제조가 완료된다. Referring to FIG. 21, an etching mask (not shown) is formed on the activated source electrode S and the drain electrode D, and the channel layer C is formed by etching, and then an inorganic insulating layer is formed thereon. A photoresist layer 22 is formed. Thereafter, a contact hole for exposing the drain electrode D is formed through the photoresist layer 22, and the pixel electrode 23 made of ITO or IZO is formed on the photoresist layer 22. Is done.

상기 실시예 설명에서는 게이트 라인이 게이트 전극의 형성시에 동일한 공정/재료로 형성되는 것을 예시하였으나, 소스 전극과 연결되는 데이터 라인도 게이트 라인 형성과 동일한 공정/재료로 형성될 수 있다. In the above-described embodiment, the gate line is formed of the same process / material when the gate electrode is formed, but the data line connected to the source electrode may be formed of the same process / material as the gate line.

상기와 같은 구리 하부 게이트 박막 트랜지스터 제조공정은 평탄화된 두꺼운 게이트 구리 배선이 이루어진 기판 상에 전술한 MILC 이외에 다른 결정화 방법의 적용도 가능하며, 기타의 TFT 제조공정으로의 일부 변형도 가능하다. The copper lower gate thin film transistor manufacturing process as described above may be applied to other crystallization methods in addition to the above-described MILC on a substrate on which planarized thick gate copper wiring is formed, and may be partially modified to other TFT manufacturing processes.

이처럼, 본 발명은 대형 디스플레이에 적합한 낮은 저항값을 갖는 구리를 전기도금법에 의해 하부 게이트로 사용가능한 두께로 형성할 수 있으며, 게이트 전극으로 사용되는 평탄화과정을 거쳐 스텝 커버리지(step coverage)를 해소할 수 있다. As described above, the present invention can form a copper having a low resistance value suitable for a large display to a thickness usable as the lower gate by electroplating, and eliminate the step coverage through the planarization process used as the gate electrode. Can be.

또한, 본 발명은 게이트 전극으로 구리를 사용하기 때문에 별도의 마스크 없이 배면노광에 의해 소스와 드레인을 게이트에 자동정렬할 수 있어 정렬오차를 최소화할 수 있다. In addition, since the present invention uses copper as the gate electrode, the source and drain can be automatically aligned to the gate by the back exposure without a separate mask, thereby minimizing the alignment error.

상기 실시예에서는 활성화 영역으로 다결정 실리콘을 사용한 것을 예시하였으나, 비정질 실리콘을 활성화 영역으로 사용하는 것도 가능하다. In the above embodiment, although polycrystalline silicon is used as the activation region, it is also possible to use amorphous silicon as the activation region.

단, 이 경우 배면 노광을 이용하여 이온주입차단용 마스크를 형성하는 대신에 종래와 같은 주지된 방법으로 마스크를 형성하는 것이 요구된다. However, in this case, instead of forming the mask for ion implantation blocking using the back exposure, it is required to form the mask by the known method as in the prior art.

본 발명은 능동 액정 디스플레이(AMLCD), 유기발광다이오드(AMOLED) 등의 디스플레이 장치에 사용되는 박막트랜지스터 및 배선에 적용가능하다. The present invention is applicable to thin film transistors and wirings used in display devices such as active liquid crystal displays (AMLCDs) and organic light emitting diodes (AMOLEDs).

11: 절연기판 12: 시드 전극
13: 절연막 14 게이트 전극
15: 포토레지스트층 16: 트렌치형 가이드부
17: 게이트 절연막 18: 비정질 실리콘층
18a: 다결정 실리콘층 19: 포토레지스트 마스크
20: 니켈 패턴층 21: 보호 산화막
21a: 이온주입차단용 마스크 22: 포토레지스트층
50 : 수조 54: 전해액층
56: 구리전극 62: 전원 공급부
11: insulating substrate 12: seed electrode
13: insulating film 14 gate electrode
15: photoresist layer 16: trench type guide part
17: gate insulating film 18: amorphous silicon layer
18a: polycrystalline silicon layer 19: photoresist mask
20: nickel pattern layer 21: protective oxide film
21a: ion implantation blocking mask 22: photoresist layer
50: water tank 54: electrolyte solution layer
56: copper electrode 62: power supply

Claims (8)

전해액에 비해 비중이 높은 무극성 용매가 채워지고 상기 무극성 용매의 상면에 전해액층이 형성되는 수조;
상기 수조의 전해액층이 있는 부분에 설치되는 구리 전극;
상기 수조 내부로 인입 및 인출되게 배치되고 시드 전극이 형성된 절연기판을 승강시키는 구동부; 및
상기 구리 전극과 시드 전극 사이에 전류를 인가하는 전원 공급부를 포함하는 전기 도금장치.
A bath in which a nonpolar solvent having a specific gravity higher than that of the electrolyte is filled and an electrolyte layer is formed on an upper surface of the nonpolar solvent;
A copper electrode provided at a portion of the tank with an electrolyte layer;
A driving unit configured to lift and lower the insulating substrate having a seed electrode formed therein and drawn into the tank; And
Electroplating apparatus including a power supply for applying a current between the copper electrode and the seed electrode.
제1항에 있어서,
상기 무극성 용매는 비중이 1.5 g/㎖ 인 클로로포름(Chloroform)이 사용되는 것을 특징으로 하는 전기 도금장치.
The method of claim 1,
The nonpolar solvent is an electroplating apparatus, characterized in that chloroform having a specific gravity of 1.5 g / ml is used.
제1항에 있어서,
상기 절연기판이 수조 내부로 인입될 때 시드 전극의 표면에 구리막이 형성되는 것을 특징으로 하는 전기 도금장치.
The method of claim 1,
Electroplating apparatus, characterized in that the copper film is formed on the surface of the seed electrode when the insulating substrate is drawn into the tank.
전해액에 비해 비중이 높은 제1무극성 용매 및 전해액에 비해 비중이 낮은 제2무극성 용매가 채워지고, 상기 제1무극 용매와 제2무극성 용매 사이에 전해액층이 형성되는 수조;
상기 수조의 전해액층이 위치되는 부분에 설치되는 구리 전극;
상기 수조에 승강 가능하게 배치되는 시드 전극이 형성된 절연기판을 승강시키는 구동부; 및
상기 구리 전극과 시드 전극 사이에 일정한 전류를 공급하는 전원 공급부를 포함하는 전기 도금장치.
A water tank in which a first nonpolar solvent having a specific gravity higher than that of the electrolyte and a second nonpolar solvent having a low specific gravity compared to the electrolyte are filled, and an electrolyte layer is formed between the first nonpolar solvent and the second nonpolar solvent;
A copper electrode provided at a portion where the electrolyte layer of the tank is located;
A driving unit for elevating an insulating substrate having a seed electrode disposed to be elevated in the tank; And
Electroplating apparatus including a power supply for supplying a constant current between the copper electrode and the seed electrode.
제4항에 있어서,
상기 제1무극성 용매는 클로로포름(Chloroform)이 사용되고, 상기 제2무극성 용매는 헥산(Hexane)이 사용되는 것을 특징으로 하는 전기 도금장치.
5. The method of claim 4,
The first nonpolar solvent is chloroform (Chloroform) is used, the second nonpolar solvent is electroplating apparatus, characterized in that hexane (Hexane) is used.
제4항에 있어서,
상기 절연기판이 수조의 내부에서 수조의 외부로 인출되면서 상기 시드 전극의 표면에 구리막이 형성되는 것을 특징으로 하는 전기 도금장치.
5. The method of claim 4,
Electroplating apparatus, characterized in that the copper substrate is formed on the surface of the seed electrode while the insulating substrate is drawn out of the tank from the inside of the tank.
수조에 전해액에 비해 비중이 높은 무극성 용매를 채우고 무극성 용매의 상면에 전해액층을 형성하는 단계;
상기 수조의 전해액층이 위치되는 부분에 구리 전극을 설치하는 단계;
시드 전극이 형성된 절연기판을 상기 수조의 상측에서 상기 수조 내부로 일정 속도로 인입시키는 단계;
상기 시드 전극과 구리 전극에 전류를 인가하여 전해액층을 통과하는 시드 전극의 표면에 순차적으로 구리막을 형성하는 단계를 포함하는 전기 도금방법.
Filling the tank with a nonpolar solvent having a higher specific gravity than the electrolyte and forming an electrolyte layer on the upper surface of the nonpolar solvent;
Installing a copper electrode at a portion where the electrolyte layer of the tank is located;
Drawing an insulating substrate on which a seed electrode is formed, into the tank from the upper side of the tank at a constant speed;
Applying a current to the seed electrode and the copper electrode to sequentially form a copper film on the surface of the seed electrode passing through the electrolyte layer.
수조에 전해액에 비해 비중이 높은 제1무극성 용매와 전해액에 비해 비중이 낮은 제2무극성 용매를 채우고,제1무극성 용매와 제2무극성 용매 사이에 전해액층형성하는 단계;
상기 수조의 전해액층이 위치되는 부분에 구리 전극을 설치하는 단계;
시드 전극이 형성된 절연기판을 상기 수조에 내부에서 외부로 일정 속도로 인출시키는 단계;
상기 시드 전극과 구리 전극에 전류를 인가하여 전해액층을 통과하는 시드 전극의 표면에 순차적으로 구리막을 형성하는 단계를 포함하는 전기 도금방법.
Filling a water tank with a first nonpolar solvent having a higher specific gravity than the electrolyte and a second nonpolar solvent having a lower specific gravity than the electrolyte, and forming an electrolyte layer between the first nonpolar solvent and the second nonpolar solvent;
Installing a copper electrode at a portion where the electrolyte layer of the tank is located;
Drawing an insulating substrate on which a seed electrode is formed, from the inside to the outside of the water tank at a constant speed;
Applying a current to the seed electrode and the copper electrode to sequentially form a copper film on the surface of the seed electrode passing through the electrolyte layer.
KR1020110065376A 2011-07-01 2011-07-01 Electroplating system and electroplating method KR101318197B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110065376A KR101318197B1 (en) 2011-07-01 2011-07-01 Electroplating system and electroplating method
US13/182,642 US20130001091A1 (en) 2011-07-01 2011-07-14 Electroplating apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110065376A KR101318197B1 (en) 2011-07-01 2011-07-01 Electroplating system and electroplating method

Publications (2)

Publication Number Publication Date
KR20130003798A KR20130003798A (en) 2013-01-09
KR101318197B1 true KR101318197B1 (en) 2013-10-17

Family

ID=47389484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110065376A KR101318197B1 (en) 2011-07-01 2011-07-01 Electroplating system and electroplating method

Country Status (2)

Country Link
US (1) US20130001091A1 (en)
KR (1) KR101318197B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417490B (en) * 2018-03-15 2021-01-19 京东方科技集团股份有限公司 Method for etching metal workpiece and manufacturing method of display panel
KR102184337B1 (en) 2019-10-08 2020-11-30 주식회사 풍산 Method for obtaining range of rocket assisted projectile

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01149998A (en) * 1987-12-07 1989-06-13 Mitsubishi Cable Ind Ltd Continuous production of long-sized body having conductive organic high molecular layer
JPH05339780A (en) * 1992-06-04 1993-12-21 Mitsubishi Materials Corp Production of metallic thin film
JP2009024242A (en) 2007-07-23 2009-02-05 Mitsubishi Electric Corp Plating device for metal pipe, and plating method for metal pipe
KR20100077449A (en) * 2008-12-29 2010-07-08 주식회사 케이씨텍 Operation unit and wafer plating apparatus having the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6527920B1 (en) * 2000-05-10 2003-03-04 Novellus Systems, Inc. Copper electroplating apparatus
US6793793B2 (en) * 2000-08-24 2004-09-21 Hideo Yoshida Electrochemical treating method such as electroplating and electrochemical reaction device therefor
US6482298B1 (en) * 2000-09-27 2002-11-19 International Business Machines Corporation Apparatus for electroplating alloy films

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01149998A (en) * 1987-12-07 1989-06-13 Mitsubishi Cable Ind Ltd Continuous production of long-sized body having conductive organic high molecular layer
JPH05339780A (en) * 1992-06-04 1993-12-21 Mitsubishi Materials Corp Production of metallic thin film
JP2009024242A (en) 2007-07-23 2009-02-05 Mitsubishi Electric Corp Plating device for metal pipe, and plating method for metal pipe
KR20100077449A (en) * 2008-12-29 2010-07-08 주식회사 케이씨텍 Operation unit and wafer plating apparatus having the same

Also Published As

Publication number Publication date
US20130001091A1 (en) 2013-01-03
KR20130003798A (en) 2013-01-09

Similar Documents

Publication Publication Date Title
CN102074502B (en) Method of fabricating array substrate
KR101283008B1 (en) Method for Manufacturing Thin Film Transistor of Poly Silicon Having Cu Bottom Gate Structure of Trench Type
JP4594275B2 (en) Nano material alignment method and method of manufacturing liquid crystal display device using the same
JP4847917B2 (en) Manufacturing method of substrate for liquid crystal display
CN106558593A (en) The preparation method of array base palte, display floater, display device and array base palte
CN103839826A (en) Low-temperature polycrystalline silicon thin film transistor, array substrate and manufacturing method of array substrate
CN102842601A (en) Array substrate and manufacture method thereof
KR100788551B1 (en) Organic light emitting display and manufacturing method thereof
CN103985713A (en) TFT array substrate and manufacturing method thereof
CN102263060B (en) Array substrate and manufacturing method thereof as well as LCD (liquid crystal display)
CN103354206A (en) Through-hole manufacturing method, display-panel manufacturing method and display panel
KR101318197B1 (en) Electroplating system and electroplating method
CN103022355B (en) A kind of low-temperature polysilicon film transistor and preparation method thereof
KR101283009B1 (en) Electroplating system and electroplating method
KR101198312B1 (en) Method for Manufacturing Thin Film Transistor of Poly Silicon having Cu Bottom Gate Structure
CN105261636B (en) A kind of thin film transistor (TFT), its preparation method, array base palte and display device
JP2002129383A (en) Plating equipment and method
JPH11126907A (en) Thin-film transistor and its manufacturing method
KR101359211B1 (en) Methods and apparatus for fabricating conductive features on glass substrates used in liquid crystal displays
CN104766877A (en) Array substrate and manufacturing method and display device thereof
CN207503977U (en) array substrate, display panel and display device
KR100425159B1 (en) Method For Fabricating The Polysilicon Thin Film Transistor And Method For Fabricating Liquid Crystal Display Device By Using Said Metod
CN205069643U (en) Membrane transistor, array substrate and display device
CN108878445A (en) TFT substrate and preparation method thereof
WO2023223657A1 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 6