[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101198216B1 - 액정표시장치와 그 제조방법 - Google Patents

액정표시장치와 그 제조방법 Download PDF

Info

Publication number
KR101198216B1
KR101198216B1 KR1020050087263A KR20050087263A KR101198216B1 KR 101198216 B1 KR101198216 B1 KR 101198216B1 KR 1020050087263 A KR1020050087263 A KR 1020050087263A KR 20050087263 A KR20050087263 A KR 20050087263A KR 101198216 B1 KR101198216 B1 KR 101198216B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
substrate
layer
driving circuit
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050087263A
Other languages
English (en)
Other versions
KR20070033070A (ko
Inventor
박용인
이대윤
김영주
강수혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050087263A priority Critical patent/KR101198216B1/ko
Publication of KR20070033070A publication Critical patent/KR20070033070A/ko
Application granted granted Critical
Publication of KR101198216B1 publication Critical patent/KR101198216B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 구동회로 일체형 액정표시장치와 그 제조방법에 관한 것이다.
본 발명의 특징은, 어레이기판과 컬러필터 기판으로 구성된 액정표시장치의 구성에서, 상기 컬러필터 기판에 포함되는 빛 차단수단을 어레이 기판에 구성하는 것이다.
이와 같은 구성은, 상기 어레이기판에 빛 차단수단을 설계할 때 합착마진을 둘 필요가 없기 때문에 합착 마진만큼의 개구율을 확보할 수 있는 장점이 있다.

Description

액정표시장치와 그 제조방법{LCD and Method of fabricating of the same}
도 1은 일반적인 구동회로 일체형 액정패널을 개략적으로 도시한 평면도이고,
도 2a와 도 2b는 종래에 따른 구동회로 일체형 액정표시장치의 단면구성을 개략적으로 도시한 단면도이고,
도 3a 내지 3i와 도 4a 내지 도 4i는 종래에 따른 구동회로 일체형 액정표시장치용 어레이기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이고,
도 5a와 도 5b는 본 발명에 따른 구동회로 일체형 액정표시장치의 단면구성을 개략적으로 도시한 단면도이고,
도 6a 내지 도 6j와 도 7a 내지 도 7j는 본 발명에 따른 구동회로 일체형 액정표시장치용 어레이기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 기판 102 : 버퍼층
104,106 : 제 1 반도체층, 제 2 반도체층
108,110 : 제 3 반도체층, 제 4 반도체층
114 : 게이트 절연막 116, 118, 120 : 게이트 전극
122 : 스토리지 제 2 전극 136a,138a,140a : 소스 전극
136b,138b,140b : 드레인 전극 142 : 제 1 보호층
146 : 블랙매트릭스 148 : 제 2 보호층
152 : 화소전극
본 발명은 액정표시장치에 관한 것으로, 특히 구동회로 일체형 액정표시장치와 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치는 박막 트랜지스터(Thin Film Transistor ; TFT)를 포함하는 어레이기판과 컬러 필터(color filter)기판 사이에 액정을 주입하여, 이 액정의 이방성에 따른 빛의 굴절률 차이를 이용해 이미지를 얻는 표시장치이다.
이러한 표시장치의 스위칭 소자로 사용되는 박막트랜지스터는, 어레이부의 설계에 따라 다양한 형태로 구성 가능하며 특히 액티브층으로 사용되는 반도체층으로는 비정질 실리콘 또는 다결정 실리콘(폴리 실리콘)을 사용하게 된다.
이때, 일반적인 스위칭 소자로는 수소화된 비정질 실리콘(a-Si:H)이 주로 이용되는데, 이는 저온 공정이 가능하여 저가의 절연기판을 사용할 수 있기 때문이다.
그러나, 수소화된 비정질 실리콘은 원자 배열이 무질서하기 때문에 약한 결합(weak Si-Si bond) 및 댕글링 본드(dangling bond)가 존재하여 빛 조사나 전기장 인가 시 준 안정상태로 변화되어 박막 트랜지스터 소자로 활용시 안정성이 문제로 대두되고 있으며, 전기적 특성(낮은 전계효과 이동도 : 0.1～1.0㎠/V?s)이 좋지 않아 구동회로로는 쓰기 어렵다.
반면, 폴리 실리콘은 비정질 실리콘에 비하여 전계효과 이동도가 크기 때문에 기판 위에 구동회로를 만들 수 있으며, 폴리 실리콘을 이용하여 기판에 직접 구동회로를 만들면 실장이 매우 간단해 지고 액정패널을 더욱 컴팩트(compact)하게 제작할 수 있는 장점이 있다.
도 1은 일반적인 구동회로 일체형 액정표시장치용 어레이기판의 개략도이다.
도시한 바와 같이, 절연 기판(10)은 크게 표시부(D1)와 비표시부(D2)로 정의될 수 있으며, 상기 표시부(D1)에는 다수의 화소(P)가 매트릭스 형태로 위치하고 각 화소마다 스위칭 소자(T) 및 이와 연결된 화소 전극(17)이 구성된다.
또한, 상기 화소(P)의 일 측을 따라 연장된 게이트 배선(12과) 이와는 수직하게 교차하는 데이터 배선(14)이 구성된다.
상기 비표시부(D2)에는 구동회로부(16,18)가 구성되는데, 구동회로부(16,18)는 기판(10)의 일 측에 위치하여 상기 게이트 배선(12)에 신호를 인가하는 게이트 구동회로부(16)와, 이와는 평행하지 않은 기판(10)의 타 측에 위치하여 상기 데이터 배선(14)에 신호를 인가하는 데이터 구동회로부(18)를 포함한다.
상기 게이트 및 데이터 구동회로부(16,18)는 외부로부터 입력된 신호를 조절 하여 각각 게이트 및 데이터 배선(12,14)을 통해 화소부(P)로 디스플레이 컨트롤 신호 및 데이터 신호를 공급하기 위한 장치이다.
따라서, 상기 게이트 및 데이터 구동회로부(16,18)는 입력되는 신호를 적절하게 출력시키기 위하여 일반적으로는 인버터(inverter)인 CMOS(complementary metal-oxide semiconductor)구조의 박막트랜지스터로 구성된다.
상기 CMOS는 고속 신호처리가 요구되는 구동회로부 박막 트랜지스터에 사용되는 반도체 기술의 일종으로서, 음전기로 충전된 여분의 전자들(n형 반도체)과 양전기로 충전된 정공들(p형 반도체)을 이용하여 하나의 전도체를 형성하고, 상기 두 종류의 반도체들의 효과적인 전기제어에 의해 전류 게이트를 이루기 위한 상호 보완적인 방법으로 사용된다.
이와 같이, 비표시부의 구동회로부를 이루는 CMOS 소자는 n형 및 p형 다결정 박막트랜지스터의 조합으로 이루어지고, 상기 표시부의 스위칭 소자는 n형 또는 p형 다결정 박막트랜지스터로 이루어진다.
이하, 도 2a와 2b를 참조하여 구동회로 일체형 액정표시장치의 단면 구성을 설명한다.
도 2a와 도 2b는 종래에 따른 구동회로 일체형 액정표시장치의 단면구성을 개략적으로 도시한 단면도이다.(도 2a는 구동회로부이고, 도 2b는 표시부이다.)
도 2a와 도 2b에 도시한 바와 같이, 구동회로 일체형 액정표시장치(LP)는 다수의 화소 영역(P)으로 구성된 표시부(D1)와 비표시부(D2)로 정의되며, 어레이 기판(AS)과 컬러필터 기판(CS)이 액정층(LC)을 사이에 두고 이격된 상태로 합착 구성 된다.
상기 어레이기판(AS)은 비표시부(D2)에 대응하여 구동회로(DC)가 형성되어 있고 상기 표시부(D1)의 단일 화소 영역(P)마다 스위칭 소자(T)와 화소 전극(78)과 스토리지 캐패시터(Cst)가 구성된다.
또한, 도시하지는 않았지만 상기 스위칭 소자(T)에 스캔 신호(scan signal)를 입력하는 게이트 배선(미도시)과, 상기 스위칭 소자(T)에 데이터 신호(data signal)를 입력하는 데이터 배선(미도시)이 구성된다.
전술한 구성에서, 상기 구동회로(DC)는 일반적으로 n형 다결정 박막트랜지스터(T(n))와 p형 다결정 박막트랜지스터(T(p))로 구성된 CMOS의 조합으로 이루어지며, 상기 스위칭 소자는 n형 또는 p형 다결정 박막트랜지스터이다.
전술한 바와 같이 구성된 어레이기판(AS)과 합착되는 컬러필터 기판(CS)에는 빛차단수단인 블랙매트릭스(52)와 컬러필터(54)를 포함하는데, 상기 컬러필터(54)는 적,녹,청 컬러필터를 상기 다수의 화소영역(P)에 순차 형성하게 된다.
상기 블랙매트릭스(52)와 컬러필터(54)가 구성된 기판(30)의 전면에 공통 전극(56)이 구성된다.
상기 블랙매트릭스(52)는 상기 화소 영역(54)의 경계 및 스위칭 소자(T)와 구동회로(DC)에 대응하는 위치에 구성한다.
이때, 상기 블랙매트릭스(52)는 빛샘을 차단하는 역할을 하기 때문에 상기 어레이기판(AS)과 컬러필터기판(CS)을 합착할 때 발생하는 얼라인 오차를 고려해 주어야 한다.
만약, 얼라인 오차가 발생하게 되면 상기 블랙매트릭스(52)의 존재에도 불구하고 빛샘이 발생하여 표시품질이 저하될 수 있기 때문이다.
따라서, 종래에는 상기 블랙매트릭스(52)를 설계할 때 반드시 약 5㎛이상의 얼라인 마진(α)을 두어 얼라인 오차에 대비하였기 때문에 개구영역을 상당히 잠식하는 문제가 있었다.
이하, 공정도면을 참조하여 종래에 따른 구동회로 일체형 액정표시장치용 어레이기판의 제조공정을 설명한다.
도 3a 내지 3i와 도 4a 내지 도 4i는 종래에 따른 구동회로 일체형 박막트랜지스터 어레이기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이다.
(도 3a 내지 도 3i는 구동회로를 나타낸 공정 단면도이고, 도 4a 내지 도 4i는 표시영역의 단일 화소를 나타낸 공정 단면도이다.)
도 3a와 도 4a는 제 1 마스크 공정을 나타낸 단면도이다.
도시한 바와 같이, 기판(30)을 표시부(D1)와 비표시부(D2)로 정의하고, 표시부(D1)는 다시 다수의 화소영역(P)으로 정의 한다.
이때, 비표시부(D2)에 편의상 P영역(A1)과 N영역(A2)을 정의하고, 상기 화소영역(P)에 스위칭 영역(A3)과 스토리지 영역(A4)을 정의한다.
전술한 바와 같이, 다수의 영역(A1,A2,A3,A4)이 정의된 기판(30)의 일면에 절연물질을 증착하여 버퍼층(32)을 형성하고, 상기 버퍼층(32)의 상부에 비정질 실리콘(a-Si:H)을 증착한 후 결정화 하는 공정을 진행한다.
상기 결정화를 위해 다양한 열전달 수단이 이용될 수 있지만, 일반적으로는 레이저(laser)를 이용하여 결정화를 진행한다.
결정화 공정으로 결정화된 층을 패턴하여, 상기 P영역(A1)과 N영역(A2)과 스위칭 영역(A3)에 액티브층(active layer)으로서 기능을 하는 제 1 내지 제 3 반도체층(34,36,38)을 형성하고, 상기 스토리지 영역(A4)에 전극으로서 기능을 하는 제 4 반도체층(40)을 형성한다.
도 3b와 도 4b는 제 2 마스크 공정을 나타내며, 상기 스토리지 영역(A4)의 제 4 반도체층(40)에 이온을 도핑(doping)하는 공정을 나타낸 공정 단면도이다.
도시한 바와 같이, 상기 제 1 내지 제 4 반도체층(34,36,38,40)이 형성된 기판(30)의 전면에 포토레지스트(photoresist)를 도포한 후, 제 2 마스크 공정으로 패턴하여, 상기 P영역(A1)과 N영역(A2)및 스위칭 영역(A3)을 차폐하는 감광패턴(42)을 형성한다.
다음으로, 감광패턴(42)으로 차폐되지 않은 스토리지 영역(A4)의 제 4 반도체층(40) 표면에 이온(ion)을 도핑하는 공정을 진행한다.
상기 제 4 반도체층(40)은 전극의 역할을 해야 하기 때문에 도전성을 띄도록 하기 위해 전술한 바와 같이 이온(n또는 p형 이온)을 도핑하는 공정을 진행해야 한다.
전술한 바와 같이, 상기 스토리지 영역(A4)의 제 4 반도체층(40)에 이온을 도핑하는 공정이 완료되면 상기 감광패턴(42)을 제거하는 공정을 진행한다.
도 3c와 도 4c는 제 3 마스크 공정을 나타낸 단면도이다.
도시한 바와 같이, 상기 스토리지 영역(A4)의 제 4 반도체층(40)에 이온 (ion)을 도핑하여 스토리지 제 1 전극으로 형성하는 공정 후, 상기 제 1 및 제 4 반도체층(34,36,38,40)이 형성된 기판(30)의 전면에 게이트 절연막(46)을 형성한다.
상기 게이트 절연막(46)은 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 이상의 물질을 증착하여 형성할 수 있다.
다음으로, 상기 게이트 절연막(46)이 형성된 기판(30)의 전면에 도전성 금속을 증착하고 패턴하여, 상기 제 1 내지 제 3 반도체층(34,36,38)의 중심에 대응하는 상부에 제 1 내지 제 3 게이트 전극(48,50,52)을 형성하고, 상기 스토리지 영역(A4)의 제 4 반도체층(40)에 대응하는 상부에 스토리지 제 2 전극(54)을 형성한다.
도 3d와 도 4d는 제 4 마스크 공정을 나타내며, N영역(A2)과 스위칭 영역(A3)의 반도체층에 n+이온을 도핑하기 위한 공정 단면도이다.
도시한 바와 같이, 상기 제 1 내지 제 3 게이트 전극(48,50,52)과 스토리지 제 2 전극(54)이 형성된 기판(30)의 전면에 포토레지스트(photo-resist)를 도포한 후 제 4 마스크 공정으로 패턴하여, 상기 P영역(A1)과 스토리지 영역(A4)을 차단하는 감광패턴(56)을 형성한다.
다음으로, 상기 감광패턴(56)사이로 노출된 N영역(A2)과 스위칭 영역(A3)에 n+이온을 도핑(doping)하는 공정을 진행한다.
이와 같이 하면, 상기 N영역(A2)과 스위칭 영역(A3)의 제 2 반도체층(36)과 제 3 반도체층(38)영역 중 상기 제 2 게이트 전극(50)과 제 3 게이트 전극(52)의 주변으로 노출된 부분의 표면에 n+이온이 도핑되며, 이온이 도핑된 영역은 저항성 접촉(ohmic contact)특성을 갖는다.
전술한 바와 같은 제 4 마스크 공정이 완료되면, 상기 감광패턴(56)을 제거하는 공정을 진행한다.
도 3e와 도 4e는 제 5 마스크 공정을 나타내며, P영역(A1)의 반도체층에 p+이온을 도핑하기 위한 공정 단면도이다.
도시한 바와 같이, 제 1 내지 제 3 게이트 전극(48,50,52)과 스토리지 제 2 전극(54)이 형성된 기판(30)의 전면에 포토레지스트(photoresist)를 도포한 후 제 5 마스크 공정으로 패턴하여, N영역(A2)과 스위칭 영역(A3)과 스토리지 영역(A4)을 차단하는 감광패턴(58)을 형성한다,
다음으로, P영역(A1)의 노출된 제 1 반도체층(34)에 p+이온을 도핑하는 공정을 진행한다.
이때, 이온이 도핑된 영역은 앞서 언급한 바와 같이 저항성 접촉(ohmic contact)특성을 갖는다.
도 3f와 도 4f는 제 6 마스크 공정을 나타내는 공정 단면도이다.
전술한 바와 같은 공정으로, 각각 오믹영역(저항성 접촉 영역)이 형성된 제 1 내지 제 3 반도체층(34,36,38)과, 스토리지 제 2 전극(54)이 형성된 기판(30)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질그룹 중 선택된 하나를 증착하여 층간 절연막(interlayer,60)을 형성한다.
다음으로, 상기 층간 절연막(60)과 하부의 게이트 절연막(46)을 제 6 마스크 공정으로 패턴하여, 상기 제 1 내지 제 3 반도체층(34,36,38)의 이온도핑영역(오믹콘택영역)을 노출하는 콘택홀을 형성한다.
상세히는, 상기 제 1 내지 제 3 게이트 전극(48,50,52)을 중심으로 양측의 노출된 반도체층(34,36,38)즉, 오믹영역을 각각 노출하는 제 1 콘택홀(62a,64a,66a)과 제 2 콘택홀(62b,64b,66b)을 형성한다.
도 3g와 도 4g는 제 7 마스크 공정을 나타낸 공정 단면도이다.
상기 제 1 내지 제 3 반도체층(34,36,38)을 노출하는 층간절연막(60)이 형성된 기판(30)의 전면에 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 구리(Cu), 알루미늄합금(AlNd)등을 포함하는 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 제 1 콘택홀(62a,64a,66a)을 통해 노출된 오믹 콘택영역과 접촉하는 소스 전극(68a,70a,72a)과, 상기 제 2 콘택홀(62b,64b,66b)을 통해 노출된 오믹 콘택영역과 접촉하는 드레인 전극(68b,70b,72b)을 형성한다.
전술한 제 1 내지 제 7 마스크 공정을 통해, 비표시부(D2)에는 p형 다결정 박막트랜지스터와 n형 다결정 박막트랜지스터의 조합인 CMOS소자가 형성되고, 상기 표시 영역(D1)의 스위칭 영역(A3)에는 n형 다결정 박막트랜지스터가 형성되고, 상기 스토리지 영역(A4)에는 스토리지 제 1 전극(40)과 스토리지 제 2 전극(54)으로 구성된 스토리지 캐패시터(Cst)가 형성된다.
도 3h와 도 4h는 제 8 마스크 공정을 나타낸 공정 단면도이다.
도시한 바와 같이, 상기 각 영역(A1,A2,A3)마다 소스전극(68a,70a,72a)과 드 레인 전극(68b,70b,72b)이 형성된 기판(30)의 전면에 앞서 언급한 절연물질 그룹 중 선택된 하나 이상의 물질을 증착하여 보호층(74)을 형성한다.
상기 보호층(74)을 제 8 마스크 공정으로 패턴하여, 상기 스위칭 영역(A3)의 드레인 전극(72b)을 노출하는 드레인 콘택홀(76)을 형성한다.
도 3i와 도 4i는 제 9 마스크 공정을 나타낸 공정 단면도이다.
도시한 바와 같이, 보호층(74)이 형성된 기판(30)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 제 9 마스크 공정으로 패턴하여, 상기 드레인 전극(72b)과 접촉하면서 상기 화소 영역(P)에 위치하는 화소 전극(78)을 형성한다.
이상으로 전술한 바와 같은 제 1 내지 제 9 마스크공정을 통해 종래에 따른 구동회로 일체형 액정패널의 박막트랜지스터 어레이기판을 제작할 수 있다.
전술한 바와 같이 제작된 어레이기판과 합착되는 컬러필터 기판은 아래와 같은 공정으로 제작된다.
제 1 마스크 공정 : 빛 차단수단인 블랙매트릭스 형성.
제 2 내지 제 4 마스크 공정 : 화소 영역마다 적색과 녹색과 청색 컬러필터를 형성하는 공정.
전술한 바와 같이 제작된 컬러필터 기판과 어레이기판을 합착하여 종래에 따른 구동회로 일체형 액정표시장치를 제작할 수 있다.
앞서 언급한 바와 같이 종래에 따른 구동회로 일체형 액정표시장치는, 컬러필터 기판에 블랙매트릭스를 설계할 때 합차오차를 고려한 마진(margin)을 더 두어 설계하기 때문에 개구율이 저하되는 문제가 있다.
본 발명은 전술한 문제점을 해결하기 위해 제안된 것으로, 개구율이 개선된 구동회로 일체형 액정표시장치를 제안하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 구동회로 일체형 액정표시장치용 어레이기판은 스위칭 영역및 화소 영역을 포함하는 표시영역과, 표시 영역의 주변으로 정의된 비표시 영역을 포함하는 기판과; 상기 비표시 영역에 구성되고 다결정 박막트랜지스터의 조합으로 구성된 구동회로부와; 상기 스위칭 영역에 대응하여 위치한 다결정 박막트랜지스터와; 상기 구동회로부 및 스위칭 영역과 화소 영역의 경계에 대응하는 상부에 구성된 빛 차단수단과; 상기 다결정 박막트랜지스터와 연결되며, 상기 화소 영역에 구성된 화소 전극을 포함한다.
상기 구동회로는 n형 다결정 박막트랜지스터와 p형 다결정 박막트랜지스터로 구성된 CMOS소자의 조합으로 이루어진 것을 특징으로 하며, 상기 다결정 박막트랜지스터는 다결정 액티브층과, 상기 액티브층 상부의 게이트 전극과 소스 및 드레인 전극을 포함하고, 상기 소스 및 드레인 전극과 접촉하는 액티브층의 표면에는 이온이 도핑된 영역을 포함한다.
상기 스위칭 영역의 다결정 액티브층에서 연장되고 표면에 불순물 이온이 도 핑된 다결정실리콘층과, 상기 다결정 실리콘층의 상부에 절연막을 사이에 두고 구성된 금속전극으로 이루어진 스토리지 캐패시터가 더욱 구성하는 것을 특징으로 한다.
상기 빛 차단수단을 상기 스토리지 캐패시터에 연장 구성한다.
본 발명에 따른 구동회로 일체형 액정표시장치의 제조방법은 전술한 방법으로 제작된 구동회로 일체형 액정표시장치용 어레이기판과; 상기 어레이기판과 이격된 상태로 합착되고, 상기 화소 영역에 대응하여 컬러필터와, 상기 컬러필터의 상부에 공통 전극이 구성된 컬러필터 기판을 포함한다.
본 발명의 특징에 따른 구동회로 일체형 액정표시장치용 어레이기판은 기판에 스위칭 영역및 화소 영역을 포함하는 표시영역과, 구동 회로부를 포함하는 비표시 영역을 정의하는 단계와; 상기 구동회로부에 다결정 실리콘으로 구성된 제 1 반도체층과 제 2 반도체층과, 상기 스위칭 영역에 제 3 반도체층을 형성하는 제 1 마스크 공정 단계와; 상기 제 1 내지 제 3 반도체층의 상부에 게이트 절연막을 사이에 두고 게이트 전극을 형성하는 제 2 마스크 공정 단계와; 상기 게이트 전극에 대응하지 않는 상기 구동회로부의 제 2 반도체층과 스위칭 영역의 제 3 반도체층의 표면에 n+이온을 도핑하여 오믹 영역을 형성하는 제 3 마스크 공정 단계와; 상기 게이트 전극에 대응하지 않는 상기 구동회로부의 제 1 반도체층의 표면에 p+이온을 도핑하는 제 4 마스크 공정 단계와; 상기 도핑공정 후 기판의 전면에 보호층을 형성하고 패턴하여, 상기 제 1 내지 제 3 반도체층의 양측 오믹 영역을 노출하는 제 5 마스크 공정 단계와; 상기 제 1 내지 제 3 반도체층의 노출된 양측 오믹 영역과 각각 접촉하는 소스 전극과 드레인 전극을 형성하는 제 6 마스크 공정 단계와; 상기 각 반도체층 마다 소스 전극과 드레인 전극이 형성된 기판의 전면에 제 2 보호층을 형성하는 단계와; 상기 구동회로부와, 상기 스위칭 영역과 상기 화소 영역의 경계에 대응하는 상기 제 2 보호층의 상부에 빛차단수단을 형성하는 제 7 마스크 공정 단계와; 상기 빛 차단수단의 상부에 제 2 보호층및 그 하부층을 패턴하여, 상기 스위칭 영역의 드레인 전극을 노출하는 드레인 콘택홀을 형성하는 제 8 마스크 공정 단계와; 상기 노출된 드레인 전극과 접촉하면서 상기 화소 영역에 위치하는 화소 전극을 형성하는 단계를 포함한다.
상기 제 1 마스크 공정에서 상기 제 3 반도체층에서 연장된 제 4 반도체층을 형성하고, 상기 제 4 반도체층의 표면에 불순물 이온(n+ 이온)을 도핑하는 마스크 공정을 더욱 진행하고, 상기 제 2 마스크 공정에서, 상기 제 4 반도체층에 대응하는 상부에 금속전극을 형성하여 스토리지 캐패시터를 형성하는 단계를 더욱 포함한다.
상기 빛 차단수단은 표시영역에서 격자형상으로 형성되며, 크롬(Cr)과 같이 빛 반사율이 낮은 금속물질로 형성한다.
상기 제 3 마스크 공정 단계는 상기 게이트 전극이 형성된 기판의 전면에 포토레지스트를 도포한 후 제 3 마스크로 노광한 후 현상하여, 상기 구동회로부의 제 1ㅇ반도체층을 덮는 감광패턴을 형성하는 단계와; 상기 감광패턴이 덮히지 않은 제 1 반도체층과 제 2 반도체층의 게이트 전극 주변으로 노출된 표면에 n+을 도핑하는 단계를 포함한다.
상기 제 2 반도체층과 제 3 반도체층에 n+이온을 도핑하는 공정이 완료된 기판의 전면에 포토레지스트를 도포하여 감광층을 형성하는 단계와; 상기 감광층을 제 4 마스크를 이용하여 노광한 후 현상하여, 상기 제 2 반도체층과 제 3 반도체층을 덮는 감광패턴을 형성하는 단계와; 상기 감광패턴이 덮히지 않은 상기 제 1 반도체층 중 게이트 전극의 주변으로 노출된 표면에 p+이온을 도핑하는 단계를 포함한다.
본 발명에 따른 액정표시장치 제조방법은 전술한 방법으로 구동회로 일체형 어레이기판을 형성하는 단계와; 상기 어레이기판과 이격되어 합착되는 기판을 준비하는 단계와; 상기 어레이기판과 마주보는 기판의 일면에 컬러필터를 형성하는 단계와; 상기 컬러필터가 형성된 기판의 전면에 공통 전극을 형성하는 단계를 포함한다.
이하, 본 발명의 실시예에 따른 구동회로 일체형 액정표시장치용 어레이기판의 제조방법을 설명한다.
-- 실시예 --
본 발명의 실시예의 특징은, 블랙매트릭스를 박막트랜지스터 어레이기판에 구성하는 것을 특징으로 한다.
도 5a와 도 5b는 본 발명에 따른 구동회로 일체형 액정표시장치의 구성을 개략적으로 도시한 단면도이다.
(도 5a는 구동회로부의 CMOS를 나타낸 단면도이고, 도 5b는 표시부의 단일 화소를 나타낸 단면도이다.)
도시한 바와 같이, 본 발명에 따른 구동회로 일체형 액정표시장치(LP)는 표시부(D1)와 비표시부(D2)로 구성된 컬러필터 기판(CS)과, 구동회로(DC) 일체형 박막트랜지스터 어레이기판(AS)을 합착하여 구성한다.
상기 컬러필터 기판(CS)은, 표시부(D1)에 정의된 다수의 화소 영역(P)마다 이에 대응하여 컬러필터(302)를 구성하고, 상기 컬러필터(302)의 전면에 투명한 공통 전극(304)을 구성한다.
이때, 상기 컬러필터는 적,녹,청의 컬러수지를 다수의 화소 영역(P)에 순차적으로 패턴함으로써 형성하게 된다.
상기 구동회로 일체형 박막트랜지스터 어레이기판(AS)은, 비표시부(D2)에 구동회로(DC)를 구성하고 표시부(D1)의 화소영역(P)에 대응하여 스위칭 소자(다결정 박막트랜지스터,T)와 스토리지 캐패시터(Cst)와 화소전극(152)을 구성한다.
상기 구동회로(DC)는 n형 다결정 박막트랜지스터(T(n))와 p형 다결정 박막트랜지스터(T(p))로 구성된 CMOS조합으로 형성하는 것이 일반적이며, 상기 스위칭 소자(T)는 n형 다결정 박막트랜지스터 이다.
전술한 구성에서 특징적인 것은 어레이기판의 표시부(D1)와 비 표시부(D2)에 대응하여 빛 차단수단인 블랙매트릭스(black matrix,146)를 형성하는 것이다.
상기 블랙매트릭스(146)는 상기 어레이기판(AS)을 구성하는 다수의 층 사이에 위치하도록 구성한다, 자세히는 상기 각 화소 영역(P)에 구성된 스위칭 소자(및 스토리지 캐패시터)의 하부와 화소영역(P)간 경계영역에 대응하도록 구성한다.
즉, 전체적으로 격자형상의 구성이 될 수 있다.
전술한 바와 같이, 컬러필터 기판(CS)의 블랙매트릭스를 박막트랜지스터 어레이기판(AS)에 구성하게 되면, 합착마진을 두지 않아도 되므로 합착마진만큼의 개구영역을 확보할 수 있다.
이하, 공정 단면도를 참조하여, 본 발명에 따른 구동회로 일체형 박막트랜지스터 어레이기판의 제조공정을 설명한다.
도 6a 내지 도 6j와 도 7a 내지 도 7j는 본 발명에 따른 구동회로 일체형 액정표시장치용 박막트랜지스터 어레이기판의 제조공정을 도시한 도면이다.
도 6a 내지 6j와 도 7a 내지 도 7j는 종래에 따른 구동회로 일체형 박막트랜지스터 어레이기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이다.
(도 6a 내지 도 6j는 구동회로를 나타낸 공정 단면도이고, 도 7a 내지 도 7j는 표시영역의 단일 화소를 나타낸 공정 단면도이다.)
도 6a와 도 7a는 제 1 마스크 공정을 나타낸 단면도이다.
도시한 바와 같이, 기판(100)을 표시부(D1)와 비표시부(D2)로 정의하고, 표시부(D1)는 다시 다수의 화소영역(P)으로 정의 한다.
이때, 비표시부(D2)에 편의상 P영역(A1)과 N영역(A2)을 정의하고, 상기 화소영역(P)에 스위칭 영역(A3)과 스토리지 영역(A4)을 정의한다.
전술한 바와 같이, 다수의 영역(A1,A2,A3,A4)이 정의된 기판(100)의 일면에 절연물질을 증착하여 버퍼층(102)을 형성하고, 상기 버퍼층(102)의 상부에 비정질 실리콘(a-Si:H)을 증착한 후 결정화 하는 공정을 진행한다.
상기 결정화를 위해 다양한 열전달 수단이 이용될 수 있지만, 일반적으로는 레이저(laser)를 이용하여 결정화를 진행한다.
결정화 공정으로 결정화된 층을 패턴하여, 상기 P영역(A1)과 N영역(A2)과 스위칭 영역(A3)에 액티브층(active layer)으로서 기능을 하는 제 1 내지 제 3 반도체층(104,106,108)을 형성하고, 상기 스토리지 영역(A4)에 전극으로서 기능을 하는 제 4 반도체층(110)을 형성한다.
도 6b와 도 7b는 제 2 마스크 공정을 나타내며, 상기 스토리지 영역(A4)의 제 4 반도체층(110)에 이온을 도핑(doping)하는 공정을 나타낸 공정 단면도이다.
도시한 바와 같이, 상기 제 1 내지 제 4 반도체층(104,106,108,110)이 형성된 기판(100)의 전면에 포토레지스트(photoresist)를 도포한 후, 제 2 마스크 공정으로 패턴하여, 상기 P영역(A1)과 N영역(A2)및 스위칭 영역(A3)을 차폐하는 감광패턴(112)을 형성한다.
다음으로, 감광패턴(112)으로 차폐되지 않은 스토리지 영역(A4)의 제 4 반도체층(110)으로 표면에 이온(ion)을 도핑하는 공정을 진행한다.
상기 제 4 반도체층(110)은 전극의 역할을 해야 하기 때문에 도전성을 띄도록 하기 위해 전술한 바와 같이 이온(n또는 p형 이온)을 도핑하는 공정을 진행해야 한다.
전술한 바와 같이, 상기 스토리지 영역(A4)의 제 4 반도체층(110)에 이온을 도핑하는 공정이 완료되면 상기 감광패턴(112)을 제거하는 공정을 진행한다.
도 6c와 도 7c는 제 3 마스크 공정을 나타낸 단면도이다.
도시한 바와 같이, 상기 스토리지 영역(A4)의 제 4 반도체층(110)에 이온 (ion)을 도핑하여 스토리지 제 1 전극으로 형성하는 공정 후, 상기 제 1 및 제 4 반도체층(104,106,108,110)이 형성된 기판(100)의 전면에 게이트 절연막(114)을 형성한다.
상기 게이트 절연막(114)은 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 이상의 물질을 증착하여 형성할 수 있다.
다음으로, 상기 게이트 절연막(114)이 형성된 기판(100)의 전면에 도전성 금속을 증착하고 패턴하여, 상기 제 1 내지 제 3 반도체층(104,106,108)의 중심에 대응하는 상부에 제 1 내지 제 3 게이트 전극(116,118,120)을 형성하고, 상기 스토리지 영역(A4)의 제 4 반도체층(110)에 대응하는 상부에 스토리지 제 2 전극(122)을 형성한다.
도 6d와 도 7d는 제 4 마스크 공정을 나타내며, N영역(A2)과 스위칭 영역(A3)의 반도체층에 n+이온을 도핑하기 위한 공정 단면도이다.
도시한 바와 같이, 상기 제 1 내지 제 3 게이트 전극(116,118,120)과 스토리지 제 2 전극(122)이 형성된 기판(100)의 전면에 포토레지스트(photo-resist)를 도포한 후 제 4 마스크 공정으로 패턴하여, 상기 P영역(A1)과 스토리지 영역(A4)을 차단하는 감광패턴(124)을 형성한다.
다음으로, 상기 감광패턴(124)사이로 노출된 N영역(A2)과 스위칭 영역(A3)에 n+이온을 도핑(doping)하는 공정을 진행한다.
이와 같이 하면, 상기 N영역(A2)과 스위칭 영역(A3)의 제 2 반도체층(106)과 제 3 반도체층(108)영역 중 상기 제 2 게이트 전극(118)과 제 3 게이트 전극(120)의 주변으로 노출된 부분의 표면에 n+이온이 도핑되며, 이온이 도핑된 영역은 저항성 접촉(ohmic contact)특성을 갖는다.
이때, 상기 스토리지 영역(A4)에 감광패턴을 형성하지 않아도 좋다. 왜냐 하면 상기 스토리지 영역(A4)에 대응하는 제 4 반도체층(110)에 n+이온이 도핑된 상태이기 때문에 같은 종류의 이온이라면 굳이 감광패턴(124)이 필요치 않다.
전술한 바와 같은 제 4 마스크 공정이 완료되면, 상기 감광패턴(124)을 제거하는 공정을 진행한다.
도 6e와 도 7e는 제 5 마스크 공정을 나타내며, P영역(A1)의 반도체층에 p+이온을 도핑하기 위한 공정 단면도이다.
도시한 바와 같이, 제 1 내지 제 3 게이트 전극(116,118,120)과 스토리지 제 1 전극(122)이 형성된 기판(100)의 전면에 포토레지스트(photoresist)를 도포한 후 제 5 마스크 공정으로 패턴하여, N영역(A2)과 스위칭 영역(A3)과 스토리지 영역(A4)을 차단하는 감광패턴(126)을 형성한다,
다음으로, P영역(A1)의 노출된 제 1 반도체층(104)에 p+이온을 도핑하는 공정을 진행한다.
이때, 이온이 도핑된 영역은 앞서 언급한 바와 같이 저항성 접촉(ohmic contact)특성을 갖는다.
도 6f와 도 7f는 제 6 마스크 공정을 나타내는 공정 단면도이다.
전술한 바와 같은 공정으로, 각각 오믹영역(저항성 접촉 영역)이 형성된 제 1 내지 제 3 반도체층(104,106,108)과, 스토리지 제 1 전극(110)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질그룹 중 선택된 하나를 증착하여 층간 절연막(interlayer,128)을 형성한다.
다음으로, 상기 층간 절연막(128)과 하부의 게이트 절연막(114)을 제 6 마스크 공정으로 패턴하여, 상기 제 1 내지 제 3 반도체층(104,106,108)의 이온도핑영역(오믹콘택영역)을 노출하는 콘택홀을 형성한다.
상세히는, 상기 제 1 내지 제 3 게이트 전극(116,118,120)을 중심으로 양측의 노출된 반도체층(104,106,108)즉, 오믹영역을 각각 노출하는 제 1 콘택홀(130a,132a,132a)과 제 2 콘택홀(130b,132b,134b)을 형성한다.
도 6g와 도 7g는 제 7 마스크 공정을 나타낸 공정 단면도이다.
상기 제 1 내지 제 3 반도체층(104,106,108)을 노출하는 층간절연막(128)이 형성된 기판(100)의 전면에 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 구리(Cu), 알루미늄합금(AlNd)등을 포함하는 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 제 1 콘택홀(130a,132a,134a)을 통해 노출된 오믹 콘택영역과 접촉하는 소스 전극(136a,138a,140a)과, 상기 제 2 콘택홀(130b,132b,134b)을 통해 노출된 오믹 콘택영역과 접촉하는 드레인 전극(136b,138b,140b)을 형성한다.
전술한 제 1 내지 제 7 마스크 공정을 통해, 비표시부(D2)에는 p형 다결정 박막트랜지스터와 n형 다결정 박막트랜지스터의 조합인 CMOS소자가 형성되고, 상기 표시 영역(D1)의 스위칭 영역(A3)에는 n형 다결정 박막트랜지스터가 형성되고, 상 기 스토리지 영역(A4)에는 스토리지 제 1 전극과 스토리지 제 2 전극으로 구성된 스토리지 캐패시터(Cst)가 형성된다.
도 6h와 도 7h는 제 8 마스크 공정을 나타낸 공정 단면도이다.
도시한 바와 같이, 상기 각 영역(A1,A2,A3)마다 소스전극(136a,138a,140a)과 드레인 전극(136b,138b,140b)이 형성된 기판(100)의 전면에 앞서 언급한 절연물질 그룹 중 선택된 하나 이상의 물질을 증착하여 제 1 보호층(142)을 형성한다.
다음으로, 상기 제 1 보호층(142)이 형성된 기판(100)의 전면에 크롬(Cr)과 같이 반사율이 낮은 불투명 금속을 증착하고 제 8 마스크 공정으로 패턴하여, 비표시(D2)와 표시부(D1)의 화소 영역(P)의 주변에 대응하여 블랙매트릭스(146)를 형성한다.
이때, 표시부(D1)의 블랙매트릭스(146)는 화소 영역(P)의 주변에 대응하여 형성함과 동시에 스위칭 영역 및 스토리지 영역(A3,A4)의 상부에 대응하여 위치하도록 패턴한다. 이때, 스위칭 영역(A3)의 드레인 전극(140b)에 대응하는 부분을 제거하여 하부의 제 1 보호층(142)이 노출되도록 한다.
6i와 도 7i는 제 9 마스크 공정을 나타낸 공정 단면도이다.
도시한 바와 같이, 상기 블랙매트릭스(146)가 형성된 기판(100)의 전면에 앞서 언급한 절연물질 그룹 중 선택된 하나를 증착하여 제 2 보호층(148)을 형성하고 패턴하여, 상기 스위칭 영역(A3)의 드레인 전극(140b)을 노출하는 드레인 콘택홀(150)을 형성한다.
도 6j와 도 7j는 제 10 마스크 공정을 나타낸 공정 단면도이다.
도시한 바와 같이, 상기 제 2 보호층(148)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 제 10 마스크 공정으로 패턴하여, 상기 드레인 전극(140b)과 접촉하면서 상기 화소 영역(P)에 위치하는 화소 전극(152)을 형성한다.
전술한 공정을 통해 본 발명에 따른 어레이기판을 제작할 수 있다.
본 발명은 전술한 바와 같이 어레이기판에 블랙매트릭스(146)를 형성한 구조이므로, 상기 어레이기판과 합착하는 컬러필터 기판에는 블랙매트릭스(142)를 형성할 필요가 없다.
따라서, 본 발명에 따른 컬러필터 기판(도 5a및 도 5b의 CS)은 다수의 화소 영역(P)에 대응하여 적색과 녹색과 청색의 컬러필터(도 5a및 도 5b의304)를 순차 구성하는 제 1 내지 제 3 마스크 공정만을 필요로 한다.
물론, 상기 컬러필터가 형성된 기판의 전면에는 공통 전극(도 5a및 도 5b의 304)을 형성한다.
이와 같이 형성한 컬러필터 기판과 상기 어레이기판을 액정층을 사이에 두고 합착하게 되면 본 발명에 따른 구동회로 일체형 액정표시장치를 제작할 수 있게 된다.
이때, 블랙매트릭스를 어레이기판에 구성한 구조는 종래와 달리 합착마진을 두지 않아도 되기 때문에, 종래와 비교하여 개구영역을 4㎛이상 확장하여 구성할 수 있는 결과를 얻을 수 있다.
따라서, 본 발명에 따른 구동회로 일체형 액정표시장치용 어레이 기판은 컬러필터 기판에 구성하던 빛 차단 수단을 어레이기판에 구성함으로써, 빛 차단수단을 설계할 때 반드시 고려하였던 합착마진을 두지 않게 됨으로써, 합착마진 만큼의 개구영역을 확보할 수 있어 고휘도를 구현할 수 있는 효과가 있다.

Claims (13)

  1. 스위칭 영역 및 화소 영역을 포함하는 표시영역과, 표시 영역의 주변으로 정의된 비표시 영역을 포함하는 기판과;
    상기 비표시 영역에 구성되고 구동용 다결정 박막트랜지스터의 조합으로 구성된 구동회로부와;
    상기 스위칭 영역에 대응하여 위치한 스위칭용 다결정 박막트랜지스터와;
    상기 화소영역에 구비되며, 상기 스위치용 다결정 박막트랜지스터를 이루는 다결정 액티브층에서 연장되고 표면에 불순물 이온이 도핑된 다결정 실리콘층과 상기 다결정 실리콘층의 상부에 절연막을 사이에 두고 구성된 금속전극으로 이루어진 스토리지 캐패시터와;
    상기 구동용 및 스위칭용 다결정 박막트랜지스터와 상기 스토리지 캐패시터를 덮으며 형성된 제 1 보호층과;
    상기 제 1 보호층 위로 상기 구동회로부 및 스위칭 영역과 상기 스토리지 캐패시터 및 화소 영역의 경계에 대응하여 구성된 빛 차단수단과;
    상기 빛 차단수단을 덮으며 형성된 제 2 보호층과:
    상기 제 2 보호층 위로 상기 스위칭용 다결정 박막트랜지스터와 연결되며, 상기 화소 영역에 구성된 화소 전극
    을 포함하며, 상기 빛 차단수단은 상기 스토리지 캐패시터를 완전히 덮도록 형성된 것이 특징인 구동회로 일체형 액정표시장치용 어레이기판.
    구동회로 일체형 액정표시장치용 어레이기판.
  2. 제 1 항에 있어서,
    상기 구동회로부는 n형 다결정 박막트랜지스터와 p형 다결정 박막트랜지스터로 구성된 CMOS소자의 조합으로 이루어진 것을 특징으로 하는 구동회로 일체형 액정표시장치용 어레이기판.
  3. 제 2 항에 있어서,
    상기 스위칭용 및 구동용 다결정 박막트랜지스터 각각은 상기 다결정 액티브층과, 상기 다결정 액티브층 상부의 게이트 전극과 소스 및 드레인 전극을 포함하고, 상기 소스 및 드레인 전극과 접촉하는 상기 다결정 액티브층의 표면에는 이온이 도핑된 영역을 포함하는 것을 특징으로 하는 구동회로 일체형 액정표시장치용 어레이기판.
  4. 삭제
  5. 삭제
  6. 상기 제 1 항에 의한 구동회로 일체형 액정표시장치용 어레이기판과;
    상기 어레이기판과 이격된 상태로 합착되고, 상기 화소 영역에 대응하여 컬러필터와, 상기 컬러필터의 상부에 공통 전극이 구성된 컬러필터 기판
    을 포함하는 구동회로 일체형 액정표시장치.
  7. 기판에 스위칭 영역및 화소 영역을 포함하는 표시영역과, 구동 회로부를 포함하는 비표시 영역을 정의하는 단계와;
    상기 구동회로부에 다결정 실리콘으로 구성된 제 1 반도체층과 제 2 반도체층과, 상기 스위칭 영역에 제 3 반도체층을 형성하는 제 1 마스크 공정 단계와;
    상기 제 1 내지 제 3 반도체층의 상부에 게이트 절연막을 사이에 두고 게이트 전극을 형성하는 제 2 마스크 공정 단계와;
    상기 게이트 전극에 대응하지 않는 상기 구동회로부의 제 2 반도체층과 스위칭 영역의 제 3 반도체층의 표면에 n+이온을 도핑하여 오믹 영역을 형성하는 제 3 마스크 공정 단계와;
    상기 게이트 전극에 대응하지 않는 상기 구동회로부의 제 1 반도체층의 표면에 p+이온을 도핑하는 제 4 마스크 공정 단계와;
    상기 도핑공정 후 기판의 전면에 보호층을 형성하고 패턴하여, 상기 제 1 내지 제 3 반도체층의 양측 오믹 영역을 노출하는 제 5 마스크 공정 단계와;
    상기 제 1 내지 제 3 반도체층의 노출된 양측 오믹 영역과 각각 접촉하는 소스 전극과 드레인 전극을 형성하는 제 6 마스크 공정 단계와;
    상기 각 반도체층 마다 소스 전극과 드레인 전극이 형성된 기판의 전면에 제 2 보호층을 형성하는 단계와;
    상기 구동회로부와, 상기 스위칭 영역과 상기 화소 영역의 경계에 대응하는 상기 제 2 보호층의 상부에 빛차단수단을 형성하는 제 7 마스크 공정 단계와;
    상기 빛 차단수단의 상부에 제 2 보호층및 그 하부층을 패턴하여, 상기 스위칭 영역의 드레인 전극을 노출하는 드레인 콘택홀을 형성하는 제 8 마스크 공정 단계와;
    상기 노출된 드레인 전극과 접촉하면서 상기 화소 영역에 위치하는 화소 전극을 형성하는 단계
    를 포함하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
  8. 제 7 항에 있어서,
    상기 제 1 마스크 공정에서 상기 제 3 반도체층에서 연장된 제 4 반도체층을 형성하고, 상기 제 4 반도체층의 표면에 불순물 이온(n+ 이온)을 도핑하는 마스크 공정을 더욱 진행하고, 상기 제 2 마스크 공정에서, 상기 제 4 반도체층에 대응하는 상부에 금속전극을 형성하여 스토리지 캐패시터를 형성하는 단계
    를 더욱 포함하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
  9. 제 7 항에 있어서,
    상기 빛 차단수단은 표시영역에서 격자형상으로 구성되는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
  10. 제 7 항에 있어서,
    상기 빛 차단수단은 크롬(Cr)과 같이 빛 반사율이 낮은 금속물질로 형성한 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
  11. 제 7 항에 있어서,
    상기 제 3 마스크 공정 단계는
    상기 게이트 전극이 형성된 기판의 전면에 포토레지스트를 도포한 후 제 3 마스크로 노광한 후 현상하여, 상기 구동회로부의 제 1 반도체층을 덮는 감광패턴을 형성하는 단계와;
    상기 감광패턴이 덮히지 않은 제 2 반도체층과 제 3 반도체층의 게이트 전극 주변으로 노출된 표면에 n+을 도핑하는 단계
    를 포함하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
  12. 제 7 항에 있어서,
    상기 제 2 반도체층과 제 3 반도체층에 n+이온을 도핑하는 공정이 완료된 기판의 전면에 포토레지스트를 도포하여 감광층을 형성하는 단계와;
    상기 감광층을 제 4 마스크를 이용하여 노광한 후 현상하여, 상기 제 2 반도체층과 제 3 반도체층을 덮는 감광패턴을 형성하는 단계와;
    상기 감광패턴이 덮히지 않은 상기 제 1 반도체층 중 게이트 전극의 주변으로 노출된 표면에 p+이온을 도핑하는 단계
    를 포함하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
  13. 상기 청구항 7항의 방법에 의해 구동회로 일체형 어레이기판을 형성하는 단계와;
    상기 어레이기판과 이격되어 합착되는 기판을 준비하는 단계와;
    상기 어레이기판과 마주보는 기판의 일면에 컬러필터를 형성하는 단계와;
    상기 컬러필터가 형성된 기판의 전면에 공통 전극을 형성하는 단계
    를 포함하는 구동회로 일체형 액정표시장치 제조방법.
KR1020050087263A 2005-09-20 2005-09-20 액정표시장치와 그 제조방법 Expired - Fee Related KR101198216B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050087263A KR101198216B1 (ko) 2005-09-20 2005-09-20 액정표시장치와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050087263A KR101198216B1 (ko) 2005-09-20 2005-09-20 액정표시장치와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070033070A KR20070033070A (ko) 2007-03-26
KR101198216B1 true KR101198216B1 (ko) 2012-11-07

Family

ID=41560647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050087263A Expired - Fee Related KR101198216B1 (ko) 2005-09-20 2005-09-20 액정표시장치와 그 제조방법

Country Status (1)

Country Link
KR (1) KR101198216B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101423970B1 (ko) 2008-04-15 2014-08-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101100999B1 (ko) 2009-01-13 2011-12-29 삼성모바일디스플레이주식회사 씨모스 박막트랜지스터 및 그 제조방법과 이를 구비한 유기전계발광 표시장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467944B1 (ko) 2002-07-15 2005-01-24 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467944B1 (ko) 2002-07-15 2005-01-24 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그의 제조방법

Also Published As

Publication number Publication date
KR20070033070A (ko) 2007-03-26

Similar Documents

Publication Publication Date Title
KR101177720B1 (ko) 액정표시장치와 그 제조방법
KR101151799B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100638525B1 (ko) 컬러 액정표시장치용 어레이기판 제조방법
KR100746140B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
JP2007103910A (ja) 液晶表示装置用アレイ基板及びその製造方法、液晶表示装置用薄膜トランジスタ及びその製造方法並びに液晶表示装置
KR20140062526A (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR20070049742A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20070049740A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101056013B1 (ko) 액정표시장치용 어레이기판 제조방법
KR101189147B1 (ko) 액정표시장치와 그 제조방법
KR101198216B1 (ko) 액정표시장치와 그 제조방법
KR101405367B1 (ko) 액정표시장치와 그 제조방법
KR101189146B1 (ko) 액정표시장치와 그 제조방법
KR101262091B1 (ko) 액정표시장치와 그 제조방법
JPH0682830A (ja) アクティブマトリックス液晶表示装置およびその製造方法
KR100959366B1 (ko) 씨오티 구조 액정표시장치용 기판 및 그 제조방법
KR101190044B1 (ko) 액정표시장치와 그 제조방법
KR101198217B1 (ko) 액정표시장치와 그 제조방법
KR101244387B1 (ko) 액정표시장치와 그 제조방법
KR101032603B1 (ko) 액정표시장치용 어레이기판 제조방법
KR101189136B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20070033073A (ko) 액정표시장치의 제조방법
KR101271527B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR101408687B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20070049741A (ko) 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050920

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100916

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20050920

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120120

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120809

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20121031

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20121101

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20150930

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20160913

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20170915

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180917

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20190917

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20200925

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210923

Start annual number: 10

End annual number: 10

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20230811