[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100844822B1 - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR100844822B1
KR100844822B1 KR1020060088305A KR20060088305A KR100844822B1 KR 100844822 B1 KR100844822 B1 KR 100844822B1 KR 1020060088305 A KR1020060088305 A KR 1020060088305A KR 20060088305 A KR20060088305 A KR 20060088305A KR 100844822 B1 KR100844822 B1 KR 100844822B1
Authority
KR
South Korea
Prior art keywords
voltage
sustain
electrode
positive
plasma display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060088305A
Other languages
English (en)
Other versions
KR20080024034A (ko
Inventor
박창준
조장환
김성환
박현일
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060088305A priority Critical patent/KR100844822B1/ko
Priority to EP07253623A priority patent/EP1901272A3/en
Priority to US11/854,257 priority patent/US7928931B2/en
Publication of KR20080024034A publication Critical patent/KR20080024034A/ko
Application granted granted Critical
Publication of KR100844822B1 publication Critical patent/KR100844822B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 장치에 관한 것이다.
본 발명의 일례에 따른 플라즈마 디스플레이 장치는 제 1 전극과 제 2 전극 및 제 1 전극과 제 2 전극에 교차하는 방향으로 형성된 제 3 전극을 포함하는 플라즈마 디스플레이 패널, 제 1 전극에 리셋 기간 동안에 정극성 서스테인 정전압원으로부터 전압을 공급받아 정극성 서스테인 전압부터 상승하는 셋 업 신호를 공급하는 셋 업 제어부, 제 1 전극으로 서스테인 기간 동안에 정극성 서스테인 정전압원의 정극성 서스테인 전압과 부극성 서스테인 정전압원으로부터 공급받은 부극성 서스테인 전압을 포함하는 서스테인 신호를 공급하는 서스테인 구동부, 제 3 전극에 어드레스 기간 동안 데이터 신호를 공급하는 데이터 구동부 및 서스테인 구동부와 제 2 전극에 공통으로 연결된 제 1 기준 전압원과 데이터 구동부에 연결된 제 2 기준 전압원이 분리 또는 연결되도록 제어하는 기준 분리제어부를 포함한다.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}
도 1은 본 발명의 일례에 따른 플라즈마 디스플레이 장치를 설명하기 위한 도.
도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도.
도 3은 플라즈마 디스플레이 패널을 구동하는 방법의 일례를 설명하기 위한 도.
도 4는 도 1에 도시된 제 1 구동부, 제 2 구동부 및 기준 분리제어부에 대해 설명하기 위한 도.
도 5는 도 4에 도시된 제 1 구동부의 일례에 대해 설명하기 위한 도.
도 6a 내지 도 6i는 도 5에 도시된 제 1 구동부가 동작하는 방법의 일례를 설명하기 위한 도.
도 7은 도 5에 도시된 제 1 구동부에서 부극성 정전압원을 형성하는 에너지 저장부가 포함된 일례에 대해 설명하기 위한 도.
도 8a 내지 도 8b는 도 7에 도시된 제 1 구동부가 동작하는 방법의 일례를 설명하기 위한 도.
도 9a 내지 도 9c는 도 5에 도시된 제 1 구동부에서 프리 셋 업 제어부와 노 이즈 제거부가 포함된 일례에 대해 설명하기 위한 도.
도 10은 도 9a에 도시된 제 1 구동부에서 부극성 정전압원을 형성하는 에너지 저장부가 포함된 일례에 대해 설명하기 위한 도.
도 11은 도 10에 도시된 제 1 구동부가 포함된 플라즈마 디스플레이 장치에 따라 플라즈마 디스플레이 패널을 구동하는 방법의 일례를 설명하기 위한 도.
***** 도면의 주요 부분에 대한 부호의 설명 *****
100: 플라즈마 디스플레이 패널 110: 제 1 구동부
120: 제 2 구동부 130: 기준 분리제어부
140: 제 1 기준 전압원 150: 제 2 기준 전압원
본 발명은 플라즈마 디스플레이 장치에 관한 것이다.
일반적으로 플라즈마 디스플레이 장치는 화상을 표시하는 플라즈마 디스플레이 패널과 플라즈마 디스플레이 패널을 구동시키기 위한 구동부가 플라즈마 디스플레이 패널의 배면에 부착되어 형성된다.
플라즈마 디스플레이 패널은 화상이 표시되는 플라즈마 디스플레이 패널(Plasma Display Panel)의 전면기판과 후면기판 사이에 형성된 격벽에 의해 형성된 복수의 방전 셀을 가지는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충전되어 있다. 이러한 방전 셀들은 복수 개가 모여 하나의 픽셀(Pixel)을 이룬다. 예컨대 적색(Red, R) 방전 셀, 녹색(Green, G) 방전 셀, 청색(Blue, B) 방전 셀이 모여 하나의 픽셀을 이루는 것이다.
그리고 이러한 플라즈마 디스플레이 패널은 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 표시장치로서 각광받고 있다.
본 발명은 플라즈마 디스플레이 장치의 새로운 회로 개념을 적용하여 스캔 전극과 서스테인 전극에 서스테인 신호를 공급하는 서스테인 구동부에 연결된 기준 전압원과 어드레스 전극에 데이터 전압을 공급하는 데이터 구동부에 연결된 기준 전압원 사이에 기준 분리제어부를 포함하는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.
또한, 하나의 서브필드에서 일부의 기간 중 기준 분리제어부가 턴 오프되도록 하여 데이터 전극이 플로팅 되도록 함으로써 대향 방전에 의한 형광체 손상이 방지되도록 하는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.
또한, 하나의 정전압원이 셋 업 신호와 정극성 서스테인 신호를 공급하기 위한 전압을 공급하도록 함으로써 제조 비용이 보다 절감된 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.
또한, 하나의 정전압원이 서스테인 신호의 정극성 서스테인 전압과 부극성 서스테인 전압을 형성하기 위한 전압을 공급하도록 하여 제조 비용이 보다 절감된 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.
또한, 서스테인 기간 동안 서스테인 신호의 노이즈 전압을 제거하기 위한 노이즈 제거부가 포함된 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.
본 발명의 일례에 따른 플라즈마 디스플레이 장치는 제 1 전극과 제 2 전극 및 제 1 전극과 제 2 전극에 교차하는 방향으로 형성된 제 3 전극을 포함하는 플라즈마 디스플레이 패널, 제 1 전극에 리셋 기간 동안에 정극성 서스테인 정전압원으로부터 전압을 공급받아 정극성 서스테인 전압부터 상승하는 셋 업 신호를 공급하는 셋 업 제어부, 제 1 전극으로 서스테인 기간 동안에 정극성 서스테인 정전압원의 정극성 서스테인 전압과 부극성 서스테인 정전압원으로부터 공급받은 부극성 서스테인 전압을 포함하는 서스테인 신호를 공급하는 서스테인 구동부, 제 3 전극에 어드레스 기간 동안 데이터 신호를 공급하는 데이터 구동부 및 서스테인 구동부와 제 2 전극에 공통으로 연결된 제 1 기준 전압원과 데이터 구동부에 연결된 제 2 기준 전압원이 분리 또는 연결되도록 제어하는 기준 분리제어부를 포함한다.
여기서, 기준 분리제어부는 제 1 전극에서 정극성 서스테인 전압이 유지되는 기간 동안 제 1 기준 전압원과 제 2 기준 전압원이 연결되도록 턴 온(Turn on) 되고, 제 1 전극에서 정극성 서스테인 전압이 유지되는 기간의 나머지 기간 동안 제 1 기준 전압원과 제 2 기준 전압원이 분리되도록 턴 오프(Turn Off) 되도록 할 수 있다.
또한, 부극성 서스테인 정전압원은 서스테인 구동부에 포함되는 에너지 저장부에 의해 형성되도록 할 수 있다.
또한, 에너지 저장부는 커패시터를 포함하고, 커패시터는 일단으로 정극성 서스테인 정전압원으로부터 공급되는 전압을 충전하여 타단에 부극성 서스테인 전압을 형성할 수 있다.
또한, 서스테인 구동부는 전압을 충전하기 위한 커패시터를 포함하는 에너지 저장부, 제 1 전극에 정극성 서스테인 정전압원으로부터 공급되는 정극성 서스테인 전압을 공급함과 동시에 정극성 서스테인 전압을 커패시터의 일단으로 충전하도록 제어하는 제 1 서스테인 제어부, 커패시터에 충전된 전압이 유지되도록 역전류를 차단하는 전압 유지부, 패널과 공진을 발생시키는 인덕터부, 패널과 인덕터부의 공진을 통하여 제 1 전극의 전압이 정극성 서스테인 전압부터 부극성 서스테인 전압까지 하강하도록 제어하거나 제 1 전극의 전압이 부극성 서스테인 전압부터 정극성 서스테인 전압까지 상승하도록 제어하는 공진 제어부, 제 1 전극에 커패시터 타단에 형성되는 부극성 서스테인 전압을 공급하여 부극성 서스테인 전압이 유지되도록 하는 제 2 서스테인 제어부 및 인덕터부와 공진 제어부에 전기적으로 연결되어 역전류를 차단하는 역전류 차단부를 포함할 수 있다.
여기서, 공진 제어부는 공진을 통하여 제 1 전극의 전압이 정극성 서스테인 전압부터 부극성 서스테인 전압까지 하강하도록 제어하는 제 1 공진 스위치와 공진을 통하여 제 1 전극의 전압이 부극성 서스테인 전압부터 정극성 서스테인 전압까 지 상승하도록 제어하는 제 2 공진 스위치를 포함할 수 있다.
또한, 인덕터부는 제 1 전극의 전압이 정극성 서스테인 전압부터 부극성 서스테인 전압까지 하강하도록 패널과 공진을 발생시키는 제 1 인덕터와 제 1 전극의 전압이 부극성 서스테인 전압부터 정극성 서스테인 전압까지 상승하도록 패널과 공진을 발생시키는 제 2 인덕터를 포함할 수 있다.
또한, 역전류 차단부는 제 1 공진 스위치로부터 제 1 인덕터로 흐르는 전류를 차단하는 제 1 차단 다이오드와 제 2 인덕터로부터 제 2 공진 스위치로 흐르는 전류를 차단하는 제 2 차단 다이오드를 포함할 수 있다.
또한, 플라즈마 디스플레이 장치는 프리 셋 업 제어부를 포함하고, 프리 셋 업 제어부는 셋 업 신호 이전에 정극성 서스테인 전압원으로부터 전압을 공급받아 기준 전압 레벨부터 정극성 서스테인 전압 레벨까지 점진적으로 상승하는 프리 셋 업 신호를 공급할 수 있다.
또한, 플라즈마 디스플레이 장치는 서스테인 기간에서 정극성 서스테인 전압보다 높거나 부극성 서스테인 전압보다 낮은 노이즈 전압을 제거하는 노이즈 제거부를 포함할 수 있다.
여기서, 노이즈 제거부는 제 1 전극의 전압이 정극성 서스테인 전압보다 높은 노이즈 전압을 제거하기 위한 정극성 노이즈 제거부를 포함할 수 있다.
여기서, 정극성 노이즈 제거부는 제 1 전극의 전압이 정극성 서스테인 전압에서 부극성 서스테인 전압까지 하강하는 단계에서 발생하는 정극성 서스테인 전압보다 높은 노이즈 전압을 제거하는 제 1 정극성 다이오드 및 제 1 전극의 전압이 부극성 서스테인 전압에서 정극성 서스테인 전압까지 상승하는 단계에서 발생하는 정극성 서스테인 전압보다 높은 노이즈 전압을 제거하는 제 2 정극성 다이오드를 포함할 수 있다.
또한, 노이즈 제거부는 제 1 전극의 전압이 부극성 서스테인 전압보다 낮은 노이즈 전압을 제거하기 위한 부극성 노이즈 제거부를 포함할 수 있다.
또한, 부극성 노이즈 제거부는 제 1 전극의 전압이 정극성 서스테인 전압에서 부극성 서스테인 전압까지 하강하는 단계에서 발생하는 부극성 서스테인 전압보다 낮은 노이즈 전압을 제거하는 제 1 부극성 다이오드 및 제 1 전극의 전압이 부극성 서스테인 전압에서 정극성 서스테인 전압까지 상승하는 단계에서 발생하는 부극성 서스테인 전압보다 낮은 노이즈 전압을 제거하는 제 2 부극성 다이오드를 포함할 수 있다.
본 발명의 다른 일례에 따른 플라즈마 디스플레이 장치는 제 1 전극을 포함하는 플라즈마 디스플레이 패널, 제 1 전극에 정극성 서스테인 정전압원으로부터 전압을 공급받아 정극성 서스테인 전압부터 상승하는 셋 업 신호를 공급하는 셋 업 제어부 및 제 1 전극으로 정극성 서스테인 정전압원의 정극성 서스테인 전압과 에너지 저장부에 의해 형성된 부극성 서스테인 정전압원으로부터 공급받는 부극성 서스테인 전압을 포함하는 서스테인 신호를 공급하는 서스테인 구동부를 포함한다.
여기서, 플라즈마 디스플레이 패널은 제 1 전극과 나란하게 형성된 제 2 전극을 포함하고, 제 2 전극은 기준 전압원에 전기적으로 연결되도록 할 수 있다.
또한, 에너지 저장부는 커패시터를 포함하고, 커패시터는 일단으로 정극성 서스테인 정전압원으로부터 공급되는 전압을 충전하여 타단에 부극성 서스테인 전압을 형성할 수 있다.
또한, 플라즈마 디스플레이 장치는 정극성 서스테인 전압보다 높거나 부극성 서스테인 전압보다 낮은 노이즈 전압을 제거하는 서스테인 노이즈 제거부를 포함할 수 있다.
또한, 플라즈마 디스플레이 장치는 프리 셋 업 제어부를 포함하고, 프리 셋 업 제어부는 셋 업 신호 이전에 정극성 서스테인 전압원으로부터 전압을 공급받아 기준 전압 레벨부터 정극성 서스테인 전압 레벨까지 점진적으로 상승하는 프리 셋 업 신호를 공급할 수 있다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명하고자 한다.
도 1은 본 발명의 일례에 따른 플라즈마 디스플레이 장치를 설명하기 위한 도이다.
도 1을 살펴보면, 본 발명에 일례에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(100), 제 1 구동부(110), 제 2 구동부(120), 기준 분리제어부(130) 및 컨트롤부(160)를 포함한다.
플라즈마 디스플레이 패널(100)은 제 1 전극(Y1 내지 Yn), 제 2 전극(Z) 및 제 1 전극(Y1 내지 Yn)과 제 2 전극(Z)에 교차하는 방향으로 형성된 제 3 전극(X1 내지 Xm)을 포함하고, 플라즈마 디스플레이 패널(100)의 제 1 전극(Y1 내지 Yn)에는 제 1 구동부(110)의 일단이 전기적으로 연결되고, 제 2 전극(Z)과 제 1 구동 부(110)의 타단에는 제 1 기준 전압원(140)이 전기적으로 연결된다. 제 3 전극(X1 내지 Xm)에는 제 2 구동부(120)의 일단이 연결되고, 제 2 구동부(120)의 타단에는 제 2 기준 전압원(150)이 전기적으로 연결된다.
여기서, 제 1 기준 전압원(140)과 제 2 기준 전압원(150) 사이에 기준 분리제어부(130)가 전기적으로 연결된다.
제 1 구동부(110)는 셋 업 제어부와 서스테인 구동부를 포함하고, 제 2 구동부(120)는 데이터 구동부를 포함한다.
제 1 구동부(110)는 플라즈마 디스플레이 패널(100)의 제 1 전극(Y1 내지 Yn)을 구동한다.
여기서, 제 1 구동부(110)에 포함된 셋 업 제어부는 리셋 기간의 셋 업 기간에서 정극성 서스테인 정전압원으로부터 전압을 공급받아 정극성 서스테인 전압부터 상승하는 셋 업 신호를 제 1 전극(Y)에 공급한다
또한, 제 1 구동부(110)에 포함된 서스테인 구동부는 방전을 유지하여 영상이 표시 되도록 정극성 서스테인 전압과 부극성 서스테인 전압을 포함하는 서스테인 신호를 복수 개의 제 1 전극들(Y1 내지 Yn)에 공급한다.
또한, 제 1 구동부(110)는 제 1 전극(Y1 내지 Yn)에 방전 셀 내에 벽 전하(Wall Charge)가 균일하게 형성되도록 셋 다운 신호를 공급할 수 있고, 스캔 기준 전압, 스캔 신호를 공급할 수 있다.
이와 같은 신호를 공급하는 제 1 구동부(110)의 전압원들은 제 1 기준 전압원(140)을 기준으로 전압을 공급한다.
예를 들어, 서스테인 신호의 전압을 공급하기 위한 서스테인 전압원, 리셋 신호의 셋 업 신호를 공급하기 위한 셋 업 전압원 등과 같은 전압원은 제 1 기준 전압원(140)을 기준으로 적절한 크기의 전압을 제 1 구동부(110)에 공급하는 것이다.
여기서, 제 1 기준 전압원(140)은 제 1 기준 전압을 형성하는 기능을 하고 전기 전도성 재료로 소정의 면적으로 형성될 수 있다. 예를 들면, 프레임이 될 수도 있고, 프레임과는 공간적 전기적으로 분리되면서 소정의 면적을 지닌 동박형태로 형성될 수도 있고, 또는 플라즈마 디스플레이 장치의 케이스에 전기 전도성 물질을 부착하여 형성될 수도 있다. 이밖에 다양하게 형성될 수 있다.
제 2 구동부(120)는 데이터 구동부를 포함하고, 데이터 구동부는 어드레스 기간 동안 플라즈마 디스플레이 패널(100)에 형성된 복수 개의 제 3 전극들(X1 내지 Xm)에 데이터 신호를 공급한다.
이와 같은 데이터 신호를 공급하는 데이터 전압원은 제 2 기준 전압원(150)을 기준으로 데이터 신호의 데이터 전압을 공급한다.
여기서, 제 2 기준 전압원(150)은 전술한 제 1 기준 전압원(140)과 공간적 전기적으로 분리되어 제 2 기준 전압을 형성하는 기능을 한다.
이와 같은 제 2 기준 전압원(150)은 전술한 제 1 기준 전압원(140)의 예 중 제 1 기준 전압원(140)을 제외한 어느 하나가 될 수 있다.
기준 분리 제어부(130)는 서스테인 구동부에 연결된 제 1 기준 전압원(140) 과 데이터 구동부에 연결된 제 2 기준 전압원(150)이 분리되도록 제어한다.
이와 같은 기준 분리 제어부(130)는 도시된 바와 같이, 스위치에 의해 가상적으로 발생하는 기생 커패시터를 포함할 수 있다.
이와 같이, 서스테인 구동부와 데이터 구동부의 기준 전압원을 별도로 배치하고, 기준 분리 제어부(130)를 배치하여 제 1 기준 전압원(140)과 제 2 기준 전압원(150)이 분리되도록 하는 것은 서스테인 기간 동안 서스테인 구동부가 제 1 전극(Y1 내지 Yn)에 서스테인 신호를 공급하는 동안 방전 셀 내부에서는 대향 방전이 발생하게 되는데, 이때, 기준 분리 제어부(130)가 서스테인 구동부의 제 1 기준 전압원(140)과 데이터 구동부의 제 2 기준 전압원(150)을 서로 전기적으로 분리되도록 하면 제 1 기준 전압원(140)과 제 2 기준 전압원(150) 사이에 전압차이가 발생하게 되고, 이에 따라 제 3 전극(X1 내지 Xm)에는 서스테인 신호에 변화의 따른 플로팅(Floating) 전압이 형성되도록 할 수 있는데, 이와 같은 제 3 전극(X1 내지 Xm)의 플로팅(Floating) 전압을 통하여 대향 방전을 억제하고 대향 방전에 의한 형광체의 손상을 방지하기 위해서이다.
따라서, 이와 같은 형광체 손상을 방지함으로써 방전 효율을 높일 수 있고, 구동 효율도 향상시킬 수 있다. 또한, 플라즈마 디스플레이 장치의 구동 수명도 연장되는 효과가 있다.
컨트롤부(160)는 전술한 제 1 구동부(110), 제 2 구동부(120) 및 기준 분리 제어부(130)에 포함되는 여러 가지 스위칭 소자들을 제어한다.
이와 같은 플라즈마 디스플레이 장치에서 플라즈마 디스플레이 패널(100)의 구조를 첨부된 도 2를 참조하여 더욱 상세히 살펴보면 다음과 같다.
도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면이다.
도 2를 살펴보면, 플라즈마 디스플레이 패널(100)은 화상이 디스플레이 되는 표시 면인 전면 기판(201)에 방전을 유지하는 제 1 전극(202, Y)과 제 2 전극(203, Z)이 형성된 전면 패널(200) 및 배면을 이루는 후면 기판(211) 상에 전술한 제 1 전극(202, Y)과 제 2 전극(203, Z)에 교차 되도록 복수의 제 3 전극(213, X)이 배열된 후면 패널(210)이 일정거리를 사이에 두고 나란하게 결합 된다.
전면 패널(200)은 하나의 방전 공간, 즉 방전 셀에서 상호 방전시키고 방전 셀의 발광을 유지하기 위한 제 1 전극(202, Y) 및 제 2 전극(203, Z)포함된다. 이와 같은 유지 전극은 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 제 1 전극(202, Y) 및 제 2 전극(203, Z)이 쌍을 이뤄 형성될 수 있다. 제 1 전극(202, Y) 및 제 2 전극(203, Z)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체 층(204)에 의해 덮히고, 상부 유전체 층(204) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(205)이 형성될 수 있다.
후면 패널(210)은 복수개의 방전 공간 즉, 방전 셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(212)이 나란하게 배열될 수 있다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 제 3 전극(213, X)이 격벽(212)에 대해 나란하게 배치될 수 있다. 후면 패널(210)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(214)가 도포 된다. 제 3 전극(213, X)과 형광체(214) 사이에는 제 3 전극(213, X)을 보호하기 위한 하부 유전체 층(215)이 형성될 수 있다.
여기의 도 2에서는 플라즈마 디스플레이 패널(100)의 일례만을 도시하고 설명한 것으로, 본 발명이 도 2의 구조의 플라즈마 디스플레이 패널(100)에 한정되는 것은 아니다.
예를 들면, 도 2에서는 전술한 유지 전극인 제 1 전극(202, Y)과 제 2 전극(203, Z)은 각각 투명 전극(202a, 203a)과 버스 전극(202b, 203b)으로 이루어지는 것만을 도시하고 있지만, 이와는 다르게 제 1 전극(202, Y)과 제 2 전극(203, Z) 중 하나 이상은 버스 전극(202b, 203b)만으로 이루어지는 것도 가능한 것이다.
또한, 예를 들어, 상부 유전체 층(204)이 도면에서는 두께가 일정한 것만 도시하였으나 상부 유전체 층(204)이 영역별로 두께와 유전 상수가 달라질 수 있고, 격벽(212)의 간격이 일정한 것만 도시하였으나 B 방전 셀의 격벽(212)의 간격이 더 넓게 형성될 수도 있다.
또한, 격벽(212)의 측면이 요철형상이 되도록 하고 도포되는 형광체 층도(214) 요철 모양에 따라 형성되도록 함으로써 플라즈마 디스플레이 패널(100)에 구현되는 영상의 휘도를 더 높게 할 수도 있다.
또한, 플라즈마 디스플레이 제조 공정시 배기 특성의 향상을 위하여 격벽(212)의 측면에 터널이 형성될 수도 있다.
다음은 전술한 각각의 구동부(110, 120)가 플라즈마 디스플레이 패널(100)의 복수의 전극들을 구동시키기 위한 구동 방법의 일례를 첨부된 도 3을 참조하여 상세히 설명한다.
도 3은 플라즈마 디스플레이 패널을 구동하는 방법의 일례를 설명하기 위한 도면이다.
도 3을 참조하면, 도 1에서 전술한 각각의 구동부(110, 120)는 리셋 기간, 어드레스 기간 및 서스테인 기간 중 적어도 하나 이상의 기간에서 제 1 전극(Y)과 제 3 전극(X)에 구동 신호를 공급한다. 여기서, 제 2 전극(Z)은 기저 전압원과 전기적으로 연결되어 있어, 리셋 기간, 어드레스 기간 및 서스테인 기간에 기저 전압원의 전압이 공급되도록 할 수 있다.
제 1 구동부(110)에 포함되는 셋 업 제어부는 도 3에서와 같이, 리셋 기간의 셋 업 기간에서는 제 1 전극(Y)에 셋 업 신호(Set-up)를 공급할 수 있다.
이러한, 셋 업 신호(Set-up)에 의해 전 화면의 방전 셀 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋 업 방전에 의해 제 3 전극(X)과 제 2 전극(Z) 상에는 정극성 벽전하가 쌓이게 되며, 제 1 전극(Y) 상에는 부극성의 벽 전하가 쌓이게 된다.
또한, 제 1 구동부(110)에 포함되는 셋 다운 제어부는 셋 다운 기간에서 제 1 전극(Y)에 셋 다운 신호(Set-down)을 공급한 후, 셋 업 신호(Set-up)의 최고 전압보다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드(GND)레벨 전압 이하의 특정 전압레벨까지 떨어지는 셋 다운 신호(Set-down)를 공급할 수 있다. 이에 따라, 방전 셀 내에 미약한 소거방전을 일으킴으로써 방전 셀 내에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. 이 셋다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽 전하가 방전 셀 내에 균일하게 잔류 된다.
또한, 제 1 구동부(110)에 포함되는 스캔 기준 전압 제어부는, 어드레스 기간에서 스캔 바이어스 전압(Vsc-Vy)을 공급하고, 제 1 구동부(110)에 포함되는 스캔 신호 제어부는 스캔 바이어스 전압(Vsc-Vy)으로부터 스캔 신호의 최저 전압(-Vy)까지 하강하는 부극성 스캔 신호(Scan)를 제 1 전극(Y)에 공급할 수 있다. 아울러 제 2 구동부(120)의 데이터 구동부는 전술한 스캔 신호(Scan)에 대응되어 제 3 전극(X)에 정극성의 데이터 신호를 공급한다.
이러한 스캔 신호(Scan)와 데이터 신호의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면서 데이터 신호가 인가되는 방전 셀 내에는 어드레스 방전이 발생 된다. 어드레스 방전에 의해 선택된 방전 셀 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽 전하가 형성된다. 이에 따라, 제 1 전극(Y)이 스캐닝(Scanning)되는 것이다.
이러한, 어드레스 기간 이후의 서스테인 기간에서 제 1 구동부(110)에 포함된 서스테인 구동부는 유지 전극인 제 1 전극(Y)에 정극성 서스테인 전압과 부극성 서스테인 전압을 포함한 서스테인 신호(SUS)를 공급하는 것이다.
이때, 기준 전압원과 전기적으로 연결된 제 2 전극(Z)은 기준 전압원의 전압과 동일한 전압레벨을 유지한다.
이에 따라, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호(SUS)가 더해지면서 매 서스테인 신호(SUS)가 인가될 때마다 제 1 전 극(Y)과 제 2 전극(Z) 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.
이와 같은 구동 방법은 일례에 따라 설명한 것으로 소거 기간이 더 추가될 수도 있다.
여기의 도 3에서는 도시된 바와 같은 구동 신호를 일례로 설명하였으나 그라운드 레벨의 전압보다 낮은 스캔 바이어스 전압(Vsc-Vy) 대신 그라운드 레벨의 전압보다 높은 스캔 기준 전압(Vsc)만이 어드레스 기간에 공급될 수도 있다.
여기서, 제 1 구동부(110), 제 2 구동부(120), 기준 분리제어부(130)에 대해 보다 상세하게 도 4를 통하여 설명한다.
도 4는 도 1에 도시된 제 1 구동부, 제 2 구동부 및 기준 분리제어부에 대해 설명하기 위한 도면이다.
도시된 바와 같이, 플라즈마 디스플레이 패널(100)은 도시된 바와 같이 제 1 전극(Y)과 제 2 전극(Z) 사이의 YZ 커패시터(Cpyz), 제 2 전극(Z)과 제 3 전극(X) 사이의 ZX 커패시터(Cpzx), 제 3 전극(X)과 제 1 전극(Y) 사이의 YX 커패시터(Cpyx)와 각각의 전극에 대한 등가 저항(Req)으로 도시된다.
제 1 구동부(110)는 일단이 플라즈마 디스플레이 패널(100)의 제 1 전극(Y)에 연결되고, 타단이 제 1 기준 전압원(140), 플라즈마 디스플레이 패널(100)의 제 2 전극(Z) 및 기준 분리제어부(130)의 일단에 공통으로 연결된다.
이와 같은, 제 1 구동부(110)는 셋 업 제어부와 서스테인 구동부를 포함한다. 셋 업 제어부와 서스테인 구동부는 후술할 도 5 이하를 통하여 상세히 설명한다.
제 2 구동부(120)는 일단이 플라즈마 디스플레이 패널(100)의 제 3 전극(X)에 연결되고, 타단은 제 2 기준 전압원(150)과 기준 분리제어부(130)의 타단에 공통으로 연결된다.
이와 같은, 제 2 구동부(120)는 데이터 구동부(510)를 포함한다.
데이터 구동부(510)는 탑 스위치(M_up)와 바텀 스위치(M_dn)를 포함하고, 탑 스위치(M_up)는 일단이 제 3 전극(X)에 연결되고 타단이 데이터 정전압원(520)에 연결되어 데이터 정전압원(520)으로부터 공급되는 데이터 전압(Va)을 제 3 전극(X)에 공급하도록 제어하고, 바텀 스위치(M_dn)는 일단이 제 3 전극(X)과 탑 스위치(M_up)의 일단에 공통으로 연결되고, 타단이 상기 기준 분리제어부(130)와 상기 제 2 기준 전압원(150)의 타단에 공통으로 연결되어 제 2 기준 전압원(150)으로부터 공급되는 제 2 기준 전압을 제 3 전극(X)에 공급하도록 제어한다.
또한, 여기서 데이터 구동부(510)에 공급되는 전원은 도시된 바와 같이, 데이터 구동부(510)에 포함된 커패시터(Ca)를 통하여 제 2 기준 전압원(150)에 연결될 수 있다.
그리고, 데이터 정전압원(520)에 포함되는 데이터 정전압 커패시터(Ca)의 일단이 데이터 정전압원(520)과 탑 스위치(M_up)의 타단에 공통으로 연결되고 타단이 바텀 스위치(M_dn)의 타단, 제 2 기준 전압원(150)과 기준 분리제어부(130)의 타단에 공통으로 연결될 수 있다.
기준 분리제어부(130)는 기준 분리스위치(M1,M2)를 포함하고, 기준 분리스위치(M1,M2)에 기생하여 발생하는 기생 커패시터(Csw)를 포함할 수 있다.
또한, 기준 분리스위치(M1,M2)는 도시된 바와 같이, 바디 다이오드를 포함하는 두 개의 스위칭 소자로 형성될 수도 있는데, 이와 같은 경우 두 개의 스위칭 소자에 포함되는 바디 다이오드의 애노드가 서로 연결되도록 하거나 캐소드가 서로 연결되도록 할 수 있다.
여기의 도 4에서는 이와 같은 경우를 일례로 기준 분리제어부(130)의 등가 회로를 도시한 것이다.
기준 분리스위치(M1,M2)는 일단이 서스테인 구동부(500)의 타단, 제 1 기준 전압원(140)과 제 2 전극(Z)에 공통으로 연결되고, 타단이 제 2 기준 전압원(150), 바텀 스위치(M_dn)의 타단, 데이터 정전압원(520)에 연결되어 제 1 기준 전압원(140)과 제 2 기준 전압원(150)이 분리되도록 제어한다.
예를 들면, 기준 분리제어부(130)는 제 1 구동부(110)에 포함된 서스테인 구동부가 제 1 전극(Y)에 서스테인 신호의 정극성 서스테인 전압이 유지되도록 서스테인 신호를 공급하는 동안 제 1 기준 전압원(140)과 제 2 기준 전압원(150)이 연결되도록 턴 온(Turn on) 되고, 제 1 구동부(110)에 포함된 서스테인 구동부가 제 1 전극(Y)에 정극성 서스테인 전압이 유지되는 기간의 나머지 기간 동안 제 1 기준 전압원(140)과 제 2 기준 전압원(150)이 분리되도록 턴 오프(Turn Off) 되도록 할 수 있다.
이와 같이, 기준 분리제어부(130)가 제 1 기준 전압원(140)과 제 2 기준 전압원(150)이 서로 분리하면 제 3 전극(X)의 전압이 플로팅(Floating) 된다.
이와 같이, 제 3 전극(X)의 전압이 플로팅(Floating)되는 것은 기준 분리제 어부(130)가 제 1 기준 전압원(140)과 제 2 기준 전압원(150)을 전기적으로 분리하면 제 3 전극(X)의 전압이 제 1 전극(Y)의 전압과 제 2 전극(Z)의 전압에 영향을 받아 변화하기 때문이다.
예를 들어, 기준 분리제어부(130)가 턴 오프(Turn Off)되어 있는 상태에서, 제 1 구동부(110)가 제 1 기준 전압원(140)을 기준으로 제 1 전극(Y)에 제 1 전압을 공급하는 경우, 제 1 전극(Y)과 제 2 전극(Z) 사이의 전압은 제 1 전압이 된다.
그리고, 키르히호프의 전류 법칙(KCL)에 의해, 제 1 전극(Y)과 제 3 전극(X) 사이의 전압과 제 3 전극(X)과 제 2 전(Z)극 사이의 전압의 합은 제 1 전극(Y)과 제 2 전극(Z) 사이의 전압과 동일한 제 1 전압이 된다.
여기서, 플라즈마 디스플레이 패널(100)의 제 1 전극(Y)과 제 2 전극(Z) 사이의 등가 커패시터(Cpyz), 제 1 전극(Y)과 제 3 전극(X) 사이의 등가 커패시터(Cpyx), 제 3 전극(X)과 제 2 전극(Z) 사이의 등가 커패시터(Cpzx)는 실질적으로 서로 동일한 값을 가지므로 플라즈마 디스플레이 패널(100)의 제 3 전극(X)에 외부에서 다른 전압이 공급되지 아니하거나 제 3 전극(X)의 전압이 외부로 빠져나가는 전류 패스가 형성되지 아니하는 한, 제 3 전극(X)의 전압은 제 1 전극(Y)과 제 2 전극(Z) 사이 등가 커패시터(Cpyz)에 공급된 전압의 사이 값에서 플로팅(Floating) 되는 전압 값을 가지게 된다.
여기서 제 2 전극(Z)의 전압레벨은 제 1 기준 전압원(140)의 전압 레벨과 동일하므로 제 3 전극의 전압(X)은 제 1 전극(Y)의 전압에 따라 영향을 받게 되어 플로팅(Floating) 되는 것이다.
여기서, 제 1 구동부(110)에 대해 보다 상세히 다음의 도 5 이하를 통하여 설명한다.
도 5는 도 4에 도시된 제 1 구동부의 일례에 대해 설명하기 위한 도면이다.
도 6a 내지 도 6i는 도 5에 도시된 제 1 구동부가 동작하는 방법의 일례를 설명하기 위한 도면이다.
도 5에 도시된 바와 같이, 제 1 구동부(110)는 셋 업 제어부(510), 셋 다운 제어부(520), 구동 신호 출력부(530) 및 서스테인 구동부(540)를 포함한다.
셋 업 제어부(510)는 리셋 기간의 셋 업 기간에 정극성 서스테인 전압원(+Vs)으로부터 전압을 공급받아 정극성 서스테인 전압(+Vs)부터 소정의 전압까지 상승하는 셋 업 신호(Set-up)를 제어하는 셋 업 스위치(Set_up), 정극성 서스테인 전압(+Vs)의 전류 패스 경로를 제공하는 셋 업 다이오드(Ds), 셋 업 신호(Set-up)의 정극성 서스테인 전압(+Vs)을 충전하는 셋 업 커패시터(Csu), 셋 업 커패시터(Csu)의 전압 충전을 제어하는 셋 업 충전 스위치(Qcsu)를 포함한다.
셋 업 스위치(Set_up)는 일단이 정극성 서스테인 전압원(+Vs)과 셋 업 다이오드(Ds)의 일단에 공통으로 연결되고, 타단이 셋 업 충전 스위치(Qcsu)의 일단과 셋 업 커패시터(Csu)의 타단에 공통으로 연결된다.
셋 업 다이오드(Ds)는 일단이 정극성 서스테인 전압원(+Vs)과 셋 업 스위치(Set_up)의 일단에 공통으로 연결되고, 타단이 셋 업 커패시터(Csu)의 일단에 연결된다.
셋 업 충전 스위치(Qcsu)의 타단은 제 1 기준 전압원(140)에 연결된다.
이와 같은, 셋 업 제어부(510)는 먼저 셋 업 기간을 제외한 기간에서 셋 업 충전 스위치(Qcsu)가 턴 온 되어 셋 업 커패시터(Csu)가 충전된다.
이와 같이 셋 업 커패시터(Csu)에 전압이 충전된 상태에서, 리셋 기간의 셋 업 기간에 셋 업 스위치(Set_up)가 턴 온 되면, 도 6a에 도시된 바와 같은 전류 패스가 형성된다.
여기서, 제 1 서스테인 스위치(Sus_up), 패스 탑 스위치(Pass_top), 넌 스캔 스위치(Nsc)도 함께 턴 온 된다.
이와 같은 전류 패스를 따라, 셋 업 제어부(510)는 셋 업 스위치(Set_up)를 통해 제 1 기준 전압부터 상승하는 신호를 형성하고, 셋 업 커패시터(Csu)를 통해 충전되어 있는 정극성 서스테인 전압(+Vs)의 크기만큼 상승 되도록 하여 정극성 서스테인 전압(+Vs)부터 상승하는 셋 업 신호(Set-up)를 제 1 전극(Y)으로 공급한다.
이와 같이, 셋 업 제어부(510)는 셋 업 신호(Set-up)를 제 1 전극(Y)으로 공급하기 위해서 별도의 셋 업 정전압원을 사용하지 아니하고 서스테인 구동부(540)에 정극성 서스테인 전압(+Vs)을 공급하기 위한 정극성 서스테인 정전압원(+Vs)을 함께 사용하여 필요한 전원의 수를 하나로 줄일 수 있기 때문에 생산 비용 면에서 그 비용을 줄일 수 있는 효과가 있다.
셋 다운 제어부(520)는 셋 다운 스위치(Set_dn), 셋 다운 커패시터(Csd)를 포함한다.
셋 다운 스위치(Set_dn)는 일단이 부극성 스캔 정전압원(-Vy)과 셋 다운 커패시터(Csd)의 일단에 공통으로 연결되고, 타단은 패스 탑 스위치(Pass_top)의 일 단에 연결된다. 셋 다운 커패시터(Csd)는 타단이 패스 탑 스위치(Pass_top)의 타단에 연결된다.
셋 다운 제어부(520)의 셋 다운 스위치(Set_dn)는 리셋 기간의 셋 다운 기간에 턴 온 되어 도 6b와 같은 전류 패스를 따라 그라운드 레벨의 전압부터 부극성 스캔 전압(-Vy)까지 하강하는 셋 다운 신호(Set-down)를 넌 스캔 스위치(Nsc)를 통하여 제 1 전극(Y)으로 공급한다.
셋 다운 제어부(520)는 셋 다운 기간 이후 어드레스 기간이 끝나는 기간까지 지속적으로 턴 온 된 상태를 유지한다.
구동 신호 출력부(530)는 스캔 스위치(Sc)와 넌 스캔 스위치(Nsc)를 포함한다.
스캔 스위치(Sc)는 일단이 스캔 기준 전압원(Vsc)에 연결되고, 타단이 넌 스캔 스위치(Nsc)의 일단과 제 1 전극(Y)에 공통으로 연결된다.
넌 스캔 스위치(Nsc)는 타단이 패스 탑 스위치(Pass_top)와 연결된다.
구동 신호 출력부(530)의 스캔 스위치(Sc)는 어드레스 기간에 턴 온 되어 도 6c와 같은 전류 패스를 따라 부극성 스캔 전압(-Vy)부터 스캔 기준 전압(Vsc)만큼 상승 된 전압(-Vy+Vsc)을 제 1 전극(Y)으로 공급한다.
이와 같이, 부극성 스캔 전압(-Vy)부터 스캔 기준 전압(Vsc)만큼 상승 된 전압이 공급되는 것은 스캔 커패시터(Csd)에 스캔 기준 전압(Vsc)이 충전되고, 스캔 커패시터(Csd)의 일단이 부극성 스캔 전압(-Vy)까지 하강하면 스캔 커패시터(Csd)의 타단은 스캔 커패시터(Csd)에 충전된 스캔 기준 전압(Vsc)의 크기만큼 상승 된 전압(-Vy+Vsc)을 형성하고 이와 같은 전압이 스캔 스위치(Sc)를 통해 공급되기 때문이다.
어드레스 기간에서 제 1 전극(Y)으로 스캔 신호가 공급되는 동안에는, 스캔 스위치(Sc)는 턴 오프 되고, 넌 스캔 스위치(Nsc)가 턴 온 되어 도 6d와 같은 전류 패스가 형성된다.
여기서, 셋 다운 스위치(Set_dn)가 셋 다운 기간 이후 어드레스 기간 동안 지속적으로 턴 온 된 상태를 유지하므로 넌 스캔 스위치(Nsc)가 턴 온 되면 부극성 스캔 전압(-Vy)이 그대로 제 1 전극(Y)으로 공급되는 것이다.
이후, 어드레스 기간에서 스캔 신호 이후 다시 스캔 바이어스 전압(-Vy+Vsc)이 공급되는 기간에는 스캔 스위치(Sc)가 턴 온 되고, 넌 스캔 스위치(Nsc)가 턴 오프 되어 도 6e와 같은 전류 패스가 형성되고, 이와 같은 전류 패스에 따라 제 1 전극(Y)으로 스캔 바이어스 전압(-Vy+Vsc)이 공급된다.
서스테인 구동부(540)는 제 1 서스테인 제어부(541), 인덕터부(542), 공진 제어부(543), 역전류 차단부(544), 제 2 서스테인 제어부(545)를 포함한다.
제 1 서스테인 제어부(541)는 제 1 서스테인 스위치(Sus_up)를 포함하고, 제 1 전극(Y)에 정극성 서스테인 전압원(+Vs)으로부터 공급되는 정극성 서스테인 전압(+Vs)을 공급한다.
인덕터부(542)는 일단이 제 1 서스테인 스위치(Sus_up)와 연결된 제 1 인덕터(L1)와 제 2 인덕터(L2)를 포함하고, 패널(Cp)과 공진을 발생시킨다.
여기서, 제 1 인덕터(L1)는 제 1 전극(Y)의 전압이 정극성 서스테인 전 압(+Vs)부터 부극성 서스테인 전압(-Vs)까지 하강하도록 패널(Cp)과 공진을 발생시킨다.
제 2 인덕터(L2)는 제 1 전극(Y)의 전압이 부극성 서스테인 전압(-Vs)부터 정극성 서스테인 전압(+Vs)까지 상승하도록 패널(Cp)과 공진을 발생시킨다.
공진 제어부(543)는 제 1 기준 전압원(140)에 연결된 제 1 공진 스위치(Er_dn)와 제 2 공진 스위치(Er_up)를 포함하고, 제 1 공진 스위치(Er_dn)는 패널(Cp)과 인덕터부(542)의 공진을 통하여 제 1 전극(Y)의 전압이 정극성 서스테인 전압(+Vs)부터 부극성 서스테인 전압(-Vs)까지 하강하도록 제어하고, 제 2 공진 스위치(Er_up)는 패널(Cp)과 인덕터부(542)의 공진을 통하여 제 1 전극(Y)의 전압이 부극성 서스테인 전압(-Vs)부터 정극성 서스테인 전압(+Vs)까지 상승하도록 제어한다.
역전류 차단부(544)는 제 1 차단 다이오드(D1)와 제 2 차단 다이오드(D2)를 포함하고, 인덕터부(542)와 공진 제어부(543)에 전기적으로 연결되어 역전류를 차단한다.
여기서, 제 1 차단 다이오드(D1)는 제 1 공진 스위치(Er_dn)로부터 제 1 인덕터(L1)로 흐르는 전류를 차단하고, 제 2 차단 다이오드(D2)는 제 2 인덕터(L2)로부터 제 2 공진 스위치(Er_up)로 흐르는 전류를 차단한다.
제 2 서스테인 제어부(545)는 제 2 서스테인 스위치(Sus_dn)를 포함하고, 부극성 서스테인 정전압원(-Vs)으로부터 공급되는 부극성 서스테인 전압(-Vs)을 공급하여 부극성 서스테인 전압(-Vs)이 유지되도록 한다.
이와 같은 서스테인 구동부(540)의 제 1 서스테인 제어부(541)는 서스테인 기간에서 부극성 서스테인 전압(-Vs)이 유지되는 동안에 제 1 서스테인 스위치(Sus_up)가 턴 온 된다. 이에 따라 도 6f와 같은 전류 패스가 형성되어 제 1 전극(Y)으로 정극성 서스테인 전압(+Vs)이 공급된다.
또한, 서스테인 구동부(540)는 서스테인 기간에서 정극성 서스테인 전압(+Vs)이 부극성 서스테인 전압(-Vs)으로 하강하는 동안에 제 1 공진 스위치(Er_dn)가 턴 온 된다. 이에 따라 도 6g와 같은 전류 패스가 형성되어 제 1 전극(Y)의 전압이 정극성 서스테인 전압(+Vs)에서 부극성 서스테인 전압(-Vs)으로 하강한다.
이는 도 6g와 같은 전류 패스에 따라, 제 1 전극(Y)의 전압이 패널(Cp)과 제 1 인덕터(L1)의 공진에 의해 제 1 기준 전압원(140)을 통해 제 2 전극(Z)으로 공급되어 제 1 전극(Y)과 제 2 전극(Z)의 전압이 반전되기 때문이다. 따라서 제 1 기준 전압원(140)을 기준으로 제 1 전극(Y)의 전압이 정극성 서스테인 전압(+Vs)에서 부극성 서스테인 전압(-Vs)까지 하강하는 것이다.
또한, 서스테인 구동부(540)는 서스테인 기간에서 부극성 서스테인 전압(-Vs)이 유지되는 동안에 제 2 서스테인 스위치(Sus_dn)가 턴 온 된다. 이에 따라 도 6h와 같은 전류 패스가 형성되어 제 1 전극(Y)으로 부극성 서스테인 전압원(-Vs)으로부터 공급되는 부극성 서스테인 전압(-Vs)이 공급된다.
또한, 서스테인 구동부(540)는 서스테인 기간에서 부극성 서스테인 전압(-Vs)이 정극성 서스테인 전압(+Vs)으로 상승하는 동안에 제 2 공진 스위치(Er_up)가 턴 온 된다. 이에 따라 도 6g와 같은 전류 패스가 형성되어 제 1 전극(Y)의 전압이 부극성 서스테인 전압(-Vs)에서 정극성 서스테인 전압(+Vs)으로 상승한다.
이는 도 6g와 같은 전류 패스에 따라, 제 2 전극(Z)의 전압이 패널(Cp)과 제 2 인덕터(L2)의 공진에 의해 제 1 기준 전압원(140)을 통해 제 1 전극(Y)으로 공급되어 제 1 전극(Y)과 제 2 전극(Z)의 전압이 반전되기 때문이다. 따라서 제 1 기준 전압원(140)을 기준으로 제 1 전극(Y)의 전압이 부극성 서스테인 전압(-Vs)에서 정극성 서스테인 전압(+Vs)까지 상승하는 것이다.
여기서, 부극성 서스테인 전압원(-Vs)을 별도로 사용하지 아니하고 정극성 서스테인 전압원(+Vs)만으로 정극성 서스테인 전압(+Vs)과 부극성 서스테인 전압(-Vs)을 모두 형성할 수도 있는데 이를 다음의 도 7을 통해 설명한다.
도 7은 도 5에 도시된 제 1 구동부에서 부극성 정전압원 대신 부극성 정전압원을 형성하는 에너지 저장부가 포함된 일례에 대해 설명하기 위한 도면이다.
도 8a 내지 도 6b는 도 7에 도시된 제 1 구동부가 동작하는 방법의 일례를 설명하기 위한 도면이다.
도 7에 도시된 바와 같이, 제 1 구동부(110)의 서스테인 구동부(540)는 부극성 서스테인 정전압원(-Vs)을 형성하기 위한 에너지 저장부(546)와 에너지 저장부(546)에 충전된 전압이 유지되도록 역전류를 차단하는 전압유지부(547)를 포함한다.
에너지 저장부(546)는 커패시터(-Vs Cap)를 포함하고, 일단이 제 1 차단 다이오드(D1)의 캐소드 단에 연결되고, 타단은 전압유지부(547)의 제 3 다이오드(D3) 와 제 2 서스테인 스위치(Sus_dn)에 공통으로 연결된다.
여기서, 커패시터(-Vs Cap)는 제 1 서스테인 스위치(Sus_up)가 턴 온 되었을 때에 정극성 서스테인 정전압원(+Vs)으로부터 공급되는 전압을 충전하여 제 2 서스테인 스위치(Sus_dn)가 턴 온 되었을 때에 커패시터(-Vs Cap)의 타단에 형성된 부극성 서스테인 전압(-Vs)을 제 1 전극(Y)으로 공급한다.
전압 유지부는 제 3 다이오드(D3)를 포함하고, 제 3 다이오드(D3)는 일단이 커패시터(-Vs Cap)와 제 2 서스테인 스위치(Sus_dn)에 공통으로 연결되고, 타단이 셋 업 충전 스위치(Qcsu)에 연결된다.
그러나, 도시된 바와 다르게 제 3 다이오드(D3)의 타단이 제 1 기준 전압원(140)에 연결될 수도 있다.
이와 같은 제 3 다이오드(D3)는 제 1 서스테인 스위치(Sus_up)가 턴 온 되어 커패시터(-Vs Cap)에 전압이 충전되고 제 1 전극(Y)의 전압이 정극성 서스테인 전압(+Vs)을 유지하는 동안, 패널(Cp)과 인덕터부(542) 사이의 공진에 의하여 제 1 전극(Y)의 전압이 정극성 서스테인 전압(+Vs)에서 부극성 서스테인 전압(-Vs)으로 하강하거나 부극성 서스테인 전압(-Vs)에서 정극성 서스테인 전압(+Vs)으로 상승하는 동안 및 제 2 서스테인 스위치(Sus_dn)가 턴 온 되어 제 1 전극(Y)의 전압이 부극성 서스테인 전압(-Vs)을 유지하는 동안 제 1 기준 전압원(140)으로부터 커패시터(-Vs Cap)의 타단으로 전류 패스가 형성되는 것을 차단하여 커패시터(-Vs Cap)에 충전된 전압이 유지되도록 역전류를 차단한다.
여기서, 에너지 저장부(546)가 전압을 충전하고 부극성 서스테인 전압(-Vs) 을 형성하는 것을 살펴보면 다음과 같다.
먼저, 제 1 전극(Y)에 서스테인 신호의 정극성 서스테인 전압(+Vs)이 유지되는 기간에 제 1 서스테인 스위치(Sus_up)가 턴 온 되면, 도 8a에 도시된 바와 같이 제 1 전류 패스(I1)와 제 2 전류 패스(I2)가 형성된다.
제 1 전류 패스(I1)에 의해 커패시터(-Vs Cap)의 일단으로 정극성 서스테인 전압(+Vs)이 충전되어 커패시터(-Vs Cap)의 양단에는 정극성 서스테인 전압(+Vs)의 크기와 실질적으로 동일한 크기의 전압이 충전된다.
제 2 전류 패스(I2)에 의해 제 1 전극(Y)으로 정극성 서스테인 전압(+Vs)이 공급되어 전압이 유지된다.
이후, 제 1 전극(Y)에 서스테인 신호의 부극성 서스테인 전압(-Vs)이 유지되는 기간에 제 2 서스테인 스위치(Sus_dn)가 턴 온 되면, 도 8b에 도시된 바와 같이 전류 패스가 형성된다.
이와 같은 전류 패스에 의해 제 1 차단 다이오드(D1)의 캐소드 단에 연결된 커패시터(-Vs Cap) 일단의 전압은 제 1 기준 전압원(140)과 동일한 전압이 되고, 커패시터(-Vs Cap) 양단의 전압 차이는 정극성 서스테인 전압(+Vs)의 크기와 실질적으로 동일한 크기의 전압이 유지되므로, 커패시터(-Vs Cap) 타단의 전압은 제 1 기준 전압원(140)을 기준으로 부극성 서스테인 전압(-Vs)이 된다.
따라서, 이와 같이 형성된 부극성 서스테인 전압(-Vs)이 제 2 서스테인 스위치(Sus_dn)를 경유하여 제 1 전극(Y)으로 공급되고, 제 1 전극(Y)의 전압이 부극성 서스테인 전압(-Vs)을 유지하는 것이다.
이와 같이, 부극성 서스테인 전압(-Vs)을 서스테인 구동부(540)에 공급하기 위한 별도의 부극성 서스테인 정전압원(-Vs)을 사용하지 아니하고 부극성 서스테인 정전압원(-Vs)을 형성하기 위한 에너지 저장부(546)를 사용함으로써 정극성 서스테인 전압(+Vs)과 부극성 서스테인 전압(-Vs)을 공급하기 위한 필요한 전원의 수를 하나로 줄일 수 있기 때문에 생산 비용 면에서 그 비용을 줄일 수 있는 효과가 있다.
이하, 제 1 서스테인 제어부(541), 인덕터부(542), 공진 제어부(543), 역전류 차단부(544) 및 제 2 서스테인 제어부(545)에 대한 설명을 앞선 도 5와 도 6a 내지 도 6i에서 설명한 바와 동일하므로 생략한다.
도 9a 내지 도 9c는 도 5에 도시된 제 1 구동부에서 프리 셋 업 제어부와 노이즈 제거부가 포함된 일례에 대해 설명하기 위한 도면이다.
도 9a에 도시된 바와 같이, 제 1 구동부(110)는 프리 셋 업 제어부(910)와 노이즈 제거부(920)를 더 포함한다.
프리 셋 업 제어부(910)는 프리 셋 업 스위치(Ramp_up)를 포함하고, 프리 셋 업 스위치(Ramp_up)는 일단이 제 1 서스테인 스위치(Sus_up)의 일단, 셋 업 다이오드(Ds), 셋 업 커패시터(Csu)에 공통으로 연결되고, 타단이 제 1 서스테인 스위치(Sus_up)의 타단, 제 1 인덕터(L1)와 제 2 인덕터(L2) 및 제 2 서스테인 스위치(Sus_dn)에 공통으로 연결된다.
이와 같은 프리 셋 업 제어부(910)의 프리 셋 업 스위치(Ramp_up)가 리셋 기간의 셋 업 기간에서 셋 업 신호 이전에 턴 온 되면 도 9a에 도시된 바와 같은 전 류 패스가 형성되고, 프리 셋 업 스위치(Ramp_up)는 정극성 서스테인 전압원(+Vs)으로부터 전압을 공급받아 제 1 기준 전압 레벨부터 정극성 서스테인 전압 레벨(+Vs)까지 점진적으로 상승하는 프리 셋 업 신호(PreSet-up)를 제 1 전극(Y)으로 공급한다.
이에 따라, 도 9b에 도시된 바와 같이 리셋 기간의 셋 업 기간에 제 1 기준 전압 레벨부터 정극성 서스테인 전압(+Vs) 레벨까지 점진적으로 상승하는 프리 셋 업 신호(PreSet-up)가 제 1 전극(Y)으로 공급된다.
이와 같이, 프리 셋 업 신호(PreSet-up)를 공급하면, 제 1 기준 전압 레벨에서 급격하게 정극성 서스테인 전압(+Vs)까지 상승하는 것보다 방전의 세기를 상대적으로 줄일 수 있어 콘트라스트 비가 향상되는 효과가 있다.
다시, 도 9a의 노이즈 제거부(920)는 서스테인 기간 동안에 제 1 전극(Y)의 전압이 정극성 서스테인 전압(+Vs)보다 높은 노이즈 전압을 제거하기 위한 정극성 노이즈 제거부(921)와 제 1 전극(Y)의 전압이 부극성 서스테인 전압(-Vs)보다 낮은 노이즈 전압을 제거하기 위한 부극성 노이즈 제거부(922)를 포함한다.
정극성 노이즈 제거부(921)는 제 1 정극성 다이오드(D+n1)와 제 2 정극성 다이오드(D+n2)를 포함한다.
제 1 정극성 다이오드(D+n1)는 애노드(Anode) 단이 제 1 차단 다이오드(D1)의 캐소드(Cathode) 단과 전기적으로 연결되고, 캐소드(Cathode) 단이 셋 업 커패시터(Csu), 셋 업 다이오드(Ds), 제 1 서스테인 스위치(Sus_up) 및 프리 셋 업 스위치(Ramp_up)에 공통으로 연결된다.
이와 같은 제 1 정극성 다이오드(D+n1)는, 도 9c의 (a)에 도시된 바와 같이, 제 1 전극(Y)의 전압이 패널과 제 1 인덕터(L1) 사이의 공진에 의해 정극성 서스테인 전압(+Vs)에서 부극성 서스테인 전압(-Vs)까지 하강하는 단계에서, 하강 시작전 인덕터의 특성상 순간적으로 역기전류가 발생하게 되어 순간적으로 전압이 상승하는 노이즈가 발생하는데, 제 1 정극성 다이오드(D+n1)는 제 1 전극(Y)의 전압이 하강하는 단계에서 이와 같은 노이즈를 캐소드(Cathode) 단으로 흘려보내, 도 9c의 (b)에 도시된 바와 같이, 정극성 서스테인 전압(+Vs)보다 높은 노이즈 전압을 제거하는 기능을 한다.
제 2 정극성 다이오드(D+n2)는 애노드(Anode) 단이 제 2 차단 다이오드(D2)의 캐소드(Cathode) 단과 전기적으로 연결되고, 캐소드(Cathode) 단이 셋 업 커패시터(Csu), 셋 업 다이오드(Ds), 제 1 서스테인 스위치(Sus_up) 및 프리 셋 업 스위치(Ramp_up)에 공통으로 연결된다.
제 2 정극성 다이오드(D+n2)는, 도 9c의 (a)에 도시된 바와 같이, 제 1 전극(Y)의 전압이 패널과 제 2 인덕터(L2) 사이의 공진에 의해 부극성 서스테인 전압(-Vs)에서 정극성 서스테인 전압(+Vs)까지 상승하는 단계에서, 인덕터의 특성상 전류의 흐름을 유지하려는 성질로 인해 상승 전압이 정극성 서스테인 전압(+Vs)보다 높게 상승하는 노이즈가 발생하는데, 제 2 정극성 다이오드(D+n2)는, 도 9c의 (b)에 도시된 바와 같이, 제 1 전극(Y)의 전압이 상승하는 단계에서 이와 같은 정극성 서스테인 전압(+Vs)보다 높은 노이즈 전압을 제거하는 기능을 한다.
부극성 노이즈 제거부(922)는 제 1 부극성 다이오드(D-n1)와 제 2 부극성 다 이오드(D-n2)를 포함한다.
제 1 부극성 다이오드(D-n1)는 캐소드(Cathode) 단이 제 1 차단 다이오드(D1)의 애노드(Anode) 단과 전기적으로 연결되고, 애노드(Anode) 단이 제 2 서스테인 스위치(Sus_dn) 및 부극성 서스테인 정전압원(-Vs)에 공통으로 연결된다.
이와 같은 제 1 부극성 다이오드(D-n1)는, 도 9c의 (a)에 도시된 바와 같이, 제 1 전극(Y)의 전압이 패널과 제 1 인덕터(L1) 사이의 공진에 의해 정극성 서스테인 전압(+Vs)에서 부극성 서스테인 전압(-Vs)까지 하강하는 단계에서, 인덕터의 특성상 전류의 흐름을 유지하려는 성질로 인해 하강 전압이 정극성 서스테인 전압(+Vs)보다 낮게 하강하는 노이즈가 발생하는데, 제 1 부극성 다이오드(D-n1)는, 도 9c의 (b)에 도시된 바와 같이, 제 1 전극(Y)의 전압이 하강하는 단계에서 이와 같은 노이즈를 제거하기 위해 부극성 서스테인 전압(-Vs)을 캐소드(Cathode) 단으로 보충하여 부극성 서스테인 전압(-Vs)보다 낮은 노이즈 전압을 제거하는 기능을 한다.
제 2 부극성 다이오드(D-n2)는 캐소드(Cathode) 단이 제 2 차단 다이오드(D2)의 애노드(Anode) 단과 전기적으로 연결되고, 애노드(Anode) 단이 제 2 서스테인 스위치(Sus_dn) 및 부극성 서스테인 정전압원(-Vs)에 공통으로 연결된다.
제 2 정극성 다이오드(D+n2)는, 도 9c의 (a)에 도시된 바와 같이, 제 1 전극(Y)의 전압이 패널과 제 2 인덕터(L2) 사이의 공진에 의해 부극성 서스테인 전압(-Vs)에서 정극성 서스테인 전압(+Vs)까지 상승하는 단계에서, 상승 시작전 인덕터의 특성상 순간적으로 역기전류가 발생하게 되어 순간적으로 전압이 하강하는 노 이즈가 발생하는데, 제 2 부극성 다이오드(D-n2)는, 도 9c의 (b)에 도시된 바와 같이, 제 1 전극(Y)의 전압이 상승하는 단계에서 이와 같은 노이즈를 제거하기 위해 부극성 서스테인 전압(-Vs)을 캐소드(Cathode) 단으로 보충하여 부극성 서스테인 전압(-Vs)보다 낮은 노이즈 전압을 제거하는 기능을 한다.
이와 같이, 노이즈 제거부(920)는 회로의 구동 특성을 향상시키고 서스테인 구동부가 보다 안정적으로 구동되도록 하는 효과가 있다.
또한, 플라즈마 디스플레이 패널(100)에 보다 안정적인 구동 신호가 공급되도록 함으로써 플라즈마 디스플레이 패널(100)의 방전 특성을 향상시키는 효과가 있다.
도 10은 도 9a에 도시된 제 1 구동부에서 부극성 정전압원을 형성하는 에너지 저장부(546)가 포함된 일례에 대해 설명하기 위한 도면이다.
도시된 바와 같이, 제 1 구동부(110)는 부극성 서스테인 정전압원(-Vs)을 형성하는 에너지 저장부(546), 전압 유지부(547), 프리 셋 업 제어부(910), 노이즈 제거부(920)를 포함할 수 있다.
이와 같이 함으로써, 에너지 저장부(546)를 구비하여 필요한 정전압원의 수를 하나로 줄이면서, 프리 셋 업 제어부(910)를 구비하여 콘트라스트 비를 향상시키고, 노이즈 제거부(920)를 구비하여 회로의 구동 특성이 향상되고, 패널에 공급되는 서스테인 전압도 안정적으로 공급되어 패널의 방전 특성도 향상되도록 할 수 있다.
여기서, 에너지 저장부(546), 전압 유지부(547)가 형성되는 연결관계와 구동 방법은 전술한 도 7 및 도 8a 내지 도 8b에서 설명한 바와 동일하므로 이하의 설명은 생략한다.
그리고, 프리 셋 업 제어부(910) 및 노이즈 제거부(920)가 형성되는 연결관계와 구동 방법은 이미 도 9a 내지 9c에서 설명한 바와 동일하므로 이하의 설명을 생략한다.
다만, 에너지 저장부(546)와 노이즈 제거부(920)의 연결관계는 다음과 같다.
정극성 노이즈 제거부(920)에서 제 1 정극성 다이오드(D+n1)의 애노드(Anode) 단은 에너지 저장부(546)에서 정극성 서스테인 전압(+Vs)이 공급되는 커패시터(-Vs Cap)의 일단에 연결되고, 부극성 노이즈 제거부(920)에서 제 1 부극성 다이오드(D-n1) 및 제 2 부극성 다이오드(D-n2)의 애노드(Anode)는 에너지 저장부(546)에서 부극성 서스테인 전압(-Vs)이 형성되는 커패시터(-Vs Cap)의 타단에 연결되어 제 1 전극(Y)의 전압이 부극성 서스테인 전압(-Vs)보다 낮아지는 것을 방지한다.
도 11은 도 10에 도시된 제 1 구동부가 포함된 플라즈마 디스플레이 장치에 따라 플라즈마 디스플레이 패널을 구동하는 방법의 일례를 설명하기 위한 도면이다.
도 11에 도시한 바와 같이, 상술한 기준 분리 제어부(130)의 기준 분리스위치(M1, M2)는 제 1 전극(Y) 및 제 2 전극(Z)의 제 1 기준 전압원(140)와 제 3 전극(X)의 제 2 기준 전압원(150)를 서브필드의 리셋 기간 및 어드레스 기간 중 적어도 어느 한 기간에서 전기적으로 분리되도록 제어할 수 있다. 예컨대, 기준 분리 제어부(130)의 기준 분리스위치(M1, M2)의 스위칭 동작에 따라 제 1 기준 전압원(140)과 제 2 기준 전압원(150)을 리셋 기간과 서스테인 기간의 일부서로 분리시킬 수 있다.
예를 들면, 서브필드의 리셋 기간에서 기준 분리 제어부(130)의 기준 분리스위치(M1, M2)를 턴 오프(Turn Off) 시켜 제 1 기준 전압원(140)과 제 2 기준 전압원(150)을 분리시킬 수 있다. 이때, 제 3 전극(X)이 플로팅 상태가 됨으로써 제 3 전극(X) 쪽의 손상을 최소화할 수 있다. 즉, 제 1 전극(Y)에 리셋 신호이 인가되면 제 3 전극(X)에도 리셋 신호과 유사한 형상의 신호이 유기되면서 전압 변화에 의한 영향을 최소화할 수 있다.
또한, 기준 분리 제어부(130)의 기준 분리스위치(M1, M2)를 서브필드의 어드레스 기간과 서스테인 기간 중의 정극성 서스테인 전압(+Vs)이 공급되는 기간에서 턴 온(Turn On) 시켜 제 1 전극(Y) 및 제 2 전극(Z)의 제 1 기준 전압원(140)과 제 3 전극(X)의 제 2 기준 전압원(150)을 연결시켜 제 1 기준 전압원(140)과 제 2 기준 전압원(150)을 공통의 기준 전압을 가지도록 한다. 그리고, 기준 분리 제어부(130)의 기준 분리스위치(M1, M2)를 정극성 서스테인 전압(+Vs)이 유지되는 기간을 제외한 나머지 서스테인 기간에서는 턴 오프(Turn Off)시켜 제 1 기준 전압원(140)과 제 2 기준 전압원(150)을 전기적으로 분리시킬 수 있다.
이와 같이 제 1 기준 전압원(140)과 제 2 기준 전압원(150)을 서로 분리시키면 제 3 전극(X)의 전압은 플로팅 되고 제 3 전극(X)에 플로팅 되는 전압은 제 1 전극(Y)에 공급되는 신호와 전압의 크기는 다르나 형태가 유사한 신호로 유기된다.
즉, 제 1 전극(Y)에 정극성 서스테인 전압(+Vs)과 부극성 서스테인 전압(-Vs)이 번갈아 인가되는 것과 같이 제 3 전극(X)에 유지되는 전압도 소정 기준전압을 기준으로 양의 전압과 음의 전압이 번갈아 인가되는 신호의 형상을 띄는 것이다.
이때, 서스테인 기간에 제 3 전극(X)에 유기되는 전압의 최대치는 데이터 전압(Va)의 최대치와 실질적으로 동일할 수 있다. 즉, 플로팅된 제 3 전극(X)의 전압이 인접 전극의 전압 변화에 대응하게 전압이 변하게 되는데, 이때 데이터 전압 공급부(520)에서 데이터 전압 이상의 전압을 차단하게 된다. 따라서, 제 3 전극(X)에 유기되는 데이터 전압(Va)까지만 상승하게 되는 것이다. 이렇게 서스테인 기간의 제 3 전극(X)의 플로팅은 안정된 면방전을 가능하게 하여 구동 마진을 향상시킬 수 있는 효과가 있다.
이와 같이 제 3 전극(X)을 플로팅 시켜 전압 변화에 대한 영향을 최소화할 수 있다. 즉, 제 3 전극(X)과 제 1 전극(Y)과의 대향 전압 크기를 감소시키고 그에 따라 대향 방전을 줄일 수 있다. 또한, 안정된 면방전을 발생시킬 수 있고, 리셋 기간의 블랙휘도를 낮추어 콘트라스트 특성을 향상시킬 수 있다. 또한, 제 3 전극(X) 쪽의 손상을 방지하여 형광체의 수명을 향상시키고, 잔상이 향상되는 효과가 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예 시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다.
본 발명의 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서와 같이 본 발명의 일례에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 장치에 새로운 회로 개념을 적용하여 스캔 전극과 서스테인 전극에 서스테인 신호를 공급하는 서스테인 구동부에 연결된 기준 전압원과 데이터 전압을 공급하는 데이터 구동부에 연결된 기준 전압원 사이에 기준 분리제어부가 포함되도록 하여 그에 따른 여러 가지 구동 방법을 제공하고, 그와 같은 구동 방법에 따라 어드레스 전극이 유지기간 동안 플로팅 되도록 하는 효과가 있다.
또한, 이와 같은 플로팅 효과를 통하여 유지기간 동안의 대향 방전을 억제함으로써 구동 효율을 향상시키고 대향 방전에 의한 형광체 손상을 억제하여 플라즈마 디스플레이 패널의 수명을 연장시키는 효과가 있다.
또한, 하나의 정전압원으로 셋 업 신호를 공급하는 제어부와 정극성 서스테인 전압과 부극성 서스테인 전압을 포함하는 서스테인 신호를 공급하는 서스테인 구동부에 전압을 공급하도록 함으로써 제조 비용을 절감하는 효과가 있다.
또한, 서스테인 기간 동안에 서스테인 신호의 노이즈 전압을 제거함으로써 서스테인 구동부의 구동 특성을 향상시키고, 보다 고품질의 구동 신호를 플라즈마 디스플레이 패널에 공급함으로써 플라즈마 디스플레이 패널의 방전 특성을 향상시 키는 효과가 있다.
또한, 프리 셋 업 신호를 패널에 공급함으로써 콘트라스트비를 보다 향상시키는 효과가 있다.

Claims (19)

  1. 제 1 전극과 제 2 전극 및 상기 제 1 전극과 상기 제 2 전극에 교차하는 방향으로 형성된 제 3 전극을 포함하는 플라즈마 디스플레이 패널;
    상기 제 1 전극에 리셋 기간 동안에 정극성 서스테인 정전압원으로부터 전압을 공급받아 정극성 서스테인 전압부터 상승하는 셋 업 신호를 공급하는 셋 업 제어부;
    상기 제 1 전극으로 서스테인 기간 동안에 상기 정극성 서스테인 정전압원의 상기 정극성 서스테인 전압과 부극성 서스테인 정전압원으로부터 공급받은 부극성 서스테인 전압을 포함하는 서스테인 신호를 공급하는 서스테인 구동부;
    상기 제 3 전극에 어드레스 기간 동안 데이터 신호를 공급하는 데이터 구동부; 및
    상기 서스테인 구동부와 상기 제 2 전극에 공통으로 연결된 제 1 기준 전압원과 상기 데이터 구동부에 연결된 제 2 기준 전압원이 분리 또는 연결되도록 제어하는 기준 분리제어부
    를 포함하는 플라즈마 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 기준 분리제어부는
    상기 제 1 전극에서 상기 정극성 서스테인 전압이 유지되는 기간 동안 상기 제 1 기준 전압원과 상기 제 2 기준 전압원이 연결되도록 턴 온(Turn on) 되고,
    상기 제 1 전극에서 상기 정극성 서스테인 전압이 유지되는 기간의 나머지 기간 동안 상기 제 1 기준 전압원과 상기 제 2 기준 전압원이 분리되도록 턴 오프(Turn Off) 되는 것
    을 특징으로 하는 플라즈마 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 부극성 서스테인 정전압원은 상기 서스테인 구동부에 포함되는 에너지 저장부에 의해 형성되는 것
    을 특징으로 하는 플라즈마 디스플레이 장치.
  4. 제 3 항에 있어서,
    상기 에너지 저장부는 커패시터를 포함하고,
    상기 커패시터는
    일단으로 상기 정극성 서스테인 정전압원으로부터 공급되는 전압을 충전하여 타단에 부극성 서스테인 전압을 형성하는 것
    을 특징으로 하는 플라즈마 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 서스테인 구동부는
    전압을 충전하기 위한 커패시터를 포함하는 에너지 저장부;
    상기 제 1 전극에 상기 정극성 서스테인 정전압원으로부터 공급되는 정극성 서스테인 전압을 공급함과 동시에 상기 정극성 서스테인 전압을 상기 커패시터의 일단으로 충전하도록 제어하는 제 1 서스테인 제어부;
    상기 커패시터에 충전된 전압이 유지되도록 역전류를 차단하는 전압 유지부;
    상기 패널과 공진을 발생시키는 인덕터부;
    상기 패널과 상기 인덕터부의 공진을 통하여 상기 제 1 전극의 전압이 상기 정극성 서스테인 전압부터 상기 부극성 서스테인 전압까지 하강하도록 제어하거나 상기 제 1 전극의 전압이 상기 부극성 서스테인 전압부터 상기 정극성 서스테인 전압까지 상승하도록 제어하는 공진 제어부;
    상기 제 1 전극에 상기 커패시터 타단에 형성되는 상기 부극성 서스테인 전압을 공급하여 상기 부극성 서스테인 전압이 유지되도록 하는 제 2 서스테인 제어부; 및
    상기 인덕터부와 상기 공진 제어부에 전기적으로 연결되어 역전류를 차단하는 역전류 차단부;
    를 포함하는 플라즈마 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 공진 제어부는
    상기 공진을 통하여 상기 제 1 전극의 전압이 상기 정극성 서스테인 전압부터 상기 부극성 서스테인 전압까지 하강하도록 제어하는 제 1 공진 스위치;와
    상기 공진을 통하여 상기 제 1 전극의 전압이 상기 부극성 서스테인 전압부터 상기 정극성 서스테인 전압까지 상승하도록 제어하는 제 2 공진 스위치;
    를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  7. 제 6 항에 있어서,
    상기 인덕터부는
    상기 제 1 전극의 전압이 상기 정극성 서스테인 전압부터 상기 부극성 서스테인 전압까지 하강하도록 상기 패널과 공진을 발생시키는 제 1 인덕터;와
    상기 제 1 전극의 전압이 상기 부극성 서스테인 전압부터 상기 정극성 서스테인 전압까지 상승하도록 상기 패널과 공진을 발생시키는 제 2 인덕터;
    를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  8. 제 7 항에 있어서,
    상기 역전류 차단부는
    상기 제 1 공진 스위치로부터 상기 제 1 인덕터로 흐르는 전류를 차단하는 제 1 차단 다이오드;와
    상기 제 2 인덕터로부터 상기 제 2 공진 스위치로 흐르는 전류를 차단하는 제 2 차단 다이오드;
    를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  9. 제 1 항에 있어서,
    상기 플라즈마 디스플레이 장치는 프리 셋 업 제어부를 포함하고,
    상기 프리 셋 업 제어부는 상기 셋 업 신호 이전에 상기 정극성 서스테인 전압원으로부터 전압을 공급받아 기준 전압 레벨부터 정극성 서스테인 전압 레벨까지 점진적으로 상승하는 프리 셋 업 신호를 공급하는 것
    을 특징으로 하는 플라즈마 디스플레이 장치.
  10. 제 1 항에 있어서,
    상기 플라즈마 디스플레이 장치는
    상기 서스테인 기간에서 상기 정극성 서스테인 전압보다 높거나 부극성 서스테인 전압보다 낮은 노이즈 전압을 제거하는 노이즈 제거부를 포함하는 것
    을 특징으로 하는 플라즈마 디스플레이 장치.
  11. 제 10 항에 있어서,
    상기 노이즈 제거부는
    상기 제 1 전극의 전압이 상기 정극성 서스테인 전압보다 높은 노이즈 전압을 제거하기 위한 정극성 노이즈 제거부를 포함하는 것
    을 특징으로 하는 플라즈마 디스플레이 장치.
  12. 제 11 항에 있어서,
    상기 정극성 노이즈 제거부는
    상기 제 1 전극의 전압이 상기 정극성 서스테인 전압에서 상기 부극성 서스테인 전압까지 하강하는 단계에서 발생하는 상기 정극성 서스테인 전압보다 높은 노이즈 전압을 제거하는 제 1 정극성 다이오드; 및
    상기 제 1 전극의 전압이 상기 부극성 서스테인 전압에서 상기 정극성 서스테인 전압까지 상승하는 단계에서 발생하는 상기 정극성 서스테인 전압보다 높은 노이즈 전압을 제거하는 제 2 정극성 다이오드를 포함하는 것
    을 특징으로 하는 플라즈마 디스플레이 장치.
  13. 제 10 항에 있어서,
    상기 노이즈 제거부는
    상기 제 1 전극의 전압이 상기 부극성 서스테인 전압보다 낮은 노이즈 전압을 제거하기 위한 부극성 노이즈 제거부를 포함하는 것
    을 특징으로 하는 플라즈마 디스플레이 장치.
  14. 제 13 항에 있어서,
    상기 부극성 노이즈 제거부는
    상기 제 1 전극의 전압이 상기 정극성 서스테인 전압에서 상기 부극성 서스 테인 전압까지 하강하는 단계에서 발생하는 상기 부극성 서스테인 전압보다 낮은 노이즈 전압을 제거하는 제 1 부극성 다이오드; 및
    상기 제 1 전극의 전압이 상기 부극성 서스테인 전압에서 상기 정극성 서스테인 전압까지 상승하는 단계에서 발생하는 상기 부극성 서스테인 전압보다 낮은 노이즈 전압을 제거하는 제 2 부극성 다이오드를 포함하는 것
    을 특징으로 하는 플라즈마 디스플레이 장치.
  15. 제 1 전극을 포함하는 플라즈마 디스플레이 패널;
    상기 제 1 전극에 정극성 서스테인 정전압원으로부터 전압을 공급받아 정극성 서스테인 전압부터 상승하는 셋 업 신호를 공급하는 셋 업 제어부; 및
    상기 제 1 전극으로 상기 정극성 서스테인 정전압원의 상기 정극성 서스테인 전압과 에너지 저장부에 의해 형성된 부극성 서스테인 정전압원으로부터 공급받는 부극성 서스테인 전압을 포함하는 서스테인 신호를 공급하는 서스테인 구동부
    를 포함하는 플라즈마 디스플레이 장치.
  16. 제 15 항에 있어서,
    상기 플라즈마 디스플레이 패널은 상기 제 1 전극과 나란하게 형성된 제 2 전극을 포함하고,
    상기 제 2 전극은 기준 전압원에 전기적으로 연결된 것
    을 특징으로 하는 플라즈마 디스플레이 장치.
  17. 제 15 항에 있어서,
    상기 에너지 저장부는 커패시터를 포함하고,
    상기 커패시터는
    일단으로 상기 정극성 서스테인 정전압원으로부터 공급되는 전압을 충전하여 타단에 부극성 서스테인 전압을 형성하는 것
    을 특징으로 하는 플라즈마 디스플레이 장치.
  18. 제 15 항에 있어서,
    상기 플라즈마 디스플레이 장치는
    상기 정극성 서스테인 전압보다 높거나 부극성 서스테인 전압보다 낮은 노이즈 전압을 제거하는 서스테인 노이즈 제거부를 포함하는 것
    을 특징으로 하는 플라즈마 디스플레이 장치.
  19. 제 15 항에 있어서,
    상기 플라즈마 디스플레이 장치는 프리 셋 업 제어부를 포함하고,
    상기 프리 셋 업 제어부는 상기 셋 업 신호 이전에 상기 정극성 서스테인 전압원으로부터 전압을 공급받아 기준 전압 레벨부터 정극성 서스테인 전압 레벨까지 점진적으로 상승하는 프리 셋 업 신호를 공급하는 것
    을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020060088305A 2006-09-12 2006-09-12 플라즈마 디스플레이 장치 Expired - Fee Related KR100844822B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060088305A KR100844822B1 (ko) 2006-09-12 2006-09-12 플라즈마 디스플레이 장치
EP07253623A EP1901272A3 (en) 2006-09-12 2007-09-12 Plasma display apparatus
US11/854,257 US7928931B2 (en) 2006-09-12 2007-09-12 Plasma display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060088305A KR100844822B1 (ko) 2006-09-12 2006-09-12 플라즈마 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20080024034A KR20080024034A (ko) 2008-03-17
KR100844822B1 true KR100844822B1 (ko) 2008-07-09

Family

ID=38846941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060088305A Expired - Fee Related KR100844822B1 (ko) 2006-09-12 2006-09-12 플라즈마 디스플레이 장치

Country Status (3)

Country Link
US (1) US7928931B2 (ko)
EP (1) EP1901272A3 (ko)
KR (1) KR100844822B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090126935A (ko) * 2008-06-05 2009-12-09 엘지전자 주식회사 플라즈마 디스플레이 장치
JP2010107697A (ja) * 2008-10-30 2010-05-13 Hitachi Ltd プラズマディプレイ装置、及び半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020094713A (ko) 2001-06-13 2002-12-18 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
KR20050100943A (ko) 2004-04-16 2005-10-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널과 그의 구동 방법
KR20050112851A (ko) 2004-05-28 2005-12-01 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR20050113858A (ko) 2004-05-31 2005-12-05 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100588019B1 (ko) * 2004-12-31 2006-06-12 엘지전자 주식회사 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369781B2 (en) * 1997-10-03 2002-04-09 Mitsubishi Denki Kabushiki Kaisha Method of driving plasma display panel
KR101042992B1 (ko) * 2004-03-05 2011-06-21 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 방법
KR100612234B1 (ko) * 2004-05-28 2006-08-11 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
KR100590112B1 (ko) * 2004-11-16 2006-06-14 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020094713A (ko) 2001-06-13 2002-12-18 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
KR20050100943A (ko) 2004-04-16 2005-10-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널과 그의 구동 방법
KR20050112851A (ko) 2004-05-28 2005-12-01 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR20050113858A (ko) 2004-05-31 2005-12-05 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100588019B1 (ko) * 2004-12-31 2006-06-12 엘지전자 주식회사 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법

Also Published As

Publication number Publication date
US7928931B2 (en) 2011-04-19
EP1901272A3 (en) 2008-05-14
KR20080024034A (ko) 2008-03-17
EP1901272A2 (en) 2008-03-19
US20080062086A1 (en) 2008-03-13

Similar Documents

Publication Publication Date Title
US20070052626A1 (en) Plasma display apparatus
KR100667360B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100844822B1 (ko) 플라즈마 디스플레이 장치
US7944408B2 (en) Plasma display apparatus and method of driving the same
KR100877820B1 (ko) 플라즈마 디스플레이 장치
KR100877818B1 (ko) 플라즈마 디스플레이 장치
KR100800521B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100811550B1 (ko) 플라즈마 디스플레이 장치
KR100793242B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100820659B1 (ko) 플라즈마 디스플레이 장치
KR100730153B1 (ko) 디스플레이 패널의 전력회수장치 및 이를 구비하는디스플레이 패널의 구동장치
KR100820668B1 (ko) 플라즈마 디스플레이 장치
KR100794163B1 (ko) 플라즈마 디스플레이 장치
US20080042932A1 (en) Plasma display apparatus and method of driving the same
KR20080033716A (ko) 플라즈마 디스플레이 장치
KR100811549B1 (ko) 플라즈마 디스플레이 장치
US20100026672A1 (en) Circuit for driving a plasma display panel
KR20090061512A (ko) 플라즈마 디스플레이 장치
JP2009098591A (ja) エネルギー回収回路及びそれを用いたプラズマディスプレイ装置
KR20110069496A (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
KR20100128082A (ko) 플라즈마 디스플레이 장치
KR20060098895A (ko) 플라즈마 디스플레이 패널의 구동장치
KR20100115872A (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060912

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20071030

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080408

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080702

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080702

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee