KR100637060B1

KR100637060B1 - 아날로그 버퍼 및 그 구동 방법과, 그를 이용한 액정 표시장치 및 그 구동 방법

Info

Publication number: KR100637060B1
Application number: KR1020030046067A
Authority: KR
Inventors: 김기종; 유준석
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2003-07-08
Filing date: 2003-07-08
Publication date: 2006-10-20
Also published as: KR20050006363A; US7436385B2; US20050007325A1

Abstract

본 발명은 단순화하면서도 소비 전력을 절감할 수 있는 아날로그 버퍼 및 그 구동 방법과 그를 이용한 액정 표시 장치 및 그 구동 방법에 관한 것이다.

본 발명에 따른 아날로그 버퍼는 입력 전압을 출력 라인에 완충하는 아날로그 버퍼에 있어서, 정전류 공급으로 상기 출력 라인을 충전하는 정전류원과; 피드백되는 상기 출력 라인 상의 전압을 상기 입력 전압과 비교하여 상기 입력 전압에 상응하는 전압이 상기 출력 라인 상에 완충되면 상기 정전류원을 턴-오프시키는 비교기를 구비한다.

Description

아날로그 버퍼 및 그 구동 방법과, 그를 이용한 액정 표시 장치 및 그 구동 방법{ANALOG BUFFER AND DRIVING METHOD THEREOF, LIQUID CRYSTAL DISPLAY APPARATUS USING THE SAME AND DRIVING METHOD THEREOF}

도 1은 종래의 액정 표시 장치를 개략적으로 도시한 도면.

도 2는 종래의 아날로그 버퍼 회로도.

도 3a 및 도 3b 각각은 도 2에 도시된 버퍼의 구동 파형도와 소비 전력 파형도.

도 4는 본 발명의 실시 예에 따른 아날로그 버퍼의 개략적인 블록도.

도 5는 도 4에 도시된 아날로그 버퍼의 상세 회로도.

도 6a 및 도 6b 각각은 도 5에 도시된 버퍼의 구동 파형도와 소비 전력 파형도.

도 7은 본 발명의 제2 실시 예에 따른 아날로그 버퍼의 상세 회로도.

도 8a 및 도 8b 각각은 도 7에 도시된 버퍼의 구동 파형도와 소비 전력 파형도.

도 9는 본 발명의 제3 실시 예에 따른 아날로그 버퍼의 상세 회로도.

도 10a 및 도 10b 각각은 도 9에 도시된 버퍼의 구동 파형도와 소비 전력 파 형도.

도 11은 본 발명의 제4 실시 예에 따른 아날로그 버퍼의 상세 회로도.

도 12a 및 도 12b 각각은 도 11에 도시된 버퍼의 구동 파형도와 소비 전력 파형도.

도 13은 본 발명에 따른 아날로그 버퍼가 적용된 액정 표시 장치를 개략적으로 도시한 블록도.

< 도면의 주요 부분에 대한 부호의 설명 >

1, 110 : 액정 패널 2, 124 : 게이트 드라이버

3, 126 : 데이터 드라이버 4, 116 : 타이밍 컨트롤러

5 : 기준 감마 전압부 6 : 화소

8, 15, 16, 17, 18, 41, 42 : 스위치

51, 55, 56, 71, 77, 78, 80, 81, 82, 83, 91, 97, 98, 99 : 스위치

9, 11, 13, 52, 72, Y10, 12, 14, 53, 54, 73, 74, 89, 90, 93, 94 : 인버터

삭제

67, 68 : NMOS 트랜지스터 40 : 정전류원

43, 84, 100 : 액정 캐패시터 34, 44, 70 : 버퍼

36 : 비교기 38 : 제어부

57, 58, 75, 76, 95, 96 : PMOS 트랜지스터

112 : 입력 패드부 114 : 레벨 쉬프터

118 : 감마 전압 발생부 120 : Vcom 발생부

122 : DC-DC 컨버터 128 : 쉬프트 레지스터

130 : 래치부 132 : DAC부 + 버퍼부

134 : MUX부

본 발명은 아날로그 버퍼에 관한 것으로, 특히 소비 전력을 줄일 수 있는 아날로그 버퍼 및 그 구동 방법과 그를 이용한 액정 표시 장치 및 그 구동 방법에 관한 것이다.

액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 화소 매트릭스를 갖는 액정 패널과, 액정 패널을 구동하기 위한 구동 회로를 구비한다.

구체적으로, 액정 표시 장치는 도 1에 도시된 바와 같이 화소 매트릭스를 갖는 액정 패널(2r)과, 액정 패널(2r)의 게이트 라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(4r)와, 액정 패널(2r)의 데이터 라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(6r)와, 게이트 드라이버(4r)와 데이터 드라이버(6r)의 구동 타이밍을 제어하기 위한 타이밍 컨트롤러(8r)를 구비한다.

액정 패널(2r)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 형성된 화소들(12r)로 구성된 화소 매트릭스를 구비한다. 화소들(12r) 각각은 화소 신호에 따라 광투과량을 조절하는 액정셀(Clc)과, 액정셀(Clc)을 구동하기 위한 박막 트랜지스터(TFT)들을 구비한다.

박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 게이트 구동 신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL)으로부터의 비디오 신호를 액정셀(Clc)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(Clc)에 충전된 비디오 신호가 유지되게 한다.

액정셀(Clc)은 등가적으로 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통 전극과 박막 트랜지스터(TFT)에 접속된 화소 전극으로 구성된다. 그리고, 액정셀(Clc)은 충전된 비디오 신호가 다음 비디오 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(미도시)를 더 구비한다. 이러한 액정셀(Clc)은 박막 트랜지스터(TFT)를 통해 충전된 비디오 신호에 따라 유전율 이방성을 가지는 액정의 배열 상태를 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다.

게이트 드라이버(4r)는 타이밍 컨트롤러(8r)로부터의 게이트 스타트 펄스(Gate Start Pulse; GSP)를 게이트 쉬프트 클럭(Gate Shift Clock; GSC)에 따라 쉬프트시켜 게이트 라인들(GL1 내지 GLm)에 순차적으로 게이트 하이 전압(VGH)의 스캔 펄스를 공급한다. 그리고, 게이트 드라이버(4r)는 게이트 라인들(GL)에 게이트 하이 전압(VGH)의 스캔 펄스가 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급한다.

데이터 드라이버(6r)는 타이밍 컨트롤러(8r)로부터의 소스 스타트 펄스(Source Start Pulse; SSP)를 소스 쉬프트 클럭(Source Shift Clock; SSC)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 그리고, 데이터 드라이버(6r)는 상기 소스 쉬프트 클럭(SSC)에 따라 입력되는 비디오 데이터(RGB)를 상기 샘플링 신호에 따라 래치한 후 소스 출력 이네이블(Source Output Enable; SOE) 신호에 응답하여 라인 단위로 공급한다. 데이터 드라이버(6r)는 감마 전압 발생부로부터 공급되는 서로 다른 감마 전압들을 이용하여 라인 단위로 공급되는 디지털 비디오 데이터(RGB)를 아날로그 비디오 신호로 변환하여 데이터 라인들(DL1 내지 DLm)에 공급한다. 여기서, 데이터 드라이버(6r)는 상기 비디오 데이터를 비디오 신호로 변환할 때 타이밍 컨트롤러(8r)로부터의 극성 제어 신호(POL)에 응답하여 그 비디오 신호의 극성을 결정한다.

타이밍 컨트롤러(8r)는 게이트 드라이버(4r)를 제어하는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC) 등을 발생하고, 데이터 드라이버(6r)를 제어하는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭(SSC), 소스 출력 이네이블 신호(SOE), 극성 제어 신호(POL) 등을 발생한다. 이 경우, 타이밍 컨트롤러(8r)는 외부로부터 입력되는 유효 데이터 구간을 알리는 데이터 이네이블(Data Enable; DE) 신호, 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 화소 데이터(RGB)의 전송 타이밍을 결정하는 도트 클럭(Dot Clock; DCLK)을 이용하여 상기 GSP, GSC, GOE, SSP, SSC, SOE, POL 등과 같은 제어신호들을 생성하게 된다.

이러한 구성을 갖는 액정 표시 장치에 있어서, 데이터 드라이버(6r)는 데이 터 라인의 RC 로드량에 따라 데이터 라인으로 공급되는 비디오 신호가 왜곡되는 것을 방지하기 위한 아날로그 버퍼를 구비한다. 게이트 드라이버(4r) 역시 게이트 라인의 RC 로드량에 따라 게이트 라인으로 공급되는 게이트 구동 신호가 왜곡되는 것을 방지하기 위한 아날로그 버퍼를 구비한다. 아날로그 버퍼로는 통상 증폭기(OPAMP)가 주로 사용되고 있으나, 최근에는 인버터 등을 이용하여 회로 구성을 단순화시키는 방안이 제안되고 있다.

예를 들면, 도시바(Toshiba)에서 "AMLCD '02"의 PP21~24에 개시한 아날로그 버퍼는 도 2에 도시된 바와 같이 3개의 인버터를 이용한다. 도 2에 도시된 아날로그 버퍼는 입력 라인과 출력 라인 사이에 직렬로 접속된 제1 내지 제3 인버터(3, 5, 7)와, 제1 내지 제3 인버터(3, 5, 7) 각각의 입력단에 직렬로 각각 접속된 제1 내지 제3 캐패시터(2, 4, 6)와, 입력 라인과 제1 캐패시터(2) 사이에 접속된 제1 스위치(1)와, 제1 내지 제3 인버터(3, 5, 7) 각각의 입출력단 사이에 각각 접속된 제2 내지 제4 스위치(8, 9, 10)와, 입력 라인과 출력 라인 사이에 접속된 제5 스위치(11)를 구비한다. 도 3a 및 도 3b는 도 2에 도시된 아날로그 버퍼의 구동 파형과 소비 전력 파형을 도시한다.

우선, 제1 내지 제3 인버터(3, 5, 7)를 초기화시키기 위한 제2 내지 제4 스위치(8, 9, 10)는 도 3a에 도시된 바와 같은 리셋 펄스(RESET)에 의해 턴-온된다. 이에 따라, 제1 내지 제3 인버터(3, 5, 7)의 입출력단이 쇼트(Short)됨으로써 제1 내지 제3 인버터(3, 5, 7)는 전원 전압의 중간 전압(Vm)으로 초기화된다.

그리고, 입력 전압(Vin) 공급용 제1 스위치(1)가 턴-온되어 도 3a에 도시된 바와 같은 입력 전압(Vin)이 공급됨으로써 제1 캐패시터(2)에는 입력 전압(Vin)과 제1 인버터(3)에 초기화된 중간 전압(Vm)과의 차전압이 충전된다. 이어서, 피드백용 제5 스위치(11)가 턴-온됨으로써 입력 전압(Vin)에 해당하는 출력 전압(Vout)이 출력 라인에서 모니터링된다.

이러한 아날로그 버퍼는 인버터만을 사용함으로써 증폭기(OPAMP)를 사용하는 기존의 아날로그 버퍼 보다 간단한 구성으로 아날로그 버퍼를 구현할 수 있게 된다. 그러나, 도 2에 도시된 아날로그 버퍼에서 제1 내지 제3 인버터(3, 5, 7)는 입력 전압(Vin)이 출력 라인에 충전된 이후에도 중간 전압(Vm)을 유지하여야 한다. 이에 따라, 제1 내지 제3 인버터(3, 5, 7)로 인한 스탠-바이(Stand-by) 전류가 항상 존재하게 되므로 도 3b에 도시된 바와 같이 입력 전압(Vin)이 충전된 이후에도 전력(약 -80㎼) 소모가 발생한다. 이러한 전력 소모는 인버터의 수가 증가할 수록 급격히 증가한다.

따라서, 본 발명의 목적은 단순화하면서도 소비 전력을 절감할 수 있는 아날로그 버퍼 및 그 구동 방법을 제공하는 것이다.

본 발명의 다른 목적은 상기 아날로그 버퍼와 그 구동 방법을 이용한 액정 표시 장치 및 그 구동 방법을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명에 따른 아날로그 버퍼는 입력 전압을 출력 라인에 완충하는 아날로그 버퍼에 있어서, 정전류 공급으로 상기 출력 라인을 충전하는 정전류원과; 피드백되는 상기 출력 라인 상의 전압을 상기 입력 전압과 비교하여 상기 입력 전압에 상응하는 전압이 상기 출력 라인 상에 완충되면 상기 정전류원을 턴-오프시키는 비교기를 구비한다.
상기 비교기는 상기 입력 전압이 공급되는 입력 라인과 상기 정전류원 사이에 접속된 제1 인버터와; 상기 입력 라인과 상기 제1 인버터 사이에 직렬 접속된 제1 캐패시터와; 상기 입력 라인과 상기 제1 캐패시터 사이에 접속되어 상기 제1 캐패시터로 공급되는 상기 입력 전압을 절환하는 제1 스위치와; 상기 제1 인버터의 입력단과 상기 제1 인버터의 출력단 사이에 접속된 제2 스위치와; 상기 출력 라인과 상기 입력 라인 사이에 접속된 피드백 라인에 직렬 접속된 제3 스위치를 구비한다.
상기 아날로그 버퍼는 상기 비교기와 상기 정전류원 사이에 접속되어 상기 비교기의 출력 신호에 따라 상기 정전류원의 턴-온/턴-오프를 제어하는 제어부를 추가로 구비한다.
상기 제어부는 상기 제1 인버터의 출력 신호를 반전시켜 상기 정전류원을 제어하는 제2 인버터를 구비한다.
상기 정전류원은 상기 제어부의 출력 라인과 접속된 제어 전극과, 고전위의 제1 공급 전압이 공급되는 제1 공급 전압 라인과 상기 출력 라인 사이의 도전 경로를 갖는 제4 스위치를 구비한다.
상기 아날로그 버퍼는 상기 제4 스위치와 상기 출력 라인 사이의 도전 경로를 제어하는 제5 스위치를 추가로 구비한다.
상기 아날로그 버퍼는 상기 출력 라인을 저전위의 제2 공급 전압으로 초기화시키는 제6 스위치를 추가로 구비한다.
리셋 기간에서 리셋 신호에 따라 상기 제1, 제2, 제6 스위치가 턴-온되고, 상기 제3 및 제5 스위치는 턴-오프되어 상기 비교기와 상기 출력 라인을 초기화시킨다.
상기 입력 전압의 충전 기간에서 상기 리셋 신호에 따라 상기 제1, 제2, 제6 스위치가 턴-오프되고, 상기 제3 및 제5 스위치가 턴-온되어 상기 입력 전압에 해당하는 전압이 상기 출력 라인에 완충한다.
상기 제4 및 제5 스위치 각각은 PMOS 또는 NMOS 트랜지스터를 포함한다.
상기 제6 스위치에 공급되는 제2 공급 전압은 그라운드 전압 또는 상기 입력 전압 보다 작은 전압이고, 상기 제4 스위치에 공급되는 제1 공급 전압은 상기 입력 전압 이상의 전압이다.
상기 제4 스위치에 공급되는 전압은 그라운드 전압 또는 상기 입력 전압 보다 작은 전압이고, 상기 제6 스위치에 공급되는 제2 공급 전압은 상기 입력 전압 이상의 전압이다.
상기 아날로그 버퍼는 상기 제1 스위치와 상기 제1 캐패시터 사이의 노드와 상기 제3 스위치 사이에 접속된 제2 캐패시터(79)와; 상기 제1 스위치와 상기 제1 캐패시터 사이의 노드와 상기 제2 공급 전압이 공급되는 제2 공급 전압 라인 사이에 접속된 제7 스위치(78)와; 상기 제2 캐패시터(79)와 상기 제2 공급 전압 라인 사이에 접속된 제8 스위치(81)를 추가로 구비한다.
리셋 기간에서 리셋 신호에 따라 상기 제1, 제2, 제6, 제8 스위치가 턴-온되고, 상기 제3, 제5, 제7 스위치는 턴-오프되어 상기 비교기와 상기 출력 라인을 초기화시킨다.
상기 입력 전압의 충전 기간에서 상기 리셋 신호에 따라 상기 제1, 제2, 제6, 제8 스위치가 턴-오프되고, 상기 제3 및 제5, 제7 스위치가 턴-온되어 상기 입력 전압에 해당하는 전압이 상기 출력 라인에 완충한다.
상기 제1 캐패시터와 제2 캐패시터 간의 캐패시턴스 비를 조절하여 상기 출력 라인으로 출력되는 전압을 조절한다.
상기 제1 내지 제3 스위치 각각은 상기 리셋 신호에 의해 제어되는 제1 극성 트랜지스터와, 상기 제1 극성 트랜지스터와 병렬 접속되고 반전된 리셋 신호에 의해 제어되는 제2 극성 트랜지스터를 구비한다.
상기 제1, 제3, 제6 스위치 각각은 상기 반전된 리셋 신호에 의해 제어되는 제1 극성 트랜지스터와, 상기 제1 극성 트랜지스터와 병렬 접속되고 상기 리셋 신호에 의해 제어되는 제2 극성 트랜지스터를 구비한다.
상기 제2 인버터의 입출력단 사이에 접속된 또 하나의 캐패시터를 추가로 구비한다.
본 발명에 따른 액정 표시 장치는 화소 매트릭스의 데이터 라인들을 구동하는 데이터 드라이버와; 상기 화소 매트릭스의 게이트 라인들을 구동하는 게이트 드라이버와; 상기 화소 매트릭스에 기준 전압인 공통 전압을 공급하는 공통 전압 생성부를 구비하고; 상기 데이터 드라이버 및 게이트 드라이버와 공통 전압 생성부 중 적어도 하나가 상기 아날로그 버퍼를 포함한다.
본 발명에 따른 아날로그 버퍼의 구동 방법은 입력 전압을 출력 라인에 완충하는 아날로그 버퍼의 구동 방법에 있어서, 정전류원을 통해 상기 출력 라인을 충전하는 단계와; 비교기를 통해 피드백되는 상기 출력 라인 상의 전압을 상기 입력 전압과 비교하여 상기 입력 전압에 상응하는 전압이 상기 출력 라인 상에 완충되면 상기 정전류원을 턴-오프시키는 단계를 포함한다.
상기 아날로그 버퍼의 구동 방법은 상기 정전류원 제어를 위하여 상기 비교기의 출력 신호를 반전시켜 상기 정전류원으로 공급하는 단계를 추가로 포함한다.
상기 아날로그 버퍼의 구동 방법은 인버터를 포함하는 비교기에서 그 인버터의 입출력단을 쇼트시켜 그 인버터의 입력단에 직렬 접속된 제1 캐패시터에 상기 입력 전압과 상기 인버터의 충전 전압과의 차전압을 충전하여 상기 비교기를 초기화하는 단계와; 상기 출력 라인을 상기 입력 전압 보다 낮거나 높은 초기화 전압으로 초기화하는 단계를 추가로 포함한다.
상기 아날로그 버퍼의 구동 방법은 상기 비교기 및 출력 라인을 초기화하는 경우 상기 정전류원과 상기 출력 라인 사이의 경로를 차단하는 단계를 추가로 포함한다.
상기 비교기를 초기화하는 경우 상기 피드백 경로를 차단하고, 상기 입력 전압에 해당하는 전압을 상기 출력 라인에 충전하는 경우 상기 입력 전압의 공급 경로와, 상기 초기화 전압 공급 경로를 차단한다.
상기 아날로그 버퍼의 구동 방법은 상기 비교기의 피드백 경로에 직렬 접속된 제2 캐패시터를 추가로 구비하여, 상기 비교기를 초기화하는 경우 상기 제2 캐패시터를 상기 초기화 전압의 공급 라인과 접속시켜 상기 입력 전압과 상기 인버터의 충전 전압과의 차전압이 상기 제1 캐패시터와 함께 제2 캐패시터에도 충전되게 하고, 상기 입력 전압에 해당하는 전압을 상기 출력 라인에 충전하는 경우 상기 제2 캐패시터를 상기 출력 라인과 접속시키고, 상기 입력 라인을 상기 초기화 전압 공급 라인과 접속시킨다.

삭제

본 발명에 따른 액정 표시 장치의 구동 방법은 화소 매트릭스의 데이터 라인들을 구동하는 단계와; 상기 화소 매트릭스의 게이트 라인들을 구동하는 단계와; 상기 화소 매트릭스에 기준 전압인 공통 전압을 공급하는 단계를 포함하고; 상기 데이터 라인들 구동 단계 및 게이트 라인들 구동 단계와 공통 전압 공급 단계 중 적어도 어느 하나의 단계가 상기 아날로그 버퍼의 구동 방법을 포함한다.

상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 바람직한 실시 예들을 도 4 내지 도 13을 참조하여 상세하게 설명하기로 한다.

도 4는 본 발명의 실시 예에 따른 아날로그 버퍼의 구성을 개략적으로 도시한 블록도이고, 도 5는 도 4에 도시된 아날로그 버퍼를 구체적으로 도시한 회로도이다.

도 4에 도시된 아날로그 버퍼(34)는 입력 전압(Vin)과 출력 전압(Vout)을 비교하는 비교기(36)와, 정전류(ISS)를 공급하여 데이터 라인을 충전시키는 정전류원(40)과, 비교기(36)의 출력에 따라 정전류원(40)을 턴-온/턴-오프시키는 제어부(38)를 구비한다.

먼저, 아날로그 버퍼(34)의 출력 라인과 액정 캐패시터(43)의 데이터 라인 사이에 접속된 스위치(41)를 턴-오프시키는 반면, 데이터 라인에 병렬로 접속된 스위치(42)를 턴-온시킨다. 이에 따라, 비교기(36)는 피드백 전압으로 초기화되고, 데이터 라인은 스위치(42)를 통해 공급되는 전압으로 초기화된다. 액정 캐패시터(43)는 액정셀의 정전용량을 등가적으로 나타낸 것이다.

그 다음, 데이터 라인의 충전을 위하여 스위치(42)를 턴-오프시키는 반면, 스위치(41)를 턴-온시킨다. 그리고, 제어부(38)는 정전류원(40)을 턴-온시켜 그 정전류원(40)을 통해 데이터 라인이 충전되게 한다. 이 때, 비교기(36)는 데이터 라인에 충전되는 출력 전압(Vout)을 피드백시켜 입력 전압(Vin)과 비교한다. 이어서, 비교기(36)는 데이터 라인에 입력 전압(Vin)과 동일한 출력 전압(Vout)이 충전되면 제어부(38)를 통해 정전류원(40)을 턴-오프시키게 된다.

이러한 구성을 갖는 아날로그 버퍼(34)의 상세 회로 구성은 도 5와 같다.

도 5에 도시된 아날로그 버퍼(34)는 도 4에 도시된 비교기(36)로서, 제1 인버터(53)와, 입력 라인과 제1 인버터(53) 사이에 직렬 접속된 캐패시터(52)와, 입력 라인과 캐패시터(52) 사이에 접속된 스위치(51)와, 제1 인버터(53)의 입출력단 사이에 접속된 스위치(55)와, 입력 라인과 아날로그 버퍼(34)의 출력 라인 사이에 접속된 스위치(56)를 구비한다.

그리고, 도 5에 도시된 아날로그 버퍼(34)는 도 4에 도시된 제어부(38)로서 제2 인버터(54)를, 정전류원(40)으로서 제1 공급 전압(VDD) 공급 라인과 아날로그 버퍼(34)의 출력 라인 사이의 도전 경로를 제2 인버터(54)의 출력 신호에 따라 제어하는 스위치(57)를 구비한다. 도 4에 도시된 스위치(41)는 도 5에서 스위치(57)와 아날로그 버퍼(34)의 출력 라인 사이에 직렬 접속된 스위치(58)로 대체된다. 여기서, 스위치(57, 58)은 도 5와 같이 PMOS 트랜지스터로 구현된다.

도 5에서 스위치들(42, 51, 55, 56, 58)은 리셋 펄스(RESET)에 의해 제어된다. 이들 중 스위치(42, 51, 55)는 스위치(56, 58)과 상반된 동작을 한다.

먼저, 리셋기간에서 도 6a에 도시된 바와 같은 리셋펄스(RESET)에 의해 스위치(42, 51, 55)가 턴-온되고, 스위치(56, 58)은 턴-오프된다. 이에 따라, 제1 인버터(53)의 입출력단이 쇼트(Short)됨으로써 인버터(53)는 로직 문턱 전압인 중간 전압(Vm)으로 초기화되고, 데이터 라인은 제2 공급 전압으로 초기화된다. 여기서, 제2 공급 전압은 그라운드 전압(GND) 또는 입력 전압(Vin) 보다 작은 전압(V_L)이다. 여기서, 입력 전압(Vin) 보다 작은 전압(V_L)으로는 데이터 드라이버의 디지털-아날로그 변환기에 이용되는 다수 레벨의 감마 전압들 중 그 입력 전압(Vin)이 포함하는 감마 전압 범위의 하한치 전압이 이용된다. 그리고, 리셋 기간에서 스위치(51)를 통해 입력 전압(Vin)이 공급되므로 캐패시터(52)는 입력 전압(Vin)과 중간 전압(Vm)의 차전압을 충전한다. 이러한 리셋 기간에서 턴-오프된 스위치(58)는 스위치(57)를 통해 공급되는 전압과 스위치(42)를 통해 데이터 라인에 공급되는 제2 공급 전압(GND 또는 V_L)이 충돌하는 것을 방지한다.

그 다음, 데이터 충전 기간에서 리셋펄스(RESET)에 의해 스위치(42, 51, 55)가 턴-오프되고, 스위치(56, 58)는 턴-온된다. 이에 따라, 제1 공급 전압(VDD) 라인으로부터 스위치(57, 58)를 경유하여 데이터 라인에 충전되는 출력 전압(Vout)이 피드백되어 제1 인버터(53)를 포함한 비교기(36)에서 입력 전압(Vin)과 비교된다. 이 때, 제1 인버터(53)는 도 6a와 같이 데이터 라인에 충전되는 출력 전압(Vout)이 입력 전압(Vin) 보다 작은 경우 하이 논리의 전압을 출력하고, 제2 인버터(54)는 제1 인버터(53)와 상반되는 로우 논리의 전압(Vn)을 출력하여 스위치(57)가 제1 공급 전압(VDD)을 공급할 수 있게 한다. 그리고, 도 6a와 같이 데이터 라인의 출력 전압(Vout)이 입력 전압(Vin)과 동일하게 되면 제1 인버터(53)는 로우 논리의 전압을 출력하고, 제2 인버터(54)는 제1 인버터(53)와 상반되는 하이 논리의 전압(Vn)을 출력하여 스위치(57)을 턴-오프시키게 된다.

이렇게, 본 발명에 따른 아날로그 버퍼(34)에서는 데이터 라인에 입력 전압(Vin)에 해당하는 출력 전압(Vout)이 충전 완료되면 정전류 패스를 차단함으로써 소비 전력이 줄어들게 된다. 도 6b를 참조하면, 도 5에 도시된 아날로그 버퍼(34)가 입력 전압(Vin)과 동일한 출력 전압(Vout)이 데이터 라인 상에 충전 완료된 후에는 소비 전력이 약 5㎼ 수준으로 현저하게 감소함을 알 수 있다.

그리고, 도 2에 도시된 종래의 아날로그 버퍼가 홀수개, 즉 3개의 인버터와 3개의 캐패시터를 사용하고 있는 반면에 도 5에 도시된 아날로그 버퍼(34)는 짝수개, 즉 2개의 인버터만와 1개의 캐패시터만을 사용하게 되므로 회로를 간소화할 수 있게 된다.

도 7은 본 발명의 다른 실시 예에 따른 아날로그 버퍼의 상세 회로를 도시한 것이다. 도 7에 도시된 아날로그 버퍼(44)는 도 5에 도시된 아날로그 버퍼(34)와 대비하여 제1 공급 전압(GND) 공급 라인과 출력 라인 사이의 도전 경로를 형성하는 스위치(67, 68)로 NMOS 트랜지스터를 사용하는 것을 제외하고는 동일한 구성 요소들을 구비한다. 이에 따라, 도 5와 중복되는 구성 요소들에 대한 상세한 설명은 생략하기로 한다.

한편, 도 7에서 제1 공급 전압으로는 그라운드 전압(GND)이 공급되고, 제2 공급 전압으로는 VDD 또는 입력 전압(Vin) 보다 높은 전압(V_H)이 공급된다. 여기서, 입력 전압(Vin) 보다 높은 전압(V_H)으로는 데이터 드라이버의 디지털-아날로그 변환기에 이용되는 다수 레벨의 감마 전압들 중 그 입력 전압(Vin)이 포함하는 감마 전압 범위의 상한치 전압이 이용된다.

먼저, 리셋 기간에서 도 8a에 도시된 바와 같은 리셋 펄스(RESET)에 의해 스위치(42, 51, 55)가 턴-온되고, 스위치(56, 68)은 턴-오프된다. 이에 따라, 제1 인버터(53)의 입출력단이 쇼트(Short)됨으로써 제1 인버터(53)는 로직 문턱 전압인 중간 전압(Vm)으로 초기화되고, 데이터 라인은 제2 공급 전압(VDD 또는 V_H)으로 초기화된다. 그리고, 리셋 기간에서 스위치(51)을 통해 입력 전압(Vin)이 공급되므로 캐패시터(52)는 입력 전압(Vin)과 중간 전압(Vm)의 차전압을 충전한다.

그 다음, 데이터 충전 기간에서 리셋 펄스(RESET)에 의해 스위치(42, 51, 55)가 턴-오프되고, 스위치(56, 68)은 턴-온된다. 이에 따라, 스위치(67, 68)을 경유하여 데이터 라인 상의 출력 전압(Vout)은 도 8a와 같이 제1 공급 전압(GND) 쪽으로 방전된다. 방전되는 데이터 라인 상의 출력 전압(Vout)은 피드백되어 제1 인버터(53)를 구성으로 하는 비교기(36)에서 입력 전압(Vin)과 비교된다. 이 경우, 제1 인버터(53)는 데이터 라인 상의 출력 전압(Vout)이 입력 전압(Vin) 보다 큰 경우 로우 논리의 전압을 출력하고, 제2 인버터(54)는 제1 인버터(53)과 상반되는 하이 논리의 전압(Vn)을 출력하여 스위치(67)가 데이터 라인 상의 출력 전압(Vout)을 제1 공급 전압(GND)으로 방전할 수 있게 한다. 그리고, 시간이 경과하여 도 8a와 같이 데이터 라인 상의 출력 전압(Vout)이 입력 전압(Vin)과 동일해지게 되면 제1 인버터(53)는 하이 논리의 전압을 출력하고, 제2 인버터(54)는 제1 인버터(53)와 상반되는 로우 논리의 전압(Vn)을 출력하여 스위치(67)를 턴-오프시키게 된다.

이렇게, 본 발명의 제2 실시 예에 따른 아날로그 버퍼(44)도 데이터 라인 상의 출력 전압(Vout)이 입력 전압(Vin)과 동일해지게 되면 정전류 패스를 차단함으로써 소비 전력이 줄어들게 된다. 도 8b를 참조하면, 도 7에 도시된 아날로그 버퍼(44)가 데이터 라인 상의 출력 전압(Vout)이 입력 전압(Vin)과 동일해지게 되면 소비 전력이 약 5㎼ 수준으로 현저하게 감소함을 알 수 있다.

그리고, 도 2에 도시된 종래의 아날로그 버퍼가 홀수개, 즉 3개의 인버터와 3개의 캐패시터를 사용하고 있는 반면에 도 5에 도시된 아날로그 버퍼(44)는 짝수개, 즉 2개의 인버터만와 1개의 캐패시터만을 사용하게 되므로 회로를 간소화할 수 있게 된다.

도 9는 본 발명의 제3 실시 예에 따른 아날로그 버퍼의 상세 회로를 도시한 것이다. 도 9에 도시된 아날로그 버퍼(70)는 도 5에 도시된 아날로그 버퍼(34)와 대비하여, 스위치(80)를 경유하는 피드백 라인에 직렬 접속된 제2 캐패시터(79)와, 제1 캐패시터(72)의 입력단과 제2 공급 전압(GND 또는 V_L)의 입력 라인 사이에 접속된 스위치(78)와, 제2 캐패시터(79)와 스위치(80) 사이의 노드와 제2 공급 전압(GND 또는 V_L) 라인 사이에 접속된 스위치(81)를 추가로 구비한다. 여기서, 피드백 라인은 제1 캐패시터(72)와 제1 인버터(73)의 입력단 사이의 노드와 접속된다.

도 9에서 스위치(71, 76, 77, 78, 80, 81, 83)는 리셋 펄스(RESET)에 의해 제어된다. 이들 중 스위치(71, 77, 81, 83)는 스위치(76, 78, 80)와 상반된 동작을 한다.

먼저. 리셋기간에서 도 10a에 도시된 바와 같은 리셋펄스(RESET)에 의해 스위치(71, 77, 81, 83)가 턴-온되고, 스위치(76, 78, 80)는 턴-오프된다. 이에 따라, 스위치(83)을 통해 피드백되는 전압과 데이터 라인이 제2 공급 전압으로 초기화된다. 이때, 제1 인버터(73)의 입출력단이 쇼트(Short)됨으로써 제1 인버터(73)는 로직 문턱 전압인 중간 전압(Vm)으로 초기화된다. 이에 따라, 제1 인버터(73)의 옵셋(Offset) 전압, 즉 입력 전압(Vin)과 중간 전압(Vm)의 차전압이 제1 및 제2 캐패시터(72, 79)에 충전된다. 여기서, 제2 캐패시터(C2)는 출력 전압(Vout)의 발진(Oscillation)을 최소화하여 안정적인 동작이 가능하게 한다. 제2 공급 전압으로는 그라운드 전압(GND) 또는 입력 전압(Vin) 보다 작은 전압(V_L)이 공급된다. 여기서, 입력 전압(Vin) 보다 작은 전압(V_L)으로는 데이터 드라이버의 디지털-아날로그 변환기에 이용되는 다수 레벨의 감마 전압들 중 그 입력 전압(Vin)이 포함하는 감마 전압 범위의 하한치 전압이 이용된다. 이러한 리셋 기간에서 턴-오프된 스위치(76)는 스위치(75)를 통해 공급되는 전압과 스위치(83)를 통해 데이터 라인에 공 급되는 제2 공급 전압(GND 또는 VL)이 충돌하는 것을 방지한다.

그 다음, 데이터 충전 기간에서 리셋펄스(RESET)에 의해 스위치(71, 77, 81, 83)가 턴-오프되고, 스위치(76, 78, 80)는 턴-온된다. 이에 따라, 제1 공급 전압(VDD) 공급 라인으로부터 스위치(75, 76)를 경유하여 데이터 라인에 충전되는 출력 전압(Vout)이 피드백되어 입력 전압(Vin)과 비교된다. 이 경우, 제1 인버터(73)는 데이터 라인에 충전되는 출력 전압(Vout)이 입력 전압(Vin) 보다 작은 경우 하이 논리의 전압을 출력하고, 제2 인버터(74)는 제1 인버터(73)와 상반되는 로우 논리의 전압을 출력하여 스위치(75)가 제1 공급 전압(VDD)을 공급할 수 있게 한다. 그리고, 시간이 경과하여 데이터 라인의 출력 전압(Vout)이 입력 전압(Vin)과 동일해지게 되면 제1 인버터(73)는 로우 논리의 전압을 출력하고, 제2 인버터(74)는 제1 인버터(73)와 상반되는 하이 논리의 전압을 출력하여 스위치(75)를 턴-오프시키게 된다.

이렇게, 본 발명에 따른 아날로그 버퍼(70)에서는 데이터 라인에 입력 전압(Vin)에 해당하는 출력 전압(Vout)이 충전 완료되면 정전류 패스를 차단한다. 다시 말하여, 본 발명에 따른 아날로그 버퍼(70)는 도 10a와 같이 서로 다른 입력 전압 Vin1, Vin2, Vin3에 각각 대응하는 출력 전압(Vout1, Vout2, Vout3)이 데이터 라인에 충전 완료되면 정전류 패스를 차단한다. 이 결과, 소비 전력이 줄어들게 된다. 도 10b를 참조하면, 도 9에 도시된 아날로그 버퍼(70)가 입력 전압(Vin)과 동일한 출력 전압(Vout)이 데이터 라인 상에 충전 완료된 후에는 제1 공급 전압(VDD)을 공급하는 전원의 소비 전력이 현저하게 감소함을 알 수 있다.

그리고, 도 2에 도시된 종래의 아날로그 버퍼가 홀수개, 즉 3개의 인버터와 3개의 캐패시터를 사용하고 있는 반면에 도 9에 도시된 아날로그 버퍼(70)는 짝수개, 즉 2개의 인버터와 2개의 캐패시터만을 사용하게 되므로 회로를 간소화할 수 있게 된다.

또한, 도 9에 도시된 아날로그 버퍼(70)에서는 제1 및 제2 캐패시터(72, 79)의 캐패시턴스(C1, C2) 비, 즉 C2/C1을 조절함으로써 출력 전압을 조절할 수 있게 된다. 다시 말하여, 제1 인버터(73)의 입력 라인 상의 캐패시터와 피드백 라인 상의 캐패시터의 캐패시턴스 비(C2/C1)를 조절함으로써 출력 전압을 조절할 수 있게 된다. 예를 들면, 다수개의 캐패시터들을 제1 캐패시터(72)와 병렬로 접속시킨다. 그리고, 상기 다수개의 캐패시터들을 상기 입력 전압(Vin)을 입력하는 입력 라인과 다수개의 스위치를 통해 병렬로 접속시킨다. 이 경우, 다수개의 스위치들을 선택적으로 턴-온시킴으로써 제1 인버터(73) 입력 라인 상의 캐패시턴스를 조절함으로써 출력 전압을 조절하게 된다. 여기서, 상기 다수개의 스위치들을 디지털 데이터에 따라 제어하는 경우 그 디지털 데이터에 따라 출력 전압을 조절할 수 있게 되므로 본 발명에 따른 아날로그 버퍼는 디지털-아날로그 변환(이하, DAC) 기능도 수행하게 된다. 예를 들어, 도 9에 도시된 아날로그 버퍼(70)가 DAC 기능을 포함하여 데이터 드라이버에 구성되는 경우, 데이터 드라이버에 구성되는 메인 DAC부와 함께 DAC 기능을수행하게 된다. 이 경우, 메인 DAC부는 화소 데이터들 중 상위 비트들(MSB)을 아날로그 신호로 변환하고, DAC 기능을 포함하는 아날로그 버퍼는 하위 비트들(LSB)화소 데이터을 아날로그 신호로 변환한다. 이 경우, 아날로그 버 퍼로 공급되는 제1 및 제2 공급 전압은 상기 MSB에 의해 구분된 다수의 전압 레벨들 중 나머지 하위 비트들(LSB)에 의해 세분화되는 전압을 포함하는 상한치 및 하한치로 결정될 수 있다.

도 11은 본 발명의 제4 실시 예에 따른 아날로그 버퍼의 상세 회로를 도시한 것이다. 도 11에 도시된 아날로그 버퍼는 액정 표시 장치에서 액정셀 구동시 기준 전압이 되는 공통 전압(Vcom)을 생성하는 공통 전압 생성부의 출력단에 적용된 것이다.

도 11에 도시된 아날로그 버퍼는 비교기 역할을 하는 제1 인버터(93)와, 공통 전압(Vocm_in) 입력 라인과 제1 인버터(93) 사이에 직렬 접속된 캐패시터(92)와, 입력 라인과 캐패시터(92) 사이에 접속된 스위치(91)와, 제1 인버터(93)의 입출력단 사이에 접속된 스위치(97)와, 입력 라인과 아날로그 버퍼의 출력 라인 사이에 접속된 피드백용 스위치(98)를 구비한다. 그리고, 아날로그 버퍼는 제1 인버터(93)의 출력 신호를 반전시켜 제어부 역할을 하는 제2 인버터(94)와, 제2 인버터(94)의 입출력단 사이에 접속된 제2 캐패시터(101)과, 정전류원으로 제1 공급 전압(VDD) 공급 라인과 아날로그 버퍼의 출력 라인 사이의 도전 경로를 제2 인버터(94)의 출력 신호에 따라 제어하는 스위치(95)를 구비한다. 또한, 아날로그 버퍼는 스위치(95)와 아날로그 버퍼의 출력 라인 사이에 직렬 접속된 스위치(96)를 더 구비한다. 여기서, 스위치(95, 96)는 PMOS 트랜지스터로 구현된다. 그리고, 도 11에 도시된 아날로그 버퍼의 출력 라인은 액정 캐패시터(100)의 공통 전극과 접속되고, 그 공통 전극 초기화를 위한 리셋용 스위치(99)가 출력 라인과 병렬로 접속된다.

도 11에서 스위치(91, 96, 97, 98, 99)은 리셋 펄스(RESET)에 의해 제어된다. 이들 중 스위치(91, 97, 99)는 리셋 펄스(RESET)에 의해 제어되는 NMOS 트랜지스터와, 제3 및 제4 인버터(89, 90)에 의해 반전된 리셋 펄스(/RESET)에 의해 제어되는 PMOS 트랜지스터가 병렬 접속된 CMOS 트랜지스터로 구현된다. 그리고, 스위치(98)는 상기 스위치들과 반대로 반전된 리셋 펄스(/RESET)에 의해 제어되는 NMOS 트랜지스터와, 리셋 펄스(RESET)에 의해 제어되는 PMOS 트랜지스터가 병렬 접속된 CMOS 트랜지스터로 구현된다. 스위치(96)은 리셋 펄스(RESET)에 의해 제어되어 상기 스위치(98)과 함께 동작한다.

먼저, 리셋기간에서 도 12a에 도시된 바와 같은 리셋펄스(RESET)에 의해 스위치(91, 97, 99)가 턴-온되고, 스위치(96, 98)는 턴-오프된다. 이에 따라, 제1 인버터(93)의 입출력단이 쇼트(Short)됨으로써 제1 인버터(93)는 로직 문턱 전압인 중간 전압(Vm)으로 초기화되고, 공통 전극은 제2 공급 전압(GND)으로 초기화된다. 제2 공급 전압으로는 입력 공통 전압(Vcom_in) 보다 작은 그라운드 전압(GND)이 공급된다. 그리고, 리셋 기간에서 스위치(91)을 통해 입력 공통 전압(Vcom_in) 공급되므로 캐패시터(92)는 입력 공통 전압(Vcom_in)과 중간 전압(Vm)의 차전압을 충전한다. 이러한 리셋 기간에서 턴-오프되는 스위치(96)는 스위치(95)를 통해 공급되는 전압과 스위치(99)를 통해 공통 전극에 공급되는 제2 공급 전압(GND)이 충돌하는 것을 방지한다.

그 다음, 공통 전압 충전 기간에서 리셋펄스(RESET)에 의해 스위치(91, 97, 99)가 턴-오프되고, 스위치(96, 98)는 턴-온된다. 이에 따라, 제1 공급 전압(VDD) 공급 라인으로부터 스위치(95, 96)를 경유하여 데이터 라인에 충전되는 출력 전압(Vcom_out)이 피드백되어 입력 공통 전압(Vcom_in)과 비교된다. 이 경우, 제1 인버터(93)는 도 12a와 같이 공통 전극에 충전되는 출력 전압(Vcom_out)이 입력 공통 전압(Vcom_in) 보다 작은 경우 하이 논리의 전압을 출력하고, 제2 인버터(94)는 제1 인버터(93)과 상반되는 로우 논리의 전압을 출력하여 스위치(95)가 제1 공급 전압(VDD)을 공급할 수 있게 한다. 그리고, 도 12a와 같이 공통 전극 상의 출력 전압(Vcom_out)이 입력 공통 전압(Vcom_in)과 동일해지게 되면 제1 인버터(93)는 로우 논리의 전압을 출력하고, 제2 인버터(94)는 제1 인버터(93)와 상반되는 하이 논리의 전압을 출력하여 스위치(95)를 턴-오프시키게 된다.

이렇게, 본 발명에 따른 아날로그 버퍼는 공통 전극에 입력 공통 전압(Vcom_in)에 해당하는 출력 전압(Vcom_out)이 충전 완료되면 정전류 패스를 차단함으로써 소비 전력이 줄어들게 된다. 도 12b를 참조하면, 도 5에 도시된 아날로그 버퍼(34)가 입력 전압(Vin)과 동일한 출력 전압(Vcom_out)이 공통 전극 상에 충전 완료된 후에는 소비 전력이 약 0.7㎼ 수준으로 현저하게 감소함을 알 수 있다.

도 13은 본 발명의 실시 예에 따른 아날로그 버퍼가 적용된 액정 표시 장치를 개략적으로 도시한 것이다. 도 13에 도시된 액정 표시 장치는 폴리 실리콘을 채용함에 따라 화소 매트릭스(136)를 구동하는 다수의 구동 회로들을 액정 패널(110)에 내장한다.

도 13에 도시된 액정 표시 장치는 게이트 라인들과 데이터 라인들의 교차로 정의된 화소 매트릭스(136)와, 게이트 라인들을 구동하는 게이트 드라이버(124)와, 데이터 라인들을 구동하는 데이터 드라이버(126)와, 게이트 및 데이터 드라이버(124, 126)를 제어하는 타이밍 컨트롤러(116)와, 패드부(112)를 통해 외부로부터 입력되는 구동 신호들을 레벨 쉬프팅하여 공급하는 레벨 쉬프터(114)와, 데이터 드라이버(126)에 필요한 감마 전압들을 발생하는 감마 전압 발생부(118)와, 화소 매트릭스(136)의 공통 전극에 공급되어질 공통 전압을 발생하는 공통 전압 발생부(120)와, 상기 구동 회로들에 필요한 직류 전압들을 발생하는 DC-DC 컨버터(122)를 구비한다.

데이터 드라이버(126)는 순차적인 샘플링 신호를 발생하는 쉬프트 레지스터(128)와, 샘플링 신호에 응답하여 타이밍 컨트롤러(116)로부터의 화소 데이터를 샘플링하여 래치하는 래치부(130)와, 래치부(130)로부터의 화소 데이터를 감마 전압 발생부(118)로부터의 감마 전압들을 이용하여 아날로그 화소 신호로 변환하는 디지털-아날로그 변환부(이하, DAC부)(132)와, DAC부(132)로부터의 화소 신호를 시분할하여 다수의 데이터 라인들로 나누어 공급하는 멀티플렉서(이하, MUX)(134)를 구비한다.

이러한 구동 회로들 중 데이터 드라이버(126)의 DAC부(132)와, 공통 전압(Vcom) 발생부(120)의 출력단에 전술한 본 발명의 아날로그 버퍼가 적용됨으로써 소비 전력을 줄이면서도 출력 신호의 왜곡을 최소화할 수 있게 된다.

상술한 바와 같이, 본 발명에 따른 아날로그 버퍼는 짝수개, 즉 2개의 인버터와 1개 또는 2개의 캐패시터를 사용하게 되므로 회로를 간소화할 수 있게 된다. 또한, 본 발명에 따른 아날로그 버퍼는 피드백되는 출력 전압을 입력 전압과 비교하여 입력 전압에 대응되는 출력 전압이 출력 라인에 충전 완료되면 정전류 패스를 차단함으로써 소비 전력을 현저하게 감소시킬 수 있게 된다.

나아가, 본 발명에 따른 아날로그 버퍼는 액정 표시 장치의 데이터 드라이버 및 공통 전압 발생부 등에 적용되어 소비 전력을 줄일 수 있게 한다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims

입력 전압을 출력 라인에 완충하는 아날로그 버퍼에 있어서,

정전류 공급으로 상기 출력 라인을 충전하는 정전류원과;

피드백되는 상기 출력 라인 상의 충전전압과 상기 입력 전압의 크기를 비교하기 위한 비교기와;

상기 비교기와 상기 정전류원 사이에 접속되며, 상기 비교기의 출력 신호에 따라 상기 정전류원의 턴-온/턴-오프를 제어하는 제어부를 구비하되,

상기 제어부는 상기 입력 전압에 상응하는 전압이 상기 출력 라인 상에 완충되었음을 나타내는 신호가 상기 비교기로부터 입력되면 상기 정전류원을 턴-오프시키는 것을 특징으로 하는 아날로그 버퍼.
제 1 항에 있어서,

상기 비교기는

상기 입력 전압이 공급되는 입력 라인과 상기 정전류원 사이에 접속된 제1 인버터(53)와;

상기 입력 라인과 상기 제1 인버터(53) 사이에 직렬 접속된 제1 캐패시터(52)와;

상기 입력 라인과 상기 제1 캐패시터(52) 사이에 접속되어 상기 제1 캐패시터(52)로 공급되는 상기 입력 전압을 절환하는 제1 스위치(51)와;

상기 제1 인버터(53)의 입력단과 상기 제1 인버터(53)의 출력단 사이에 접속된 제2 스위치(55)와;

상기 출력 라인과 상기 입력 라인 사이에 접속된 피드백 라인에 직렬 접속된 제3 스위치(56)를 구비하는 것을 특징으로 하는 아날로그 버퍼.
삭제
제 2 항에 있어서,

상기 제어부는 상기 제1 인버터(53)의 출력 신호를 반전시켜 상기 정전류원을 제어하는 제2 인버터(54)를 구비하는 것을 특징으로하는 아날로그 버퍼.
제 4 항에 있어서,

상기 정전류원은

상기 제어부의 출력 라인과 접속된 제어 전극과, 고전위의 제1 공급 전압이 공급되는 제1 공급 전압 라인과 상기 출력 라인 사이의 도전 경로를 갖는 제4 스위치(57)를 구비하는 것을 특징으로 하는 아날로그 버퍼.
제 5 항에 있어서,

상기 제4 스위치(57)와 상기 출력 라인 사이의 도전 경로를 제어하는 제5 스위치(58)를 추가로 구비하는 것을 특징으로 하는 아날로그 버퍼.
제 6 항에 있어서,

상기 출력 라인을 저전위의 제2 공급 전압으로 초기화시키는 제6 스위치(42)를 추가로 구비하는 것을 특징으로 하는 아날로그 버퍼.
제 7 항에 있어서,

리셋 기간에서 리셋 신호에 따라 상기 제1, 제2, 제6 스위치가 턴-온되고, 상기 제3 및 제5 스위치는 턴-오프되어 상기 비교기와 상기 출력 라인을 초기화시키는 것을 특징으로 하는 아날로그 버퍼.
제 8 항에 있어서,

상기 입력 전압의 충전 기간에서 상기 리셋 신호에 따라 상기 제1, 제2, 제6 스위치가 턴-오프되고, 상기 제3 및 제5 스위치가 턴-온되어 상기 입력 전압에 해당하는 전압이 상기 출력 라인에 완충하는 것을 특징으로 하는 아날로그 버퍼.
제 6 항에 있어서,

상기 제4 및 제5 스위치 각각은 PMOS 트랜지스터를 포함하는 것을 특징으로 하는 아날로그 버퍼.
제 10 항에 있어서,

상기 제6 스위치에 공급되는 제2 공급 전압은 그라운드 전압 또는 상기 입력 전압 보다 작은 전압이고, 상기 제4 스위치에 공급되는 제1 공급 전압은 상기 입력 전압 이상의 전압인 것을 특징으로 하는 아날로그 버퍼.
제 6 항에 있어서,

상기 제4 및 제5 스위치 각각은 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 아날로그 버퍼.
제 12 항에 있어서,

상기 제4 스위치에 공급되는 전압은 그라운드 전압 또는 상기 입력 전압 보다 작은 전압이고, 상기 제6 스위치에 공급되는 제2 공급 전압은 상기 입력 전압 이상의 전압인 것을 특징으로 하는 아날로그 버퍼.
제 7 항에 있어서,

상기 제1 스위치와 상기 제1 캐패시터 사이의 노드와 상기 제3 스위치 사이에 접속된 제2 캐패시터(79)와;

상기 제1 스위치와 상기 제1 캐패시터 사이의 노드와 상기 제2 공급 전압이 공급되는 제2 공급 전압 라인 사이에 접속된 제7 스위치(78)와;

상기 제2 캐패시터(79)와 상기 제2 공급 전압 라인 사이에 접속된 제8 스위치(81)를 추가로 구비하는 것을 특징으로 하는 아날로그 버퍼.
제 14 항에 있어서,

리셋 기간에서 리셋 신호에 따라 상기 제1, 제2, 제6, 제8 스위치가 턴-온되고, 상기 제3, 제5, 제7 스위치는 턴-오프되어 상기 비교기와 상기 출력 라인을 초기화시키는 것을 특징으로 하는 아날로그 버퍼.
제 15 항에 있어서,

상기 입력 전압의 충전 기간에서 상기 리셋 신호에 따라 상기 제1, 제2, 제6, 제8 스위치가 턴-오프되고, 상기 제3 및 제5, 제7 스위치가 턴-온되어 상기 입력 전압에 해당하는 전압이 상기 출력 라인에 완충하는 것을 특징으로 하는 아날로그 버퍼.
제 16 항에 있어서,

상기 제1 캐패시터와 제2 캐패시터 간의 캐패시턴스 비를 조절하여 상기 출력 라인으로 출력되는 전압을 조절하는 것을 특징으로 하는 아날로그 버퍼.
제 9 항에 있어서,

상기 제1 내지 제3 스위치 각각은

상기 리셋 신호에 의해 제어되는 제1 극성 트랜지스터와,

상기 제1 극성 트랜지스터와 병렬 접속되고 반전된 리셋 신호에 의해 제어되는 제2 극성 트랜지스터를 구비하는 것을 특징으로 하는 아날로그 버퍼.
제 18 항에 있어서,

상기 제1, 제3, 제6 스위치 각각은

상기 반전된 리셋 신호에 의해 제어되는 제1 극성 트랜지스터와,

상기 제1 극성 트랜지스터와 병렬 접속되고 상기 리셋 신호에 의해 제어되는 제2 극성 트랜지스터를 구비하는 것을 특징으로 하는 아날로그 버퍼.
제 4 항에 있어서,

상기 제2 인버터의 입출력단 사이에 접속된 또 하나의 캐패시터를 추가로 구비하는 것을 특징으로 하는 아날로그 버퍼.
화소 매트릭스의 데이터 라인들을 구동하는 데이터 드라이버와;

상기 화소 매트릭스의 게이트 라인들을 구동하는 게이트 드라이버와;

상기 화소 매트릭스에 기준 전압인 공통 전압을 공급하는 공통 전압 생성부를 구비하고;

상기 데이터 드라이버 및 게이트 드라이버와 공통 전압 생성부 중 적어도 하나가 아날로그 버퍼를 포함하며;

상기 아날로그 버퍼는,

정전류 공급으로 상기 출력 라인을 충전하는 정전류원과;

피드백되는 상기 출력 라인 상의 충전전압과 상기 입력 전압의 크기를 비교하기 위한 비교기와;

상기 비교기와 상기 정전류원 사이에 접속되며, 상기 비교기의 출력 신호에 따라 상기 정전류원의 턴-온/턴-오프를 제어하는 제어부를 구비하며,

상기 제어부는 상기 입력 전압에 상응하는 전압이 상기 출력 라인 상에 완충되었음을 나타내는 신호가 상기 비교기로부터 입력되면 상기 정전류원을 턴-오프시키는 것을 특징으로 하는 액정표시장치.
제 21 항에 있어서,

상기 비교기는

상기 입력 전압이 공급되는 입력 라인과 상기 정전류원 사이에 접속된 제1 인버터(53)와;

상기 입력 라인과 상기 제1 인버터(53) 사이에 직렬 접속된 제1 캐패시터(52)와;

상기 입력 라인과 상기 제1 캐패시터(52) 사이에 접속되어 상기 제1 캐패시터(52)로 공급되는 상기 입력 전압을 절환하는 제1 스위치(51)와;

상기 제1 인버터(53)의 입력단과 상기 제1 인버터(53)의 출력단 사이에 접속된 제2 스위치(55)와;

상기 출력 라인과 상기 입력 라인 사이에 접속된 피드백 라인에 직렬 접속된 제3 스위치(56)를 구비하는 것을 특징으로 하는 액정 표시 장치.
삭제
제 22 항에 있어서,

상기 제어부는 상기 제1 인버터(53)의 출력 신호를 반전시켜 상기 정전류원을 제어하는 제2 인버터(54)를 구비하는 것을 특징으로하는 액정 표시 장치.
제 24 항에 있어서,

상기 정전류원은

상기 제어부의 출력 라인과 접속된 제어 전극과, 고전위의 제1 공급 전압이 공급되는 제1 공급 전압 라인과 상기 출력 라인 사이의 도전 경로를 갖는 제4 스위치(57)를 구비하는 것을 특징으로 하는 액정 표시 장치.
제 25 항에 있어서,

상기 제4 스위치(57)와 상기 출력 라인 사이의 도전 경로를 제어하는 제5 스위치(58)를 추가로 구비하는 것을 특징으로 하는 액정 표시 장치.
제 26 항에 있어서,

상기 출력 라인을 저전위의 제2 공급 전압으로 초기화시키는 제6 스위치(42)를 추가로 구비하는 것을 특징으로 하는 액정 표시 장치.
제 27 항에 있어서,

리셋 기간에서 리셋 신호에 따라 상기 제1, 제2, 제6 스위치가 턴-온되고, 상기 제3 및 제5 스위치는 턴-오프되어 상기 비교기와 상기 출력 라인을 초기화시키는 것을 특징으로 하는 액정 표시 장치.
제 28 항에 있어서,

상기 입력 전압의 충전 기간에서 상기 리셋 신호에 따라 상기 제1, 제2, 제6 스위치가 턴-오프되고, 상기 제3 및 제5 스위치가 턴-온되어 상기 입력 전압에 해당하는 전압이 상기 출력 라인에 완충하는 것을 특징으로 하는 액정 표시 장치.
제 26 항에 있어서,

상기 제4 및 제5 스위치 각각은 PMOS 트랜지스터를 포함하는 것을 특징으로 하는 액정 표시 장치.
제 30 항에 있어서,

상기 제6 스위치에 공급되는 제2 공급 전압은 그라운드 전압 또는 상기 입력 전압 보다 작은 전압이고, 상기 제4 스위치에 공급되는 제1 공급 전압은 상기 입력 전압 이상의 전압인 것을 특징으로 하는 액정 표시 장치.
제 26 항에 있어서,

상기 제4 및 제5 스위치 각각은 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 액정 표시 장치.
제 32 항에 있어서,

상기 제4 스위치에 공급되는 전압은 그라운드 전압 또는 상기 입력 전압 보다 작은 전압이고, 상기 제6 스위치에 공급되는 제2 공급 전압은 상기 입력 전압 이상의 전압인 것을 특징으로 하는 액정 표시 장치.
제 27 항에 있어서,

상기 제1 스위치와 상기 제1 캐패시터 사이의 노드와 상기 제3 스위치 사이에 접속된 제2 캐패시터(79)와;

상기 제1 스위치와 상기 제1 캐패시터 사이의 노드와 상기 제2 공급 전압이 공급되는 제2 공급 전압 라인 사이에 접속된 제7 스위치(78)와;

상기 제2 캐패시터(79)와 상기 제2 공급 전압 라인 사이에 접속된 제8 스위치(81)를 추가로 구비하는 것을 특징으로 하는 액정 표시 장치.
제 34 항에 있어서,

리셋 기간에서 리셋 신호에 따라 상기 제1, 제2, 제6, 제8 스위치가 턴-온되고, 상기 제3, 제5, 제7 스위치는 턴-오프되어 상기 비교기와 상기 출력 라인을 초기화시키는 것을 특징으로 하는 액정 표시 장치.
제 35 항에 있어서,

상기 입력 전압의 충전 기간에서 상기 리셋 신호에 따라 상기 제1, 제2, 제6, 제8 스위치가 턴-오프되고, 상기 제3 및 제5, 제7 스위치가 턴-온되어 상기 입력 전압에 해당하는 전압이 상기 출력 라인에 완충하는 것을 특징으로 하는 액정 표시 장치.
제 36 항에 있어서,

상기 제1 캐패시터와 제2 캐패시터 간의 캐패시턴스 비를 조절하여 상기 출력 라인으로 출력되는 전압을 조절하는 것을 특징으로 하는 액정 표시 장치.
제 29 항에 있어서,

상기 제1 내지 제3 스위치 각각은

상기 리셋 신호에 의해 제어되는 제1 극성 트랜지스터와,

상기 제1 극성 트랜지스터와 병렬 접속되고 반전된 리셋 신호에 의해 제어되는 제2 극성 트랜지스터를 구비하는 것을 특징으로 하는 액정 표시 장치.
제 28 항에 있어서,

상기 제1, 제3, 제6 스위치 각각은

상기 반전된 리셋 신호에 의해 제어되는 제1 극성 트랜지스터와,

상기 제1 극성 트랜지스터와 병렬 접속되고 상기 리셋 신호에 의해 제어되는 제2 극성 트랜지스터를 구비하는 것을 특징으로 하는 액정 표시 장치.
제 24 항에 있어서,

상기 제2 인버터의 입출력단 사이에 접속된 또 하나의 캐패시터를 추가로 구비하는 것을 특징으로 하는 액정 표시 장치.
입력 전압을 출력 라인에 충전하는 아날로그 버퍼의 구동 방법에 있어서,

정전류원을 통해 상기 출력 라인을 충전하는 단계와;

비교기가 피드백되는 상기 출력 라인 상의 충전전압과 상기 입력 전압의 크기를 비교하여 비교결과에 따라 상기 출력라인의 완충 상태를 나타내는 제 1 신호나 상기 출력라인의 완충되지 않은 상태를 나타내는 제 2 신호를 상기 비교기와 상기 정전류원 사이에 접속된 제어부로 출력하는 단계와;

상기 비교기로부터 상기 제 1 신호가 입력되면, 상기 제어부는 상기 정전류원을 턴-오프시키는 단계와;

상기 비교기로부터 상기 제 2 신호가 입력되면, 상기 제어부는 상기 정전류원을 턴-온시키거나 상기 정전류원의 턴-온상태를 유지시키는 단계

를 포함하는 것을 특징으로 하는 아날로그 버퍼의 구동 방법.
제 41 항에 있어서,

상기 턴-오프시키는 단계에서, 상기 정전류원 제어를 위하여 상기 비교기의 출력 신호를 반전시켜 상기 정전류원으로 공급하는 것을 특징으로 하는 아날로그 버퍼의 구동 방법.
제 41 항에 있어서,

인버터를 포함하는 상기 비교기에서 그 인버터의 입출력단을 쇼트시켜 그 인버터의 입력단에 직렬 접속된 제1 캐패시터에 상기 입력 전압과 상기 인버터의 충전 전압과의 차전압을 충전하여 상기 비교기를 초기화하는 단계와;

상기 출력 라인을 상기 입력 전압 보다 낮거나 높은 초기화 전압으로 초기화하는 단계를 추가로 포함하는 것을 특징으로 하는 아날로그 버퍼의 구동 방법.
제 43 항에 있어서,

상기 비교기 및 출력 라인을 초기화하는 경우 상기 정전류원과 상기 출력 라인 사이의 경로를 차단하는 단계를 추가로 포함하는 것을 특징으로 하는 아날로그 버퍼의 구동 방법.
제 43 항에 있어서,

상기 비교기를 초기화하는 경우 상기 피드백 경로를 차단하고,

상기 입력 전압에 해당하는 전압을 상기 출력 라인에 충전하는 경우 상기 입력 전압의 공급 경로와, 상기 초기화 전압 공급 경로를 차단하는 것을 특징으로 하는 아날로그 버퍼의 구동 방법.
제 43 항에 있어서,

상기 비교기의 피드백 경로에 직렬 접속된 제2 캐패시터를 추가로 구비하여,

상기 비교기를 초기화하는 경우 상기 제2 캐패시터를 상기 초기화 전압의 공급 라인과 접속시켜 상기 입력 전압과 상기 인버터의 충전 전압과의 차전압이 상기 제1 캐패시터와 함께 제2 캐패시터에도 충전되게 하고,

상기 입력 전압에 해당하는 전압을 상기 출력 라인에 충전하는 경우 상기 제2 캐패시터를 상기 출력 라인과 접속시키고, 상기 입력 라인을 상기 초기화 전압 공급 라인과 접속시키는 것을 특징으로 하는 아날로그 버퍼의 구동 방법.
화소 매트릭스의 데이터 라인들을 구동하는 단계와;

상기 화소 매트릭스의 게이트 라인들을 구동하는 단계와;

상기 화소 매트릭스에 기준 전압인 공통 전압을 공급하는 단계를 포함하며,

상기 데이터 라인들 구동 단계, 상기 게이트 라인들 구동 단계 및 상기 공통 전압 공급 단계 중 적어도 어느 하나의 단계는,

정전류원을 통해 상기 출력 라인을 충전하는 단계와;

비교기가 피드백되는 상기 출력 라인 상의 충전전압과 상기 입력 전압의 크기를 비교하여 비교결과에 따라 상기 출력라인의 완충 상태를 나타내는 제 1 신호나 상기 출력라인의 완충되지 않은 상태를 나타내는 제 2 신호를 상기 비교기와 상기 정전류원 사이에 접속된 제어부로 출력하는 단계와;

상기 비교기로부터 상기 제 1 신호가 입력되면, 상기 제어부는 상기 정전류원을 턴-오프시키는 단계와;

상기 비교기로부터 상기 제 2 신호가 입력되면, 상기 제어부는 상기 정전류원을 턴-온시키거나 상기 정전류원의 턴-온상태를 유지시키는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
제 47 항에 있어서,

상기 정전류원 턴-오프시키는 단계에서, 상기 정전류원 제어를 위하여 상기 비교기의 출력 신호를 반전시켜 상기 정전류원으로 공급하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
제 47 항에 있어서,

인버터를 포함하는 상기 비교기에서 그 인버터의 입출력단을 쇼트시켜 그 인버터의 입력단에 직렬 접속된 제1 캐패시터에 상기 입력 전압과 상기 인버터의 충전 전압과의 차전압을 충전하여 상기 비교기를 초기화하는 단계와;

상기 출력 라인을 상기 입력 전압 보다 낮거나 높은 초기화 전압으로 초기화하는 단계를 추가로 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
제 49 항에 있어서,

상기 비교기 및 출력 라인을 초기화하는 경우 상기 정전류원과 상기 출력 라인 사이의 경로를 차단하는 단계를 추가로 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
제 49 항에 있어서,

상기 비교기를 초기화하는 경우 상기 피드백 경로를 차단하고,

상기 입력 전압에 해당하는 전압을 상기 출력 라인에 충전하는 경우 상기 입력 전압의 공급 경로와, 상기 초기화 전압 공급 경로를 차단하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
제 49 항에 있어서,

상기 비교기의 피드백 경로에 직렬 접속된 제2 캐패시터를 추가로 구비하여,

상기 비교기를 초기화하는 경우 상기 제2 캐패시터를 상기 초기화 전압의 공급 라인과 접속시켜 상기 입력 전압과 상기 인버터의 충전 전압과의 차전압이 상기 제1 캐패시터와 함께 제2 캐패시터에도 충전되게 하고,

상기 입력 전압에 해당하는 전압을 상기 출력 라인에 충전하는 경우 상기 제2 캐패시터를 상기 출력 라인과 접속시키고, 상기 입력 라인을 상기 초기화 전압 공급 라인과 접속시키는 것을 특징으로 하는 액정 표시 장치의 구동 방법.