[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100595311B1 - 액정표시 소자의 제조방법 - Google Patents

액정표시 소자의 제조방법 Download PDF

Info

Publication number
KR100595311B1
KR100595311B1 KR1020030101554A KR20030101554A KR100595311B1 KR 100595311 B1 KR100595311 B1 KR 100595311B1 KR 1020030101554 A KR1020030101554 A KR 1020030101554A KR 20030101554 A KR20030101554 A KR 20030101554A KR 100595311 B1 KR100595311 B1 KR 100595311B1
Authority
KR
South Korea
Prior art keywords
gate
forming
electrode
layer
drain electrode
Prior art date
Application number
KR1020030101554A
Other languages
English (en)
Other versions
KR20050069444A (ko
Inventor
이경묵
오재영
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030101554A priority Critical patent/KR100595311B1/ko
Publication of KR20050069444A publication Critical patent/KR20050069444A/ko
Application granted granted Critical
Publication of KR100595311B1 publication Critical patent/KR100595311B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 제조비용을 절감하고 공정을 간소화할 수 있는 액정 표시 소자의 제조방법에 관한 것으로, 소오스/드레인 전극을 패터닝하는 단계나 또는 그 이전에 액티브층을 패터닝하지 않고 보호막에 콘택홀을 형성하는 단계에서 액티브층의 불필요한 영역을 제거하는 것을 특징으로 한다.
LCD, 액티브층, 4 mask

Description

액정표시 소자의 제조방법{METHOD FOR MANUFACTURING LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 일반적인 액정 표시 소자의 구조를 나타내는 분해 사시도;
도 2a 내지 2e는 종래의 액정 표시 소자의 제조방법을 나타낸 단면도;
도 3은 본 발명의 액정 표시 소자의 구조를 나타내는 평면도;
도 4a 내지 4d는 본 발명의 액정 표시 소자의 제조방법을 나타낸 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
21 : 유리 기판 22,22a : 게이트 배선, 게이트 전극
23 : 게이트 절연막 24 : 액티브층
25a,25b : 소오스/드레인 전극 25c,25d : 제 1, 2 전극층
26 : 보호막 27a : 화소전극
27b,27c : 배선 28a,28b,28c,28d : 콘택홀
본 발명은 액정표시 소자(Liquid Crystal Display Device ; 이하 LCD)에 관 한 것으로, 특히 4개의 마스크를 이용하여 액정 표시 소자를 제조하는 방법에 관한 것이다.
일반적으로, LCD 패널은 저전압 구동, 저소비 전력, 풀 칼라 구현, 경박 단소 등의 특징을 갖고 있으므로, 시계, 계산기, PC용 모니터, 노트북 등에서 TV, 항공용 모니터, 개인 휴대 단말기, 휴대 전화 등으로 그 용도가 다양해지고 있다. 이러한 LCD 패널의 일반적인 구조가 도 1에 도시된다.
도 1에 도시한 바와 같이, 상기 LCD 패널은 일정 공간을 갖고 합착된 하부기판(1) 및 상부기판(2)과, 상기 하부기판(1)과 상부기판(2) 사이에 주입된 액정층(3)으로 구성되어 있다.
보다 구체적으로 설명하면, 상기 상부기판(2)에 화소영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(7)과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층(8)과, 화상을 구현하기 위한 공통전극(9)이 형성되어 있다.
상기 하부기판(1)에는 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(4)이 배열되고, 상기 게이트 라인(4)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(5)이 배열된다. 그리고, 상기 게이트 라인(4)과 데이터 라인(5)에 의해 정의되는 각 화소영역(P)에는 화소전극(6)이 형성되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에 박막 트랜지스터(T)가 형성된다.
종래의 액정 표시 소자의 제조방법을 설명하면 다음과 같다.
먼저, 도 2a에 도시한 바와 같이, 유리기판(1)의 상부에 게이트 전극물질을 형성한 다음, 제 1 마스크(도면상에 미도시)를 이용한 포토리소그래피(photolithography)를 실시하여 유리기판(1)의 채널영역, 저장영역 및 게이트 패드부 상에 게이트 패턴(4)들을 선택적으로 형성한다.
그리고, 도 2b에 도시한 바와 같이, 상기 게이트 패턴(4) 및 상기 기판(1) 위에 SiNx 재질의 게이트 절연막(11)과 액티브층(12)을 순차적으로 형성한 다음, 제 2 마스크(도면상에 미도시)를 이용한 포토리소그래피를 실시하여 상기 액티브층(12)이 상기 박막트랜지스터(T)의 채널영역 상에 잔류하도록 선택적으로 식각한다. 이때, 액티브층(12)은 비정질실리콘과 고농도의 도핑된 비정질실리콘을 적층하여 형성한다.
그리고, 도2c에 도시한 바와 같이, 상기 결과물의 상부에 소스/드레인 전극물질을 형성한 다음, 제 3 마스크(도면상에 미도시)를 이용한 포토리소그래피를 실시하여 상기 소스/드레인 전극물질이 상기 채널영역 상에서 상기 액티브층(12)의 양측에 이격되어 소스/드레인 전극(13a,13b)으로 적용될 수 있도록 식각하고, 상기 저장영역 상에서는 게이트 절연막(11)의 상부에 잔류하는 전극(13c)으로 적용될 수 있도록 식각하여 하부의 게이트 패턴(4)과 함께 상기 게이트 절연막(11)을 통해 저장 커패시터로 적용함과 아울러 데이터 패드부의 게이트 절연막(11) 상부에 잔류하는 전극(13d)으로 적용될 수 있도록 선택적으로 식각한다.
그리고, 도2d에 도시한 바와같이 상기 결과물의 상부에 보호막(14)을 형성한 다음 제 4 마스크(도면상에 미도시)를 이용한 포토리소그래피를 실시하여 상기 채널영역의 드레인 전극(13b), 저장영역의 전극(13c), 게이트 패드부의 게이트 패턴(4) 및 데이터 패드부의 전극(13d)이 노출되도록 선택적으로 식각한다.
그리고, 도 2e에 도시한 바와 같이, 선택적으로 식각된 상기 보호막(14) 위에 전극물질을 증착한 다음 제 5 마스크(도면상에 미도시)를 이용한 포토리소그래피를 실시하여 상기 채널영역의 드레인 전극(13b)과 저장영역의 전극(13c)을 접속시키는 화소전극(6)을 형성함과 아울러 게이트 패드부의 게이트 패턴(4)과 연결되는 배선(16) 및 데이터 패드부의 전극(13d)과 연결되는 배선(17)을 동시에 형성할 수 있도록 선택적으로 식각한다.
상술한 바와 같은 종래 액정 표시소자의 제조방법은 5개의 마스크를 적용하여 포토리소그래피를 실시함에 따라 제조비용의 절감 및 공정 단순화 등에 한계를 갖는 문제점이 있었다.
본 발명은 상술된 문제점을 해결하기 위해 고안된 것으로, 본 발명의 목적은 제조비용을 절감하고 공정을 간소화할 수 있는 액정 표시 소자의 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 액정 표시 소자의 제조방법은, 기판의 박막트랜지스터 영역, 저장영역 그리고 게이트 패드부에 각각 게이트 패턴들을 형성하는 단계와; 상기 각 게이트 패턴을 포함한 기판의 전면에 게이트 절연막, 액티브층 및 금속물질층을 차례로 형성하는 단계와; 상기 금속물질층을 선택적으로 제거하여 상기 박막트랜지스터 영역에 소오스/드레인 전극을 형성하는 동시에 상기 저장영역 및 게이트 패드부에 각각 전극층을 형성하는 단계와; 상기 각 전극을 포함한 기판의 전면에 보호막을 형성하는 단계와; 상기 박막트랜지스터 영역의 보호막을 선택적으로 제거하여 상기 드레인 전극을 노출시키는 콘택홀을 형성하는 동시에 상기 게이트 패드부의 게이트 절연막, 액티브층 및 보호막을 선택적으로 제거하여 상기 게이트 패드부의 게이트 패턴을 노출시키는 콘택홀을 형성하는 단계를 포함한다.
상기 게이트 패턴들을 형성하는 단계에서, 상기 박막트랜지스터 영역에 게이트 전극을 형성하고, 상기 저장영역 및 상기 게이트 패드부에 게이트 배선을 형성한다.
상기 드레인 전극 및 게이트 패턴을 노출시키는 콘택홀들을 형성하는 동시에, 상기 게이트 패턴들 사이에 있는 보호막 및 액티브층을 선택적으로 제거하고 상기 저장영역 및 상기 게이트 패드부의 전극층들을 각각 노출시키는 콘택홀들을 형성한다.
상기 드레인 전극 및 게이트 패턴을 노출시키는 콘택홀들을 형성한 후에, 상기 드레인 전극과 연결되는 화소전극과, 상기 게이트 패드부의 게이트 패턴과 연결되는 배선을 형성하는 단계를 더 포함한다.
본 발명의 다른 형태의 제조방법은, 다수의 화소영역을 갖는 기판 위에 게이트 전극 및 게이트 배선을 형성하는 단계와; 상기 게이트 전극 및 게이트 배선을 포함한 기판의 전면에 게이트 절연막, 액티브층 및 금속물질층을 차례로 형성하는 단계와; 상기 금속물질층을 선택적으로 제거하여 상기 게이트 전극의 상부에 소오스/드레인 전극을 형성하는 단계와; 상기 소오스/드레인 전극을 포함한 기판의 전면에 보호막을 형성하는 단계와; 상기 보호막을 선택적으로 제거하여 상기 드레인 전극을 노출시키는 콘택홀을 형성하는 동시에 상기 화소영역 내의 보호막 및 액티브층을 선택적으로 제거하는 단계와; 상기 화소영역에 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계를 포함한다.
즉, 상기 금속물질층을 선택적으로 제거하는 단계에서 또는 그 이전에 액티브층을 패터닝하는 것이 아니라 상기 보호막에 콘택홀을 형성하는 단계에서 액티브층을 패터닝한다.
이하 상기 목적이 구체적으로 실현될 수 있는 본 발명의 바람직한 실시예가 첨부된 도면을 참조하여 설명된다. 본 실시예를 설명함에 있어서, 동일 구성에 대해서는 동일 명칭 및 동일 부호가 사용되며 이에 따른 부가적인 설명은 하기에서 생략된다.
액정표시소자는 색상구현을 위한 컬러필터층을 포함하는 컬러필터 기판과, 액정분자들의 배열 방향을 변환시킬 수 있는 스위칭 소자(박막트랜지스터)를 포함하는 박막트랜지스터 기판과, 상기 두 기판 사이에 형성된 액정층으로 구성된다.
도 3에서와 같이, 박막트랜지스터 기판인 유리기판(21)에는 서로 교차 배치되어 화소영역을 정의하는 게이트 배선(22) 및 데이터 배선(25d)이 형성되어지고, 상기 게이트 배선(22)과 데이터 배선(25d)의 교차 부위에 박막 트랜지스터(T)가 형성된다. 또한, 상기 화소영역(P)에는 상기 박막 트랜지스터(T)와 전기적으로 연결되는 화소전극(27a)이 형성되어진다.
상기 박막 트랜지스터(T)는, 도 4d에서와 같이 상기 게이트 배선(22)으로부터 돌출된 게이트 전극(22a)과, 상기 게이트 배선(22)과 기판(21) 전면 위에 형성된 게이트 절연막(23)과, 상기 게이트 전극(22a) 상측의 게이트 절연막(23) 위에 형성된 액티브층(24)과, 상기 데이터 배선(25d)으로부터 돌출된 소오스 전극(25a) 과, 상기 소오스 전극(25a)에 대향되도록 형성된 드레인 전극(25b)을 포함한다.
상기 박막 트랜지스터(T)와 상기 게이트 절연막(23) 전면 위에 보호막(26)이 형성된다. 상기 보호막(26)은 상기 드레인 전극(25b) 표면 일부를 노출시키는 콘택홀을 갖는다. 상기 콘택홀은 상기 화소전극(27a)과 상기 드레인 전극(25b)을 전기적으로 연결한다.
본 발명의 액정표시소자의 제조방법을 구체적으로 살펴보면 다음과 같다.
먼저, 기판(21)의 전면 위에 금속물질을 증착한 후, 제 1 마스크(도시하지 않음)를 이용한 포토리소그래피를 실시하여 도 3에서와 같이 게이트 패턴들을 형성한다. 박막 트랜지스터(T) 영역에는 게이트 전극(22a)이 형성되고, 저장영역 및 게이트 패드부에는 게이트 배선(22)이 형성된다. 여기서, 상기 금속물질로는 알루미늄, 알루미늄 합금, 크롬 또는 몰리브덴 등을 사용할 수 있다.
다음, 상기 게이트 배선(22)과 기판(21) 전면에 절연 특성이 좋은 무기물인 실리콘질화물을 증착하여 게이트 절연막(23)을 형성한 후, 상기 게이트 전극(22a) 상의 게이트 절연막(23) 위에 다결정 실리콘(a-Si)을 증착하여 액티브층(24)을 형성한다. 그리고, 상기 액티브층(24) 위에 금속물질층(25)을 증착한다.
이후, 도 4b에 도시된 바와 같이, 상기 금속물질층(25) 위에 감광막을 형성한 다음, 상기 박막 트랜지스터(T) 영역, 저장영역, 게이트 패드부에만 남도록 제 2 마스크(도시하지 않음)를 이용하여 상기 감광막을 선택적으로 제거하여 감광막 패턴을 형성한다. 그리고, 상기 감광막 패턴을 이용하여 상기 금속물질층(25)을 선택적으로 제거한다. 이때, 상기 박막 트랜지스터(T) 영역에는 소오스/드레인 전극(25a,25b)이 형성되고, 저장영역 및 데이터 패드부에는 전극층(25c,25d)이 각각 형성된다. 여기서, 상기 전극층(25c)은 저장영역에서 상기 게이트 배선(22)과 오버랩되어 커패시터를 이루는 전극이고, 상기 전극층(25d)은 데이터 패드부에서의 데이터 배선이다.
이어, 상기 소오스/드레인 전극(25a,25b) 및 상기 전극층(25c,25d)과 상기 액티브층(24)을 포함하는 전면에 절연물질, 예를 들어 유기물질을 도포하여 보호막(26)을 형성한다. 이어, 제 3 마스크를 이용하여 도 4c에서와 같이 상기 보호막(26)을 선택적으로 제거하여 콘택홀들을 형성한다. 다시 말해서, 상기 박막 트랜지스터(T) 영역에는 상기 드레인 전극(25b)을 노출시키는 제 1 콘택홀(28a)을 형성하고, 저장영역에는 상기 전극층(25c)을 노출시키는 제 2 콘택홀(28b)을 형성하고, 게이트 패드부에는 상기 게이트 배선(22)을 노출시키는 제 3 콘택홀(28c)을 형성하고, 상기 데이터 패드부에는 상기 전극층(25d)을 노출시키는 제 4 콘택홀(28d)을 형성한다. 이때, 상기 게이트 패드부에서 상기 게이트 배선(22)을 노출시키기 위해서는 보호막(26)과 액티브층(24)과 게이트 절연막(23)이 선택적으로 제거되어야 한다.
또한, 상기 콘택홀들을 형성하는 공정에서 액티브층(24)의 불필요한 부분들을 제거한다. 예를 들어, 도 4c에서와 같이 상기 박막 트랜지스터(T) 영역과 저장영역 사이에 있는 액티브층(24)과 상기 게이트 배선(22)들 사이에 존재하는 액티브층(24)을 제거한다. 다시 말해서, 화소영역(P)에 존재하는 액티브층(24)은 상기 보호막(26)을 패터닝하는 공정에서 함께 제거된다.
이후 전면에 투명 도전성 물질, 예를 들어 ITO(indium-tin-oxide)를 증착하고, 제 4 마스크를 이용한 포토식각 기술로 이 ITO층을 패터닝하여 상기 드레인 전극(25b)와 연결되는 화소전극(27a)을 화소영역(P)에 형성하는 동시에 게이트 패드부의 상기 게이트 배선(22)과 연결되는 배선(27b)과 데이터 패드부의 상기 전극층(25d)과 연결되는 배선(27c)을 형성한다.
도면에 도시하지는 않았으나 상기 화소전극(27a)을 포함한 전면에 PI계 고분자 물질을 인쇄하여 배향막을 형성하고, 상기 배향막을 러빙처리 또는 광조사하여 배향 처리한다. 이후, 컬러필터층 및 공통전극을 포함하는 컬러필터 기판과 상기 기판(21)을 합착하고 액정 셀 내부를 진공화한 후, 모세관 현상을 이용하여 두 기판 사이에 액정을 주입하거나, 또는 어느 한 기판에 액정을 부분적으로 적하하여 고르게 퍼지게 한 후 두 기판을 합착하여 액정층을 형성한다.
마지막으로, 패널 외부의 액정, 이물 및 기판 파편을 제거하기 위한 세정공정을 수행한 후, 외관 상태를 검사하거나 전기적 신호를 인가하여 패널의 불량 여부를 판정한다.
본 발명은 소오스/드레인 전극을 패터닝하는 단계에서 또는 그 이전에 액티브층을 패터닝하는 것이 아니라. 보호막에 콘택홀을 형성하는 단계에서 액티브층을 패터닝하기 때문에 회절노광을 필요로 하지 않으며 이로 인해 공정을 간소화할 수 있다.
또한, 박막 트랜지스터 기판을 제조하는 공정에서 4개의 마스크만을 이용하 여 모든 패턴을 형성하므로 제조비용을 절감할 수 있고 공정을 간소화할 수 있다.
이상에서 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야 한다.

Claims (6)

  1. 기판의 박막트랜지스터 영역, 저장영역 그리고 게이트 패드부에 각각 게이트 패턴들을 형성하는 단계와;
    상기 각 게이트 패턴을 포함한 기판의 전면에 게이트 절연막, 액티브층 및 금속물질층을 차례로 형성하는 단계와;
    상기 금속물질층을 선택적으로 제거하여 상기 박막트랜지스터 영역에 소오스/드레인 전극을 형성하는 동시에 상기 저장영역 및 게이트 패드부에 각각 전극층을 형성하는 단계와;
    상기 각 전극을 포함한 기판의 전면에 보호막을 형성하는 단계와;
    상기 박막트랜지스터 영역의 보호막을 선택적으로 제거하여 상기 드레인 전극을 노출시키는 콘택홀을 형성하는 동시에 상기 게이트 패드부의 게이트 절연막, 액티브층 및 보호막을 선택적으로 제거하여 상기 게이트 패드부의 게이트 패턴을 노출시키는 콘택홀을 형성하는 단계를 포함하는 액정 표시 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 게이트 패턴들을 형성하는 단계에서,
    상기 박막트랜지스터 영역에 게이트 전극을 형성하고, 상기 저장영역 및 상기 게이트 패드부에 게이트 배선을 형성함을 특징으로 하는 액정 표시 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 드레인 전극 및 게이트 패턴을 노출시키는 콘택홀을 형성하는 동시에, 상기 게이트 패턴들 사이에 있는 보호막 및 액티브층을 선택적으로 제거함을 특징으로 하는 액정 표시 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 드레인 전극 및 게이트 패턴을 노출시키는 콘택홀을 형성하는 동시에, 상기 저장영역 및 상기 게이트 패드부의 전극층들을 각각 노출시키는 콘택홀들을 형성하는 것을 특징으로 하는 액정 표시 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 드레인 전극 및 게이트 패턴을 노출시키는 콘택홀들을 형성한 후에,
    상기 드레인 전극과 연결되는 화소전극과, 상기 게이트 패드부의 게이트 패턴과 연결되는 배선을 형성하는 단계를 더 포함하는 액정 표시 소자의 제조방법.
  6. 다수의 화소영역을 갖는 기판 위에 게이트 전극 및 게이트 배선을 형성하는 단계와;
    상기 게이트 전극 및 게이트 배선을 포함한 기판의 전면에 게이트 절연막, 액티브층 및 금속물질층을 차례로 형성하는 단계와;
    상기 금속물질층을 선택적으로 제거하여 상기 게이트 전극의 상부에 소오스/드레인 전극을 형성하는 단계와;
    상기 소오스/드레인 전극을 포함한 기판의 전면에 보호막을 형성하는 단계와;
    상기 보호막을 선택적으로 제거하여 상기 드레인 전극을 노출시키는 콘택홀을 형성하는 동시에 상기 화소영역 내의 보호막 및 액티브층을 선택적으로 제거하는 단계와;
    상기 화소영역에 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계를 포함하는 액정 표시 소자의 제조방법.
KR1020030101554A 2003-12-31 2003-12-31 액정표시 소자의 제조방법 KR100595311B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030101554A KR100595311B1 (ko) 2003-12-31 2003-12-31 액정표시 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101554A KR100595311B1 (ko) 2003-12-31 2003-12-31 액정표시 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20050069444A KR20050069444A (ko) 2005-07-05
KR100595311B1 true KR100595311B1 (ko) 2006-06-30

Family

ID=37259854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101554A KR100595311B1 (ko) 2003-12-31 2003-12-31 액정표시 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100595311B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243792B1 (ko) * 2006-06-27 2013-03-18 연세대학교 산학협력단 박막 트랜지스터 및 이의 제조방법, 이를 이용한액정표시장치 및 이의 제조방법
KR101338104B1 (ko) * 2006-06-30 2013-12-06 엘지디스플레이 주식회사 박막 트랜지스터 어레이기판 제조방법

Also Published As

Publication number Publication date
KR20050069444A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
KR100598737B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2005122182A (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
US8730418B2 (en) Array substrate and method for manufacturing the same
KR100650401B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
US8576367B2 (en) Liquid crystal display panel device with a transparent conductive film formed pixel electrode and gate pad and data pad on substrate and method of fabricating the same
US20070188682A1 (en) Method for manufacturing a display device
US7489379B2 (en) Liquid crystal display device and fabricating method thereof
JP2005346091A (ja) 液晶表示装置およびその製造方法
KR100595311B1 (ko) 액정표시 소자의 제조방법
US8435722B2 (en) Method for fabricating liquid crystal display device
KR101159388B1 (ko) 액정표시소자와 그 제조 방법
KR20040061195A (ko) 액정표시패널 및 그 제조방법
KR100558713B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100583313B1 (ko) 액정표시장치 및 그 제조 방법
KR100646172B1 (ko) 액정표시장치 및 그 제조 방법
KR100558716B1 (ko) 액정표시패널 및 그 제조 방법
KR101006474B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조 방법
KR100558712B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100694576B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100558715B1 (ko) 액정표시패널 및 그 제조 방법
KR20050070414A (ko) 액정표시 소자 및 그의 제조방법
KR101200883B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100956342B1 (ko) 박막 트랜지스터 기판
KR20050060374A (ko) 액정표시 소자 및 그 제조방법
KR100546960B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 14