KR100369866B1 - Method for forming fine contact hole in semiconductor device - Google Patents
Method for forming fine contact hole in semiconductor device Download PDFInfo
- Publication number
- KR100369866B1 KR100369866B1 KR1019950034289A KR19950034289A KR100369866B1 KR 100369866 B1 KR100369866 B1 KR 100369866B1 KR 1019950034289 A KR1019950034289 A KR 1019950034289A KR 19950034289 A KR19950034289 A KR 19950034289A KR 100369866 B1 KR100369866 B1 KR 100369866B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- photoresist
- forming
- photosensitive film
- mask
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 7
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims description 4
- GJWAPAVRQYYSTK-UHFFFAOYSA-N [(dimethyl-$l^{3}-silanyl)amino]-dimethylsilicon Chemical compound C[Si](C)N[Si](C)C GJWAPAVRQYYSTK-UHFFFAOYSA-N 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 claims description 3
- KAHVZNKZQFSBFW-UHFFFAOYSA-N n-methyl-n-trimethylsilylmethanamine Chemical compound CN(C)[Si](C)(C)C KAHVZNKZQFSBFW-UHFFFAOYSA-N 0.000 claims description 3
- JOOMLFKONHCLCJ-UHFFFAOYSA-N N-(trimethylsilyl)diethylamine Chemical compound CCN(CC)[Si](C)(C)C JOOMLFKONHCLCJ-UHFFFAOYSA-N 0.000 claims description 2
- -1 DMADMA Chemical compound 0.000 claims 1
- 230000008961 swelling Effects 0.000 abstract description 10
- 238000006884 silylation reaction Methods 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 230000002522 swelling effect Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 230000030279 gene silencing Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/38—Treatment before imagewise removal, e.g. prebaking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
본 발명은 반도체 소자의 미세콘택홀 형성방법에 관한 것으로서, 특히 종래의 노광기술인 디자이어(Diffusion Enhanced Silylated resist; 이하 DESIRE 라 칭함.) 공정에서 감광막의 노광영역과 실리콘(Si)이 접합되는 실리레이션 (silylation) 영역의 스웰링(Swelling) 특성을 콘택홀 형성에 적용하여 미세 콘택홀을 형성할 수 있게 함으로써, 초고집적 소자의 개발을 가능하게 하고 고해상 노광장치의 새로운 장비를 이용하지 않고도 미세한 크기의 콘택홀을 형성할 수 있는 반도체 소자의 미세 콘택홀 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a micro contact hole in a semiconductor device, and in particular, a silicide in which an exposure region of a photoresist film and silicon (Si) are bonded in a conventional exposure technology (Diffusion Enhanced Silylated resist; DESIRE) process. By applying the swelling characteristic of the sillation area to form the contact hole, it is possible to form a micro contact hole, which enables the development of an ultra-high integration device and enables the development of a microscopic size without using new equipment of the high resolution exposure apparatus. The present invention relates to a method for forming a fine contact hole in a semiconductor device capable of forming contact holes.
최근의 반도체 소자의 고집적화 추세는 미세 패턴 형성기술의 발전에 큰 영향을 받고 있다. 특히 사진 현상공정으로 형성되는 감광막 패턴은 반도체 소자의 제조 공정중에서 식각 또는 이온 주입등의 마스크로 매우 폭넓게 사용되고 있다. 따라서 감광막 패턴의 미세화, 공정진행의 안정성, 공정완료후의 깨끗한 제거 그리고 잘못 형성된 감광막 패턴을 제거하고 다시 형성하는 재작업의 용이성 등이 반도체 소자의 공정수율 및 신뢰성에 중요한 영향을 미친다.The recent trend of high integration of semiconductor devices has been greatly influenced by the development of fine pattern formation technology. In particular, the photosensitive film pattern formed by the photolithography process is widely used as a mask such as etching or ion implantation in the semiconductor device manufacturing process. Therefore, miniaturization of the photoresist pattern, stability of process progress, clean removal after the completion of the process, and ease of rework to remove and re-form an incorrectly formed photoresist pattern have a significant influence on the process yield and reliability of the semiconductor device.
일반적인 감광막 패턴 형성공정에 관하여 살펴보면 다음과 같다.Looking at the general photosensitive film pattern forming process as follows.
먼저, 사진공정은 감광제 및 수지(Resin)등이 용제인 솔벤트에 일정비율로 용해되어 있는 감광액을 스핀도포 방법으로 반도체 기판상에 균일하게 도포하여 감광막을 형성한 후, 저온에서 일차 열처리를 하여 실시한다. 다음, 노광 마스크를 통하여 빛을 선택적으로 조사하여 상기 감광막의 패턴으로 예정된 부분에 감광제의중합이 일어나도록 하여 경화시킨 후, 고온에서 이차 열처리를 실시한다. 그 다음, 티.엠.에이.에이치(Tetra Methylammonium Hydroxide ; 이하 TMAH 라 칭함.)를 주원료로 하는 약알칼리 현상액을 사용하여 상기 감광액의 경화되지 않은 부분들을 제거하는 현상공정을 진행하여 감광막 패턴을 형성하고, 예정된 온도에서 열처리를 실시한다.First, the photographing process is performed by uniformly applying a photoresist dissolved in a solvent having a solvent such as a photoresist and a resin on a semiconductor substrate by spin coating to form a photoresist film, and then performing a first heat treatment at a low temperature. do. Subsequently, light is selectively irradiated through an exposure mask to cause curing of the photosensitive agent in a predetermined portion of the pattern of the photosensitive film, and then cured, followed by secondary heat treatment at a high temperature. Next, a developing process of removing uncured portions of the photoresist is carried out using a weak alkali developer containing Tetra Methylammonium Hydroxide (hereinafter referred to as TMAH) as a main raw material to form a photoresist pattern. And heat treatment at a predetermined temperature.
그러나 반도체 소자가 고집적화되어 감에 따라 감광막 패턴이 서브마이크로 (sub-micro)화 되어 상기와 같은 습식공정(wet process)에 의한 감광막 패턴 제조방법으로는 감광막 자체의 분해능, 노광장치의 정밀도, 광의 파장등과 같은 많은 제약 요인이 있어 어느 정도 이하의 미세패턴은 형성할 수 없다.However, as the semiconductor device becomes more integrated, the photoresist pattern is sub-micro, and the method of manufacturing the photoresist pattern by the wet process as described above is the resolution of the photoresist itself, the precision of the exposure apparatus, and the wavelength of light. There are many constraints such as a micropattern less than a certain degree.
예를들어, 파장이 각각 436, 365 및 248nm 인 G-라인, i- 라인 및 원자외선 엑시머 레이저 축소노광장치로는 공정 분해능이 약 0.7, 0.5 또는 0.3㎛ 정도 크기의 패턴을 형성하는 정도가 한계이다.For example, G-line, i-line, and far-infrared excimer laser microexposures with wavelengths of 436, 365, and 248 nm, respectively, have limited process resolution of about 0.7, 0.5, or 0.3 μm. to be.
또한 다층의 막이 적층되어 단차가 어느 정도 이상으로 크거나, 기판의 표면 토플리지(Topology) 변화가 크거나 또는 고에너지, 예를들어 1MeV 이상의 고에너지 이온주입 마스크나, 식각 선택비차가 작은 층의 식각 마스크로 사용할 때에는 두꺼운, 예를들어 2㎛ 이상되는 두꺼운 감광막 패턴이 요구된다.In addition, the multilayered film is laminated so that the step height is somewhat larger, the surface topology change of the substrate is large, or a high energy, for example, a high energy ion implantation mask of 1 MeV or more, or a layer having a small etching selectivity difference. When used as an etch mask, a thick photoresist pattern that is thick, for example 2 μm or more, is required.
그러나, 종래의 단일 감광막으로는 통상 0.4∼1.5㎛ 정도 두께는 용이하게 균일도를 조절하여 형성할 수 있으나, 두꺼운 감광막을 형성하기 위하여 감광막을 이중-상중으로 도포하는 경우에는 감광막에 포함된 솔벤트등과 같은 용제의 영향으로 두께가 제한되고 균일도가 떨어진다.However, the conventional single photoresist film can be formed by easily adjusting the uniformity of about 0.4 to 1.5㎛ thickness, but in the case of applying the photoresist film in double-phase in order to form a thick photoresist film and the solvent and the like contained in the photoresist film Under the influence of the same solvent, the thickness is limited and the uniformity is poor.
또한 일반적인 감광막 패턴 제조방법으로는 단차가 어느 정도 이상으로 커지면 미세패턴의 형성이 불가능하고, 기판의 표면이 거칠면 감광막 패턴의 일부가 유실되는 나칭(notching)이 발생되며, 식각 마스크로 사용될 경우에는 피식각층과의 식각 선택비차를 고려하여 매우 두껍게 형성하여야 하는 경우에는 종래의 단일 감광막으로는 공정이 어려워지는 문제점이 있다.In addition, in the general method of manufacturing a photoresist pattern, if a step becomes larger than a certain level, it is impossible to form a fine pattern. If the surface of the substrate is rough, notching occurs that a part of the photoresist pattern is lost. If the thickness is to be formed very thick in consideration of the etching selectivity with each layer, there is a problem that the conventional single photosensitive film is difficult to process.
따라서, 상기와 같은 문제점들을 해결하기 위하여 다층 감광막(tri layer resist 또는 multi layer resist ; 이하 MLR 이라 칭함.) 방법이나, 상부면 이메징 (Top Surface Imaging ; 이하 TSI 이라 칭함.) 공정 등이 연구 실행되고 있다.Therefore, in order to solve the above problems, a research method such as a tri layer resist or a multi layer resist (hereinafter referred to as MLR) method or a top surface imaging (hereinafter referred to as TSI) process is conducted. It is becoming.
상기 MLR 방법은 상,하측 감광막의 사이에 에스.오.지(Spin on glass ; 이하 SOG 라 칭함.)등으로된 중간층을 개재시키고, 포토리소그라피(Photo lithography) 공정으로 형성하여 하측 감광막 패턴을 형성하여 이를 패턴 마스크로 이용하는 방법으로서, 공정이 복잡하고 공정 부산물이 다량 발생되어 공정수율이 떨어지는 문제점이 있다.The MLR method forms a lower photoresist pattern by interposing an intermediate layer of S.O.G (Spin on glass; SOG) between the upper and lower photoresist layers, and forming the photoresist pattern by a photolithography process. As a method of using this as a pattern mask, a process is complicated and a large amount of process by-products are generated, resulting in a decrease in process yield.
또한, 표면노광 공정은 감광막의 패턴으로 예정된 부분의 상부에 선택적으로 Si, Ge 등의 유기 금속물질과 결합된 비교적 단단한 상부층을 형성한 후, 상기 상부층이 형성되어 있지 않은 감광막을 산소 플라즈마 에칭하여 감광막 패턴을 형성하는 방법이다.In addition, the surface exposure process forms a relatively hard upper layer selectively bonded to an organic metal material, such as Si and Ge, on top of a predetermined portion of the photoresist in a pattern of the photoresist layer, and then oxygen-etches the photoresist film on which the upper layer is not formed. It is a method of forming a pattern.
상기 TSI 공정중 감광막 패턴의 상부에 Si를 포함시키는 공정을 실리레이션 공정 또는 DESIRE 공정이라 한다.In the TSI process, a process of including Si on the photoresist pattern is referred to as a silicide process or a DESIRE process.
상기 감광막 패턴을 이용하여 콘택홀을 형성하는 종래의 콘택홀 형성방법에대해 첨부도면을 참조하여 살펴보면 다음과 같다.Referring to the accompanying drawings, a conventional contact hole forming method for forming a contact hole using the photosensitive film pattern is described below.
제 1A 도와 제 1B 도는 종래의 포토리소그라피 공정에 의한 콘택홀 형성방법을 도시한 단면도이다.1A and 1B are cross-sectional views showing a method for forming a contact hole by a conventional photolithography process.
제 1A 도를 참조하면, 반도체 기판(1)의 상부에 소정두께의 절연막(3)과 감광막(5)을 형성한다.Referring to FIG. 1A, an insulating film 3 and a photosensitive film 5 having a predetermined thickness are formed on the semiconductor substrate 1.
그리고, 콘택 마스크(7)을 사용한 노광공정으로 상기 감광막(5)을 노광한다.Then, the photosensitive film 5 is exposed by an exposure process using the contact mask 7.
제 1B 도를 참조하면, 상기 노광된 영역의 감광막(5)을 현성한 후, 상기 감광막(5)을 마스크로 상기 절연막(3)을 식각하여 콘택홀 패턴(9)을 형성한다.Referring to FIG. 1B, after forming the photoresist film 5 in the exposed area, the insulating film 3 is etched using the photoresist 5 as a mask to form a contact hole pattern 9.
그러나, 상기와 같은 종래의 포토리소그라피 공정에 의한 콘택홀 형성방법에 있어서는 상기 도면에 도시된 바와같이, 노광장치나 또는 감광막(3)의 특성에 의해 감광막(3)상에 미세 콘택홀이 원할히 형성되지 못하고 있다.However, in the conventional method of forming a contact hole by the photolithography process as described above, fine contact holes are smoothly formed on the photosensitive film 3 due to the characteristics of the exposure apparatus or the photosensitive film 3. I can't.
즉, 해상도(Resolution) 한계를 벗어나는 미세 콘택홀을 형성하는 것이 어렵다.In other words, it is difficult to form a fine contact hole outside the resolution limit.
제 2A 도 내지 제 2C 도는 종래의 DESIRE 공정을 도시한 단면도이다.2A to 2C are cross-sectional views showing a conventional DESIRE process.
제 2A 도를 참조하면, 단차를 갖는 반도체 기판(1) 상부에 감광막(5)을 도포하고, 콘택 마스크(7')를 사용한 얕은(Shallow) 노광공정으로 콘택홀을 형성된 부위 이와의 감광막(5) 표면부분만 노광되게 한다Referring to FIG. 2A, the photoresist film 5 is applied on the semiconductor substrate 1 having the step difference, and the photoresist film 5 with the portion where the contact hole is formed by a shallow exposure process using the contact mask 7 '. To expose only the surface area
제 2B 도를 참조하면, 가스(Gas) 상태의 실리레이션 분위기(8)에서 상기 감광막(5)의 표면일부가 노광된 부분을 Si와의 반응을 일으켜 Si 와 결합구조를 갖는 층(10)을 형성시킨다.Referring to FIG. 2B, a portion of the surface of the photoresist film 5 is exposed to Si in a silicide atmosphere 8 in a gas state to form a layer 10 having a bonding structure with Si. Let's do it.
이때, 비노광 영역에서도 어느 정도의 실리레이션이 일어난다.At this time, some silencing occurs in the non-exposure region.
제 2C 도를 참조하면, 상기 Si 와 결합구조를 갖는 층(10)과 같은 부분에서 실리레이션될 때, 가스 상태의 실리레이션 물질 예컨대, HMDS, TMDS, TMSDMA와 같은 물질과의 결합으로 실리레이션부분이 부풀어 오르는 스웰링(Swelling) 현상이 나타난다. 상기 스웰링 현상은 형성하고자 하는 패턴의 CD(Critical Dimension) 의 변화를 유도하고 CD 값의 조절을 어렵게 하므로 스웰링된 부분과 비노광영역 표면의 실리레이션된 부분을 식각하고, 식각한 후 형서된 부위(11)를 이용하여 O2플라즈마로 건식 형성하여 제 2C 도에 도시된 바와같은 감광막(5) 패턴을 얻는다.Referring to FIG. 2C, when silicidated in the same portion as the layer 10 having a bonding structure with Si, the silicified portion in combination with a gaseous silicide material such as HMDS, TMDS, TMSDMA This swelling phenomenon appears. The swelling phenomenon induces a change in the CD (Critical Dimension) of the pattern to be formed and makes it difficult to control the CD value, so that the swelled portion and the silized portion of the surface of the non-exposed area are etched and then formed The part 11 is dry formed by O 2 plasma to obtain a photosensitive film 5 pattern as shown in FIG. 2C.
상기와 같은 종래의 콘택홀 형성방법에 있어서, 반도체 기판 상부에 감광막을 코팅한 후, 노광 및 현상하여 콘택홀 패턴을 형성하는 종래 공정의 해상도 한계와, 상기 DESIRE 공정에서의 스웰링 현상으로 인해 서브-마이크론 이하의 미세 콘택홀을 형성하는 데 많은 어려움이 따르는 문제점이 있다.In the conventional method for forming a contact hole as described above, the photosensitive film is coated on the semiconductor substrate, and then exposed and developed to form a contact hole pattern, thereby limiting the resolution and the swelling phenomenon in the DESIRE process. There is a problem that a lot of difficulties in forming a fine contact hole of less than a micron.
따라서 본 발명은 상기의 문제점을 해결하기 위하여, 종래의 노광기술인 DESIRE 공정에서 감광막의 노광영역과 Si 가 접합되는 실리레이션 영역의 스웰링 특성을 콘택홀 형성에 적용하여 미세 콘택홀을 형성할 수 있게 함으로써, 초고집적 소자의 개발을 가능하게 하고 고해상 노광장치의 새로운 장비를 이용하지 않고도 미세한 크기의 콘택홀을 형성할 수 있는 반도체 소자의 미세 콘택홀 형성방법을 제공함에 그 목적이 있다.Accordingly, in order to solve the above problem, the present invention is capable of forming a fine contact hole by applying the swelling characteristic of the exposure region of the photoresist film and the silication region in which Si is bonded to the contact hole formation in the DESIRE process. Accordingly, an object of the present invention is to provide a method for forming a fine contact hole of a semiconductor device, which enables the development of an ultra-high integration device and can form a contact hole having a fine size without using new equipment of a high resolution exposure apparatus.
상기 목적을 달성하기 위한 본 발명의 특징은 반도체 기판 상부에 절연막과감광막을 형성하는 단계와,Features of the present invention for achieving the above object is the step of forming an insulating film and a photosensitive film on the semiconductor substrate;
제 1 콘택 마스크를 사용한 노광공정을 상기 감광막을 노광하는 단계와,Exposing the photosensitive film to an exposure step using a first contact mask;
상기 감광막을 제 1 베이킹하는 단계와,First baking the photosensitive film;
상기 노광 영역의 감광막을 현상하여 감광막 패턴을 형성하는 단계와,Developing the photoresist film of the exposure area to form a photoresist pattern;
상기 제 1 콘택 마스크보다 넓은 투광 영역을 갖는 제 2 콘택 마스크로 상기 감광막 패턴의 측면을 노광하는 단계와,Exposing side surfaces of the photoresist pattern with a second contact mask having a light transmitting area wider than the first contact mask;
상기 감광막을 제 2 베이킹하는 단계와,Second baking the photosensitive film;
상기 노광 영역에 가스 상태의 실리레이션 물질을 반응시켜 스웰링된 감광막 패턴을 형성하는 단계와,Forming a swelled photosensitive film pattern by reacting a gaseous silicide material in the exposure area;
상기 스웰링된 감광막 패턴을 마스크로 상기 절연막을 식각하여 미세 콘택홀을 형성하는 단계로 구성되는 것이다.Etching the insulating layer using the swelled photoresist pattern as a mask to form a fine contact hole.
이하, 첨부된 도면을 참조하여 본 발명의 상세한 설명을 하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
제 3A 도 내지 제 3E 도는 본 발명의 실시 예에 따른 반도체 소자의 미세 콘택홀 제조공정을 도시한 단면도이다.3A to 3E are cross-sectional views illustrating a process of manufacturing a fine contact hole in a semiconductor device according to an embodiment of the present invention.
제 3A 도를 참조하면, 반도체 기판(31)의 상부에 소정두께의 절연막(33)과 감광막(35)을 형성한다.Referring to FIG. 3A, an insulating film 33 and a photosensitive film 35 having a predetermined thickness are formed on the semiconductor substrate 31.
그 후, 제 1 콘택 마스크(37)를 사용하여 노광장치의 해상도 한계 내에서 상기 감광막(35)의 콘택홀로 예정된 부위를 노광한다.Thereafter, the first contact mask 37 is used to expose a predetermined portion of the photoresist film 35 into a contact hole within the resolution limit of the exposure apparatus.
이때, 상기 노광공정 후에는 이후 공정에서 진행되어질 실리레이션 공정전에 노광된 감광막(35)을 베이킹하여 사전 열처리를 실시하는 실리레이션 전 베이크(Pre Silylation Bake; 이하 PSB 라 칭함.) 온도보다 낮은 온도에서 열처리를 하는 노광후 베이크(Post Exposure Bake; 이하 PEB 라 함.)를 실시한다.At this time, after the exposure process, at a temperature lower than the temperature of pre-silation bake (hereinafter referred to as PSB), the pre-heat treatment is performed by baking the exposed photosensitive film 35 before the silicide process to be performed in a subsequent process. Post Exposure Bake (hereinafter referred to as PEB), which is heat treated, is carried out.
상기 PEB를 실시할 경우, 베이킹 온도는 PSB 온도보다 낮은 온도에서 실시 해야한다. 그 이유는 상기 감광막(35)이 피.에이.시(Photo Active Compound; 이하 PAC 라 함.)와 레진(Resin)으로 구성되어 있는 바, 노광에 의해 빛을 받게되면, PAC가 Acid 로 변하여 비노광영역에서 일어나는 PAC 와 레진(Resin)이 결합되어 치밀한 구조를 갖는 현상이 일어나지 않게 되기 때문이다.When the PEB is carried out, the baking temperature should be carried out at a temperature lower than the PSB temperature. The reason for this is that the photoresist film 35 is composed of a photo active compound (hereinafter referred to as PAC) and a resin. When the light is exposed to exposure, the PAC turns to acid, which causes This is because PAC and resin, which occur in the exposure area, are combined to prevent the phenomenon of having a dense structure.
즉, 만약 PSB 전단계에서 상기 제 3A 도와 같은 노광공정 후, 베이킹 즉, PEB를 PSB의 온도보다 높게하게 되면, 상기 감광막(35)이 실리레이션 시 반응하지 못하게 된다. 이것은 패턴닝된 상기 감광막(35)이 가스 상태의 실리레이션에 반응할 수 없는 치밀한 결합구조(Crosslinking Constructure)를 갖기 때문이다.That is, if the baking process, that is, the PEB is higher than the temperature of the PSB after the exposure process such as the third A in the previous stage of PSB, the photoresist layer 35 may not react during the silicide. This is because the patterned photoresist 35 has a dense crosslinking structure that is unable to react to the gaseous silencing.
제 3B 도를 참조하면, 저온의 PEB 를 실시한 후, 또는 PEB 를 실시하지 않은 상태에서, 상기 노광된 영역의 감광막(35)을 현상하여 감광막(35) 패턴을 형성한다.Referring to FIG. 3B, after the low temperature PEB is applied or without the PEB, the photoresist film 35 in the exposed region is developed to form the photoresist film pattern 35.
그리고, 상기 제 1 콘택 마스크(37)보다 넓은 투명 영역을 갖는 제 2 콘택 마스크(41)를 사용하여 상기 감광막(35) 패턴의 측면을 노광시킨다.The side surface of the photosensitive film 35 pattern is exposed using a second contact mask 41 having a transparent region wider than that of the first contact mask 37.
이때, 제 3B' 도는 전면노광(Blank Exposure)을 실시한 상태의 도면이고, 비노광 부위의 실리레이션의 정도를 약화시키기 위한 상기 PSB를 상기 제 3B 도에 있어서는 실시하고, 상기 제 3B' 도는 PSB를 할 필요가 없다.FIG. 3B 'is a view showing a state of blank exposure, and the PSB is performed in FIG. 3B to weaken the degree of silencing of non-exposed areas, and the third B' is a PSB. There is no need to do it.
제 3C 도와 제 3C' 도를 참조하면, 상기 제 3B 도의 노광된 영역에 가스상태의 실리레이션 에이젼트(Silylation Agent) 예컨데, HMDS, THDS 및 TMSDEA로 이루어지는 군에서 임으로 선택되는 하나 또는 둘 이상의 물질로 반응시켜 Si 과 같은 결합구조를 갖는 층(43)을 형성시킨다.Referring to FIGS. 3C and 3C ', the reaction is performed with one or more materials selected from the group consisting of gaseous Silylation Agents such as HMDS, THDS and TMSDEA in the exposed areas of FIG. 3B. To form a layer 43 having a bonding structure such as Si.
이때, 도면에 도시된 바와같이, 상기 Si 과 같은 결합구조를 갖는 층(43)은 일정부피로 부풀어오르는 스웰링 현상이 일어나게는데, 상기 감광막(35) 패턴의 내부 측면에는 스웰링이 일어나 결국, 콘택홀 패턴을 미세화시키게 된다.At this time, as shown in the figure, the layer 43 having a bonding structure such as Si causes a swelling phenomenon to swell to a certain volume. Swelling occurs on the inner side surface of the photoresist layer 35 pattern. The contact hole pattern is refined.
제 3D 도와 제 3D' 도를 참조하면, 상기 스웰링된 Si 과 같은 결합구조를 갖는 층(43)을 이용하여 상기 절연막(33)을 식각하여 콘택홀(45)을 형성한다.Referring to FIGS. 3D and 3D ′, a contact hole 45 is formed by etching the insulating layer 33 using a layer 43 having a bonding structure such as swelled Si.
제 3E 도는 상기 감광막(35)을 제거한다.3E or the photosensitive film 35 is removed.
제 4A 도 내지 제 4C 도는 콘택홀 형성 시 하드 마스크층을 사용하는 경우의 본 발명의 실시예에 따른 반도체 소자의 미세 콘택홀 제조공정을 도시한 단면도이다.4A through 4C are cross-sectional views illustrating a process of manufacturing a fine contact hole in a semiconductor device according to an exemplary embodiment of the present invention in the case of using a hard mask layer when forming a contact hole.
제 4A 도를 참조하면, 반도체 기판(51)의 상부에 소정두께의 절연막(53)과 다결정 실리콘층과 같은 하드 마스크(Hard mask)층(55)을 형성한다. 이때, 상기 절연막(53)을 상기 제 3A 도 내지 제 3E 도에 기술된 절연막(33)의 두께보다 두껍게 형성한다.Referring to FIG. 4A, a hard mask layer 55 such as an insulating film 53 and a polycrystalline silicon layer having a predetermined thickness is formed on the semiconductor substrate 51. At this time, the insulating film 53 is formed thicker than the thickness of the insulating film 33 described in FIGS. 3A to 3E.
그리고, 상기 하드 마스크층(55) 상부에 감광막(57)을 도포한 후, 제 1 콘택 마스크(도시하지 않음)를 사용한 노광 방법에 의해 상기 감광막(57)의 콘택홀을 예정된 부위를 노광한다. 이때, 상기 노광공정 후에는 PSB 온도보다 낮은 온도에서 열처리를 하는 PEB를 실시한다.After the photoresist film 57 is coated on the hard mask layer 55, a portion where the contact hole of the photoresist film 57 is predetermined by an exposure method using a first contact mask (not shown) is exposed. At this time, after the exposure step is carried out PEB heat treatment at a temperature lower than the PSB temperature.
이어, 저온의 PEB 를 실시한 후, 또는 PEB를 실시하지 않은 상태에서, 상기 노광된 영역의 감광막(57)을 현상하여 감광막(57) 패턴을 형성한다.Subsequently, after low-temperature PEB or without PEB, the photosensitive film 57 of the exposed region is developed to form a photosensitive film 57 pattern.
그리고, 상기 제 1 콘택 마스크보다 넓은 투광 영역을 갖는 제 2 콘택 마스크(도시하지 않음)를 사용하여 상기 감광막(57) 패턴의 측면을 노광시킨다.The side surface of the photoresist layer 57 pattern is exposed using a second contact mask (not shown) having a light transmitting area wider than that of the first contact mask.
그 후, PSB를 실시한 다음, 상기 노광된 영역에 가스 상태의 실리레이션 에이젼트 예컨데, HMDS, TMDS, TMSDMA 등과 같은 물질로 반응시켜 Si 과 같은 결합구조를 갖는 층(59)을 형성한다.Thereafter, PSB is performed, and then the exposed region in the gaseous state is reacted with a material such as HMDS, TMDS, TMSDMA or the like to form a layer 59 having a bonding structure such as Si.
이때, 도면에 도시된 바와 같이, 상기 Si 과 같은 결합구조를 갖는 층(59)은 일정부피를 부풀어오른 스웰링 현상이 일어나게 된다.At this time, as shown in the figure, the layer 59 having a bonding structure such as Si is a swelling phenomenon that swells a certain volume occurs.
제 4B 도를 참조하면, 상기 수웰링된 Si 과 같은 결합구조를 갖는 층(59)을 이용하여 상기 하드 마스크층(55)을 식각한 후, 상기 감광막(57)을 제거한다.Referring to FIG. 4B, the hard mask layer 55 is etched using the layer 59 having a bonding structure such as the well-welded Si, and then the photoresist layer 57 is removed.
제 4C 도를 참조하면, 상기 하드 마스크층(55)을 마스크로 상기 절연막(53)을 식각하여 콘택홀(61)을 형성하고, 상기 하드 마스크층(55)을 제거한다.Referring to FIG. 4C, the insulating layer 53 is etched using the hard mask layer 55 as a mask to form a contact hole 61, and the hard mask layer 55 is removed.
이상, 상술한 바와같이, 종래의 노광기술인 DESIRE 공정에서 감광막의 노광 영역과 Si 가 접합되는 실리레이션 영역의 스웰링 특성을 콘택홀 형성에 적용하여 미세 콘택홀을 형성할 수 있게 함으로써, 초고집적 소자의 개발을 가능하게 하고 고해상 노광장치의 새로운 장비를 이용하지 않고도 미세한 크기의 콘택홀을 형성할 수 있다.As described above, in the DESIRE process, which is a conventional exposure technique, the swelling characteristics of the exposure region of the photosensitive film and the silicide region where Si is bonded are applied to the formation of the contact hole, thereby forming a fine contact hole, thereby providing an ultra-high integration device. It is possible to develop the contact hole of the micro size without using the new equipment of the high resolution exposure apparatus.
제 1A 도와 제 1B 도는 종래의 포토리소그라피 공정에 의한 콘택홀 형성방법을 도시한 단면도.1A and 1B are cross-sectional views showing a method for forming a contact hole by a conventional photolithography process.
제 2A 도 내지 제 2C 도는 종래의 DESIRE 공정을 도시한 단면도.2A through 2C are cross-sectional views illustrating a conventional DESIRE process.
제 3A 도 내지 제 3E 도는 본 발명의 실시 예에 따른 반도체 소자의 미세 콘택홀 제조공정을 도시한 단면도.3A to 3E are cross-sectional views illustrating a process of manufacturing a fine contact hole in a semiconductor device according to an embodiment of the present invention.
제 1A 도 내지 제 4C 도는 콘택홀 형성 시 하드 마스크층을 사용하는 경우의 본 발명의 실시 예에 따른 반도체 소자의 미세 콘택홀 제조공정을 도시한 단면도.1A through 4C are cross-sectional views illustrating a process of manufacturing a fine contact hole in a semiconductor device according to an exemplary embodiment of the present invention when a hard mask layer is used to form a contact hole.
< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>
1,31,52: 반도체 기판 3,33,53 : 절연막1,31,52: semiconductor substrate 3,33,53: insulating film
5,35,57 : 감광막 7 : 콘택 마스크5,35,57: Photosensitive film 7: Contact mask
8 : 가스 상태의 실리레이션(Silylation) 분위기8: Silylation Atmosphere
9 : 콘택홀 패턴 10,43,59 : Si 와 결합구조를 갖는 층9: contact hole pattern 10,43,59: layer having a bonding structure with Si
37 : 제 1 콘택 마스크 41 : 제 2 콘택 마스크37: first contact mask 41: second contact mask
45,61 : 콘택홀 55 : 하드 마스크층45,61: contact hole 55: hard mask layer
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950034289A KR100369866B1 (en) | 1995-10-06 | 1995-10-06 | Method for forming fine contact hole in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950034289A KR100369866B1 (en) | 1995-10-06 | 1995-10-06 | Method for forming fine contact hole in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970024005A KR970024005A (en) | 1997-05-30 |
| KR100369866B1 true KR100369866B1 (en) | 2003-03-19 |
Family
ID=37416411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950034289A KR100369866B1 (en) | 1995-10-06 | 1995-10-06 | Method for forming fine contact hole in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100369866B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100268912B1 (en) * | 1997-11-06 | 2000-12-01 | Hyundai Micro Electronics Co | Method for etching of semiconductor device |
-
1995
- 1995-10-06 KR KR1019950034289A patent/KR100369866B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970024005A (en) | 1997-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5652084A (en) | Method for reduced pitch lithography | |
| KR0170253B1 (en) | Method for etching using sylilation | |
| US20090246958A1 (en) | Method for removing residues from a patterned substrate | |
| US7662542B2 (en) | Pattern forming method and semiconductor device manufacturing method | |
| KR100369866B1 (en) | Method for forming fine contact hole in semiconductor device | |
| JPH06244156A (en) | Formation of pattern | |
| US8138059B2 (en) | Semiconductor device manufacturing method | |
| KR19990003857A (en) | Photosensitive film formation method | |
| JPH0669118A (en) | Formation of resist pattern | |
| JPH09232428A (en) | Manufacturing method for semiconductor device | |
| KR20010037049A (en) | Lithography method using silylation | |
| KR100261162B1 (en) | Method for patterning semiconductor device | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| KR100451508B1 (en) | A method for forming contact hole of semiconductor device | |
| KR100333389B1 (en) | Method of manufacturing contact hole of semiconductor device | |
| KR19980028359A (en) | Manufacturing method of fine pattern of semiconductor device | |
| JP2009109768A (en) | Resist pattern forming method | |
| JPH10333341A (en) | Forming method of resist pattern and production of semiconductor device | |
| JPH06338452A (en) | Formation method of resist pattern | |
| KR100220940B1 (en) | Method of manufacturing fine pattern of semiconductor device | |
| JPH06349728A (en) | Formation of resist pattern | |
| US20040209196A1 (en) | [microlithographic process] | |
| JPH05142788A (en) | Formation of resist pattern | |
| JPH0562894A (en) | Forming method for fine pattern | |
| JP2005045085A (en) | Method for exposure and method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |