KR100343462B1 - 열방출이 용이한 칩 사이즈 패키지 - Google Patents
열방출이 용이한 칩 사이즈 패키지 Download PDFInfo
- Publication number
- KR100343462B1 KR100343462B1 KR1019990055770A KR19990055770A KR100343462B1 KR 100343462 B1 KR100343462 B1 KR 100343462B1 KR 1019990055770 A KR1019990055770 A KR 1019990055770A KR 19990055770 A KR19990055770 A KR 19990055770A KR 100343462 B1 KR100343462 B1 KR 100343462B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- heat sink
- substrate
- size package
- hole
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000009434 installation Methods 0.000 claims abstract description 6
- 229910000679 solder Inorganic materials 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000017525 heat dissipation Effects 0.000 claims description 12
- 239000008393 encapsulating agent Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
본 발명 열방출이 용이한 칩 사이즈 패키지는 칩(12)의 하면에 밀착되도록 설치되는 히트 싱크(20)의 인서팅 바(20a)가 기판(11)에 형성된 히트 싱크 설치공(20a)에 삽입된 상태에서 인서팅 바(20a)의 단부에 솔더(21)를 형성하여 히트싱크(20)가 이탈되지 않도록 고정함으로써, 패키지의 동작시 칩에서 발생되는 열이 직접 히트 싱크를 통하여 충분히 방출된다.
Description
본 발명은 열방출이 용이한 칩 사이즈 패키지에 관한 것으로, 특히 반도체 칩에서 발생되는 열을 히트 싱크를 통하여 충분히 방출할 수 있도록 하는데 적합한 열방출이 용이한 칩 사이즈 패키지에 관한 것이다.
종래 칩 사이즈 패키지의 일예가 도 1에 도시되어 있는 바, 이를 간단히 설명하면 다음과 같다.
도시된 바와 같이, 종래 칩 사이즈 패키지는 사각 판체인 절연성의 기판(1) 상면 중앙에 접착제(2)로 반도체 칩(3)이 고정부착되어 있고, 그 칩(3)의 칩패드(미도시)들은 칩(3)의 주변에 형성되는 본드 핑거(4)와 금속와이어(5)로 전기적인 연결이 각각 이루어져 있고, 그 본드 핑거(4)는 기판(1)의 측면에 설치된 아웃리드(6)들에 시그널 라인(7)으로 연결되어 있으며, 상기 칩(3), 금속와이어(5)를 감싸도록 기판(1)의 상면에는 봉지제(8)가 몰딩되어 있다.
상기와 같이 구성되어 있는 종래 칩 사이즈 패키지는 기판(1)의 상면에 접착제(2)를 이용하여 반도체 칩(3)을 고정부착하는 다이본딩작업을 실시하고, 그 칩(3)의 칩패드(미도시)와 기판(1)의 상면에 형성된 본드 핑거(4)를 금속와이어(5)로 연결하는 와이어본딩작업을 실시하며, 상기 칩(3), 금속와이어(5)를 감싸도록 기판(1)의 상면에 봉지제(8)를 몰딩하여 패키지를 완성한다.
그러나, 상기와 같이 구성되어 있는 종래 칩 사이즈 패키지는 패키지의 동작시 칩(3)에서 발생되는 신호는 금속와이어(5)→시그널 라인(7)→아웃리드(6)를 통하여 외부로 전달됨과 아울러 칩(3)에서 발생되는 열도 동일한 경로를 통하여 주로 외부로 방출되는데, 칩(3)들이 고집적화됨에 따라 충분한 열방출이 이루어지지 못하여 패키지의 오동작을 유발시키는 문제점이 있었다.
상기와 같은 문제점을 감안하여 안출한 본 발명의 목적은 충분한 열방출이 이루어지도록 하여 패키지의 오동작이 발생되는 것을 방지하도록 하는데 적합한 열방출이 용이한 칩 사이즈 패키지를 제공함에 있다.
도 1은 종래 칩 사이즈 패키지의 구성을 보인 종단면도.
도 2는 본 발명 열방출이 용이한 칩 사이즈 패키지의 구성을 보인 종단면도.
도 3은 본 발명에서의 기판을 보인 평면도.
도 4는 본 발명에서의 히트 싱크를 보인 사시도.
도 5a 내지 5g는 본 발명 열방출이 용이한 칩 사이즈 패키지의 제조순서를 보인 종단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 기판 11a : 단차부
11b : 관통부 11c : 히트 싱크 설치공
12 : 칩 13 : 시그널 라인
15 : 금속와이어 16 : 아웃리드
17 : 봉지제 20 : 히트 싱크
20a : 인서팅 바 21 : 솔더
상기와 같은 본 발명의 목적을 달성하기 위하여 중앙에 단차부와 관통공이 연속적으로 형성되어 있는 절연성 기판과, 그 관통공의 내부에 위치되는 반도체 칩과, 상기 기판의 내부에 내설됨과 아울러 단차부에 인출되어 있는 복수개의 시그널 라인과, 그 시그널 라인의 내측 단부와 반도체 칩의 칩패드를 전기적으로 연결하는 금속와이어와, 상기 시그널 라인의 외측단부에 연결됨과 아울러 기판의 측면에 일정간격을 두고 설치되는 복수개의 아웃리드와, 상기 칩의 하면에 밀착되도록 설치되어 칩에서 발생되는 열을 외부로 방출하기 위한 히트 싱크를 구비하되, 상기 히트 싱크의 본체부 4모서리 부분에는 일체로 인서팅 바가 설치되고, 기판의 4모서리 부분에는 각각 히트 싱크 설치공이 형성되어 있어서, 상기 히트 싱크 설치공에 인서팅 바를 삽입한 상태에서 단부에 솔더를 형성하여 고정할 수 있도록 한 것을 특징으로 하는 열방출이 용이한 칩 사이즈 패키지가 제공된다.
이하, 상기와 같이 구성되는 본 발명 열방출이 용이한 칩 사이즈 패키지를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
도 2는 본 발명 열방출이 용이한 칩 사이즈 패키지의 구성을 보인 종단면도이고, 도 3은 본 발명에서의 기판을 보인 평면도이며, 도 4는 본 발명에서의 히트 싱크를 보인 사시도로서, 도시된 바와 같이, 본 발명 열방출이 용이한 칩 사이즈 패키지는 중앙에 단차부(11a)와 관통공(11b)가 연속적으로 형성된 기판(11)의 관통공(11b)에는 반도체 칩(12)이 위치되어 있고, 그 반도체 칩(12)의 패드(미도시)와 상기 기판(11)에 내설된 시그널 라인(13)의 내측 단부에 형성된 본드 핑거(14)는 금속와이어(15)로 연결되어 있으며, 그 시그널 라인(13)의 외측 단부는 기판(11)의 측면에 등간격으로 나열형성된 아웃리드(16)에 연결되어 있고, 상기 칩(12), 금속와이어(15)를 감싸도록 단차부(11a)와 관통공(11b)의 내부에는 봉지제(17)가 몰딩되어 있고, 상기 반도체 칩(12)의 하면에 밀착되도록 열방출이 잘되는 금속판재인 히트 싱크(20)가 설치되어 있다.
상기 기판(11)은 사각 판체상으로된 절연성 판재로 되어 있으며, 그 4모서리 부분에는 각각 상기 히트 싱크(20)를 설치하기 위한 히트 싱크 설치공(11c)이 형성되어 있다.
상기 히트 싱크(20)는 사각형의 금속판재로된 본체부의 4모서리 부분에 상기 기판(11)에 형성된 히트 싱트 설치공(11c)에 삽입하기 위한 인서팅 바(20a)가 본체부에 일체로 형성되어 있고, 그와 같이 삽입되는 인서팅 바(20a)의 상단부는 솔더(21)가 부착되어 인서팅 바(20a)가 빠지지 않도록 함으로써 기판(11)에 히트 싱크(20)를 부착시킬 수 있도록 되어 있다.
상기와 같이 구성되어 있는 열방출이 용이한 칩 사이즈 패키지의 제조는 패키지의 본체이 기판(11)을 미리 준비하는 기판제작작업과 그와 같이 준비된기판(11)을 이용하여 패키지를 조립하는 패키지조립작업의 순서로 진행된다.
먼저, 기판(11)은 일반적인 피시비(PCB: PRINTED CIRCUIT BOARD)의 제작순서와 마찬가지로 일정길이와 넓이를 갖는 절연성 판재를 다층으로 구성하며 내부에 시그널 라인(13)이 패터닝되도록 하고, 후가공을 실시하여 도 5a와 같이 단차부(11a)와 관통공(11b) 및 히트 싱크 설치공(11c)이 형성되도록 한다.
상기와 같이 제작된 기판(11)의 하면에 5b에서와 같이 사각 판체상인 기판(11)에 형성된 관통공(11b)의 하측을 완전히 막을 수 있도록 열가소성 테이프(30)를 부착하고, 도 5c에서와 같이, 상기 테이프(30)에 부착됨과 아울러 상기 관통공(11b)의 내부에 위치되도록 반도체 칩(12)을 설치하는 다이본딩을 실시한다.
상기와 같이 반도체 칩(12)이 설치된 기판(11)은 와이어본더로 이동하여 도 5d에서와 같이 반도체 칩(12)의 칩패드(미도시)와 시그널 라인(13)에 형성된 본드 핑거(14)가 전기적으로 연결되도록 금속와이어(15)로 연결하는 와이어본딩을 실시한다.
상기와 같이 와이어본딩이된 상태에서 몰딩장비로 이동하여 칩(12)과 금속와이어(15)를 감싸도록 단차부(11a)와 관통공(11b)의 내측에 에폭시와 같은 봉지제(17)를 몰딩하고, 기판(11)의 하면에 부착되어 있던 테이프(30)을 도 5f와 같이 떼어낸다.
상기와 같이 테이프(30)를 떼어내어 칩(12)의 하면이 노출된 상태에서 히트 싱크(20)가 칩(12)의 하면에 밀착되도록 기판(11)의 하면에 히트 싱크(20)를 설치함과 동시에 히트 싱크(20)의 인서팅 바(20a)를 기판(11)의 히트싱크 설치공(11c)에 삽입시킨 상태에서 인서팅 바(20a)의 단부에 각각 솔더(21)를 형성하여 히트 싱크(20)가 칩(12)에 밀착된 상태로 기판(11)에서 떨어지지 않도록 함으로써, 본 발명의 열방출이 용이한 칩 사이즈 패키지가 완성된다.
이상에서 상세히 설명한 바와 같이, 본 발명 열방출이 용이한 칩 사이즈 패키지는 칩의 하면에 히트 싱크가 밀착되도록 설치하여 칩에서 발생되는 열이 히트 싱크를 통하여 충분히 방출되도록 함으로써, 충분한 열방출이 이루어지지 못하여 패키지의 오동작이 발생되는 것을 방지할 수 있는 효과가 있다.
Claims (3)
- 중앙에 단차부와 관통공이 연속적으로 형성되어 있는 절연성 기판과, 그 관통공의 내부에 위치되는 반도체 칩과, 상기 기판의 내부에 내설됨과 아울러 단차부에 인출되어 있는 복수개의 시그널 라인과, 그 시그널 라인의 내측 단부와 반도체 칩의 칩패드를 전기적으로 연결하는 금속와이어와, 상기 시그널 라인의 외측단부에 연결됨과 아울러 기판의 측면에 일정간격을 두고 설치되는 복수개의 아웃리드와, 상기 칩의 하면에 밀착되도록 설치되어 칩에서 발생되는 열을 외부로 방출하기 위한 히트 싱크를 구비하되, 상기 히트 싱크의 본체부 4모서리 부분에는 일체로 인서팅 바가 설치되고, 기판의 4모서리 부분에는 각각 히트 싱크 설치공이 형성되어 있어서, 상기 히트 싱크 설치공에 인서팅 바를 삽입한 상태에서 단부에 솔더를 형성하여 고정할 수 있도록 한 것을 특징으로 하는 열방출이 용이한 칩 사이즈 패키지.
- 삭제
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990055770A KR100343462B1 (ko) | 1999-12-08 | 1999-12-08 | 열방출이 용이한 칩 사이즈 패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990055770A KR100343462B1 (ko) | 1999-12-08 | 1999-12-08 | 열방출이 용이한 칩 사이즈 패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010054797A KR20010054797A (ko) | 2001-07-02 |
KR100343462B1 true KR100343462B1 (ko) | 2002-07-11 |
Family
ID=19624233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990055770A KR100343462B1 (ko) | 1999-12-08 | 1999-12-08 | 열방출이 용이한 칩 사이즈 패키지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100343462B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108346587A (zh) * | 2017-01-25 | 2018-07-31 | 新加坡有限公司 | 芯片封装器件及封装方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960019678A (ko) * | 1994-11-04 | 1996-06-17 | 황인길 | 반도체패키지의 히트싱크와 리드프레임의 부착방법 |
-
1999
- 1999-12-08 KR KR1019990055770A patent/KR100343462B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960019678A (ko) * | 1994-11-04 | 1996-06-17 | 황인길 | 반도체패키지의 히트싱크와 리드프레임의 부착방법 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108346587A (zh) * | 2017-01-25 | 2018-07-31 | 新加坡有限公司 | 芯片封装器件及封装方法 |
US10937767B2 (en) | 2017-01-25 | 2021-03-02 | Inno-Pach Technology Pte Ltd | Chip packaging method and device with packaged chips |
Also Published As
Publication number | Publication date |
---|---|
KR20010054797A (ko) | 2001-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2605276B1 (en) | Packaged leadless semiconductor device | |
USRE42653E1 (en) | Semiconductor package with heat dissipating structure | |
US6218731B1 (en) | Tiny ball grid array package | |
US6175150B1 (en) | Plastic-encapsulated semiconductor device and fabrication method thereof | |
KR100343462B1 (ko) | 열방출이 용이한 칩 사이즈 패키지 | |
KR101502669B1 (ko) | 전력 모듈 패키지 및 그 제조방법 | |
KR0156513B1 (ko) | 반도체패키지 | |
KR100303391B1 (ko) | 반도체패키지의 회로기판 구조 및 그 제조방법 | |
KR200238127Y1 (ko) | 열방출형반도체패키지 | |
KR100303393B1 (ko) | 반도체패키지의 회로기판 구조 및 그 제조방법 | |
KR200211272Y1 (ko) | 칩 사이즈 패키지 | |
KR200169730Y1 (ko) | 반도체 패키지의 리드프레임 | |
KR0141945B1 (ko) | 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지 | |
JP2993480B2 (ja) | 半導体装置 | |
KR100369501B1 (ko) | 반도체패키지 | |
KR0163311B1 (ko) | 고 열 방출 반도체 패키지 | |
KR100548592B1 (ko) | 적층형 마이크로 비 지 에이 패키지 | |
KR100273226B1 (ko) | 버텀리드패키지 | |
KR100303392B1 (ko) | 반도체패키지의 회로기판 구조 및 그 제조방법 | |
KR100324932B1 (ko) | 칩 사이즈 패키지 | |
KR100250148B1 (ko) | 비지에이 반도체 패키지 | |
KR100233860B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR100195511B1 (ko) | 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
KR19980036811A (ko) | 칩 크기 패키지 | |
KR19980026146A (ko) | 열방출용 버텀 리드 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100524 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |