[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100255858B1 - Multilayer Circuit Boards for Ball Grid Array Packages - Google Patents

Multilayer Circuit Boards for Ball Grid Array Packages Download PDF

Info

Publication number
KR100255858B1
KR100255858B1 KR1019970067192A KR19970067192A KR100255858B1 KR 100255858 B1 KR100255858 B1 KR 100255858B1 KR 1019970067192 A KR1019970067192 A KR 1019970067192A KR 19970067192 A KR19970067192 A KR 19970067192A KR 100255858 B1 KR100255858 B1 KR 100255858B1
Authority
KR
South Korea
Prior art keywords
electrode pad
ball
substrate
grid array
ball grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970067192A
Other languages
Korean (ko)
Other versions
KR19990048472A (en
Inventor
허대형
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019970067192A priority Critical patent/KR100255858B1/en
Publication of KR19990048472A publication Critical patent/KR19990048472A/en
Application granted granted Critical
Publication of KR100255858B1 publication Critical patent/KR100255858B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 중심부의 전극패드를 베리드 바이어가 형성된 전극패드를 사용하도록 한 볼 그리드 어레이 패키지용 다층회로기판에 관한 것으로, 다층기판(21)과, 상기 기판의 상면에 상기 볼 그리드 어레이 패키지의 격자형 솔더볼에 대응하도록 설치된 격자형 볼어레이형 전극패드(27)(23)와, 상기 기판(11)의 하면에 설치된 일반 칩용 전극패드(25)를 구비하고, 상기 격자형 볼어레이형 전극패드는, 베리드 바이어를 형성한 중심부의 전극패드(22)와 베리드 바이어를 형성하지 않은 가장자리의 전극패드(23)으로 구분되어, 상기 중심부의 전극패드(22)는, 상기 기판의 하면에 설치된 일반 칩용 전극패드(25)와 패턴선(26)으로 연결된 베리드 바이어(24)로서 연결되어 있고, 상기 가장자리의 전극패드(23)는, 일반 칩용 전극패드(25)와 패턴선(26)으로 연결된 쓰르우 바이어 홀(through via hole)(27)로서 연결되어 있다.The present invention relates to a multi-layer circuit board for a ball grid array package using an electrode pad having a buried via as a center electrode pad, wherein the multi-layer substrate 21 and the lattice of the ball grid array package are disposed on an upper surface of the substrate. The lattice ball array electrode pads 27 and 23 provided so as to correspond to the solder ball and the electrode pad 25 for general chips provided on the lower surface of the substrate 11 are provided. The electrode pad 22 in the center where the buried via is formed is divided into the electrode pad 23 in the edge where the buried via is not formed, and the electrode pad 22 in the center is formed on a lower surface of the substrate. It is connected as a buried via 24 connected with a chip electrode pad 25 and a pattern line 26, and the electrode pad 23 at the edge is connected with a general chip electrode pad 25 and a pattern line 26. Thru Bai It is connected to a hole (through hole via) (27).

Description

볼 그리드 어레이 패키지용 다층회로기판Multilayer Circuit Boards for Ball Grid Array Packages

본 발명은 볼 그리드 어레이(BALL GRID ARRAY) 패키지용 다층회로기판에 관한 것으로, 특히 중심부의 전극패드를 베리드 바이어가 형성된 전극패드를 사용하도록 한 볼 그리드 어레이 패키지용 다층회로기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer circuit board for a ball grid array package, and more particularly, to a multilayer circuit board for a ball grid array package using an electrode pad having a buried via formed thereon.

볼 그리드 어레이(BALL GRID ARRAY) 패키지는 기판에 솔더볼을 장착하여 기존의 PGA(PIN GRID ARRAY)를 대체하도록 발명된 칩부품 패키지로서, 표면실장시 수율이 높고 솔더볼을 이용하므로 인쇄회로기판 실장시 리드 손상이 없으며 솔더볼이 칩의 열을 회로기판에 쉽게 전달하는 파이프역활을 하므로 우수한 열방출 효과를 나타낸다. 이러한 볼 그리드 어레이 패키지는 제1도에 도시된 바와 같이, 기판(1)과, 기판의 상면에 장착된 집적회로칩(2)과, 상기 칩을 포위하고 있는 수지모울드(3)와, 기판하면에 격자형으로 장착된 솔더볼(7)로 이루어진다.Ball grid array (BALL GRID ARRAY) package is a chip component package invented to replace conventional PGA (PIN GRID ARRAY) by mounting solder ball on the board. It has high yield when surface mounted and uses solder ball to lead when printed circuit board is mounted. There is no damage and the solder ball acts as a pipe that transfers the heat of the chip to the circuit board easily. Such a ball grid array package includes a substrate 1, an integrated circuit chip 2 mounted on an upper surface of the substrate, a resin mold 3 surrounding the chip, and a substrate underneath. It consists of a solder ball (7) mounted in a grid.

한편, 이러한 볼 그리드 어레이 패키지가 장착되는 양면 실장 회로기판은, 제2도 내지 제4도에 도시된 바와 같이, 다층기판(11)과, 상기 기판(11)의 상면에 상기 볼 그리드 어레이 패키지의 솔더볼에 대응하도록 설치된 볼어레이형 전극패드(13)와, 상기 기판의 하면에 설치된 일반 칩용 전극패드(15)와, 상기 볼어레이형 전극패드(13)과 일반 칩용 전극패드(15)를 패턴선(16)을 통하여 연결하기 위한 쓰르우 바이어 홀(through via hole)(17)로 구성된다.On the other hand, the double-sided mounting circuit board on which the ball grid array package is mounted, as shown in Figures 2 to 4, the multi-layer substrate 11 and the upper surface of the substrate 11 of the ball grid array package The ball array electrode pad 13 provided to correspond to the solder ball, the general electrode pad 15 for the chip provided on the lower surface of the substrate, the ball array electrode pad 13 and the general electrode pad 15 for the pattern line It consists of a through via hole 17 for connecting through 16.

이러한 양면 실장 회로기판의 부품실장방법은, 다층기판(11)의 전극패드(13)(15)에 솔더페이스트를 인쇄한 후, 고속 마운트장치(미도시)에서 부품을 실장하고, 이형칩마운트장치에서 이형칩 및 볼 그리드 어레이 패키지를 실장하여 리플로우 솔더링하여 부품을 납땜하여 이루어진다.In the component mounting method of the double-sided mounting circuit board, after solder paste is printed on the electrode pads 13 and 15 of the multilayer board 11, the component is mounted in a high-speed mounting apparatus (not shown), and the release chip mount apparatus. Is achieved by mounting a release chip and ball grid array package and soldering the components by reflow soldering.

그런데, 이와 같이, 양면 실장 회로 기판에서 볼 어레이형 전극패드를 사용하면, 기판의 하면의 부품과 패턴을 연결할 경우 볼 단자의 각각에 대하여 바이어홀을 형성시키어 연결해야 하므로, 바이어 홀의 형성시 공간 부족으로 인한 배선밀도의 저하 및 협 피치에 대한 대응의 어려움이 있다. 또한 볼 그리드 어레이 패키지의 볼 중심부의 온도와 볼 가장자리의 온도차를 감소하기 위해 리플로우 솔더링 온도의 셋팅이 어렵고, 따라서 볼 중심부의 솔더링성 및 강도가 저하되고, 리페어시 패키지의 볼 중심부 온도 가열의 어려움등의 결점이 있다.However, when the ball array type electrode pad is used in the double-sided mounting circuit board, when connecting parts and patterns on the lower surface of the board, it is necessary to form via holes for each of the ball terminals so that space is insufficient when forming the via holes. Due to this, there is a difficulty in coping with a narrow pitch and a decrease in wiring density. In addition, it is difficult to set the reflow soldering temperature in order to reduce the temperature difference between the ball center temperature and the ball edge of the ball grid array package, thereby reducing the solderability and strength of the ball center, and the difficulty of heating the ball center temperature of the package at the time of repair. There are drawbacks.

본 발명은 이러한 종래기술의 문제점을 해결하기 위한 것으로, 볼 그리드 어레이 패키지의 솔더볼의 중심부에 대응하는 전극패드를 베리드 바이어가 형성된 전극패드를 사용하여 배선밀도를 향상시키고, 패키지의 볼 중심부에 열전달을 가속시키어 솔더링성과 강도를 향상시킬 수 있는 볼 그리드 어레이 패키지용 다층회로기판의 제공을 목적으로 한다.The present invention is to solve the problems of the prior art, the electrode pad corresponding to the center of the solder ball of the ball grid array package using the electrode pad formed by the buried buyer to improve the wiring density, heat transfer to the ball center of the package An object of the present invention is to provide a multilayer circuit board for a ball grid array package that can accelerate soldering and improve solderability and strength.

상기 목적을 달성하기 위하여, 본 발명의 볼 그리드 어레이 패키지용 다층회로기판은 다층기판과 상기 기판의 상면에 상기 볼 그리드 어레이 패키지의 격자형 솔더볼에 대응하도록 설치된 격자형 볼어레이형 전극패드와, 상기 기판의 하면에 설치된 일반 칩용 전극패드와, 상기 볼어레이형 전극패드과 일반 칩용 전극패드를 패턴선을 통하여 연결하기 위한 쓰르우 바이어 홀(through via hole)를 구비한 볼 그리드 어레이 패키지용 다층회로기판에 있어서, 상기 격자형 볼어레이형 전극패드의 중심부의 전극패드에, 베리드 바이어를 형성하고, 상기 중심부의 전극패드를 상기 기판의 하면에 설치된 일반 칩용 전극패드와 패턴선을 통한 베리드 바이어로서 연결한 것을 특징으로 한다.In order to achieve the above object, the multi-layer circuit board of the ball grid array package of the present invention is a multi-layer board and a grid-type ball array electrode pad is installed on the upper surface of the ball grid array package to correspond to the grid solder ball, and the A multi-layer circuit board for a ball grid array package having a general chip electrode pad provided on a lower surface of a substrate, and a through via hole for connecting the ball array electrode pad and the general chip electrode pad through a pattern line. A buried via is formed in an electrode pad of a central portion of the lattice ball array electrode pad, and the electrode pad of the central portion is connected as a buried via through a pattern line with a general chip electrode pad provided on a lower surface of the substrate. It is characterized by one.

제1도는 볼 그리드 어레이 패키지의 단면도.1 is a cross-sectional view of a ball grid array package.

제2도는 종래의 볼 그리드 어레이 패키지용 다층회로기판의 부분평면도.2 is a partial plan view of a multilayer circuit board for a conventional ball grid array package.

제3도는 종래의 볼 그리드 어레이 패키지용 다층회로기판의 단면도.3 is a cross-sectional view of a multilayer circuit board for a conventional ball grid array package.

제4도는 본 발명의 볼 그리드 어레이 패키지용 다층회로기판의 부분평면도.4 is a partial plan view of a multilayer circuit board for a ball grid array package of the present invention.

제5도는 본 발명의 볼 그리드 어레이 패키지용 다층회로기판의 단면도.5 is a cross-sectional view of a multilayer circuit board for a ball grid array package of the present invention.

제6도는 본 발명의 다층회로기판의 솔더링 후의 부분 단면도.6 is a partial cross-sectional view after soldering of the multilayer circuit board of the present invention.

제7도는 본 발명의 볼 그리드 어레이 패키지용 다층회로기판의 또 다른 실시예의 단면도.7 is a cross-sectional view of another embodiment of a multilayer circuit board for a ball grid array package of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

21 : 다층기판 22 : 중심부 전극패드21: multilayer board 22: center electrode pad

23 : 가장자리 전극패드 24 : 베리드 바이어23: edge electrode pad 24: buried buyer

25 : 일반 칩 전극패드 27 : 쓰르우 바이어 홀25: general chip electrode pad 27: through buyer hole

이하, 첨부 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 볼 그리드 어레이 패키지용 다층회로기판은, 제4도 및 제5도에 도시된 바와 같이, 다층기판(21)과, 상기 기판의 상면에 상기 볼 그리드 어레이 패키지의 격자형 솔더볼에 대응하도록 설치된 격자형 볼어레이형 전극패드(22)(23)와, 상기 기판(11)의 하면에 설치된 일반 칩용 전극패드(25)를 구비하고 있다.The multi-layer circuit board for the ball grid array package of the present invention, as shown in FIGS. 4 and 5, so as to correspond to the multi-layer substrate 21 and the grid type solder ball of the ball grid array package on the upper surface of the substrate. The grid-shaped ball array electrode pads 22 and 23 provided and the electrode pad 25 for general chips provided on the lower surface of the said board | substrate 11 are provided.

한편, 상기 격자형 볼어레이형 전극패드는, 베리드 바이어를 형성한 중심부의 전극패드(22)와 베리드 바이어를 형성하지 않은 가장자리의 전극패드(23)으로 구분된다.On the other hand, the lattice ball array electrode pad is divided into an electrode pad 22 in the center where the buried via is formed and an electrode pad 23 at the edge where the buried via is not formed.

상기 중심부의 전극패드(27)는, 상기 기판의 하면에 설치된 일반 칩용 전극패드(25)와 패턴선(27)으로 연결된 베리드 바이어(24)로서 연결되어 있고, 상기 가장자리의 전극패드(23)는, 일반 칩용 전극패드(25)와 패턴선(26)으로 연결된 쓰르우 바이어 홀(through via hole)(27)로서 연결되어 있다.The electrode pad 27 at the center portion is connected as a buried via 24 connected to the electrode pad 25 for a chip provided on the lower surface of the substrate by a pattern line 27, and the electrode pad 23 at the edge thereof. Is connected as a through via hole 27 connected by a general electrode pad 25 for a chip and a pattern line 26.

제6도는 이러한 본 발명의 볼 그리드 어레이 패키지용 다층회로기판에 볼 그리드 어레이 패키지를 리플로우 솔더링 후의 납땜상태를 나타낸다. 즉, 볼 그리드 어레이 패키지의 중심부의 솔더볼(4)은 기판(21)의 중심부의 베리드 바이어를 형성한 전극패드(22)에 채워져 납땜되어 있다.6 shows the soldering state after reflow soldering of the ball grid array package to the multilayer circuit board for the ball grid array package of the present invention. That is, the solder ball 4 at the center of the ball grid array package is filled and soldered to the electrode pad 22 forming the buried via of the center of the substrate 21.

이와 같이, 쓰르우 바이어 홀 대신에 베리드 바이어를 형성함으로서, 패턴연결시 배선 밀도를 향상시킬 수 있고, 협피치의 대응이 가능하고, 중심부의 리플로우 솔더링 온도 셋팅이 용이하여 볼 중심부와 가장자리의 온도차를 줄일 수 있다.Thus, by forming the buried vias instead of through via holes, wiring density can be improved during pattern connection, narrow pitch can be coped, and reflow soldering temperature can be easily set at the center of the ball. The temperature difference can be reduced.

한편, 제7도는 본 발명의 또 다른 실시예의 볼 그리드 어레이 패키지용 다층회로기판를 나타낸 것으로, 기판(31)의 상면에 홈(33)을 형성하여 납도금한 볼어레이형 전극패드(32)를 설치하고, 상기 전극패드(32)가 일반 칩용 전극패드(35)와 패턴선(36)으로 연결된 쓰르우 바이어 홀(through via hole)(37)로서 연결되어 있다. 이 경우, 기판의 표면에 홈이 있기 때문에 리플로우 솔더링시 셀프 얼라인먼트의 효과가 작용하여 양호한 납땜을 얻을 수 있다.7 shows a multi-layer circuit board for a ball grid array package according to another embodiment of the present invention, in which grooves 33 are formed on the upper surface of the substrate 31 to provide lead-array electrode pads 32 which are lead-plated. The electrode pad 32 is connected as a through via hole 37 connected to the electrode pad 35 for a general chip by a pattern line 36. In this case, since there are grooves on the surface of the substrate, the effect of self-alignment at the time of reflow soldering acts and good soldering can be obtained.

이상, 설명한 바와 같이, 본 발명에 따르면, 볼 어레이형 전극패드에 홈 또는 베리드 바이어를 형성함으로서 패턴연결시 배선밀도를 향상시킬 수 있고 협피치의 대응이 가능하게 된다.As described above, according to the present invention, by forming grooves or buried vias in the ball array electrode pads, the wiring density can be improved at the time of pattern connection and the narrow pitch can be coped with.

Claims (3)

다층기판과, 상기 기판의 상면에 상기 볼 그리드 어레이 패키지의 격자형 솔더볼에 대응하도록 설치된 격자형 볼어레이형 전극패드와, 상기 기판의 하면에 설치된 일반 칩용 전극패드와, 상기 볼어레이형 전극패드과 일반 칩용 전극패드를 패턴선을 통하여 연결하기 위한 쓰르우 바이어 홀를 구비한 볼 그리드 어레이 패키지용 다층회로기판에 있어서, 상기 격자형 볼어레이형 전극패드의 중심부의 전극패드에, 베리드 바이어를 형성하고, 상기 중심부의 전극패드를 상기 기판의 하면에 설치된 일반 칩용 전극패드와 패턴선으로 연결된 베리드 바이어로서 연결한 것을 특징으로 하는 볼 그리드 어레이 패키지용 다층회로기판.A multi-layer substrate, a lattice ball array electrode pad provided on an upper surface of the substrate so as to correspond to a lattice solder ball of the ball grid array package, an electrode pad for a general chip provided on a lower surface of the substrate, the ball array electrode pad and a general substrate In a multilayer circuit board for ball grid array package having a through via hole for connecting a chip electrode pad through a pattern line, a buried via is formed in an electrode pad at the center of the lattice ball array electrode pad. The electrode pad of the center is connected to the electrode pad for a general chip provided on the lower surface of the substrate as a buried via connected by a pattern line, characterized in that the multi-layer circuit board for package package. 제1항에 있어서, 상기 베리드 바이어가 형성되지 않은 가장자리의 전극패드는, 상기 일반 칩용 전극패드와 패턴선으로 연결된 쓰르우 바이어 홀로서 연결한 것을 특징으로 하는 볼 그리드 어레이 패키지용 다층회로기판.The multi-layer circuit board of claim 1, wherein the electrode pads at the edges at which the buried vias are not formed are connected to the general chip electrode pads as through-through holes connected by pattern lines. 다층기판과, 상기 기판의 상면에 상기 볼 그리드 어레이 패키지의 격자형 솔더볼에 대응하도록 설치된 격자형 볼어레이형 전극패드와, 상기 기판의 하면에 설치된 일반 칩용 전극패드와, 상기 볼어레이형 전극패드과 일반 칩용 전극패드를 패턴선을 통하여 연결하기 위한 쓰르우 바이어 홀를 구비한 볼 그리드 어레이 패키지용 다층회로기판에 있어서, 상기 볼어레이 전극패드는 기판의 상면에 홈을 형성하고 납도금하여 형성되는 것을 특징으로 하는 볼 그리드 어레이 패키지용 다층회로기판.A multi-layer substrate, a lattice ball array electrode pad provided on an upper surface of the substrate so as to correspond to a lattice solder ball of the ball grid array package, an electrode pad for a general chip provided on a lower surface of the substrate, the ball array electrode pad and a general substrate In the multilayer circuit board for ball grid array package having a through via hole for connecting a chip electrode pad through a pattern line, the ball array electrode pad is formed by forming a groove on the upper surface of the substrate and lead plating. Multi-layer circuit board for ball grid array package.
KR1019970067192A 1997-12-10 1997-12-10 Multilayer Circuit Boards for Ball Grid Array Packages Expired - Fee Related KR100255858B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970067192A KR100255858B1 (en) 1997-12-10 1997-12-10 Multilayer Circuit Boards for Ball Grid Array Packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970067192A KR100255858B1 (en) 1997-12-10 1997-12-10 Multilayer Circuit Boards for Ball Grid Array Packages

Publications (2)

Publication Number Publication Date
KR19990048472A KR19990048472A (en) 1999-07-05
KR100255858B1 true KR100255858B1 (en) 2000-05-01

Family

ID=19526844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970067192A Expired - Fee Related KR100255858B1 (en) 1997-12-10 1997-12-10 Multilayer Circuit Boards for Ball Grid Array Packages

Country Status (1)

Country Link
KR (1) KR100255858B1 (en)

Also Published As

Publication number Publication date
KR19990048472A (en) 1999-07-05

Similar Documents

Publication Publication Date Title
US6397459B2 (en) Printed wiring board with mounted circuit elements using a terminal density conversion board
US5463191A (en) Circuit board having an improved fine pitch ball grid array and method of assembly therefor
US5367435A (en) Electronic package structure and method of making same
US6127204A (en) Column grid array or ball grid array pad on via
US7054159B2 (en) Printed wiring board having heat radiating means and method of manufacturing the same
KR0157284B1 (en) Printed circuit board of solder ball take-on groove furnished and this use of package ball grid array
US7719098B2 (en) Stacked modules and method
US6514845B1 (en) Solder ball contact and method
US20230230891A1 (en) Package and Printed Circuit Board Attachment
US5943217A (en) Printed circuit board for mounting at least one electronic part
EP1753275A2 (en) Using rows/columns of micro-vias in a BGA interconnect grid to create improved PCB routing channels
KR20020065045A (en) Semiconductor chip package comprising enhanced pads
US5045642A (en) Printed wiring boards with superposed copper foils cores
US6372543B1 (en) Wrap-around interconnect for fine pitch ball grid array
US6133134A (en) Ball grid array integrated circuit package
CN215872004U (en) Micro/Mini LED chip and semi-embedded printed circuit board
KR100255858B1 (en) Multilayer Circuit Boards for Ball Grid Array Packages
US6038135A (en) Wiring board and semiconductor device
JP2636779B2 (en) Structure of ball-shaped external connection terminal and method of forming the same
KR0157896B1 (en) Mounting method of semiconductor package
CN222996744U (en) Circuit board and electronic equipment
CN222776380U (en) Circuit board and semiconductor assembly for reducing pin welding short circuit risk
JPH10229262A (en) Surface mounting structure of electronic components
JP3019027B2 (en) Structure of IC package using rigid / flexible substrate
KR20050073678A (en) Method for manufacturing bga type package

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19971210

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19971210

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19991125

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000216

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000217

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20021217

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20021217

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee