[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS61184854A - 樹脂封止形半導体装置 - Google Patents

樹脂封止形半導体装置

Info

Publication number
JPS61184854A
JPS61184854A JP2434785A JP2434785A JPS61184854A JP S61184854 A JPS61184854 A JP S61184854A JP 2434785 A JP2434785 A JP 2434785A JP 2434785 A JP2434785 A JP 2434785A JP S61184854 A JPS61184854 A JP S61184854A
Authority
JP
Japan
Prior art keywords
parts
chip mounting
resin
semiconductor device
mounting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2434785A
Other languages
English (en)
Inventor
Ichiro Fukuzawa
福沢 一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2434785A priority Critical patent/JPS61184854A/ja
Publication of JPS61184854A publication Critical patent/JPS61184854A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は樹脂封止形半導体装置に関し、詳しくは、り
がンリードフレームの素子搭載部に半導体チップが載置
され、周囲を成形樹脂によって封止した半導体装置に関
するものである。
(従来の技術) 電子機器の高密度実装に伴いプリント配線基板へ搭載さ
れる半導体装置のパッケージ形状は、小形で薄形なフラ
ット・プラスチック・ノクツケージ、スモール・アウト
ライン・ツク、ケージ或はフラ。
ト・ディラグ・パッケージなどと呼称される。いわゆる
面実装に適したものが少なくない。又プリント配線基板
への半田付による面実装も、個々に実装する方式から複
数個同時に実装する方式へと変遷しつつあるが、赤外線
加熱などによる同時加熱方式に伴う新たな問題がクロー
ズアップして来た。即ち多機能化に伴い半導体チップの
サイズが大形化する割にはパッケージ厚さはさほど厚く
ならないことから、パッケージにクラックが入ることで
ある。このクラックの発生する原因やクラックが多く発
生する個所、そしてその対策としての先行技術は、例え
ば昭和59年度電子通信学会通信部門全国大会予稿集第
1−50頁及び昭和59年5月の第14回日科技連信頼
性・保全性シンポジウム報第303〜第306頁に記載
されている。
即ち前者は、クラックの原因が、保管中だ半導体A?ッ
ケージに吸着した湿気・(水分)が赤外線加熱などのり
フロ一時の比較的高い温度による急激な水蒸気圧の増加
によるものとし、その対策として実装置前に完成された
半導体デバイスをクラックを生じない温度で乾燥し、脱
水することが述べられている。
一方後者も、クラックの原因は、・ぐッケーゾ全体から
発生するガスを分析すると95係以上が水分であるから
、パッケージクラックが発生する直前のタブ(素子搭載
部)とレジン界面の隙間に発生する高圧の水蒸気てよる
ものとし、その対策として、赤外線熱源に面したパッケ
ージ表面に白色系金属の反射板を設け、完成デバイスの
ノやツケージ温度を高めないようにすることが述べられ
ている。
(発明が解決しようとする問題点) しかしながら前者の文献に記述された対策は、実装する
直前に乾燥し脱水する時間的な制約があシ又、実装置前
に乾燥・脱水を行わない場合は、乾燥・脱水作業後、装
置を再吸湿防止容器に格納する必要がある。加えてこの
乾燥温度が低温であるため処理時間が長時間となる。一
方後者の文献に記述された対策は、加熱実装方式が、赤
外線加熱方式に限定され、ペーノクーフエイズ方式及び
熱風方式には適合しない。即ちこれらの方式は、実装体
、例えばプリント配線板と半導体装置間のすき間から・
ぞッケーノ裏面へ廻り込んだ熱により、パッケージが高
温に曝される為である。
さて、この様にノや、ケージが吸湿した水分の膨張によ
るクラックの発生個所は、既に挙例した二つの先行技術
文献にも示されている通りチップ搭載部の周縁部に現わ
れる。正確には第3図及び第4図にてクラックの発生個
所を説明する。第3図は従来の樹脂封止形半導体装置の
外部導出リードを省略した裏面図であシ、第4図は第3
図のX−X線断面図であるが、この第4図に於ては外部
導出リードを一部についてのみ描いであるので注意され
たい。エポキシ樹脂などの絶縁性樹脂lの内部に生じた
クラック2はノfッケージ裏面に迄及んでいることがこ
れらの図で理解できよう。特に第4図では、ぐッケージ
表面に及んでいるクラックを実線で示しである。又この
クラック2は水蒸気圧力によって生じたパッケージ裏面
側に位置している樹脂1aとリードフレーム3のチップ
搭載部3aとの間に生じたフクレ4によシ発生し、矩形
を成すチップ搭載部3aの短辺t1では現れないが長辺
t2の中央部で多く見受けられる。更に良くこのクラッ
ク2を観察するとその発端はチップ搭載部3aの側面下
端部Aである。クラック2が辺の中央、特に長辺t2の
中央部で多く発生することについては次の説明で理解で
きよう。即ち短辺Z1+長辺t2 、厚さtをもつチッ
プ搭載部は、成形樹脂により、その周辺が固定されてい
る。この時チップ搭載部平坦面に等分布荷重、つまり水
蒸気圧を受けた場合(例えば240’Cの温度では33
気圧程度)曲げモーメントは辺中央部に集中し、長辺t
2の中央部で最大となるからである。
又チップ搭載部3aの裏面側に向ってクラック2が生じ
ているのは、パッケージの厚さが半導体チッf5の搭載
側より薄い為と考えられる。
(問題点を解決するための手段) この発明は、樹脂封止形半導体装置に於て、半導体チッ
プ搭載部の厚さ方向と直交する面のほぼ中央部に切欠き
部を設けたものである。
(作用) この発明の特徴的な作用は、チップ搭載部の選択された
部分、即ち応力が集中する部分が切欠きにより除かれた
結果、応力の分散が生じ、成形樹脂が吸湿されていても
、所定量以下の吸湿量であれば、クラ、りの発生を制限
するように働くものである。
(実施例) この発明の好ましい実施例を第1図乃至第2図に従って
説明する。第1図はこの発明の第1の実施例を示す樹脂
封止形半導体装置の透視斜視図であり一部を切開して示
しである。さて、実施例装置10はエポキシ樹脂に代表
される成形用の絶縁性樹脂11で包囲された半導体チッ
プ12を含みこの半導体チップ12はリードフレーム1
3のチップ搭載部13aに載置され且つ、パッケージを
成す前記絶縁性樹脂11より導出された複数の外部導出
リード13bの選ばれたものと、前記樹脂11内で図示
しない細線、例えば金線で接続されている。ここまでの
構成は従来の樹脂封止形半導体装置と変るところがない
。しかしこの発明装置10は、前記リードフレーム13
のチップ搭載部13aの選択された部分に切欠きを有し
ていることに注意されたい。即ちリードフレーム13は
チップ搭載部13aの外縁部(周縁部)の一部に切欠き
14を有している。この切欠き14の位置及び切欠形状
は第1図では理解しにくいと思われるので第2図に拡大
して示す。即ち第2図はこの発明の要部拡大平面図であ
り、リードフレーム13の半導体チップ搭載部13a1
アイランドサポートと呼ばれる支持片13cの一部及び
切欠き14のみを示しである。この実施例のチップ搭載
部13mの実寸は縦6■、横7+maO長方形で、各辺
はぼ中央が縦1.5 mm横2+++mの長方形に切欠
した切欠き14を4辺全てに有している。この例に於け
るチップ搭載部13aの面積減少率は約30%であるが
、下表に同一寸法、即ち縦6■、横7箇の長方形を成す
チップ搭載部13mをペースに、面積減少率及び切欠き
形状をAラメータとして各10個のサンプルについての
耐クラ、り性の実験結果を示す。面金てのサンプルは同
一エポキシ樹脂で被覆した後、85℃、85 % R−
Hの高温高湿雰囲気下で72時間放置し、・母、ケージ
を充分吸湿させた後、260℃の半田バスに40秒間浸
漬した後の観察結果である。
実験結果を見る限り、面積の減少率が高い方が明らかに
良好な結果を示す。又切欠きの形状は長方形でも半円形
でも優位差はない様に思われる。
サンプル数は各10個と少量ではあるがその効果が大き
いことを示した。これらの結果から面積減少率は5%以
上であればかなり効果があシ好ましくは20係以上が良
さそうである。又切欠部の形状は、さほど神経質になら
なくても良さそうである。
(発明の効果) 以上述べた通りこの発明の樹脂封止形半導体装置は半導
体チップ搭載部の辺中央に応力回避用切欠きを設けた事
により、プリント配線板などへの実装時に加えられる高
温による水分の蒸気圧力が、特定部分に集中せずに分散
するためクラックの発生が極端に制限し得る。
【図面の簡単な説明】
第1図はこの発−〇実施例で樹脂封止形半導体装置の透
視斜視図であり一部を切開して示しである。第2図は第
1図の要部拡大平面図である。第3図は従来の樹脂封止
形半導体装置の裏面図、第4図は第3図X−X線切断面
図を示すものである。 10・・・樹脂封止形半導体装置、1ノ・・・絶縁性樹
脂、12・・・半導体チップ、13・・・リードフレー
ム、13a・・・チップ搭載部、13b・・・外部導出
リード、13a・・・支持片、14・・・切欠き。

Claims (2)

    【特許請求の範囲】
  1. (1)チップ搭載部を有するリードフレームと、この搭
    載部に載置された半導体チップと、このチップの電極と
    前記リードフレームの外部導出リードとを接続する導電
    細線と、前記半導体チップ及び前記導電細線を包囲しパ
    ッケージを構成する絶縁性樹脂とを含む樹脂封止形半導
    体装置に於て、前記チップ搭載部は、この搭載部の厚さ
    方向と直交する選ばれた面のほぼ中央部に切欠きを有す
    る事を特徴とする樹脂封止形半導体装置。
  2. (2)前記切欠きは、前記チップ搭載部の厚さ方向と直
    交する面の全てに設けられた事を特徴とする特許請求の
    範囲第1項記載の樹脂封止形半導体装置。
JP2434785A 1985-02-13 1985-02-13 樹脂封止形半導体装置 Pending JPS61184854A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2434785A JPS61184854A (ja) 1985-02-13 1985-02-13 樹脂封止形半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2434785A JPS61184854A (ja) 1985-02-13 1985-02-13 樹脂封止形半導体装置

Publications (1)

Publication Number Publication Date
JPS61184854A true JPS61184854A (ja) 1986-08-18

Family

ID=12135658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2434785A Pending JPS61184854A (ja) 1985-02-13 1985-02-13 樹脂封止形半導体装置

Country Status (1)

Country Link
JP (1) JPS61184854A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0293970A3 (en) * 1987-06-03 1989-04-26 SGS-THOMSON MICROELECTRONICS S.p.A. Pad for supporting a chip of an integrated-circuit electronic component
JPH0274065A (ja) * 1988-09-09 1990-03-14 Matsushita Electron Corp リードフレーム
JPH04258156A (ja) * 1991-02-13 1992-09-14 Sharp Corp 半導体装置
JPH05211271A (ja) * 1992-01-30 1993-08-20 Nec Corp 半導体装置
US5264730A (en) * 1990-01-06 1993-11-23 Fujitsu Limited Resin mold package structure of integrated circuit
US5661338A (en) * 1994-12-14 1997-08-26 Anam Industrial Co., Ltd. Chip mounting plate construction of lead frame for semiconductor package
US6223893B1 (en) 1986-11-25 2001-05-01 Hitachi, Ltd. Surface package type semiconductor package and method of producing semiconductor memory

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6223893B1 (en) 1986-11-25 2001-05-01 Hitachi, Ltd. Surface package type semiconductor package and method of producing semiconductor memory
US6443298B2 (en) 1986-11-25 2002-09-03 Hitachi, Ltd. Surface package type semiconductor package and method of producing semiconductor memory
US6981585B2 (en) 1986-11-25 2006-01-03 Renesas Technology Corp. Surface package type semiconductor package and method of producing semiconductor memory
EP0293970A3 (en) * 1987-06-03 1989-04-26 SGS-THOMSON MICROELECTRONICS S.p.A. Pad for supporting a chip of an integrated-circuit electronic component
JPH0274065A (ja) * 1988-09-09 1990-03-14 Matsushita Electron Corp リードフレーム
US5264730A (en) * 1990-01-06 1993-11-23 Fujitsu Limited Resin mold package structure of integrated circuit
JPH04258156A (ja) * 1991-02-13 1992-09-14 Sharp Corp 半導体装置
US5182630A (en) * 1991-02-13 1993-01-26 Sharp Kabushiki Kaisha Semiconductor device having a particular shaped die pad and coated lower surface
JPH05211271A (ja) * 1992-01-30 1993-08-20 Nec Corp 半導体装置
US5661338A (en) * 1994-12-14 1997-08-26 Anam Industrial Co., Ltd. Chip mounting plate construction of lead frame for semiconductor package

Similar Documents

Publication Publication Date Title
KR100220154B1 (ko) 반도체 패키지의 제조방법
US20160056097A1 (en) Semiconductor device with inspectable solder joints
KR930020649A (ko) 리이드프레임 및 그것을 사용한 반도체집적회로장치와 그 제조방법
JP2008187009A (ja) 樹脂封止型半導体装置およびその製造方法
US20180122728A1 (en) Semiconductor packages and methods for forming same
US11715677B2 (en) Semiconductor device with frame having arms
JPS61184854A (ja) 樹脂封止形半導体装置
CN101097904A (zh) 减少翘曲的封装结构
KR960005039B1 (ko) 수지밀봉형 반도체장치
US11562948B2 (en) Semiconductor package having step cut sawn into molding compound along perimeter of the semiconductor package
JPS61188951A (ja) 樹脂封止形半導体装置
JPS61184855A (ja) 樹脂封止形半導体装置
JP2003007933A (ja) 樹脂封止型半導体装置
JPH0758273A (ja) リードフレーム及びそれを用いた半導体装置
JPS61188950A (ja) 樹脂封止形半導体装置
JPS61184857A (ja) 樹脂封止形半導体装置
KR100198312B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
JPS6344750A (ja) 樹脂封止型半導体装置の製造方法およびこれに用いるリ−ドフレ−ム
KR940002775Y1 (ko) 반도체 장치용 리드 프레임
JPH01206652A (ja) 半導体装置
US20190131197A1 (en) Quad flat no-lead package
KR940010549B1 (ko) 반도체 리드프레임
JPH0637221A (ja) 樹脂封止型半導体装置
JPS6386461A (ja) 樹脂封止半導体装置
JPS6236385B2 (ja)