JPS6045828A - シングルチツプマイコン - Google Patents
シングルチツプマイコンInfo
- Publication number
- JPS6045828A JPS6045828A JP58153272A JP15327283A JPS6045828A JP S6045828 A JPS6045828 A JP S6045828A JP 58153272 A JP58153272 A JP 58153272A JP 15327283 A JP15327283 A JP 15327283A JP S6045828 A JPS6045828 A JP S6045828A
- Authority
- JP
- Japan
- Prior art keywords
- external device
- access time
- access
- decoder
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101150065817 ROM2 gene Proteins 0.000 abstract 1
- 230000015654 memory Effects 0.000 description 17
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
- Microcomputers (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は一外部拡張可能なシングルチップマイコンに
関する。
関する。
シングルチップマイコンは、例えば、１９８２年９月に
（株）日立製作所より発行された「ＳＥＭＩ−０ＯＮＤ
ＵＯＴＯＲＤＡＴＡ Ｂ２Ｏに： ８／１６ピツトマイ
クロコンピユータ」のＰ、４５〜Ｐ、１４９に示されて
いるように、チップ内にＲＡＭやＲＯＭなどのメモリや
Ｉｌｏ等を有している。しかしながら、内蔵のメモリで
は記憶容量が不足するような場合があるので、メモリや
１１０チノグ等をシングルチップマイコンに接続してシ
ステムを外部へ拡張することができるようにされている
ものがある。
（株）日立製作所より発行された「ＳＥＭＩ−０ＯＮＤ
ＵＯＴＯＲＤＡＴＡ Ｂ２Ｏに： ８／１６ピツトマイ
クロコンピユータ」のＰ、４５〜Ｐ、１４９に示されて
いるように、チップ内にＲＡＭやＲＯＭなどのメモリや
Ｉｌｏ等を有している。しかしながら、内蔵のメモリで
は記憶容量が不足するような場合があるので、メモリや
１１０チノグ等をシングルチップマイコンに接続してシ
ステムを外部へ拡張することができるようにされている
ものがある。
このようにＲＯＭ、Ｉｌｏ等の外部への拡張が可能にさ
れたシングルチップマイコンでは、内部のメモリ等をア
クセスする場合も外部のメモリ等をアクセスする場合も
同一のシステムクロックを使って同じタイミングでアク
セスさせるようにすルト、チップ内部に比べて長いアク
セス時間ヲ必要とする外部のメモリ等のアクセス時間に
合わせてシステムクロックの周期を決定しなければなら
ない。
れたシングルチップマイコンでは、内部のメモリ等をア
クセスする場合も外部のメモリ等をアクセスする場合も
同一のシステムクロックを使って同じタイミングでアク
セスさせるようにすルト、チップ内部に比べて長いアク
セス時間ヲ必要とする外部のメモリ等のアクセス時間に
合わせてシステムクロックの周期を決定しなければなら
ない。
つまり、外部拡張可能なシングルチップマイコンでは、
外付けのメモリ等をアクセスする場合、外部の比較的大
きな配線容量を駆動しなければならないので、内部のメ
モリ等をアクセスする場合に比べてアクセス時間が長く
なる。従って、内部メモリ等をアクセスする場合も外部
メモリ等をアクセスする場合も同じタイミングで行なう
ようにスルト、システム全体のスピードか外部装置のア
クセス時間によって制限きれて遅（なってしまうという
不都合があることが分かった。
外付けのメモリ等をアクセスする場合、外部の比較的大
きな配線容量を駆動しなければならないので、内部のメ
モリ等をアクセスする場合に比べてアクセス時間が長く
なる。従って、内部メモリ等をアクセスする場合も外部
メモリ等をアクセスする場合も同じタイミングで行なう
ようにスルト、システム全体のスピードか外部装置のア
クセス時間によって制限きれて遅（なってしまうという
不都合があることが分かった。
〔発明の目的コ
この発明はト記のようブ【背景の下になされたもので、
外部拡張可能にてれたシングルチップマイコンにおいて
、内部メモリ等のアクセス時間によって最大動作周波数
すなわちシステムクロックの周波数を決めろことかでき
、これによって内部装置をアクセスする際における動作
速度を向、上させ、また、外部拡張した場合に卦けろシ
ステム全体とし２てのスルーブツト（処理能力）も向上
できるようにすることを目的とする。
外部拡張可能にてれたシングルチップマイコンにおいて
、内部メモリ等のアクセス時間によって最大動作周波数
すなわちシステムクロックの周波数を決めろことかでき
、これによって内部装置をアクセスする際における動作
速度を向、上させ、また、外部拡張した場合に卦けろシ
ステム全体とし２てのスルーブツト（処理能力）も向上
できるようにすることを目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添附図面からあきらかになるであ
ろう。
本明細書の記述および添附図面からあきらかになるであ
ろう。
本願において開示嘔れる発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、この発明は、外部拡張可能なシングルチップ
マイコン内に、外部メモリ等に割り当てられるアドレス
をデコードするデコーダを設しナ、外部装置なアクセス
する状態であることを判別しまたときには、内部とは異
なるこれよりも長いアドレス信号を発生し、内部よりも
時間をかげて外部装置をアクセスするように構成１−る
、二とによって、内部装置をアクセスする場合と外部装
置をアクセスする場合とで動作タイミングすなわちアク
セス時間を変えてやることができるようにし、これによ
って、内部の最高の動作速度に合わせてシステムクロッ
クの周波数を決定できるようにして上記目的を達成する
ものである。
マイコン内に、外部メモリ等に割り当てられるアドレス
をデコードするデコーダを設しナ、外部装置なアクセス
する状態であることを判別しまたときには、内部とは異
なるこれよりも長いアドレス信号を発生し、内部よりも
時間をかげて外部装置をアクセスするように構成１−る
、二とによって、内部装置をアクセスする場合と外部装
置をアクセスする場合とで動作タイミングすなわちアク
セス時間を変えてやることができるようにし、これによ
って、内部の最高の動作速度に合わせてシステムクロッ
クの周波数を決定できるようにして上記目的を達成する
ものである。
第１図は本発明に係る外部拡張可能なシングルチップマ
イコンの一実施例を示すものである。
イコンの一実施例を示すものである。
図において、鎖線人で囲まれた部分がＣＰＵ（中央処理
装置）１と内蔵ＲＯＭ２．内蔵ＲＡＭ３および１１０４
とからなるシングルチップマイコンで、このシングルチ
ップマイコンは公知の半導体製造技術によってシリコン
のような一つの半導体ナツプ土に形成される。上記ＣＰ
Ｕ１は、内部に適当な順序回路もしくはマイクロプログ
ラムＲＯＭを有するコントローラと、ＡＬＵ（演算論理
ユニ７！・）と、プログラムカウンタやアキュームレー
タ等のレジスタ類とによって構成でれている。
装置）１と内蔵ＲＯＭ２．内蔵ＲＡＭ３および１１０４
とからなるシングルチップマイコンで、このシングルチ
ップマイコンは公知の半導体製造技術によってシリコン
のような一つの半導体ナツプ土に形成される。上記ＣＰ
Ｕ１は、内部に適当な順序回路もしくはマイクロプログ
ラムＲＯＭを有するコントローラと、ＡＬＵ（演算論理
ユニ７！・）と、プログラムカウンタやアキュームレー
タ等のレジスタ類とによって構成でれている。
また、ＯＰ Ｕ ］には内部アドレスバス５ａ、ｓよび
内部データバス５ｂを介して上記ＲＯＭ２．ＲＡ Ｍ
３１．−よびｌ 、、／ ０４が接続てれている。てら
゛に、上記内部アドレスバス５ａおよび内部データバス
５ｂは、１１０４を介して夕１部端子６′に、接続され
、この外部端子６に外部バスを介してＲＯＭ＋ＲＡＭ
２）るいは４１０チツプ等の外部装置を接続することに
より、システムを外部に拡張できるようにきれている。
内部データバス５ｂを介して上記ＲＯＭ２．ＲＡ Ｍ
３１．−よびｌ 、、／ ０４が接続てれている。てら
゛に、上記内部アドレスバス５ａおよび内部データバス
５ｂは、１１０４を介して夕１部端子６′に、接続され
、この外部端子６に外部バスを介してＲＯＭ＋ＲＡＭ
２）るいは４１０チツプ等の外部装置を接続することに
より、システムを外部に拡張できるようにきれている。
そして、この実施例では、上記０ＰＵＩから内部アドレ
スバス５ａに、外部のＲＯＭやＩｌｏ等の外部装置をア
クセスするアドレス（ｌ’Ｔ号が出力はれた場合にこれ
をデコードし、クロック発生回路８に対してクロック周
波数の変更信号Ｐ。を形成し出力するデコーダ７が設け
られている。
スバス５ａに、外部のＲＯＭやＩｌｏ等の外部装置をア
クセスするアドレス（ｌ’Ｔ号が出力はれた場合にこれ
をデコードし、クロック発生回路８に対してクロック周
波数の変更信号Ｐ。を形成し出力するデコーダ７が設け
られている。
クロック発生回路８は、発振回路９と、この発振回路９
からの出力を分周して適当な周波数のシステムクロック
φ。を形成する分周回路１０とによって構成されている
。−上記クロック発生回路８から出力されろシステムク
ロック信号φ。は、上記０ＰＵＩやクロック供給端子Ｏ
ＬＫを介して外部のメモリ等に供給され、システム全体
の同期がとられるようにでれている。
からの出力を分周して適当な周波数のシステムクロック
φ。を形成する分周回路１０とによって構成されている
。−上記クロック発生回路８から出力されろシステムク
ロック信号φ。は、上記０ＰＵＩやクロック供給端子Ｏ
ＬＫを介して外部のメモリ等に供給され、システム全体
の同期がとられるようにでれている。
ところで従来は、このクロック発生回路８において形成
されるシステムクロック信号φ。は一般に周期が一定に
さ才ｔていた。これに対し、この実施例では、上記デコ
ーダ７からの変更信号ＰＣがクロック発生回路８に供給
されると、システムクロック信号φ。の周期が引き延ば
されて周波数が低くなるようにされている。
されるシステムクロック信号φ。は一般に周期が一定に
さ才ｔていた。これに対し、この実施例では、上記デコ
ーダ７からの変更信号ＰＣがクロック発生回路８に供給
されると、システムクロック信号φ。の周期が引き延ば
されて周波数が低くなるようにされている。
具体的には、上記変更信号ＰＣによって、分周回路１０
を構成する適当なりリップフロップを制御したり、フリ
ップフロップの出力を一方の入力信号とするようなゲー
ト回路を開閉して、速いシステムクロック信号の他に遅
いシステムクロック信号を出力できるように構成してや
ればよい。
を構成する適当なりリップフロップを制御したり、フリ
ップフロップの出力を一方の入力信号とするようなゲー
ト回路を開閉して、速いシステムクロック信号の他に遅
いシステムクロック信号を出力できるように構成してや
ればよい。
従って、この実施例においては、０ＰＵＩから内部アド
レスバス５ａに対して外部装置をアクセスするようなア
ドレス信号が出力されると、デコーダ７でクロック周波
数の変更信号ＰＣが形成されクロック発生回路８に供給
される。すると、０ＰＵＩに供給されるシステムクロッ
クφ。が例えば第２図に示すように２倍の周期にさせら
れて、０ＰＵＩから出力でれるアドレス信号の周期が引
き伸ばされる。その結果、外部装置をアクセスする場合
のアクセス時間が、内蔵ＲＯＭ２やｌ１０４等をアクセ
スする場合のアクセス時間よりも長くされるようになる
。
レスバス５ａに対して外部装置をアクセスするようなア
ドレス信号が出力されると、デコーダ７でクロック周波
数の変更信号ＰＣが形成されクロック発生回路８に供給
される。すると、０ＰＵＩに供給されるシステムクロッ
クφ。が例えば第２図に示すように２倍の周期にさせら
れて、０ＰＵＩから出力でれるアドレス信号の周期が引
き伸ばされる。その結果、外部装置をアクセスする場合
のアクセス時間が、内蔵ＲＯＭ２やｌ１０４等をアクセ
スする場合のアクセス時間よりも長くされるようになる
。
そのため、内部アクセス時のシステムクロックの周波数
をシングルチップマイコンが動作可能な最大のスピード
によって決定しておいても、外部装置アクセス時には自
動的にシステムクロックの周波数が低くされるため、充
分に外部装置をアクセスすることができる。これによっ
て、外部拡張可能なシングルチップマイコンにおける動
作速度を、予め最高のスピードにしておくことができる
。
をシングルチップマイコンが動作可能な最大のスピード
によって決定しておいても、外部装置アクセス時には自
動的にシステムクロックの周波数が低くされるため、充
分に外部装置をアクセスすることができる。これによっ
て、外部拡張可能なシングルチップマイコンにおける動
作速度を、予め最高のスピードにしておくことができる
。
つまり、外部装置のアクセス時間に制限されることなく
内部のシステムクロックの周波数を決定スることができ
る。
内部のシステムクロックの周波数を決定スることができ
る。
また、上記のとと（外部アクセス時におけるシステムク
ロックの周期を２倍に引き延ばすようにした場合には、
最低必要なアクセス時間よりも長イアクセス時間で外部
装置がアクセスされるようになることも考えられる。し
かし、外部拡張したシステムにおいては、外部装置をア
クセスするためのサイクル数の全サイクル数に占めろ割
合は通常それほど大ぎくならないので、内部アクセス時
間の短縮の方が、外部アクセス時間の延長よりも大きＸ
ぐ効いて来るため、システム全体としテノスルーブット
は、外部拡張した場合にも本発明の方が向上される。
ロックの周期を２倍に引き延ばすようにした場合には、
最低必要なアクセス時間よりも長イアクセス時間で外部
装置がアクセスされるようになることも考えられる。し
かし、外部拡張したシステムにおいては、外部装置をア
クセスするためのサイクル数の全サイクル数に占めろ割
合は通常それほど大ぎくならないので、内部アクセス時
間の短縮の方が、外部アクセス時間の延長よりも大きＸ
ぐ効いて来るため、システム全体としテノスルーブット
は、外部拡張した場合にも本発明の方が向上される。
なお、上記実施例の場合、外部装置に割り当てられるア
ドレスを記憶するアドレスレジスタと、このレジスタの
内容と０ＰＵＩから内部アドレスバス５ａに出力はれた
アドレス信号とを比較する比較回路とを設けて、外部ア
クセス状態であるか否かを比較回路によって判別してシ
ステムクロックの周波数変更信号Ｐ。を発生させるよう
にしてもよい。このようにすれば、アドレスレジスタの
内容を変更することにより外部装置に割り当てられるア
ドレス空間を、変更することが可能となる。
ドレスを記憶するアドレスレジスタと、このレジスタの
内容と０ＰＵＩから内部アドレスバス５ａに出力はれた
アドレス信号とを比較する比較回路とを設けて、外部ア
クセス状態であるか否かを比較回路によって判別してシ
ステムクロックの周波数変更信号Ｐ。を発生させるよう
にしてもよい。このようにすれば、アドレスレジスタの
内容を変更することにより外部装置に割り当てられるア
ドレス空間を、変更することが可能となる。
さらに、第１図の実施例に２いて、内部アドレスバス５
ａに出力でれたアドレス信号をデコード１−るデコーダ
７の出方信号を、クロック発生回路８ではなく、面接０
ＰＵＩへ供給し、システムクロックの周波数はそのまま
にしてＣＰ Ｕ ｌ 内において、デコーダ７の出力に
基づいて外部アクセス状態になったときは、内部アクセ
ス時よりも周期の長いアドレス信号を発生するようにさ
せることも可能である（第３図参照）。
ａに出力でれたアドレス信号をデコード１−るデコーダ
７の出方信号を、クロック発生回路８ではなく、面接０
ＰＵＩへ供給し、システムクロックの周波数はそのまま
にしてＣＰ Ｕ ｌ 内において、デコーダ７の出力に
基づいて外部アクセス状態になったときは、内部アクセ
ス時よりも周期の長いアドレス信号を発生するようにさ
せることも可能である（第３図参照）。
チップ外部にメモリやＩ／Ｑチップ等の外部装置を接続
することによりシステムを拡張できるようにされたシン
グルチップマイコンにおいて、外部装置に割り当てられ
るアドレスをデコードして適当な信号を形成するデコー
ダを設け、このデコーダの出力信号によって外部装置の
アクセス状態を判別して外部装置のアクセス時間を延長
きせるようにしたので、内部装置をアクセスする場合と
外部装置をアクセスする場合とでは動作タイミングを変
えてやることができ、こｆ′ＬＶｒｃよって、内部の最
高の動作速度に合わせてシステムクロックの周波数を決
定しておくことができるようになり、その結果、シング
ルチップマイコン内部の動作速度が向上はれ、また、外
部拡張した」場合におけるシステム全体としてのスルー
ブツトも向上されるという効果がある。
することによりシステムを拡張できるようにされたシン
グルチップマイコンにおいて、外部装置に割り当てられ
るアドレスをデコードして適当な信号を形成するデコー
ダを設け、このデコーダの出力信号によって外部装置の
アクセス状態を判別して外部装置のアクセス時間を延長
きせるようにしたので、内部装置をアクセスする場合と
外部装置をアクセスする場合とでは動作タイミングを変
えてやることができ、こｆ′ＬＶｒｃよって、内部の最
高の動作速度に合わせてシステムクロックの周波数を決
定しておくことができるようになり、その結果、シング
ルチップマイコン内部の動作速度が向上はれ、また、外
部拡張した」場合におけるシステム全体としてのスルー
ブツトも向上されるという効果がある。
以上本発明者によってたされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
第゛１図は本発明に係る外部拡張可能なシングルチップ
マイコンの一実施例を示すブロック構成図、第２図はこ
の実施例におけるタイミングチャート、 第３図は他の実施例におけるタイミングチャー１・を示
１−ものである。 １・・・ＣＰＵ、２，３・・・内蔵メモリ（ＲＯＭ、Ｒ
Ａｋｉ、）、４・・・Ｔ１０．５ａ・・・内部アドレス
バス、５１）・・・内部データバス、６・・・外部端子
、７・・・デコーダ、８・・・クロック発生回路、φ。 ・・・システムクロック。 第 １ 図 第 ２ 図 テ・−７ 第 ３ 図
マイコンの一実施例を示すブロック構成図、第２図はこ
の実施例におけるタイミングチャート、 第３図は他の実施例におけるタイミングチャー１・を示
１−ものである。 １・・・ＣＰＵ、２，３・・・内蔵メモリ（ＲＯＭ、Ｒ
Ａｋｉ、）、４・・・Ｔ１０．５ａ・・・内部アドレス
バス、５１）・・・内部データバス、６・・・外部端子
、７・・・デコーダ、８・・・クロック発生回路、φ。 ・・・システムクロック。 第 １ 図 第 ２ 図 テ・−７ 第 ３ 図
Claims (1)
- １ 千ノブに外部装置を接続することＩＣよりシステム
を拡張できるようにはれたシングルチップマイコンにお
いて、外部装置に割り当てられるアドレスをデコードす
るデコーダを設け、このデコーダの出力によって外部装
置のアクセス状態を判別して外部装置のアクセス時間を
延長婆せるようにでれてなることを特徴とするシングル
チップマイコン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58153272A JPS6045828A (ja) | 1983-08-24 | 1983-08-24 | シングルチツプマイコン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58153272A JPS6045828A (ja) | 1983-08-24 | 1983-08-24 | シングルチツプマイコン |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6045828A true JPS6045828A (ja) | 1985-03-12 |
Family
ID=15558830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58153272A Pending JPS6045828A (ja) | 1983-08-24 | 1983-08-24 | シングルチツプマイコン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6045828A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61278905A (ja) * | 1985-06-03 | 1986-12-09 | Hitachi Ltd | プログラマブルコントロ−ラ |
| JPS6246361A (ja) * | 1985-08-23 | 1987-02-28 | Hitachi Ltd | デ−タ処理装置 |
| JPS62221719A (ja) * | 1986-03-20 | 1987-09-29 | Fujitsu Ltd | クロツク制御方式 |
| JPS63148346A (ja) * | 1986-12-12 | 1988-06-21 | Hitachi Ltd | 情報処理装置 |
| JPH01293416A (ja) * | 1988-05-23 | 1989-11-27 | Canon Inc | コンピュータ装置 |
| JPH023809A (ja) * | 1988-06-21 | 1990-01-09 | Canon Inc | コンピュータ装置 |
| JPH02181252A (ja) * | 1988-05-27 | 1990-07-16 | Seiko Epson Corp | 情報処理装置 |
| JPH02307112A (ja) * | 1989-02-28 | 1990-12-20 | Internatl Business Mach Corp <Ibm> | クロツク信号生成器 |
| JPH03111960A (ja) * | 1989-09-26 | 1991-05-13 | Mitsubishi Electric Corp | ワンチップマイクロコンピュータ |
| JPH0675656A (ja) * | 1992-02-28 | 1994-03-18 | Samsung Electron Co Ltd | システムコントローラのクロック再発生回路 |
| JPH07271932A (ja) * | 1995-01-17 | 1995-10-20 | Hitachi Ltd | 情報処理装置 |
| JPH09128364A (ja) * | 1996-09-13 | 1997-05-16 | Hitachi Ltd | シングルチップマイクロコンピュ−タ |
| US6125431A (en) * | 1996-08-02 | 2000-09-26 | Oki Electric Industry Co., Ltd. | Single-chip microcomputer using adjustable timing to fetch data from an external memory |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5745625A (en) * | 1980-07-30 | 1982-03-15 | Ibm | Peripheral control unit |
-
1983
- 1983-08-24 JP JP58153272A patent/JPS6045828A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5745625A (en) * | 1980-07-30 | 1982-03-15 | Ibm | Peripheral control unit |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61278905A (ja) * | 1985-06-03 | 1986-12-09 | Hitachi Ltd | プログラマブルコントロ−ラ |
| JPS6246361A (ja) * | 1985-08-23 | 1987-02-28 | Hitachi Ltd | デ−タ処理装置 |
| JPS62221719A (ja) * | 1986-03-20 | 1987-09-29 | Fujitsu Ltd | クロツク制御方式 |
| JPS63148346A (ja) * | 1986-12-12 | 1988-06-21 | Hitachi Ltd | 情報処理装置 |
| JPH01293416A (ja) * | 1988-05-23 | 1989-11-27 | Canon Inc | コンピュータ装置 |
| JPH02181252A (ja) * | 1988-05-27 | 1990-07-16 | Seiko Epson Corp | 情報処理装置 |
| JPH023809A (ja) * | 1988-06-21 | 1990-01-09 | Canon Inc | コンピュータ装置 |
| JPH02307112A (ja) * | 1989-02-28 | 1990-12-20 | Internatl Business Mach Corp <Ibm> | クロツク信号生成器 |
| JPH03111960A (ja) * | 1989-09-26 | 1991-05-13 | Mitsubishi Electric Corp | ワンチップマイクロコンピュータ |
| JPH0675656A (ja) * | 1992-02-28 | 1994-03-18 | Samsung Electron Co Ltd | システムコントローラのクロック再発生回路 |
| JPH07271932A (ja) * | 1995-01-17 | 1995-10-20 | Hitachi Ltd | 情報処理装置 |
| US6125431A (en) * | 1996-08-02 | 2000-09-26 | Oki Electric Industry Co., Ltd. | Single-chip microcomputer using adjustable timing to fetch data from an external memory |
| JPH09128364A (ja) * | 1996-09-13 | 1997-05-16 | Hitachi Ltd | シングルチップマイクロコンピュ−タ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870562A (en) | Microcomputer capable of accessing internal memory at a desired variable access time | |
| US4792891A (en) | Data processor | |
| US5522064A (en) | Data processing apparatus for dynamically setting timings in a dynamic memory system | |
| US5701417A (en) | Method and apparatus for providing initial instructions through a communications interface in a multiple computer system | |
| JPH0677249B2 (ja) | マイクロコンピュータ | |
| JPH07287699A (ja) | データ処理装置 | |
| KR940012146A (ko) | Cpu와 승산기를 갖는 반도체집적회로 | |
| JPH07271721A (ja) | コンピュータシステム及びその動作方法 | |
| JPS6045828A (ja) | シングルチツプマイコン | |
| JPS5983233A (ja) | 可変サイクル・タイム・マイクロコンピユ−タ | |
| JP2762138B2 (ja) | メモリコントロールユニット | |
| US5546567A (en) | System for limiting change in bus clock frequency to duration of I/O operation upon completion signal | |
| JP2003044303A (ja) | コンピュータ装置 | |
| JP3593348B2 (ja) | 集積回路 | |
| JPH0547855B2 (ja) | ||
| JP2001175586A (ja) | データプロセッサ及びデータ処理システム | |
| JP3565603B2 (ja) | マイクロコントローラシステム及びマイクロコントローラ | |
| KR100200769B1 (ko) | 중앙 처리 장치의 출력제어회로 | |
| JPH0542525Y2 (ja) | ||
| JP2697772B2 (ja) | 情報処理装置 | |
| JPH08194658A (ja) | マイクロコンピュータシステム | |
| JPH01209556A (ja) | データ処理システム | |
| JPS58129620A (ja) | デ−タ書込み装置 | |
| JPH11120076A (ja) | マイクロコンピュータ | |
| JPH0816900B2 (ja) | データ処理システムを構築する方法 |