JPH0816365A - 乗算装置 - Google Patents
乗算装置Info
- Publication number
- JPH0816365A JPH0816365A JP6148008A JP14800894A JPH0816365A JP H0816365 A JPH0816365 A JP H0816365A JP 6148008 A JP6148008 A JP 6148008A JP 14800894 A JP14800894 A JP 14800894A JP H0816365 A JPH0816365 A JP H0816365A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- bits
- multiplication
- represented
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims description 5
- 239000000284 extract Substances 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 17
- 230000006870 function Effects 0.000 description 13
- 238000000034 method Methods 0.000 description 10
- 239000003086 colorant Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
- G06F7/487—Multiplying; Dividing
- G06F7/4876—Multiplying
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- Executing Machine-Instructions (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】
【目的】 高速で輝度計算を行なうことができる乗算装
置を提供する。 【構成】 それぞれが８ビットを有するＲＧＢデータと
透明度を表わす８ビットのデータαとからなる輝度値デ
ータ１と浮動小数点データで表わされる係数２とが直接
乗算装置１１に入力される。乗算装置１１は輝度値デー
タ１を構成するそれぞれの成分ごとの８ビットデータと
係数２の仮数の上位８ビットデータとの乗算を行なう４
つの８×８ビット乗算器１２〜１５を含み、それぞれの
乗算器１２〜１５からの出力はそれぞれに設けられたシ
フタ１６〜１９によってシフトされ、各成分ごとの８ビ
ットデータが出力され輝度値データ１と同じデータフォ
ーマットの輝度値データ７が乗算装置１１から出力れさ
る。
置を提供する。 【構成】 それぞれが８ビットを有するＲＧＢデータと
透明度を表わす８ビットのデータαとからなる輝度値デ
ータ１と浮動小数点データで表わされる係数２とが直接
乗算装置１１に入力される。乗算装置１１は輝度値デー
タ１を構成するそれぞれの成分ごとの８ビットデータと
係数２の仮数の上位８ビットデータとの乗算を行なう４
つの８×８ビット乗算器１２〜１５を含み、それぞれの
乗算器１２〜１５からの出力はそれぞれに設けられたシ
フタ１６〜１９によってシフトされ、各成分ごとの８ビ
ットデータが出力され輝度値データ１と同じデータフォ
ーマットの輝度値データ７が乗算装置１１から出力れさ
る。
Description
【０００１】
【産業上の利用分野】この発明は乗算装置に関し、特に
三次元コンピュータグラフィックスを中心としたコンピ
ュータグラフィックス技術における数値計算を高速処理
できる乗算装置に関する。
三次元コンピュータグラフィックスを中心としたコンピ
ュータグラフィックス技術における数値計算を高速処理
できる乗算装置に関する。
【０００２】
【従来の技術】近年、コンピュータの高性能化に伴い、
コンピュータグラフィックス技術が急速に発展してい
る。コンピュータグラフィックスは、各種科学技術計算
結果の可視化や、人工現実感等を達成する上で必要な技
術で、その実現には極めて高速の数値演算処理が必要と
される。
コンピュータグラフィックス技術が急速に発展してい
る。コンピュータグラフィックスは、各種科学技術計算
結果の可視化や、人工現実感等を達成する上で必要な技
術で、その実現には極めて高速の数値演算処理が必要と
される。
【０００３】コンピュータグラフィックスにおいて質の
高い画面を得ようとする場合、画面上に現れる全光線を
追跡するレイトレーシング法や、グーロウシェイディン
グ法、フォンシェーディング法などの各種シェーディン
グ法が用いられる。いずれの方式においても計算の途中
において物体の各点での輝度を決定するために次のよう
な計算が行なわれる。
高い画面を得ようとする場合、画面上に現れる全光線を
追跡するレイトレーシング法や、グーロウシェイディン
グ法、フォンシェーディング法などの各種シェーディン
グ法が用いられる。いずれの方式においても計算の途中
において物体の各点での輝度を決定するために次のよう
な計算が行なわれる。
【０００４】
【数１】
【０００５】ここで、Ｉは物体各点での光線の輝度であ
り、Ｉｉをこの点に入射する光線の輝度値であり、Ｘｉ
は光線の角度や光源からの距離、および反射率や透過率
で決まる係数値である。通常、輝度値Ｉｉは整数値で表
わされ、係数Ｘｉは計算の精度を上げるために浮動小数
点データで計算される。したがって、式（１）の計算を
行なうためには整数と浮動小数点データとの乗算が必要
となる。しかしながら、従来はこの計算を直接行なう機
能を有するハードウェアはなく、次に示すような方法が
用いられていた。
り、Ｉｉをこの点に入射する光線の輝度値であり、Ｘｉ
は光線の角度や光源からの距離、および反射率や透過率
で決まる係数値である。通常、輝度値Ｉｉは整数値で表
わされ、係数Ｘｉは計算の精度を上げるために浮動小数
点データで計算される。したがって、式（１）の計算を
行なうためには整数と浮動小数点データとの乗算が必要
となる。しかしながら、従来はこの計算を直接行なう機
能を有するハードウェアはなく、次に示すような方法が
用いられていた。
【０００６】図８は従来の整数と浮動小数点データとの
乗算を行なう場合の機能ブロック図である。これはデー
タ長を３２ビットとした場合の一例を示している。図８
を参照して、乗算部５には、３２ビットの整数で表わさ
れた輝度値データ１が入力される。輝度値データ１は通
常３原色（Ｒ：赤、Ｇ：緑、Ｂ：青）と透明度を表わす
値αの各８ビットのデータから構成されている。なおこ
こでは透明度データαが通常の３原色以外に用いられた
が、輝度値データは通常の３原色を含んでおれば他のデ
ータはこの透明度に限らない。
乗算を行なう場合の機能ブロック図である。これはデー
タ長を３２ビットとした場合の一例を示している。図８
を参照して、乗算部５には、３２ビットの整数で表わさ
れた輝度値データ１が入力される。輝度値データ１は通
常３原色（Ｒ：赤、Ｇ：緑、Ｂ：青）と透明度を表わす
値αの各８ビットのデータから構成されている。なおこ
こでは透明度データαが通常の３原色以外に用いられた
が、輝度値データは通常の３原色を含んでおれば他のデ
ータはこの透明度に限らない。
【０００７】乗算部５にはもう一方のデータとして浮動
小数点データで表わされた係数２が入力される。ここで
係数２はＩＥＥＥ規格に準拠する３２ビットの単精度浮
動小数点データである。すなわち、最上位ビットが符号
ビットであり、次の８ビットが指数部であり、下位２３
ビットが仮数部を表わす。この係数２は浮動小数点デー
タを固定小数点データに変換するための固定小数点化装
置３へ入力され、その結果固定小数点データ４が得られ
る。固定小数点データ４は固定ビット長の整数部と小数
部とからなり、この固定小数点データ４が乗算部５へ入
力され、先の輝度値データ１と乗算される。乗算部５で
乗算された結果は再び輝度値のフォーマットに変換する
フォーマット変換部６で変換され、最終的に輝度値デー
タ７が得られる。
小数点データで表わされた係数２が入力される。ここで
係数２はＩＥＥＥ規格に準拠する３２ビットの単精度浮
動小数点データである。すなわち、最上位ビットが符号
ビットであり、次の８ビットが指数部であり、下位２３
ビットが仮数部を表わす。この係数２は浮動小数点デー
タを固定小数点データに変換するための固定小数点化装
置３へ入力され、その結果固定小数点データ４が得られ
る。固定小数点データ４は固定ビット長の整数部と小数
部とからなり、この固定小数点データ４が乗算部５へ入
力され、先の輝度値データ１と乗算される。乗算部５で
乗算された結果は再び輝度値のフォーマットに変換する
フォーマット変換部６で変換され、最終的に輝度値デー
タ７が得られる。
【０００８】固定小数点化装置３は浮動小数点データ２
に対して指数部の値に従って仮数部をシフトさせること
によって固定小数点データ４を得る。乗算部５は輝度値
データ１の４つのデータの要素のそれぞれと固定小数点
データ４とを別々に乗算する。フォーマット変換部６
は、乗算部５の乗算結果の整数部を８桁分ずつ取出して
並べる。従来は上記した固定小数点化装置３、乗算部５
およびフォーマット変換部６の各部分には専用のハード
ウェアがほとんどなく、上記のような演算はＡＬＵや乗
算器等の汎用の演算器だけを用いて主にソフトウェアで
処理が行なわれていた。このために計算にはデータを１
バイトずつ個別に取出して処理したり、シフトあるいは
マージしたりする操作が必要で、多数の処理ステップを
踏むために計算時間が長くかかるという問題点があっ
た。
に対して指数部の値に従って仮数部をシフトさせること
によって固定小数点データ４を得る。乗算部５は輝度値
データ１の４つのデータの要素のそれぞれと固定小数点
データ４とを別々に乗算する。フォーマット変換部６
は、乗算部５の乗算結果の整数部を８桁分ずつ取出して
並べる。従来は上記した固定小数点化装置３、乗算部５
およびフォーマット変換部６の各部分には専用のハード
ウェアがほとんどなく、上記のような演算はＡＬＵや乗
算器等の汎用の演算器だけを用いて主にソフトウェアで
処理が行なわれていた。このために計算にはデータを１
バイトずつ個別に取出して処理したり、シフトあるいは
マージしたりする操作が必要で、多数の処理ステップを
踏むために計算時間が長くかかるという問題点があっ
た。
【０００９】このような問題点を改善するために、乗算
部５およびフォーマット変換部６を専用ハードウェア化
した例もある。この例がたとえば“Graphics Processin
g with the 88110 RISC MICROPROCESSOR”, digest of
papers, COMPCON '92, pp.169-174, 1992 に開示されて
いる。同文献によれば、ｐｕｎｐｋ、ｐｍｕｌおよびｐ
ｐａｃｋという命令を使用可能とすることによってこの
機能を実現している。
部５およびフォーマット変換部６を専用ハードウェア化
した例もある。この例がたとえば“Graphics Processin
g with the 88110 RISC MICROPROCESSOR”, digest of
papers, COMPCON '92, pp.169-174, 1992 に開示されて
いる。同文献によれば、ｐｕｎｐｋ、ｐｍｕｌおよびｐ
ｐａｃｋという命令を使用可能とすることによってこの
機能を実現している。
【００１０】図９（Ａ）、（Ｂ）および（Ｃ）は同文献
に示されたこの機能を達成する方法を説明するための図
である。図９（Ａ）、（Ｂ）および（Ｃ）を参照して、
命令ｐｕｎｐｋによって（Ａ）に示すようにそれぞれが
８ビットの透明度データα，ＲＧＢデータを含む３２ビ
ットデータから６４ビットデータにデータを拡張する。
これにｐｍｕｌで８ビットのデータＡｘを乗ずることに
よって（Ｂ）に示すように各輝度値の乗算を実現するこ
とができる。また、（Ｃ）に示すようにｐｐａｃｋ命令
によって拡張されたデータの各上位８ビットずつを取出
して、もとの３２ビットの輝度データのフォーマットに
することができる。
に示されたこの機能を達成する方法を説明するための図
である。図９（Ａ）、（Ｂ）および（Ｃ）を参照して、
命令ｐｕｎｐｋによって（Ａ）に示すようにそれぞれが
８ビットの透明度データα，ＲＧＢデータを含む３２ビ
ットデータから６４ビットデータにデータを拡張する。
これにｐｍｕｌで８ビットのデータＡｘを乗ずることに
よって（Ｂ）に示すように各輝度値の乗算を実現するこ
とができる。また、（Ｃ）に示すようにｐｐａｃｋ命令
によって拡張されたデータの各上位８ビットずつを取出
して、もとの３２ビットの輝度データのフォーマットに
することができる。
【００１１】
【発明が解決しようとする課題】従来のソフトウェアに
よる処理の問題点を改善するめたの専用ハードウェアは
上記のように構成されていた。この方式によれば、６４
ビットの乗算器があれば通常の３原色プラスたとえば透
明度のような４つの輝度要素を並列に乗算できるメリッ
トがあり、計算時間を短縮することができるというメリ
ットがある。しかしながら、この方法においても、浮動
小数点データである係数２から固定小数点データ４への
データ変換が必要であり、またｐｐａｃｋ，ｐｕｎｐｋ
などの命令の実行が必要なために、複数の計算ステップ
を要し、やはり計算時間が長くかかってしまうという問
題点があった。
よる処理の問題点を改善するめたの専用ハードウェアは
上記のように構成されていた。この方式によれば、６４
ビットの乗算器があれば通常の３原色プラスたとえば透
明度のような４つの輝度要素を並列に乗算できるメリッ
トがあり、計算時間を短縮することができるというメリ
ットがある。しかしながら、この方法においても、浮動
小数点データである係数２から固定小数点データ４への
データ変換が必要であり、またｐｐａｃｋ，ｐｕｎｐｋ
などの命令の実行が必要なために、複数の計算ステップ
を要し、やはり計算時間が長くかかってしまうという問
題点があった。
【００１２】この発明は上記のような問題点を解消する
ためになされたもので、以下のような内容を目的とす
る。
ためになされたもので、以下のような内容を目的とす
る。
【００１３】（１） 高速で輝度計算を行なうことがで
きる乗算装置を提供する。 （２） 簡単な構成で輝度値データと浮動小数点データ
の乗算が可能な乗算装置を提供する。
きる乗算装置を提供する。 （２） 簡単な構成で輝度値データと浮動小数点データ
の乗算が可能な乗算装置を提供する。
【００１４】（３） 簡単な構成で高速な輝度計算が可
能な乗算装置を提供する。 （４） 通常の浮動小数点演算だけでなく、輝度の演算
も容易に行なうことができ、グラフィックス計算に適し
た乗算装置を提供する。
能な乗算装置を提供する。 （４） 通常の浮動小数点演算だけでなく、輝度の演算
も容易に行なうことができ、グラフィックス計算に適し
た乗算装置を提供する。
【００１５】（５） 精度の高い輝度値データや浮動小
数点データの乗算が可能な乗算装置を提供する。
数点データの乗算が可能な乗算装置を提供する。
【００１６】（６） 単精度および倍精度浮動小数点乗
算機能に加えて、輝度値と単精度浮動小数点データとの
乗算および輝度値と倍精度浮動小数点データとの乗算を
少ないハードウェアの追加で実行できる乗算装置を提供
する。
算機能に加えて、輝度値と単精度浮動小数点データとの
乗算および輝度値と倍精度浮動小数点データとの乗算を
少ないハードウェアの追加で実行できる乗算装置を提供
する。
【００１７】
【課題を解決するための手段】請求項１に係る乗算装置
は、輝度値を表わす第１データを入力する第１データ入
力手段と、浮動小数点データで表わされる第２データを
入力する第２データ入力手段と、第１および第２データ
の乗算を直接ハードウェアで行なう手段と、乗算結果を
入力された輝度値データと同じフォーマットで出力する
手段とを含む。
は、輝度値を表わす第１データを入力する第１データ入
力手段と、浮動小数点データで表わされる第２データを
入力する第２データ入力手段と、第１および第２データ
の乗算を直接ハードウェアで行なう手段と、乗算結果を
入力された輝度値データと同じフォーマットで出力する
手段とを含む。
【００１８】請求項２に係る乗算装置は、請求項１の乗
算装置の第１のデータがＮ個の成分で規定され、各成分
はそれぞれｎ１ビットで表わされ、第２データはｍ１ビ
ットで表わされ、演算手段はさらに、第１データを各々
がｎ１ビットを有するＮ個の成分に分割する手段と、第
２データからｎ１ビットを有する仮数部を抽出する手段
とを含む乗算準備手段と、Ｎ個のｎ１×ｎ１ビットの乗
算器とを含む。
算装置の第１のデータがＮ個の成分で規定され、各成分
はそれぞれｎ１ビットで表わされ、第２データはｍ１ビ
ットで表わされ、演算手段はさらに、第１データを各々
がｎ１ビットを有するＮ個の成分に分割する手段と、第
２データからｎ１ビットを有する仮数部を抽出する手段
とを含む乗算準備手段と、Ｎ個のｎ１×ｎ１ビットの乗
算器とを含む。
【００１９】請求項３に係る乗算装置においては、請求
項１に係る乗算装置において、第１のデータはＮ個の成
分で規定され、各成分はそれぞれｎ１ビットで表わさ
れ、第２データはｍ１ビットで表わされ、演算手段は乗
算準備手段と乗算器とを含み、乗算準備手段は第１デー
タを各々がｎ１ビットを有するＮ個の成分に分離する手
段と、第２データからｎ１ビットを有する仮数部を抽出
する手段とを含み、乗算器は、各々がｎ１ビットで表わ
されたＮ個の成分のそれぞれのデータの間に（Ｎ−１）
個のｎ１ビットの“０”を書込んだｎ１×（２Ｎ−１）
ビットのデータをハードウェアで準備する第１データ準
備手段および準備されたｎ１×（２Ｎ−１）ビットのデ
ータと前記第２データから抽出されたｎ１ビットの仮数
部との乗算を行なう。
項１に係る乗算装置において、第１のデータはＮ個の成
分で規定され、各成分はそれぞれｎ１ビットで表わさ
れ、第２データはｍ１ビットで表わされ、演算手段は乗
算準備手段と乗算器とを含み、乗算準備手段は第１デー
タを各々がｎ１ビットを有するＮ個の成分に分離する手
段と、第２データからｎ１ビットを有する仮数部を抽出
する手段とを含み、乗算器は、各々がｎ１ビットで表わ
されたＮ個の成分のそれぞれのデータの間に（Ｎ−１）
個のｎ１ビットの“０”を書込んだｎ１×（２Ｎ−１）
ビットのデータをハードウェアで準備する第１データ準
備手段および準備されたｎ１×（２Ｎ−１）ビットのデ
ータと前記第２データから抽出されたｎ１ビットの仮数
部との乗算を行なう。
【００２０】請求項４に係る乗算装置においては、請求
項３の乗算装置がさらにｍ１ビットの浮動小数点で表わ
される第３データを入力する第３データ入力手段と第３
データからｎ２ビットを有する仮数部を抽出する手段と
を含む。第２データから仮数部を抽出する手段はｎ１ビ
ットではなく、ｎ２ビットを有する仮数部を抽出する。
乗算準備手段はさらに、外部からの信号に応答して第１
データと第２データとの第１の乗算から第２データと第
３データとの第２の乗算のいずれかを選択する選択手段
と、選択に応じて第１の乗算であれば第１データ準備手
段からのデータを準備し、第２の乗算であれば、下位に
ｎ２ビットの仮数部を有し、上位に（ｎ１×（２Ｎ−
１）−ｎ２）ビットの“０”を有するｎ１×（２Ｎ−
１）ビットデータを準備する第２データ準備手段からの
データを準備する手段とを含み、乗算器は上記選択に応
じて第１または第２データ準備手段の準備したｎ１×
（２Ｎ−１）ビットデータと第２データから抽出された
ｎ２ビットのデータとの乗算を行なう。
項３の乗算装置がさらにｍ１ビットの浮動小数点で表わ
される第３データを入力する第３データ入力手段と第３
データからｎ２ビットを有する仮数部を抽出する手段と
を含む。第２データから仮数部を抽出する手段はｎ１ビ
ットではなく、ｎ２ビットを有する仮数部を抽出する。
乗算準備手段はさらに、外部からの信号に応答して第１
データと第２データとの第１の乗算から第２データと第
３データとの第２の乗算のいずれかを選択する選択手段
と、選択に応じて第１の乗算であれば第１データ準備手
段からのデータを準備し、第２の乗算であれば、下位に
ｎ２ビットの仮数部を有し、上位に（ｎ１×（２Ｎ−
１）−ｎ２）ビットの“０”を有するｎ１×（２Ｎ−
１）ビットデータを準備する第２データ準備手段からの
データを準備する手段とを含み、乗算器は上記選択に応
じて第１または第２データ準備手段の準備したｎ１×
（２Ｎ−１）ビットデータと第２データから抽出された
ｎ２ビットのデータとの乗算を行なう。
【００２１】請求項５に係る乗算装置においては、請求
項４の乗算装置の第２データおよび第３データはｍ１ビ
ットより大きいｍ２ビットで表わされ、それによって第
２および第３データから仮数部を抽出する手段はｎ３ビ
ットの仮数部を抽出し、第２データ準備手段は上記選択
に応じて第２の乗算であれば下位にｍ３ビットの仮数部
を有し、上位に（ｎ１×（２Ｎ−１）−ｎ３）ビットの
“０”を有するｎ１×（２Ｎ−１）ビットデータを準備
し、乗算器は上記選択に応じて準備されたｎ１×（２Ｎ
−１）ビットデータと第２データから抽出されたｍ３ビ
ットデータとの乗算を行なう。
項４の乗算装置の第２データおよび第３データはｍ１ビ
ットより大きいｍ２ビットで表わされ、それによって第
２および第３データから仮数部を抽出する手段はｎ３ビ
ットの仮数部を抽出し、第２データ準備手段は上記選択
に応じて第２の乗算であれば下位にｍ３ビットの仮数部
を有し、上位に（ｎ１×（２Ｎ−１）−ｎ３）ビットの
“０”を有するｎ１×（２Ｎ−１）ビットデータを準備
し、乗算器は上記選択に応じて準備されたｎ１×（２Ｎ
−１）ビットデータと第２データから抽出されたｍ３ビ
ットデータとの乗算を行なう。
【００２２】請求項６に係る乗算装置においては、請求
項５の乗算装置がさらに、外部から与えられる信号に応
答してｍ１ビットで表わされる第４データとｍ１ビット
より大きいｍ２ビットで表わされる第５データおよびｍ
１ビットで表わされる第６データとｍ２ビットで表わさ
れる第７データとからそれぞれがｍ１またはｍ２ビット
で表わされる第２および第３データを選択する手段を含
む。乗算装置においては、外部から与えられる信号に応
じて第２および第３データがｍ１ビットであればｎ３ビ
ットデータをｎ２ビットデータに切換える手段をさらに
含む。
項５の乗算装置がさらに、外部から与えられる信号に応
答してｍ１ビットで表わされる第４データとｍ１ビット
より大きいｍ２ビットで表わされる第５データおよびｍ
１ビットで表わされる第６データとｍ２ビットで表わさ
れる第７データとからそれぞれがｍ１またはｍ２ビット
で表わされる第２および第３データを選択する手段を含
む。乗算装置においては、外部から与えられる信号に応
じて第２および第３データがｍ１ビットであればｎ３ビ
ットデータをｎ２ビットデータに切換える手段をさらに
含む。
【００２３】
【作用】請求項１に係る乗算装置においては、輝度値デ
ータと浮動小数点データとを直接ハードウェアで演算す
る。
ータと浮動小数点データとを直接ハードウェアで演算す
る。
【００２４】請求項２に係る乗算装置においては、請求
項１の乗算手段がＮ個のｎ１×ｎ１ビットの乗算器で構
成される。
項１の乗算手段がＮ個のｎ１×ｎ１ビットの乗算器で構
成される。
【００２５】請求項３に係る乗算装置においては、各々
がｎ１ビットで表わされたＮ個の成分のそれぞれのデー
タの間に（Ｎ−１）個のｎ１ビットの“０”データを書
込むことによってｎ×（２Ｎ−１）ビットデータをハー
ドウェアで準備し、それを第２データから抽出されたｎ
１ビットの仮数部と乗算するため乗算器を１個とするこ
とができる。
がｎ１ビットで表わされたＮ個の成分のそれぞれのデー
タの間に（Ｎ−１）個のｎ１ビットの“０”データを書
込むことによってｎ×（２Ｎ−１）ビットデータをハー
ドウェアで準備し、それを第２データから抽出されたｎ
１ビットの仮数部と乗算するため乗算器を１個とするこ
とができる。
【００２６】請求項４に係る乗算装置においては、第１
データである輝度値データと第２データである浮動小数
点データの演算だけでなく、第２データと第３データと
の演算すなわち、浮動小数点データ同士の演算が選択的
に可能になる。
データである輝度値データと第２データである浮動小数
点データの演算だけでなく、第２データと第３データと
の演算すなわち、浮動小数点データ同士の演算が選択的
に可能になる。
【００２７】請求項５に係る乗算装置においては、ｍ１
ビットより大きいｍ２ビットで表わされるたとえば倍精
度のようなデータを用いて演算が行なわれるため、浮動
小数点乗算の精度が向上する。
ビットより大きいｍ２ビットで表わされるたとえば倍精
度のようなデータを用いて演算が行なわれるため、浮動
小数点乗算の精度が向上する。
【００２８】請求項６に係る乗算装置においては、第２
データおよび第３データとしてはｍ１ビットのデータま
たはｍ１ビットより大きいｍ２ビットのデータを選択的
に用いて乗算が行なわれるため、単精度だけでなくたと
えば倍精度のデータを用いた浮動小数点乗算が選択的に
可能になる。
データおよび第３データとしてはｍ１ビットのデータま
たはｍ１ビットより大きいｍ２ビットのデータを選択的
に用いて乗算が行なわれるため、単精度だけでなくたと
えば倍精度のデータを用いた浮動小数点乗算が選択的に
可能になる。
【００２９】
（１） 第１実施例 以下この発明の実施例を図面を参照して説明する。図１
はこの発明が適用される乗算装置が組込まれた高速の数
値演算処理を行なうためのマイクロプロセッサのブロッ
ク図である。
はこの発明が適用される乗算装置が組込まれた高速の数
値演算処理を行なうためのマイクロプロセッサのブロッ
ク図である。
【００３０】図１を参照して、グラフィックス処理を高
速に実行するマイクロプロセッサ１００は、整数演算な
どを実行するＲＩＳＣ型ＣＰＵコア１０１と、ＣＰＵコ
ア１０１に接続され、本願発明に係る乗算装置を制御す
る浮動小数点演算制御部１０２と、外部データの入出力
や、外部への制御信号の出力を行なうバス制御部１０３
と、命令をストアする命令キャッシュ１０４と、外部ア
ドレスに接続されメモリの管理を行なうメモリ管理ユニ
ット１０５と、データをストアするデータキャッシュ１
０６とを含む。
速に実行するマイクロプロセッサ１００は、整数演算な
どを実行するＲＩＳＣ型ＣＰＵコア１０１と、ＣＰＵコ
ア１０１に接続され、本願発明に係る乗算装置を制御す
る浮動小数点演算制御部１０２と、外部データの入出力
や、外部への制御信号の出力を行なうバス制御部１０３
と、命令をストアする命令キャッシュ１０４と、外部ア
ドレスに接続されメモリの管理を行なうメモリ管理ユニ
ット１０５と、データをストアするデータキャッシュ１
０６とを含む。
【００３１】外部から与えられたデータはバス制御部１
０３を介して命令キャッシュ１０４やデータキャッシュ
１０６に送られる。命令キャッシュ１０４にストアされ
たコア命令はＣＰＵコア１０１に与えられる。
０３を介して命令キャッシュ１０４やデータキャッシュ
１０６に送られる。命令キャッシュ１０４にストアされ
たコア命令はＣＰＵコア１０１に与えられる。
【００３２】浮動小数点演算制御部１０２は、乗算装置
１１に入力される輝度値データ１、浮動小数点データ２
を出力する。乗算装置１１での演算結果は出力値３とし
て出力され、浮動小数点演算制御部１０２に送られる。
浮動小数点演算制御部１０２からは、乗算装置１１に対
して乗算内容を制御する乗算命令が出力される。
１１に入力される輝度値データ１、浮動小数点データ２
を出力する。乗算装置１１での演算結果は出力値３とし
て出力され、浮動小数点演算制御部１０２に送られる。
浮動小数点演算制御部１０２からは、乗算装置１１に対
して乗算内容を制御する乗算命令が出力される。
【００３３】図２は図１に示したこの発明に係る乗算装
置１１のブロック図であり、従来の図８に対応する。図
２を参照して乗算装置１１に入力される輝度値データ
１、浮動小数点データで表わされる係数２および乗算装
置１１から出力される出力データとなる輝度値データ７
は従来例と同じである。乗算装置１１は従来の図８に示
した固定小数点化装置３、乗算部５およびフォーマット
変換部６の機能をすべてハードウェアとして一体化した
ものである。
置１１のブロック図であり、従来の図８に対応する。図
２を参照して乗算装置１１に入力される輝度値データ
１、浮動小数点データで表わされる係数２および乗算装
置１１から出力される出力データとなる輝度値データ７
は従来例と同じである。乗算装置１１は従来の図８に示
した固定小数点化装置３、乗算部５およびフォーマット
変換部６の機能をすべてハードウェアとして一体化した
ものである。
【００３４】図３は図１に示した乗算装置１１の構成を
示すブロック図である。図３を参照して、乗算装置１１
は４つの８×８ビット乗算器１２〜１５と、それぞれの
８×８ビット乗算器１２〜１５に接続された４つのシフ
タ１６〜１９とを含む。８×８ビット乗算器１２〜１５
のそれぞれは輝度値データ１から透明度を表わす値α、
Ｒ、Ｇ、Ｂのそれぞれの８ビットのデータが入力され、
浮動小数点データで表わされる係数２からはその仮数部
から上位８ビットがそれぞれ入力される。８×８ビット
乗算器１２〜１５は輝度値の各値（８ビット）と浮動小
数点データで表わされる係数２の仮数部の上位８ビット
との積を計算しそれぞれ１６ビットのデータをシフタ１
６〜１９へ出力する。
示すブロック図である。図３を参照して、乗算装置１１
は４つの８×８ビット乗算器１２〜１５と、それぞれの
８×８ビット乗算器１２〜１５に接続された４つのシフ
タ１６〜１９とを含む。８×８ビット乗算器１２〜１５
のそれぞれは輝度値データ１から透明度を表わす値α、
Ｒ、Ｇ、Ｂのそれぞれの８ビットのデータが入力され、
浮動小数点データで表わされる係数２からはその仮数部
から上位８ビットがそれぞれ入力される。８×８ビット
乗算器１２〜１５は輝度値の各値（８ビット）と浮動小
数点データで表わされる係数２の仮数部の上位８ビット
との積を計算しそれぞれ１６ビットのデータをシフタ１
６〜１９へ出力する。
【００３５】ここで係数２がＩＥＥＥ規格に準拠してい
る場合には、最上位の“１”が省略された表現となって
いるため、この８×８ビット乗算器１２〜１５の入力の
一方は係数２の仮数部上位７ビットとその上位に“１”
を付加した８ビットとなる。
る場合には、最上位の“１”が省略された表現となって
いるため、この８×８ビット乗算器１２〜１５の入力の
一方は係数２の仮数部上位７ビットとその上位に“１”
を付加した８ビットとなる。
【００３６】シフタ１６〜１９は、８×８ビット乗算器
１２〜１５の出力の１６ビットデータを浮動小数点デー
タで表わされる係数２の値によって左右方向シフトして
整数部を８ビットのデータとして出力する働きを有す
る。ただし、浮動小数点データで表わされる係数２がＩ
ＥＥＥ規格に準拠している場合には、指数部にはバイア
ス値“０１１１１１１１”（＝１２７）が付加された値
となっているため、まず指数部からこのバイアス値を引
かなければならない。これは、ＩＥＥＥ規格において
は、８ビットの指数部が−１２８〜＋１２７を表わすの
に、負の表現を避けるために１２７を加えた表現をとる
ように定められているためである。これによって表現上
は指数部は−１〜＋２５４となる。このうち−１は∞や
非数等の例外を表わすために用いられるため、数値とし
ての意味をもつのは０〜２５４となり、負の表現が避け
られる。したがって実際の値を求めるには指数部の値か
ら１２７を差し引かなければならない。
１２〜１５の出力の１６ビットデータを浮動小数点デー
タで表わされる係数２の値によって左右方向シフトして
整数部を８ビットのデータとして出力する働きを有す
る。ただし、浮動小数点データで表わされる係数２がＩ
ＥＥＥ規格に準拠している場合には、指数部にはバイア
ス値“０１１１１１１１”（＝１２７）が付加された値
となっているため、まず指数部からこのバイアス値を引
かなければならない。これは、ＩＥＥＥ規格において
は、８ビットの指数部が−１２８〜＋１２７を表わすの
に、負の表現を避けるために１２７を加えた表現をとる
ように定められているためである。これによって表現上
は指数部は−１〜＋２５４となる。このうち−１は∞や
非数等の例外を表わすために用いられるため、数値とし
ての意味をもつのは０〜２５４となり、負の表現が避け
られる。したがって実際の値を求めるには指数部の値か
ら１２７を差し引かなければならない。
【００３７】次に例を挙げて説明する。いま輝度値１の
成分を“００００１０１０”とし、浮動小数点データで
表わされる係数２のバイアスを差し引かれた指数部を
“００００００１０”、最上位に“１”を付加した８ビ
ットの仮数部を“１．００００００１”とする。輝度値
と仮数部との積の結果は“００００１０１０．０００１
０１００”となるが、指数部は十進数で“２”を表わし
ているため左方向へ２ビットシフトして“００００１０
１０００．０１０１００”となるので、整数部の８ビッ
トとして“００１０１０００”が出力される。この８ビ
ットデータを４成分繋ぎ合わせることによって３２ビッ
トの輝度値７を得ることができる。
成分を“００００１０１０”とし、浮動小数点データで
表わされる係数２のバイアスを差し引かれた指数部を
“００００００１０”、最上位に“１”を付加した８ビ
ットの仮数部を“１．００００００１”とする。輝度値
と仮数部との積の結果は“００００１０１０．０００１
０１００”となるが、指数部は十進数で“２”を表わし
ているため左方向へ２ビットシフトして“００００１０
１０００．０１０１００”となるので、整数部の８ビッ
トとして“００１０１０００”が出力される。この８ビ
ットデータを４成分繋ぎ合わせることによって３２ビッ
トの輝度値７を得ることができる。
【００３８】このように、この発明の第１実施例によれ
ば、乗算装置１１を８×８ビット乗算器４個とシフタ４
個で構成したため、簡単な構成で所望の機能を達成する
ことができる。従来のように多数のステップをソフトウ
ェアで制御することなく浮動小数点データを直接入力し
て処理することができるので、プログラミングが容易で
極めて高速なグラフィックス演算を実現することができ
る。
ば、乗算装置１１を８×８ビット乗算器４個とシフタ４
個で構成したため、簡単な構成で所望の機能を達成する
ことができる。従来のように多数のステップをソフトウ
ェアで制御することなく浮動小数点データを直接入力し
て処理することができるので、プログラミングが容易で
極めて高速なグラフィックス演算を実現することができ
る。
【００３９】（２） 第２実施例 図４はこの発明の第２実施例に係る乗算装置を示すブロ
ック図である。図４を参照して、第２実施例において
は、第１実施例における４個の８×８ビット乗算器１２
〜１５を１つに纏め、５６×８ビット乗算器２１として
いる。それぞれが８ビットで表わされる４つの成分から
なる輝度値データ１は５６×８ビット乗算器２１に入力
される前に５６ビットデータ２０に変換される。この変
換においては、まず輝度値データ１の各成分の間に８ビ
ットの０データすなわち“００００００００”を挿入す
ることによって５６ビットデータ２０が作成される。こ
れはハードウェア的にはＲ，Ｇ，Ｂ，αのそれぞれを表
わすデータ部分の間を接地することによって極めて簡単
に達成される。
ック図である。図４を参照して、第２実施例において
は、第１実施例における４個の８×８ビット乗算器１２
〜１５を１つに纏め、５６×８ビット乗算器２１として
いる。それぞれが８ビットで表わされる４つの成分から
なる輝度値データ１は５６×８ビット乗算器２１に入力
される前に５６ビットデータ２０に変換される。この変
換においては、まず輝度値データ１の各成分の間に８ビ
ットの０データすなわち“００００００００”を挿入す
ることによって５６ビットデータ２０が作成される。こ
れはハードウェア的にはＲ，Ｇ，Ｂ，αのそれぞれを表
わすデータ部分の間を接地することによって極めて簡単
に達成される。
【００４０】５６×８ビット乗算器２１においては、５
６ビットデータ２０と浮動小数点データで表わされた係
数２の上部８ビットデータとが第１実施例と同様に乗算
される。輝度値データの各々の成分は８ビットで表わさ
れ、それが係数２から得られた上位８ビットのデータと
乗算されても予め各成分の上位に８ビットの０が準備さ
れているため各成分の乗算結果が混じり合うことはな
い。５６×８ビット乗算器２１での乗算結果は１６ビッ
トずつに区切られてそれぞれシフタ１６〜１９に出力さ
れ、シフタ１６〜１９からそれぞれの上位８ビットが出
力されて輝度値データ７が得られる。
６ビットデータ２０と浮動小数点データで表わされた係
数２の上部８ビットデータとが第１実施例と同様に乗算
される。輝度値データの各々の成分は８ビットで表わさ
れ、それが係数２から得られた上位８ビットのデータと
乗算されても予め各成分の上位に８ビットの０が準備さ
れているため各成分の乗算結果が混じり合うことはな
い。５６×８ビット乗算器２１での乗算結果は１６ビッ
トずつに区切られてそれぞれシフタ１６〜１９に出力さ
れ、シフタ１６〜１９からそれぞれの上位８ビットが出
力されて輝度値データ７が得られる。
【００４１】以上のようにこの発明の第２実施例におい
ては、輝度値データの間に８ビットの０データを入れる
だけで乗算器を１個にすることができる。５６ビットデ
ータ２０に生成は５６×８ビット乗算器２１の入力の必
要箇所に“０”入力を与えるだけで実現できるので、特
別なハードウェアは不要である。これによって乗算器を
１個とすることができ、浮動小数点データで表わされる
係数２の仮数部の入力を１箇所に纏めることができるの
で、配線が容易化され、レイアウト効率が向上する。
ては、輝度値データの間に８ビットの０データを入れる
だけで乗算器を１個にすることができる。５６ビットデ
ータ２０に生成は５６×８ビット乗算器２１の入力の必
要箇所に“０”入力を与えるだけで実現できるので、特
別なハードウェアは不要である。これによって乗算器を
１個とすることができ、浮動小数点データで表わされる
係数２の仮数部の入力を１箇所に纏めることができるの
で、配線が容易化され、レイアウト効率が向上する。
【００４２】（３） 第３実施例 図５はこの発明の第３実施例の内容を示す模式図であ
る。第３実施例においては、本発明の乗算器を浮動小数
点乗算器に適用している。
る。第３実施例においては、本発明の乗算器を浮動小数
点乗算器に適用している。
【００４３】図５を参照して、第３実施例においては第
２実施例とを比べて係数２以外の浮動小数点データで表
わされた係数２３が入力される。輝度値データ１と浮動
小数点データで表わされた係数２３とは輝度値データあ
るいは浮動小数点データの選択ならびにフォーマット変
換を行なう選択／フォーマット変換装置２４に入力され
る。選択／フォーマット変換装置２４の選択は図１に示
した浮動小数点演算制御部１０２から与えられる選択信
号２２の値によって行なわれる。選択／フォーマット変
換装置２４において輝度値データ１が選択された場合は
これを各成分ごとに８ビットずつ切離し、それぞれの間
に８ビットの０データすなわち“００００００００”を
挿入することによって第２実施例と同様の５６ビットデ
ータ２５を得る。また、浮動小数点データで表わされた
係数２３が選択された場合は、この仮数部の先頭に１を
付加しさらにその上位に３２ビットの０データを付加す
ることによって５６ビットの仮数データ２５を得る。こ
こでは仮に、選択信号２２が“１”のときに輝度値デー
タ１を、“０”のときに浮動小数点データで表わされた
係数２３を選択するものとする。
２実施例とを比べて係数２以外の浮動小数点データで表
わされた係数２３が入力される。輝度値データ１と浮動
小数点データで表わされた係数２３とは輝度値データあ
るいは浮動小数点データの選択ならびにフォーマット変
換を行なう選択／フォーマット変換装置２４に入力され
る。選択／フォーマット変換装置２４の選択は図１に示
した浮動小数点演算制御部１０２から与えられる選択信
号２２の値によって行なわれる。選択／フォーマット変
換装置２４において輝度値データ１が選択された場合は
これを各成分ごとに８ビットずつ切離し、それぞれの間
に８ビットの０データすなわち“００００００００”を
挿入することによって第２実施例と同様の５６ビットデ
ータ２５を得る。また、浮動小数点データで表わされた
係数２３が選択された場合は、この仮数部の先頭に１を
付加しさらにその上位に３２ビットの０データを付加す
ることによって５６ビットの仮数データ２５を得る。こ
こでは仮に、選択信号２２が“１”のときに輝度値デー
タ１を、“０”のときに浮動小数点データで表わされた
係数２３を選択するものとする。
【００４４】５６ビットデータ２５は次に５６×２４ビ
ット乗算器３０に入力される。５６×２４ビット乗算器
３０には５６ビットデータ２５以外に、浮動小数点デー
タで表わされた係数２の仮数部の上位に“１”を付加さ
れた２４ビットデータも入力され、ここで５６ビットデ
ータ２５との乗算が行なわれる。
ット乗算器３０に入力される。５６×２４ビット乗算器
３０には５６ビットデータ２５以外に、浮動小数点デー
タで表わされた係数２の仮数部の上位に“１”を付加さ
れた２４ビットデータも入力され、ここで５６ビットデ
ータ２５との乗算が行なわれる。
【００４５】第３実施例における乗算装置１１は排他的
論理和を算出するＸＯＲ回路２６を含む。浮動小数点デ
ータで表わされた係数２および係数２３の符号ビットを
入力とし、両者が一致すれば“０”、異なれば“１”を
それぞれ符号ビットデータ２８として出力する。符号ビ
ットデータ２８は浮動小数点乗算の答えの符号ビットと
なる。
論理和を算出するＸＯＲ回路２６を含む。浮動小数点デ
ータで表わされた係数２および係数２３の符号ビットを
入力とし、両者が一致すれば“０”、異なれば“１”を
それぞれ符号ビットデータ２８として出力する。符号ビ
ットデータ２８は浮動小数点乗算の答えの符号ビットと
なる。
【００４６】乗算装置１１はさらに浮動小数点データで
表わされた係数２および係数２３の指数部の和を計算し
指数部データ２９として出力する加算器２７を含む。た
だし、バイアス値も加算されるため、加算器２７は加算
結果からバイアス値を差し引く機能も備えている必要が
ある。また、輝度計算の際には浮動小数点データ２の指
数部からバイアス値を引いた値を２９に出力する必要が
あるが、これはたとえば浮動小数点データ２３の指数部
を０とすることによって容易に実現できる。このように
して出力２９には、浮動小数点乗算の場合は答の指数部
となる指数データが出力され、輝度計算の場合は浮動小
数点データ２の指数部からバイアス値を引いた値が出力
される。
表わされた係数２および係数２３の指数部の和を計算し
指数部データ２９として出力する加算器２７を含む。た
だし、バイアス値も加算されるため、加算器２７は加算
結果からバイアス値を差し引く機能も備えている必要が
ある。また、輝度計算の際には浮動小数点データ２の指
数部からバイアス値を引いた値を２９に出力する必要が
あるが、これはたとえば浮動小数点データ２３の指数部
を０とすることによって容易に実現できる。このように
して出力２９には、浮動小数点乗算の場合は答の指数部
となる指数データが出力され、輝度計算の場合は浮動小
数点データ２の指数部からバイアス値を引いた値が出力
される。
【００４７】５６×２４ビット乗算器３０からの出力は
その出力結果に対して丸めを行なう丸め回路３１と、シ
フタ１６〜１９に出力される。丸め回路３１の行なう丸
め方法としては、たとえばＩＥＥＥ規格では、最近似値
への丸め、０方向の丸め、プラス∞方向の丸めおよびマ
イナス∞方向の丸めの４種類があり、それぞれ必要に応
じて選ばれる。丸めの結果は後に説明する選択／フォー
マット変換回路３７に出力される。シフタ１６〜１９は
上記実施例と同様のシフタで、それぞれ５６×２４ビッ
ト乗算器３０の出力の最下位から１６ビットずつが入力
され、加算器２７の出力である指数部データ２９の値に
基づいて先の実施例と同様にシフトが行なわれ、それぞ
れ８ビットのデータ３３〜３６が出力される。
その出力結果に対して丸めを行なう丸め回路３１と、シ
フタ１６〜１９に出力される。丸め回路３１の行なう丸
め方法としては、たとえばＩＥＥＥ規格では、最近似値
への丸め、０方向の丸め、プラス∞方向の丸めおよびマ
イナス∞方向の丸めの４種類があり、それぞれ必要に応
じて選ばれる。丸めの結果は後に説明する選択／フォー
マット変換回路３７に出力される。シフタ１６〜１９は
上記実施例と同様のシフタで、それぞれ５６×２４ビッ
ト乗算器３０の出力の最下位から１６ビットずつが入力
され、加算器２７の出力である指数部データ２９の値に
基づいて先の実施例と同様にシフトが行なわれ、それぞ
れ８ビットのデータ３３〜３６が出力される。
【００４８】丸め回路３１からの出力、シフタ１６〜１
９から出力３３〜３６、ＸＯＲ回路２６の出力データで
ある符号ビットデータ２８および加算器２７の出力であ
る指数部データ２９は選択／フォーマット変換装置３７
に入力される。選択／フォーマット変換装置３７は第２
実施例における選択／フォーマット変換装置２４と同様
に選択信号２２の値によって輝度値あるいは浮動小数点
データを出力する。選択信号２２が“１”のときは輝度
値の各成分３３〜３６から輝度値データを出力し、選択
信号２２が“０”のときは符号ビットデータ２８を符号
ビットとし、指数部データ２９を指数部とし、丸め回路
３１からの出力データ３２を仮数部とする浮動小数点デ
ータを出力部４５に出力する。
９から出力３３〜３６、ＸＯＲ回路２６の出力データで
ある符号ビットデータ２８および加算器２７の出力であ
る指数部データ２９は選択／フォーマット変換装置３７
に入力される。選択／フォーマット変換装置３７は第２
実施例における選択／フォーマット変換装置２４と同様
に選択信号２２の値によって輝度値あるいは浮動小数点
データを出力する。選択信号２２が“１”のときは輝度
値の各成分３３〜３６から輝度値データを出力し、選択
信号２２が“０”のときは符号ビットデータ２８を符号
ビットとし、指数部データ２９を指数部とし、丸め回路
３１からの出力データ３２を仮数部とする浮動小数点デ
ータを出力部４５に出力する。
【００４９】以上のように第３実施例においては、選択
信号２２が“１”のときは第１実施例および第２実施例
と同様の輝度値の演算が実行され、選択信号２２が
“０”のときは通常の浮動小数点乗算が実行される。こ
れによって通常の浮動小数点演算だけでなく、輝度の演
算も容易に行なうことができ、グラフィックス計算に適
した乗算器を得ることができる。
信号２２が“１”のときは第１実施例および第２実施例
と同様の輝度値の演算が実行され、選択信号２２が
“０”のときは通常の浮動小数点乗算が実行される。こ
れによって通常の浮動小数点演算だけでなく、輝度の演
算も容易に行なうことができ、グラフィックス計算に適
した乗算器を得ることができる。
【００５０】（４） 第４実施例 図６はこの発明の第４実施例に係る乗算装置の内容を示
すブロック図である。第４実施例においては、この発明
に係る乗算装置を倍精度浮動小数点乗算器に適用してい
る。図６を参照して、乗算装置１１に入力される浮動小
数点データ３８および３９はいずれも１ビットの符号ビ
ット、１１ビットの指数部および５２ビットの仮数部を
持つ６４ビットのデータとなる。これに伴い、５６ビッ
トデータ４６は選択／フォーマット変換装置２４によっ
て輝度値データ１が選択された場合は第３実施例の場合
と同様であるが、浮動小数点データが選択された場合は
浮動小数点データ３９の仮数部５２ビットの上位に
“１”とさらにその上位に３ビットの“０”が付加され
たデータとなる。また、浮動小数点データ３８の仮数部
の上位にも“１”が付加されて５３ビットのデータが入
力するので乗算器５０は５６×５３ビット乗算器とな
る。
すブロック図である。第４実施例においては、この発明
に係る乗算装置を倍精度浮動小数点乗算器に適用してい
る。図６を参照して、乗算装置１１に入力される浮動小
数点データ３８および３９はいずれも１ビットの符号ビ
ット、１１ビットの指数部および５２ビットの仮数部を
持つ６４ビットのデータとなる。これに伴い、５６ビッ
トデータ４６は選択／フォーマット変換装置２４によっ
て輝度値データ１が選択された場合は第３実施例の場合
と同様であるが、浮動小数点データが選択された場合は
浮動小数点データ３９の仮数部５２ビットの上位に
“１”とさらにその上位に３ビットの“０”が付加され
たデータとなる。また、浮動小数点データ３８の仮数部
の上位にも“１”が付加されて５３ビットのデータが入
力するので乗算器５０は５６×５３ビット乗算器とな
る。
【００５１】５６×５３ビット乗算器５０からの出力デ
ータがシフト１６〜１９および丸め回路３１によって処
理され、選択／フォーマット変換装置３７を経て出力デ
ータ４５が得られるまでの構成および動作は第３実施例
の場合と同様である。
ータがシフト１６〜１９および丸め回路３１によって処
理され、選択／フォーマット変換装置３７を経て出力デ
ータ４５が得られるまでの構成および動作は第３実施例
の場合と同様である。
【００５２】なお、出力データ４５は、選択信号２２に
よって輝度値が選択された場合は３２ビットの輝度値デ
ータとなり、浮動小数点データが選択された場合は入力
の浮動小数点データ３８および３９と同様の６４ビット
浮動小数点データとなる。
よって輝度値が選択された場合は３２ビットの輝度値デ
ータとなり、浮動小数点データが選択された場合は入力
の浮動小数点データ３８および３９と同様の６４ビット
浮動小数点データとなる。
【００５３】以上のようにこの発明の第４実施例におい
ては、入力されるデータを倍精度の浮動小数点データと
することによって浮動小数点乗算の精度が向上するだけ
でなく、通常の浮動小数点乗算器が５３×５３ビットの
構成を必要とするのに対して、ここではそれよりもほと
んどハードウェア量の増加しない５６×５３ビット構成
でグラフィックス演算機能を付加することができるの
で、極めて効率よくグラフィックス演算機能の付加を実
現することができる。
ては、入力されるデータを倍精度の浮動小数点データと
することによって浮動小数点乗算の精度が向上するだけ
でなく、通常の浮動小数点乗算器が５３×５３ビットの
構成を必要とするのに対して、ここではそれよりもほと
んどハードウェア量の増加しない５６×５３ビット構成
でグラフィックス演算機能を付加することができるの
で、極めて効率よくグラフィックス演算機能の付加を実
現することができる。
【００５４】（５） 第５実施例 図７はこの発明の第５実施例を示す乗算装置のブロック
図である。第５実施例においては、乗算装置を単精度、
倍精度兼用の浮動小数点乗算器に適用している。言い換
えると本願発明の第３実施例と第４実施例とを組合わせ
たような実施例となっている。
図である。第５実施例においては、乗算装置を単精度、
倍精度兼用の浮動小数点乗算器に適用している。言い換
えると本願発明の第３実施例と第４実施例とを組合わせ
たような実施例となっている。
【００５５】図７を参照して第５実施例においては、単
精度浮動小数点データ２３および倍精度浮動小数点デー
タ３８が入力されそのいずれかを選択するセレクタ４１
と、単精度浮動小数点データ２３と倍精度浮動小数点デ
ータ３９とが入力されそのいずれかを選択するセレクタ
４０とが設けられる。セレクタ４０，４１の選択は図１
に示した浮動小数点演算制御部１０２から出力される選
択信号４２によって行なわれる。選択信号４２の選択に
応じてセレクタ４０，４１は入力された単精度および倍
精度浮動小数点データのうちのいずれかを選択して浮動
小数点データ４３，４４を準備する。乗算装置１１には
輝度値データ１、浮動小数点データ４３，４４が入力さ
れて処理されるが、その装置の構成および動作は上記し
た第３実施例および第４実施例と同様であるのでその説
明は省略する。
精度浮動小数点データ２３および倍精度浮動小数点デー
タ３８が入力されそのいずれかを選択するセレクタ４１
と、単精度浮動小数点データ２３と倍精度浮動小数点デ
ータ３９とが入力されそのいずれかを選択するセレクタ
４０とが設けられる。セレクタ４０，４１の選択は図１
に示した浮動小数点演算制御部１０２から出力される選
択信号４２によって行なわれる。選択信号４２の選択に
応じてセレクタ４０，４１は入力された単精度および倍
精度浮動小数点データのうちのいずれかを選択して浮動
小数点データ４３，４４を準備する。乗算装置１１には
輝度値データ１、浮動小数点データ４３，４４が入力さ
れて処理されるが、その装置の構成および動作は上記し
た第３実施例および第４実施例と同様であるのでその説
明は省略する。
【００５６】以上のように第５実施例においては、単精
度および倍精度の浮動小数点乗算機能に加えて、輝度値
と単精度浮動小数点データとの乗算および輝度値と倍精
度浮動小数点データとの乗算を少ないハードウェアの追
加で実行することができ、多くの機能を実現することが
できる。
度および倍精度の浮動小数点乗算機能に加えて、輝度値
と単精度浮動小数点データとの乗算および輝度値と倍精
度浮動小数点データとの乗算を少ないハードウェアの追
加で実行することができ、多くの機能を実現することが
できる。
【００５７】
【発明の効果】以上のように請求項１に係る発明によれ
ば、輝度値データと浮動小数点データとを直接ハードウ
ェアで演算することが可能であるため、極めて高速な輝
度計算が可能な乗算装置が提供できる。
ば、輝度値データと浮動小数点データとを直接ハードウ
ェアで演算することが可能であるため、極めて高速な輝
度計算が可能な乗算装置が提供できる。
【００５８】請求項２に係る乗算装置においては、乗算
器がＮ個のｎ×ｎビット乗算器で構成されるため、簡単
な構成で輝度値データと浮動小数点データの乗算が可能
な乗算装置が提供できる。
器がＮ個のｎ×ｎビット乗算器で構成されるため、簡単
な構成で輝度値データと浮動小数点データの乗算が可能
な乗算装置が提供できる。
【００５９】請求項３に係る発明においては、特別なハ
ードウェアの追加を要することなく乗算器を１個とする
ことができるため、簡単な構成で高速な輝度計算が可能
な乗算装置が提供できる。
ードウェアの追加を要することなく乗算器を１個とする
ことができるため、簡単な構成で高速な輝度計算が可能
な乗算装置が提供できる。
【００６０】請求項４においては、輝度計算および浮動
小数点乗算とが選択的に実施できるため、通常の浮動小
数点演算だけでなく輝度の演算も容易に行なうことがで
き、グラフィックス計算に適した乗算装置を得ることが
できる。
小数点乗算とが選択的に実施できるため、通常の浮動小
数点演算だけでなく輝度の演算も容易に行なうことがで
き、グラフィックス計算に適した乗算装置を得ることが
できる。
【００６１】請求項５に係る乗算装置においては、処理
される浮動小数点データのビット数が上げられるため、
浮動小数点乗算の精度が向上する。その結果、精度の高
い輝度値データや浮動小数点データの乗算が可能な乗算
装置が提供できる。
される浮動小数点データのビット数が上げられるため、
浮動小数点乗算の精度が向上する。その結果、精度の高
い輝度値データや浮動小数点データの乗算が可能な乗算
装置が提供できる。
【００６２】請求項６に係る乗算装置においては、ビッ
ト数の異なる浮動小数点データと輝度値データを用いて
その乗算が容易に行なわれるため、たとえば単精度およ
び倍精度の浮動小数点乗算機能に加えて、輝度値と単精
度浮動小数点データとの乗算および輝度値と倍精度浮動
小数点データとの乗算を少ないハードウェアの追加で実
行することができる乗算装置が提供できる。
ト数の異なる浮動小数点データと輝度値データを用いて
その乗算が容易に行なわれるため、たとえば単精度およ
び倍精度の浮動小数点乗算機能に加えて、輝度値と単精
度浮動小数点データとの乗算および輝度値と倍精度浮動
小数点データとの乗算を少ないハードウェアの追加で実
行することができる乗算装置が提供できる。
【図１】 この発明が適用される乗算装置が組込まれた
マイクロプロセッサの構成を示すブロック図である。
マイクロプロセッサの構成を示すブロック図である。
【図２】 この発明に係る乗算装置を示すブロック図で
ある。
ある。
【図３】 この発明の第１実施例に係る乗算装置の内容
を示すブロック図である。
を示すブロック図である。
【図４】 この発明の第２実施例に係る乗算装置の内容
を示すブロック図である。
を示すブロック図である。
【図５】 この発明の第３実施例に係る乗算装置の内部
を示すブロック図である。
を示すブロック図である。
【図６】 この発明の第４実施例に係る乗算装置の内容
を示すブロック図である。
を示すブロック図である。
【図７】 この発明の第５実施例に係る乗算装置の内容
を示すブロック図である。
を示すブロック図である。
【図８】 従来の輝度値の乗算を行なう方法を説明する
ための機能ブロック図である。
ための機能ブロック図である。
【図９】 従来の輝度値の乗算を行なう方法を説明する
ための図である。
ための図である。
１ 輝度値データ、２ 係数、１１ 乗算装置、１２〜
１５ ８×８ビット乗算器、１６〜１９ シフタ、２０
５６ビットデータ、２１ 乗算器、２２選択信号、２
３ 浮動小数点データ、２４ 選択／フォーマット変換
装置、２５ ５６ビットデータ、３０ ５６×２４ビッ
ト乗算器、３１ 丸め回路。
１５ ８×８ビット乗算器、１６〜１９ シフタ、２０
５６ビットデータ、２１ 乗算器、２２選択信号、２
３ 浮動小数点データ、２４ 選択／フォーマット変換
装置、２５ ５６ビットデータ、３０ ５６×２４ビッ
ト乗算器、３１ 丸め回路。
Claims (6)
- 【請求項１】 輝度値を表わす第１データを入力する第
１データ入力手段と、 浮動小数点データで表わされる第２データを入力する第
２データ入力手段と、 前記第１および第２データの演算を直接ハードウェアで
行なう演算手段と、 前記演算手段の演算結果を前記入力された輝度値データ
と同じフォーマットで出力する手段とを含む、乗算装
置。 - 【請求項２】 前記第１のデータはＮ個の成分で規定さ
れ、前記各成分はそれぞれｎ１ビットで表わされ、前記
第２データはｍ１ビットで表わされ、 前記演算手段はさらに、前記第１データを各々が前記ｎ
１ビットを有するＮ個の成分に分離する手段と、前記第
２データから前記ｎ１ビットを有する仮数部を抽出する
手段とを含む乗算準備手段と、前記Ｎ個のｎ１×ｎ１ビ
ット乗算器とを含む、請求項１に記載の乗算装置。 - 【請求項３】 前記第１のデータはＮ個の成分で規定さ
れ、前記各成分はそれぞれｎ１ビットで表わされ、前記
第２データはｍ１ビットで表わされ、 前記演算手段は乗算準備手段と乗算器とを含み、 前記乗算準備手段は、前記第１データを各々がｎ１ビッ
トを有するＮ個の成分に分離する手段と、前記第２デー
タから前記ｎ１ビットを有する仮数部を抽出する手段と
を含み、 前記乗算器は、各々がｎ１ビットで表わされた前記Ｎ個
の成分のそれぞれのデータの間に（Ｎ−１）個のｎ１ビ
ットの“０”を書込んだｎ１×（２Ｎ−１）ビットのデ
ータをハードウェアで準備する第１データ準備手段およ
び前記準備されたｎ１×（２Ｎ−１）ビットのデータと
前記第２データから抽出されたｎ１ビットの仮数部との
乗算を行なう、請求項１に記載の乗算装置。 - 【請求項４】 前記装置はさらに、ｍ１ビットの浮動小
数点データで表わされる第３データを入力する第３デー
タ入力手段と、前記第３データからｎ２ビットを有する
仮数部を抽出する手段とを含み、 前記第２データから仮数部を抽出する手段はｎ１ビット
ではなく、ｎ２ビットを有する仮数部を抽出し、 前記乗算準備手段はさらに、 外部からの信号に応答して前記第１データと第２データ
との第１の乗算か、前記第２データと第３データとの第
２の乗算のいずれかを選択する選択手段と、 前記選択に応じて前記第１の乗算であれば、前記第１デ
ータ準備手段からのデータを準備し、前記第２の乗算で
あれば、下位にｎ２ビットの仮数部を有し、上位に（ｎ
１×（２Ｎ−１）−ｎ２）ビットの“０”を有するｎ１
×（２Ｎ−１）ビットデータを準備する第２データ準備
手段からのデータを準備する手段とを含み、 前記乗算器は、前記選択に応じて前記第１または第２デ
ータ準備手段の準備した前記ｎ１×（２Ｎ−１）ビット
データと前記第２データから抽出されたｎ２ビットのデ
ータとの乗算を行なう、請求項３に記載の乗算装置。 - 【請求項５】 前記第２データおよび第３データは、前
記ｍ１ビットより大きいｍ２ビットで表わされ、それに
よって前記第２および第３データから仮数部を抽出する
手段はｎ３ビットの仮数部を抽出し、 前記第２データ準備手段は、前記選択に応じて、前記第
２の乗算であれば下位にｎ３ビットの仮数部を有し、上
位に（ｎ１×（２Ｎ−１）−ｎ３）ビットの“０”を有
するｎ１×（２Ｎ−１）ビットデータを準備し、 前記乗算器は前記選択に応じて前記準備されたｎ１×
（２Ｎ−１）ビットデータと前記第２データから抽出さ
れたｎ３ビットデータとの乗算を行なう、請求項４に記
載の乗算装置。 - 【請求項６】 前記装置はさらに、 外部から与えられる信号に応答して前記ｍ１ビットで表
わされる第４データと前記ｍ１ビットより大きいｍ２ビ
ットで表わされる第５データおよび前記ｍ１ビットで表
わされる第６データと前記ｍ２ビットで表わされる第７
データとからそれぞれが前記ｍ１またはｍ２ビットで表
わされる前記第２および第３データを選択する手段を含
み、外部から与えられる信号に応じて、前記第２および
第３データがｍ１ビットである場合には、ｎ３ビットデ
ータをｎ２ビットデータに切換える手段とを含む、請求
項５に記載の乗算装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14800894A JP3583474B2 (ja) | 1994-06-29 | 1994-06-29 | 乗算装置 |
| US08/460,948 US5666301A (en) | 1994-05-29 | 1995-06-05 | Multiplier carrying out numeric calculation at high speed |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14800894A JP3583474B2 (ja) | 1994-06-29 | 1994-06-29 | 乗算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0816365A true JPH0816365A (ja) | 1996-01-19 |
| JP3583474B2 JP3583474B2 (ja) | 2004-11-04 |
Family
ID=15443050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14800894A Expired - Fee Related JP3583474B2 (ja) | 1994-05-29 | 1994-06-29 | 乗算装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5666301A (ja) |
| JP (1) | JP3583474B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5752092A (en) * | 1994-04-27 | 1998-05-12 | Nikon Corporation | Control unit for a vibration compensation device for use in an optical imaging system |
| JP5853177B2 (ja) * | 2011-04-08 | 2016-02-09 | パナソニックＩｐマネジメント株式会社 | データ処理装置、及びデータ処理方法 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2888206B2 (ja) * | 1996-08-30 | 1999-05-10 | 日本電気株式会社 | データ処理装置 |
| GB2317248B (en) * | 1996-09-02 | 2001-08-15 | Siemens Plc | Floating point number data processing means |
| US5973705A (en) * | 1997-04-24 | 1999-10-26 | International Business Machines Corporation | Geometry pipeline implemented on a SIMD machine |
| GB2355087B (en) * | 1999-10-08 | 2003-12-17 | Mitel Corp | Method & apparatus for calculating energy in A-law or Á-law encoded speech signals |
| US7366749B2 (en) * | 2001-05-25 | 2008-04-29 | Sun Microsystems, Inc. | Floating point adder with embedded status information |
| US7831652B2 (en) * | 2001-05-25 | 2010-11-09 | Oracle America, Inc. | Floating point multiplier with embedded status information |
| US6961744B2 (en) * | 2001-05-25 | 2005-11-01 | Sun Microsystems, Inc. | System and method for generating an integer part of a logarithm of a floating point operand |
| US7069289B2 (en) * | 2001-05-25 | 2006-06-27 | Sun Microsystems, Inc. | Floating point unit for detecting and representing inexact computations without flags or traps |
| US7069288B2 (en) * | 2001-05-25 | 2006-06-27 | Sun Microsystems, Inc. | Floating point system with improved support of interval arithmetic |
| US7430576B2 (en) * | 2001-05-25 | 2008-09-30 | Sun Microsystems, Inc. | Floating point square root provider with embedded status information |
| US7363337B2 (en) * | 2001-05-25 | 2008-04-22 | Sun Microsystems, Inc. | Floating point divider with embedded status information |
| US7016928B2 (en) * | 2001-05-25 | 2006-03-21 | Sun Microsystems, Inc. | Floating point status information testing circuit |
| US7191202B2 (en) * | 2001-05-25 | 2007-03-13 | Sun Microsystems, Inc. | Comparator unit for comparing values of floating point operands |
| US7613762B2 (en) * | 2001-05-25 | 2009-11-03 | Sun Microsystems, Inc. | Floating point remainder with embedded status information |
| US6976050B2 (en) * | 2001-05-25 | 2005-12-13 | Sun Microsystems, Inc. | System and method for extracting the high part of a floating point operand |
| US7133890B2 (en) | 2001-05-25 | 2006-11-07 | Sun Microsystems, Inc. | Total order comparator unit for comparing values of two floating point operands |
| US7444367B2 (en) * | 2001-05-25 | 2008-10-28 | Sun Microsystems, Inc. | Floating point status information accumulation circuit |
| US6993549B2 (en) * | 2001-05-25 | 2006-01-31 | Sun Microsystems, Inc. | System and method for performing gloating point operations involving extended exponents |
| US7003540B2 (en) * | 2001-05-25 | 2006-02-21 | Sun Microsystems, Inc. | Floating point multiplier for delimited operands |
| US7395297B2 (en) * | 2001-05-25 | 2008-07-01 | Sun Microsystems, Inc. | Floating point system that represents status flag information within a floating point operand |
| US7228324B2 (en) * | 2001-05-25 | 2007-06-05 | Sun Microsystems, Inc. | Circuit for selectively providing maximum or minimum of a pair of floating point operands |
| US6970898B2 (en) * | 2001-05-25 | 2005-11-29 | Sun Microsystems, Inc. | System and method for forcing floating point status information to selected values |
| US7219117B2 (en) * | 2002-12-17 | 2007-05-15 | Sun Microsystems, Inc. | Methods and systems for computing floating-point intervals |
| US7236999B2 (en) * | 2002-12-17 | 2007-06-26 | Sun Microsystems, Inc. | Methods and systems for computing the quotient of floating-point intervals |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4594679A (en) * | 1983-07-21 | 1986-06-10 | International Business Machines Corporation | High speed hardware multiplier for fixed floating point operands |
| US4985848A (en) * | 1987-09-14 | 1991-01-15 | Visual Information Technologies, Inc. | High speed image processing system using separate data processor and address generator |
| US4953119A (en) * | 1989-01-27 | 1990-08-28 | Hughes Aircraft Company | Multiplier circuit with selectively interconnected pipelined multipliers for selectively multiplication of fixed and floating point numbers |
| JPH04127364A (ja) * | 1990-09-19 | 1992-04-28 | Nec Corp | 積和算器 |
| US5268854A (en) * | 1990-11-13 | 1993-12-07 | Kabushiki Kaisha Toshiba | Microprocessor with a function for three-dimensional graphic processing |
-
1994
- 1994-06-29 JP JP14800894A patent/JP3583474B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-05 US US08/460,948 patent/US5666301A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5752092A (en) * | 1994-04-27 | 1998-05-12 | Nikon Corporation | Control unit for a vibration compensation device for use in an optical imaging system |
| JP5853177B2 (ja) * | 2011-04-08 | 2016-02-09 | パナソニックＩｐマネジメント株式会社 | データ処理装置、及びデータ処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5666301A (en) | 1997-09-09 |
| JP3583474B2 (ja) | 2004-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3583474B2 (ja) | 乗算装置 | |
| US6370559B1 (en) | Method and apparatus for performing N bit by 2*N−1 bit signed multiplications | |
| TWI402766B (zh) | 繪圖處理器 | |
| JP2610095B2 (ja) | イメージ表示装置及び方法 | |
| US5844830A (en) | Executing computer instrucrions by circuits having different latencies | |
| US5506799A (en) | Booth array multiplying circuit having carry correction | |
| US5442577A (en) | Sign-extension of immediate constants in an alu | |
| CN110955406A (zh) | 浮点动态范围扩展 | |
| JP2000506646A (ja) | ブレンド論理を使用して色空間変換を行う方法および装置 | |
| JP2000259394A (ja) | 浮動小数点乗算器 | |
| KR19990013698A (ko) | 연산방법 및 연산장치 | |
| US7890558B2 (en) | Apparatus and method for precision binary numbers and numerical operations | |
| US4916531A (en) | Color video processing circuitry | |
| US5574672A (en) | Combination multiplier/shifter | |
| US7647368B2 (en) | Data processing apparatus and method for performing data processing operations on floating point data elements | |
| US4823300A (en) | Performing binary multiplication using minimal path algorithm | |
| EP0326006A2 (en) | Format converting circuit for numeric data | |
| JP3579087B2 (ja) | 演算器およびマイクロプロセッサ | |
| JPH086789A (ja) | 複数命令を同時に進行させる方法及びそのためのプロセッサ | |
| JP3462054B2 (ja) | 並列加減算回路 | |
| JP2765516B2 (ja) | 積和演算器 | |
| US7237000B2 (en) | Speed of execution of a conditional subtract instruction and increasing the range of operands over which the instruction would be performed correctly | |
| JPH02205923A (ja) | 演算プロセッサ | |
| JP3201097B2 (ja) | 乗算器における乗算処方方法 | |
| JP3247759B2 (ja) | 演算処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040729 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |