[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0810950Y2 - 電力半導体装置 - Google Patents

電力半導体装置

Info

Publication number
JPH0810950Y2
JPH0810950Y2 JP9716990U JP9716990U JPH0810950Y2 JP H0810950 Y2 JPH0810950 Y2 JP H0810950Y2 JP 9716990 U JP9716990 U JP 9716990U JP 9716990 U JP9716990 U JP 9716990U JP H0810950 Y2 JPH0810950 Y2 JP H0810950Y2
Authority
JP
Japan
Prior art keywords
power semiconductor
external connection
semiconductor device
end side
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9716990U
Other languages
English (en)
Other versions
JPH0455151U (ja
Inventor
友広 鈴木
達也 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP9716990U priority Critical patent/JPH0810950Y2/ja
Publication of JPH0455151U publication Critical patent/JPH0455151U/ja
Application granted granted Critical
Publication of JPH0810950Y2 publication Critical patent/JPH0810950Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Combinations Of Printed Boards (AREA)

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、2枚の電子部品実装用基板を向かい合わせ
に配置してそれらの間をモールド樹脂の充填により封止
した構造の電力半導体装置に関するものである。
〈従来の技術〉 この種の従来の一般的な電力半導体装置は、その切断
側面を示した第4図のような構成になっている。即ち、
金属ベース絶縁基板6上に、パワートランジスタチップ
等の電力半導体素子7a,7bが、放熱用ヒートスプレッダ8
a,8b上にダイボンドして搭載され、且つワイヤ10をボン
ディングして電気的接続され、また、外部との接続用端
子5が側方に突設されている。
一方、制御回路基板2には、種々の電子部品3a,3bや
マイクロコンピュータ(図示せず)が搭載されて前述の
電力半導体素子7a,7bの駆動制御回路が形成されてい
る。
そして、両基板2,6は、各々の実装面を相対向させ且
つコネクタ4および外部接続用端子5を外部に突出させ
た状態で外枠ケース1に接着されて一面開口した函状に
組み合わされ、この内部空間をモールド樹脂9の充填に
より封止した構造になっている。
〈考案が解決しようとする課題〉 然し乍ら、前記電力半導体装置では、2種の基板2,6
を相対向させる構造であるから、装置自体の厚みを薄く
してパッケージをコンパクトにするために、2種の基板
2,6の間隔を狭くすることが考えられるが、それに伴っ
てコネクタ4と端子5との間隔も狭くなることに起因し
て以下のような問題が生じる。即ち、電力半導体素子7
a,7bが給電されて発熱すると、この熱が端子5に伝導
し、この端子5に近接しているコネクタ4が溶融する可
能性があり、信頼性が極めて低下する。また、製造上に
おいても、モールド樹脂9の注入口においてコネクタ4
と端子5とが近接しているためにセールド樹脂9の注入
作業が困難となる。更に、使用上においてもコネクタ4
および端子5への接続のための差し込み作業が行ない難
いという欠点が生じる。これが装置自体の薄型化および
パッケージのコンパクト化を阻害しており、多くのモー
ルド樹脂9を要してコスト高の要因になっている。
本考案は、このような従来の問題点に鑑みてなされた
ものであり、信頼性の低下や製造工程および使用時の各
作業性の低下を来すことなく薄型化およびコストダウン
を達成することのできる電力半導体装置を提供すること
を技術的課題とするものである。
〈課題を解決するための手段〉 本考案は、上記した課題を達成するための技術的手段
として、電力半導体装置を次のように構成した。即ち、
2枚の電子部品実装基板がそれらの各実装面を向かい合
わせて配置され且つそれらの各外部接続用部材を同一方
向に外部突出させて外枠ケースに取り付けられていると
ともに、前記両基板間がモールド樹脂を充填して封止さ
れた電力半導体装置において、前記2枚の基板の間隔
を、前記外部接続用部材を有する一端部側間に対し反対
側の他端部側間を狭くしたことを特徴として構成されて
いる。
〈作用〉 2枚の基板の間隔を、外部接続用部材を有する一端部
側間に対し反対側の他端部側間を狭くしたので、両基板
の他端部側の間隔が狭くなっている分だけ薄型化でき、
それに伴ってパッケージがコンパクトになってコストダ
ウンを達成することができる。
しかも、両基板の一端部側の間隔が広い状態になって
いることと、この一端部側に向けて両基板が拡がる状態
に斜めに対向していることとにより、両基板の各々の外
部接続用部材の間隔が広くなるので、例えば電力半導体
素子の発熱によって外部接続用部材としてのコネクタが
溶融することがなく、モールド樹脂の注入作業も注入口
が広いことにより容易に行うことができ、更に、使用上
においても外部接続用部材の接続作業を円滑に行うこと
ができる。
〈実施例〉 以下、本考案の好ましい一実施例について図面を参照
しながら詳細に説明する。
第1図は本考案の一実施例として駆動回路内蔵型パワ
ートランジスタモジュールに適用した場合を例示した切
断左側面図で、第2図および第3図はその平面図および
正面図であり、これらの図において第4図と同一若しく
は同等のものには同一の符号を付してその説明を省略す
る。そして、第4図と相違する点は、外枠ケース11の形
状が異るのみである。即ち、第1図と第4図との対比か
ら明らかなように、外枠ケース11は、両基板2,6を、コ
ネクタ4や外部接続用端子5を設けた図の右端側(正面
側)において第4図の従来装置と同程度の間隔であっ
て、且つ図の左端側(背面側)において可及的に近接さ
せた状態で取り付けられる形状になっている。
従って、背面側において両基板2,6の間隔が従来に比
し格段に狭くなっているので、その分だけ薄型化を達成
でき、パッケージがコンパクトになってコトスダウンを
達成することができる。
しかも、正面側においては両基板2,6の間隔が従来と
同程度になっているが、制御回路基板2が金属ベース絶
縁基板6に対し正面側に向けて拡がる状態に斜めに対向
していることにより、コネクタ4と外部接続用端子5と
の間隔が従来装置に比し僅かではあるが広くなるので、
電力半導体素子7a,7bの発熱によってコネクタ4が溶融
することがなく、モールド樹脂9の注入作業も注入口に
おけるコネクタ4と外部接続用端子5との間隔が広いこ
とにより容易に行うことができ、更に、使用上において
もコネクタ4および外部接続用端子5の差し込み作業を
円滑に行うことができる。
尚、前記実施例では駆動回路内蔵型パワートランジス
タモジュールについて説明したが、これに限定されるも
のではない。
〈考案の効果〉 以上のように本考案の電力半導体装置によると、2枚
の基板の間隔を、外部接続用部材を有する一端部側間に
対し反対側の他端部側間を狭くしたので、両基板の他端
部側の間隔が狭くなっている分だけ薄型化でき、それに
伴ってパッケージがコンパクトになってモールド樹脂の
使用量が低減し、しかも、何ら構成部品を付加しないの
で、相当のコストダウンを達成することができる。
更に、両基板の一端部側の間隔が広い状態になってい
ることと、この一端部側に向けて両基板が拡がる状態に
斜めに対向していることとにより、両基板の各々の外部
接続用部材の間隔が広くなるので、例えば電力半導体素
子の発熱によって外部接続用部材としてのコネクタが溶
融することがなく、モールド樹脂の注入作業も注入口に
おける各々の外部接続用部材の間隔が広いことにより容
易に行うことができ、更にまた、使用上においても外部
接続用部材の接続作業を円滑に行うことができる。
【図面の簡単な説明】 第1図は本考案の一実施例の切断左側断面図、 第2図はそれの平面図、 第3図はそれの正面図、 第4図は従来装置の切断側面図である。 2,6……基板 3a,3b……電子部品 4……コネクタ(外部接続用部材) 5……端子(外部接続用部材) 7a,7b……電力半導体素子 9……モールド樹脂 11……外枠ケース

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】2枚の電子部品実装基板がそれらの各実装
    面を向かい合わせて配置され且つそれらの各外部接続用
    部材を同一方向に外部突出させて外枠ケースに取り付け
    られているとともに、前記両基板間がモールド樹脂を充
    填して封止された電力半導体装置において、前記2枚の
    基板の間隔を、前記外部接続用部材を有する一端部側間
    に対し反対側の他端部側間を狭くしたことを特徴とする
    電力半導体装置。
JP9716990U 1990-09-14 1990-09-14 電力半導体装置 Expired - Fee Related JPH0810950Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9716990U JPH0810950Y2 (ja) 1990-09-14 1990-09-14 電力半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9716990U JPH0810950Y2 (ja) 1990-09-14 1990-09-14 電力半導体装置

Publications (2)

Publication Number Publication Date
JPH0455151U JPH0455151U (ja) 1992-05-12
JPH0810950Y2 true JPH0810950Y2 (ja) 1996-03-29

Family

ID=31837300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9716990U Expired - Fee Related JPH0810950Y2 (ja) 1990-09-14 1990-09-14 電力半導体装置

Country Status (1)

Country Link
JP (1) JPH0810950Y2 (ja)

Also Published As

Publication number Publication date
JPH0455151U (ja) 1992-05-12

Similar Documents

Publication Publication Date Title
JP3446168B2 (ja) 電子部品を受容するためのパツケージ
CN113016068B (zh) 半导体模块、功率转换装置及半导体模块的制作方法
JP3251323B2 (ja) 電子回路デバイス
JPH03108744A (ja) 樹脂封止型半導体装置
JP2003249624A (ja) 半導体装置
JPH0810950Y2 (ja) 電力半導体装置
JP4329961B2 (ja) 複合半導体装置
JPH10242385A (ja) 電力用混合集積回路装置
JPH0661372A (ja) ハイブリッドic
JP3183063B2 (ja) 半導体装置
JPH0810951Y2 (ja) 電力半導体装置
JPH02266557A (ja) 半導体装置
JP2574605Y2 (ja) 複合半導体装置
JPH0278265A (ja) リードフレームおよびそのリードフレームを使用した複合半導体装置
JP2816496B2 (ja) 電子部品搭載用基板
JPH06268086A (ja) 半導体集積回路装置およびそれが装着されるプリント基板
JP3413135B2 (ja) 半導体モジュールの製造方法
JP3093944B2 (ja) Icメモリカードの製造方法
JP3201270B2 (ja) 半導体装置
JP2840232B2 (ja) 半導体装置及びその製造方法
JPH03108364A (ja) パワーic装置
JPH06140535A (ja) テープキャリアパッケージ型半導体装置
JPH0648876Y2 (ja) 半導体装置
JPH07106470A (ja) 半導体装置
JP2577640Y2 (ja) リ−ドフレ−ム

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees