JPH07283381A

JPH07283381A - 貼合わせ半導体基体の製造方法

Info

Publication number: JPH07283381A
Application number: JP6070397A
Authority: JP
Inventors: Yoshihiko Fukumoto; 嘉彦福元; Mamoru Miyawaki; 守宮脇
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-04-08
Filing date: 1994-04-08
Publication date: 1995-10-27

Abstract

(57)【要約】【目的】ボイドの発生を抑え、デバイス不良の発生を
低減する。【構成】半導体基板１と基板３とを絶縁層４を介して
貼り合わせる貼合わせ半導体基体の製造方法において、
前記半導体基板１の接着する側の表面に、湿式１０００
℃の熱酸化膜におけるフッ酸とアンモニア水との混合液
のエッチングレートよりも２倍以上速くかつ不純物が添
加されていない酸化膜２を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は貼合わせ半導体基体の製
造方法に係わり、特に半導体基板と基板とを絶縁層を介
して貼り合わせる貼合わせ半導体基体の製造方法に関す
るものである。

【０００２】

【従来の技術】従来のＳＯＩ（Ｓｉｌｉｃｏｎ−ｏｎ−
Ｉｎｓｕｌａｔｏｒ）基板の製造方法を図３２〜図３４
を用いて説明する。

【０００３】まず図３２に示すように、２枚のシリコン
ウエハ１，３の表面を鏡面仕上げし、一方のシリコンウ
エハ３を酸化して所望の厚さのＳｉＯ₂ 膜４を形成し、
両ウエハをＲＣＡ洗浄し、乾燥後図３３に示すように清
浄な雰囲気中で貼り合せる。ＳｉＯ₂ 膜４が親水性であ
るため、ＳｉＯ₂ 表面のＨ₂ Ｏ分子を介してＳｉとＳｉ
Ｏ₂ が水素結合で密着する。さらにこの貼り合ったウエ
ハをＮ₂ 雰囲気中において、８００〜１２００℃で熱処
理し、ＳｉとＳｉＯ₂ の結合をシラノール結合（Ｓｉ−
Ｏ−Ｓｉ）に変え、結合強度を大きくする。次に一方の
Ｓｉウエハ１を研削、研磨し、Ｓｉ膜厚０．５〜２μｍ
のＳＯＩ基板を得る（図３４）。

【０００４】

【発明が解決しようとする課題】上記のような貼り合せ
ＳＯＩ基板の貼り合せ工程において、Ｓｉウエハの貼り
合せ界面は、結合相手のない化学的に活性なＳｉの結合
手（ダングリングボンド）がウエハ外部へ伸びているた
めパーティクルや炭素化合物分子、金属原子などが付着
し易い状態になっている。上記パーティクルや炭素化合
物分子がＳｉ表面に付着した状態で、ＳｉＯ₂ 膜を設け
た他方のＳｉ基板と貼り合せを行うと、ＳｉＯ₂ の水素
結合相手であるＳｉの結合手がふさがれているため、結
合が不完全となり、熱処理を行った際にもＳｉ−Ｏ−Ｓ
ｉのシラノール結合が生成されないため弱接着領域とな
り、後の研削、研磨工程で貼り合せ部分が剥離し、直径
数μｍ〜数ｍｍ大のボイドとなる問題がある。また貼り
合せ後の熱処理工程で、付着したパーティクルや炭素化
合物分子がガス化、熱膨張し、貼り合せ界面の広い領域
で空隙が生じ、直径数ｃｍ大のボイドになる問題があ
る。一方、貼り合せ界面に取り込まれた金属原子は、貼
り合せ界面に界面準位を生じ、Ｓｉ膜中に拡散し再結合
中心となり、デバイスを作成した際に貼り合せ界面をリ
ークパスとしたＭＯＳリークや、再結合電流を生じ、デ
バイスの特性を劣化する問題がある。さらに、従来のＳ
ｉウエハの洗浄方法では、上記Ｓｉ表面に形成される自
然酸化膜が不均一なためそれが原因で他方の基板との密
着性がみだれ、ボイドが発生する問題点があった。

【０００５】また、上記の問題点とは別に、熱酸化膜が
形成されたシリコンウエハの該熱酸化膜面と他のシリコ
ンウエハの単結晶面とを貼合わせる場合、又は各々熱酸
化膜が形成された２枚のシリコンウエハの該熱酸化膜面
どうしを貼合わせる場合に、熱酸化膜は緻密な膜で粘度
が低くボイドが多いという問題もある。この対策とし
て、熱酸化膜にボロン，リン等をドープして粘度を変化
させてボイドを減少させる方法が提案されている。

【０００６】しかしながら、この方法においては、特に
ＳｉＯ₂ −Ｓｉ貼り合わせの場合、ボロン，リン等がデ
バイス動作上問題となる場合がある。例えば、Ｐ型ＴＦ
Ｔの場合ボロンを使用すると界面リークを引き起こし、
Ｎ型ＴＦＴの場合ではリンが問題となる。従って、ＣＭ
ＯＳ型ではボロン，リン等の不純物を導入することは困
難である。さらに、上記不純物導入工程で、ゴミ等の付
着が増加し、これらの異物によるボイドがかえって増加
することもある。

【０００７】

【課題を解決するための手段】本発明の貼合わせ半導体
基体の製造方法は、半導体基板と基板とを絶縁層を介し
て貼り合わせる貼合わせ半導体基体の製造方法におい
て、前記半導体基板の接着する側の表面に、湿式１００
０℃の熱酸化膜におけるフッ酸とアンモニア水との混合
液のエッチングレートよりも２倍以上速くかつ不純物が
添加されていない酸化膜を形成する工程を有することを
特徴とする。

【０００８】

【作用】本発明は、半導体基板の接着する側の表面を前
記酸化膜で全面にわたって均一に覆うことにより、ウエ
ハ表面へのパーティクル、炭素化合物分子、金属原子の
付着を防ぎ、パーティクル、炭素化合物分子が原因とな
るボイドの発生を抑え、金属原子が原因となるデバイス
不良の発生を低減すると共に、不純物を導入することな
く、酸化膜の密度を低下させてボイドを低減させ、かつ
平坦で均一でしかもゴミの付着も防止できる貼合わせ半
導体基体を得るものである。

【０００９】

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。なお、以下に説明する各実施例を示す
図１〜図３１において図３２〜図３４に示した構成部材
と同一構成部材については同一番号を付するものとす
る。（第１実施例）図１〜図５は、本発明の第１実施例によ
るＳＯＩ基板の作製過程を示す図である。図１〜図５に
おいて、１はシリコンウエハ、２は薄いシリコン酸化
膜、３はシリコンウエハ、４はシリコン酸化膜、５は貼
り合せ界面である。以下順を追って本実施例によるＳＯ
Ｉ基板の作製方法を説明する。

【００１０】図１において、シリコンウエハ１は低濃度
のｎ型基板またはｐ型基板であり、その不純物濃度は１
０¹³〜１０¹⁵である。これらの濃度は使用用途により所
望のものを選べば良く、この値に限定されるものではな
い。このシリコンウエハ１をＨ₂ ＳＯ₄ とＨ₂ Ｏ₂ の１
２０℃混合水溶液中に１０分間浸し、有機物を除去した
後、１．５％ＨＦ水溶液に２０秒間浸し、表面に形成さ
れた自然酸化膜を除去する。

【００１１】次に図２に示すように、このシリコンウエ
ハ１を酸素雰囲気の４００℃の炉の中で１０〜２０分熱
酸化し、表面に厚さ２０オングストローム程度の薄い酸
化膜２を形成する。

【００１２】ここで、酸化膜２について行った特性評価
について説明する。１０００℃ｗｅｔで熱酸化したサン
プルでフッ酸量を減少させたフッ酸とアンモニア水との
混合からなるバッファードフッ酸のエッチングレートが
１オングストローム／分の時、酸化膜２で上記バッファ
ードフッ酸のエッチングレートを測定した。この場合２
オングストローム／分で約２倍であった。なお、酸化膜
２を形成する場合、熱酸化の温度を徐々に低下させ、成
長させた膜に対して上記バッファードフッ酸によりエッ
チングレートの測定実験をしたところ、６００℃酸化の
時エッチングレートは１０００℃ｗｅｔ酸化に比べて、
エッチングレートは約１．５〜１．８倍と向上したが、
この膜を介してボンディングしてもボイド数はそれ程減
少しなかったが、上記のように４００℃酸化の時、エッ
チングレートは約２倍となりボイド数は従来に比較して
約１ケタ以下と激減した。

【００１３】また、薄い酸化膜２は、Ｐｔ片を入れた２
０〜３０℃のＨ₂ Ｏ₂ 水溶液にＳｉウエハ１を３０〜６
０分間浸すことによっても形成され、Ｈ₂ Ｏ₂ がＰｔ触
媒によりＨ₂ Ｏ₂ →Ｈ₂ Ｏ＋Ｏ^2-＋２ｈ⁺ （ｈ⁺ ：ホー
ル）と分解され、ここで生じた酸化力の強いＯ^2-により
Ｓｉ表面が酸化され、Ｓｉウエハ１表面に膜厚が均一な
薄いＳｉＯ₂ 膜２が形成される。なお、この膜に対して
上記バッファードフッ酸でエッチングしたところ、エッ
チングレートが５オングストローム／分から４０オング
ストローム／分のものが得られた。このレートはＨ₂ Ｏ
₂ の量やその処理温度により変化するが、これらのエッ
チングレートが高い膜ほどボイドの数が減り良好なもの
が得られることがわかった。

【００１４】なお、上記のように化学的に厚さ２０オン
グストローム程度の薄い酸化膜を形成する方法としては
次に示す方法も可能であった。（１）Ｈ₂ ＳＯ₄ ：Ｈ₂ Ｏ₂ ＝４：１の溶液にＳｉウエ
ハを１２０℃，１０分の条件で浸したところ、Ｓｉウエ
ハ上に薄い酸化膜が形成された。この酸化膜に対して上
記バッファードフッ酸でエッチングしたところエッチン
グレートは５オングストローム／分から１５オングスト
ローム／分であった。（２）オゾンＯ₃ を２ｐｐｍ添加したＨ₂ Ｏ中にＳｉウ
エハを３０℃，１０分の条件で浸したところ、Ｓｉウエ
ハ上に薄い酸化膜が形成された。この酸化膜に対して上
記バッファードフッ酸でエッチングしたところエッチン
グレートは２０オングストローム／分から４０オングス
トローム／分であった。（３）３０％Ｈ₂ Ｏ₂ を添加したＨ₂ Ｏ中にＳｉウエハ
を９０℃，１０分の条件で浸したところ、Ｓｉウエハ上
に薄い酸化膜が形成された。この酸化膜に対して上記バ
ッファードフッ酸でエッチングしたところエッチングレ
ートは１５オングストローム／分から３０オングストロ
ーム／分であった。（４）ＮＨ₄ ＯＨ：Ｈ₂ Ｏ₂ ：Ｈ₂ Ｏ＝０．０５：１：
５の溶液にＳｉウエハを９０℃，１０分の条件で浸した
ところ、Ｓｉウエハ上に薄い酸化膜が形成された。この
酸化膜に対して上記バッファードフッ酸でエッチングし
たところエッチングレートは１０オングストローム／分
から２０オングストローム／分であった。（５）ＨＣｌ：Ｈ₂ Ｏ₂ ：Ｈ₂ Ｏ＝１：１：６の溶液に
Ｓｉウエハを９０℃，１０分の条件で浸したところ、Ｓ
ｉウエハ上に薄い酸化膜が形成された。この酸化膜に対
して上記バッファードフッ酸でエッチングしたところエ
ッチングレートは２０オングストローム／分から４０オ
ングストローム／分であった。

【００１５】次に図３及び図４に示すように、Ｓｉウエ
ハ１と所望の厚さのＳｉＯ₂ 膜４を形成したＳｉウエハ
３を清浄な雰囲気中で貼り合わせる。ここではＳｉＯ₂
膜４の厚さを８０００オングストロームとし、Ｓｉウエ
ハ３の熱酸化、あるいはＣＶＤによりＳｉＯ₂ 膜４を形
成する。Ｓｉウエハ３は不純物濃度１０¹³〜１０¹⁵のｐ
型、またはｎ型の基板であり、ウエハ面内の厚さ分布は
ＭＡＸ−ＭＩＮで５０００オングストローム以下であ
る。又ＳＯＩウエハを用いた集積回路の動作時に基板電
位をとることを考えると基板の裏面の濃度が高い方が良
い。このウエハ３の厚さ分布は、後のＳＯＩ形成の研磨
工程の精度を左右するため、極力均一性の良いＳｉウエ
ハが望まれる。Ｓｉウエハ１とＳｉウエハ３をＲＣＡ洗
浄し、ウエハ表面に付着したパーティクルを除去し、遠
心式ドライヤーで乾燥させた直後に貼り合わせる。Ｓｉ
ウエハ１とＳｉウエハ３の表面は共にＳｉＯ₂ が形成さ
れ、親水性となっているため、貼り合わせた際特別な外
力を与えることなく水素結合により密着する。

【００１６】この密着したウエハどうしを、Ｎ₂ 等の不
活性ガス雰囲気中で８００℃以上の熱処理を施し、結合
界面をシラノール結合（Ｓｉ−Ｏ−Ｓｉ）に変え、２枚
のＳｉウエハ１，３の貼り合せ強度を大きくする。後の
ＳＯＩ形成工程のＳｉウエハ１の研削、研磨工程におい
て、薄膜化したＳｉウエハ１がはがれ落ちてボイドとな
るのを防ぐため、貼り合せの熱処理温度はなるべく高く
し、貼り合せ強度を大きくすることが望ましい。ここで
は１１５０℃において、３０分間熱処理を行った。

【００１７】次に図５に示すように、この貼り合せウエ
ハのＳｉウエハ１をバックグラインダーで厚さが１０μ
ｍ程度になるまで研削する。バックグラインド時の破砕
ダメージが貼り合せ界面に及ばぬよう、Ｓｉウエハ１の
削り残し厚は１０μｍ以上が望ましい。１０μｍ以下の
残し厚とすると、接着の弱い貼り合せ箇所がはがれ落
ち、ボイドとなる危険性がある。次に研磨面と、ウエハ
を固定するステージの平行度の高い研磨装置でＳｉウエ
ハ３をステージに固定し、Ｓｉウエハ１の研削面をメカ
ケミカル的に研磨する。ＳＯＩのＳｉ１の膜厚は研磨時
間を変えることにより調整することができ、ここでは５
０００オングストローム程度とした。Ｓｉ１の膜厚分布
は、Ｓｉウエハ３を基準としているため、Ｓｉウエハ３
の厚さ分布に依存する。ここで、Ｓｉウエハ３を研削、
研磨しＳＯＩを形成することも可能である。この際、Ｓ
ｉウエハ１に厚さ分布が５０００オングストローム以下
の均一性の良いウエハを用いるのが望ましい。

【００１８】本実施例の特徴は、一方のＳｉウエハ１
に、湿式１０００℃の熱酸化膜におけるフッ酸とアンモ
ニア水との混合液のエッチングレートよりも２倍以上速
くかつ不純物が添加されていない、２０オングストロー
ム以下の薄い酸化膜２を形成し、これを介して他方のＳ
ｉＯ₂ ４を形成したＳｉウエハ３と貼り合せ、ＳＯＩを
形成した点である。この薄い酸化膜２が活性なＳｉウエ
ハ１表面を覆うため、パーティクルの付着を防ぎ、カー
ボン、重金属による汚染を防止することができる。パー
ティクル、カーボンの付着を防止した結果、パーティク
ルをはさんだことによる貼り合せ界面の弱接着、および
カーボンの貼り合せ熱処理時のガス化による貼り合せ界
面の弱接着の発生がなくなり、数十μｍ〜数十ｍｍのボ
イドの発生が抑えられる。また、上記のようにエッチン
グレートが速くかつ不純物が添加されていない酸化膜を
用いているため、不純物を導入することなく、酸化膜の
密度を低下させてボイドを低減させ、かつ平坦で均一で
しかもゴミの付着も防止できる。このボイドの低減によ
り、ＳＯＩウエハの製造歩留りが高くなり、低コストの
ＳＯＩ基板が得られる。

【００１９】また、重金属による汚染を防止した結果、
このＳＯＩ基板に半導体素子を形成した際、貼り合せ界
面における不純物による界面準位の形成が低減されるた
め、トランジスタの動作不良及び誤動作が抑えられ、Ｓ
ＯＩの特性を生かしたＧＨｚ対応の高速プロセッサ、画
像処理デバイスの歩留り向上が期待できる。

【００２０】また、ＤＲＡＭ、ＳＲＡＭ等メモリにおい
ては、容量セル内の重金属による準位を介して発生する
電荷が低減されるため、メモリ電荷のエラーが防止で
き、高速かつ歩留りの高いメモリの実現が期待できる。

【００２１】図６〜図８に本実施例によるＳＯＩ基板を
利用した液晶パネルの作成方法を示す。まず図６に示す
ように、半導体プロセスを用いて、ＳＯＩ基板上にＴＦ
Ｔを作製する。５０はゲート電極、５１はドレイン領
域、５２はソース領域、５３はドレイン電極、５４はソ
ース電極、５５はコレクタ領域、５６はベース領域、５
７はエミッタ領域、５８はコレクタ電極、５９はベース
電極、６０はエミッタ電極、６１は層間膜、６２は層間
膜、６３は平坦化層、６４は透明電極１、６５は透明電
極２である。ここでは素子の分離方法を素子間のＳｉを
エッチングで取り除いたいわゆるメサ分離で行っている
が、素子間のＳｉを完全に酸化した選択酸化による分離
も可能であり、この例に限定するものではない。ＴＦＴ
は画像表示部を構成する画素ＴＦＴと、その周辺に設け
られるシフトレジスタ等からなる周辺回路を構成するＴ
ＦＴがあり、画素ＴＦＴのドレイン電極５３には、液晶
に電圧を印加する透明電極６４が設けられている。

【００２２】図７に示すように、カラーフィルタ６８
と、透明電極６９を設けた透明絶縁基板６６と、ＴＦＴ
を形成したＳＯＩ基板３との間に液晶７０をつめ、封止
材６７で封止する。次に図８に示すように、画素ＴＦＴ
直下のＳｉ基板を、ＴＭＡＨ、ＫＯＨ等のアルカリ系エ
ッチング液でくりぬき、くりぬき部７１を形成する。こ
こでは、画素ＴＦＴ上に設けられる遮光層と、液晶の接
する２つの基板表面に互いに直交するように設けられる
配向膜と、液晶パネルの一方の側に設置される偏向板が
省略されているが、実際の液晶パネルでは設けられてい
る。透明電極６９はある電位に固定されており、対向す
る透明電極６４の電位を画素ＴＦＴで変化させ、液晶６
１の配向を変えることにより表示画像の階調を実現す
る。

【００２３】図９は上記液晶パネルをビューファインダ
ーとして用いたビデオカメラの外観図である。本体１０
０は撮像部１０１、記録部１０２、ファインダー部１０
３より構成され、撮映者はファインダーより撮映像を見
ながら撮像レンズより入射する像を記録部１０２に記録
する。１０４はズーミング用のスイッチであり、撮像レ
ンズを駆動することで記録像の大きさを変化させる。記
録部１０２の記録媒体としては例えば磁気記録テープが
用いられる。１０５は撮映者の手を保持するための補助
部品であり、柔らかい皮または布製のバンドである。ま
た装置全体の電源として、充電式のバッテリー１０６が
装着されている。ファインダー部１０３の詳細図を図１
０に示す。同図に示すように、液晶パネル１１０の左方
には面光源１１１が設置され、表示パネル１１０の表示
像を拡大レンズ１１２を通して、アイカップ１１３に接
する撮映者の眼球１１４に送る。１１５は視度調整用の
レンズであり、撮映者の視力に合わせて前後移動させ像
のボケをなくすことができる。本実施例では０．７イン
チのカラー液晶パネルに３０万画素を配置し、従来では
困難であった１００：１のコントラスト、６４の階調を
実現し、ビデオカメラの高付加価値化に寄与した。（第２実施例）図１１〜図１８は本発明の第２実施例に
よるＳＯＩ基板の作製過程を示す図である。図１１〜図
１８において、１１は高濃度ｐ型Ｓｉウエハ、１２は多
孔質シリコン層、１３エピタキシャルＳｉ層である。以
下順を追って本実施例によるＳＯＩ基板の作製方法を説
明する。

【００２４】図１１、図１２に示すように、Ｓｉウエハ
１１は不純物濃度が１×１０¹⁸ｃｍ ^-3のｐ型であり、こ
のＳｉウエハ１１を陽極化成することにより、多孔質シ
リコン層１２を形成する。陽極化成の溶液には４９％フ
ッ酸水溶液４リットル、エタノール２リットルの混合液
を用い、Ｓｉウエハ１１の一方の面に接する化成液と、
他方の面に接する化成液が互いに流入しない槽におい
て、化成層１２を形成する側の化成液に負の電極、他方
の化成液に正の電極をセットし、電流値１Ａで１４分化
成を行い、約１５μｍの化成層１２を形成する。電極に
はフッ酸溶液に対して耐侵食性のあるＰｔ等が用いら
れ、化成液のエタノールは陽極化成中にＳｉウエハ１１
から発生する気泡を取り除く界面活性剤として添加され
る。この化成層１２を４００℃、６０分熱酸化し、多孔
質Ｓｉ１２の壁面に薄い酸化膜を形成し、後のエピタキ
シャル成長、ボンディングアニール時に多孔質Ｓｉ１２
が構造変化するのを防ぐ。

【００２５】次に図１３に示すように、多孔質層１２表
面に形成された酸化膜を１．５％希フッ酸で取り除き、
その上にエピタキシャル成長により、所望の厚さの単結
晶Ｓｉ層１３を形成する。減圧ＣＶＤ法において、ドレ
インガスＳｉＨ₄ 、キャリアガスＨ₂ 、成長温度９００
℃で２．５μｍのエピタキシャルＳｉ層を形成した。図
１４に示すように、このＳｉウエハ１１を酸素雰囲気の
４００℃の炉の中で１０〜２０分熱酸化し、表面に厚さ
２０オングストローム以下の薄い酸化膜２を形成する。
また、薄い酸化膜２はＰｔ片を入れた２０℃〜３０℃の
Ｈ₂ Ｏ₂ 水溶液にＳｉウエハ１１を３０〜６０分浸すこ
とによって形成できる。Ｈ₂ Ｏ₂ がＰｔ触媒によりＨ₂
Ｏ₂ →Ｈ₂ Ｏ＋Ｏ^2-＋２ｈ⁺ （ｈ⁺ ：ホール）と分解さ
れ、ここで生じた酸化力の強いＯ^2-によりＳｉ表面が酸
化され、Ｓｉ表面に膜厚均一性のよい薄いＳｉＯ₂ 膜２
が形成される。

【００２６】次に図１５、図１６に示すように、Ｓｉウ
エハ１１と所望の厚さのＳｉＯ₂ 膜４を形成したＳｉウ
エハ３を清浄な雰囲気中で貼り合わせる。ここではＳｉ
Ｏ₂膜４の厚さを８０００オングストロームとし、Ｓｉ
ウエハ３の熱酸化、あるいはＣＶＤによりＳｉＯ₂ 膜４
を形成する。Ｓｉウエハ３は不純物濃度１０¹³〜１０ ¹⁵
のｐ型、またはｎ型の基板である。Ｓｉウエハ１１とＳ
ｉウエハ３をＲＣＡ洗浄し、ウエハ表面に付着したパー
ティクルを除去し、遠心式ドライヤーで乾燥させた直後
に貼り合わせる。Ｓｉウエハ１１とＳｉウエハ３の表面
は共にＳｉＯ₂が形成され、親水性となっているため、
貼り合わせた際特別な外力を与えることなく水素結合に
より密着する。

【００２７】この密着したウエハどうしを、Ｎ₂ 等の不
活性ガス雰囲気中で８００℃以上の熱処理を施し、結合
界面をシラノール結合（Ｓｉ−Ｏ−Ｓｉ）に変え、２枚
のＳｉウエハ１１、３の貼り合せ強度を大きくする。後
のＳＯＩ形成工程のＳｉウエハ１１の研削、研磨工程に
おいて、薄膜化したＳｉウエハ１１がはがれ落ちてボイ
ドとなるのを防ぐため、貼り合せの熱処理温度はなるべ
く高くし、貼り合せ強度を大きくすることが望ましい。
ここでは１１５０℃において、３０分間熱処理を行っ
た。

【００２８】次に図１７に示すように、この貼り合せウ
エハのＳｉウエハ１１をバックグラインダで研削し、多
孔質Ｓｉ層１２が全面に露出するまで研削する。あるい
はＳｉウエハ１１の途中までバックグラインダで研削
し、続いて３ＨＦ−２５ＨＮＯ ₃ −２５ＣＨ₃ ＣＯＯＨ
のエッチング液で多孔質Ｓｉ層１２が全面に露出するま
でＳｉウエハ１１をエッチングする。次に露出した多孔
質層１２を、１ＨＦ−５Ｈ₂ Ｏ₂ のエッチング液でエッ
チングし、多孔質層１２を全て取り除く。１ＨＦ−５Ｈ
₂ Ｏ₂ のエッチング液は多孔質Ｓｉと、単結晶Ｓｉとの
エッチングの選択比が１００００：１程度であり、エッ
チングはエピタキシャル単結晶Ｓｉ１３で止まり、図１
８に示すようなＳＯＩウエハを得る。

【００２９】本実施例の特徴は、多孔質Ｓｉ層１２上に
エピタキシャル単結晶Ｓｉ１３を成長させ、その表面に
２０オングストローム以下の薄い酸化膜２を形成し、こ
の薄い酸化膜２を介して貼り合せを行った後、多孔質Ｓ
ｉと単結晶Ｓｉとで選択比を有するＨＦ−Ｈ₂ Ｏ₂ エッ
チング液で多孔質Ｓｉ層１２を取り除きＳＯＩを形成す
る点であり、ＨＦ−Ｈ₂ Ｏ₂ の単結晶Ｓｉと多孔質Ｓｉ
とのエッチング選択比が１：１００００程度と非常に大
きいために、ＳＯＩのＳｉ膜１３の厚さ分布はエピタキ
シャルＳｉ層１３の膜厚分布で決まり、よって膜厚均一
性の良いＳＯＩ基板が得られ、かつ厚さ２０オングスト
ローム以下の薄い酸化膜２をエピタキシャルＳｉ層１３
表面に形成し、これを介して貼り合せを行うため、パー
ティクル、カーボン、重金属等のエピタキシャルＳｉ層
１３への付着を防止し、パーティクル、カーボンによる
ボイドの発生、貼り合せ界面の重金属による界面準位の
形成を防ぎ、高品質のＳＯＩ基板を作製することができ
る。（第３実施例）図１９〜図２６は本発明の第３実施例に
よるＳＯＩ基板の作製過程を示す図である。図１９〜図
２６において、１はＳｉウエハ、２は薄いＳｉＯ₂ 膜、
３はＳｉウエハ、４はＳｉＯ₂ 膜、５は貼り合せ界面、
２１は高濃度Ｐ⁺ Ｓｉ層である。以下順を追って本実施
例によるＳＯＩ基板の作製方法を説明する。

【００３０】図１９において、Ｓｉウエハ１は低濃度の
ｎ型またはｐ型基板であり、その不純物濃度は１０¹³〜
１０¹⁵である。このＳｉウエハ１をＨ₂ ＳＯ₄ とＨ₂ Ｏ
₂ の１２０℃混合水溶液中に１０分間浸し、ウエハ表面
の有機物を除去した後、１．５％ＨＦ水溶液に２０秒間
浸し、表面の自然酸化膜を除去する。

【００３１】次に図２０に示すように、Ｓｉウエハ１の
鏡面側に東京応化（株）製ＰＢＦ−３Ｍ−３１または６
ＭＫ−３７を３０００ｒｐｍ３５秒間の条件でスピンオ
ンし、１４０℃で３０分間乾燥、酸素雰囲気中で６００
℃３０分ベークしＢ₂ Ｏ₃ ガラスをＳｉウエハ１表面に
形成し、続いてＮ₂ 雰囲気中で１０５０℃、３０分間ボ
ロンのＳｉウエハ１への拡散を行い、ボロン濃度１×１
０²⁰のＸｊが０．８μｍの高濃度ボロン拡散層２１を形
成する。Ｓｉウエハ１表面のＢ₂ Ｏ₃ ガラスは、ＨＦ：
Ｈ₂ Ｏ＝１：１０の混合液で除去する。またこの高濃度
Ｐ⁺ Ｓｉ層の形成は、イオン注入エネルギー３０Ｋｅ
Ｖ、ドーズ量１×１０¹⁶ｃｍ^-2のイオン注入によっても
形成される。

【００３２】次に図２１に示すように、このシリコンウ
エハ１をＯ₂ 雰囲気の４００℃の炉の中で１０〜２０分
熱酸化し、表面に厚さ２０オングストローム以下の薄い
ＳｉＯ₂ 膜２を形成する。また、薄いＳｉＯ₂ 膜２は、
Ｐｔ片を入れた２０℃〜３０℃のＨ₂ Ｏ₂ 水溶液にＳｉ
ウエハ１を３０〜６０分間浸すことによっても形成さ
れ、Ｈ₂ Ｏ₂ がＰｔ触媒によりＨ₂ Ｏ₂ →Ｈ₂ Ｏ＋Ｏ^2-
＋２ｈ⁺ （ｈ⁺ ：ホール）と分解され、ここで生じた酸
化力の強いＯ^2-によりＳｉ表面が酸化され、Ｓｉウエハ
１表面に膜厚均一性のよい薄いＳｉＯ₂ 膜が形成され
る。

【００３３】次に図２２、図２３に示すように、Ｓｉウ
エハ１と所望の厚さのＳｉＯ₂ 膜４を形成したＳｉウエ
ハ３を清浄な雰囲気中で貼り合わせる。ここではＳｉＯ
₂ 膜４の厚さを８０００オングストロームとし、Ｓｉウ
エハ３の熱酸化、あるいはＣＶＤによりＳｉＯ₂ 膜４を
形成する。Ｓｉウエハ３は不純物濃度１０¹³〜１０¹⁵の
ｐ型、またはｎ型の基板である。Ｓｉウエハ１とＳｉウ
エハ３をＲＣＡ洗浄し、ウエハ表面に付着したパーティ
クルを除去し、遠心式ドライヤーで乾燥させた直後に貼
り合わせる。Ｓｉウエハ１とＳｉウエハ３の表面は共に
ＳｉＯ₂ が形成され、親水性となっているため、貼り合
わせた際特別な外力を与えることなく水素結合により密
着する。

【００３４】この密着したウエハどうしを、Ｎ₂ 等の不
活性ガス雰囲気中で８００℃以上の熱処理を施し、結合
界面をシラノール結合（Ｓｉ−Ｏ−Ｓｉ）に変え、２枚
のＳｉウエハ１，３の貼り合せ強度を大きくする。後の
ＳＯＩ形成工程のＳｉウエハ１の研削、研磨工程におい
て、薄膜化したＳｉウエハ１がはがれ落ちてボイドとな
るのを防ぐため、貼り合せの熱処理温度はなるべく高く
し、貼り合せ強度を大きくすることが望ましい。一方、
高温かつ長時間のアニールは高濃度Ｐ⁺ Ｓｉ層２１のボ
ロンプロファイルを崩し、後のエッチング工程でＰ⁺ と
Ｐ^- のエッチング選択比が小さくなりＳＯＩＳｉ膜の均
一性が悪くなる可能性があるため、１０００℃以下でア
ニールするか、もしくはＲＴＡで高温、短時間のアニー
ルを行うのが好ましい。ここでは８００℃、３０分間の
熱処理を行った。

【００３５】次に図２４に示すように、この貼り合せウ
エハのＳｉウエハ１をバックグラインダーで厚さが１０
μｍ程度になるまで研削する。バックグラインダーの削
り残し厚が１０μｍ以下になると、貼り合せ界面に研削
のダメージが及び、接着の弱い箇所のＳｉがはがれ、ボ
イドとなる危険性があるので研削の残し厚は１０μｍ以
上が望ましい。次に２０ｗｔ％ＫＯＨ、２ｖｏｌ％ＩＰ
Ａの８０℃混合水溶液で貼り合せウエハをエッチングす
る。８０℃における２０ｗｔ％ＫＯＨ、２ｖｏｌ％ＩＰ
Ａ混合水溶液はＰ^- Ｓｉのエッチングレートが約１００
００オングストローム／ｍｉｎ、ボロン濃度が１×１０
²⁰ｃｍ^-3以上のＰ⁺ Ｓｉのエッチングレートが約２５オ
ングストローム／ｍｉｎであり、Ｐ^- ＳｉとＰ⁺ Ｓｉの
エッチング選択比が約４００あり、エッチングは高濃度
Ｐ⁺ Ｓｉ層２１に達した時点でほぼ止まり、ＳＯＩ基板
が得られる（図２５）。また、ＫＯＨ系のエッチング液
の代りに１７ｍｌエチレンジアミン、３ｇビロカテコー
ル８ｍｌ水の１０５℃混合水溶液を使用することもでき
る。

【００３６】この場合、選択比が約１０００あり仕上が
りのＳＯＩのＳｉ厚均一性が良く、またエッチング液に
アルカリ金属が含まれないため後の半導体プロセスとの
整合が良い反面、毒性が強いので取扱いには危険を要す
る。エッチングはＳｉ厚が０．８μｍでほぼストップす
るが、Ｓｉ厚が０．５μｍ以下になるまで更にエッチン
グを続け、表面荒れを取り除く。

【００３７】次に図２６に示すように、出来上がったＳ
ＯＩ基板をＮ₂ 等不活性ガス中で１１００℃、２０００
分アニールし、高濃度Ｐ⁺ −Ｓｉ層２２中のボロンを外
方拡散で低濃度化し、ボロン濃度１×１０¹⁷以下のＰ^-
Ｓｉ層２２に変える。高濃度Ｐ⁺ −Ｓｉ層２２の厚さは
０．５μｍ以下と非常に薄いためボロンの外方拡散によ
って、低濃度化が可能となる。また、外方拡散はＨ₂ 等
還元性ガス中において行うことも可能である。

【００３８】本実施例の特徴は一方のＳｉウエハ１に高
濃度Ｐ⁺ Ｓｉ層２１を形成し、その表面に２０オングス
トローム以下の薄いＳｉＯ₂ 膜２を設け貼り合せを行
い、Ｐ ⁺ ＳｉとＰ^- Ｓｉとで選択性のあるエッチング液
でＰ⁺ −ＳｉをエッチストップとしてＳＯＩ構造を形成
し、ボロンの外方拡散によりＳｉ膜のボロン濃度を１×
１０¹⁷以下とした点であり、Ｓｉ膜の均一性は、Ｐ⁺ −
Ｓｉ層２１形成時のボロン拡散と、選択エッチングの選
択比で決まるため、Ｓｉ膜厚分布がＭＡＸ−ＭＩＮで５
００オングストローム以下の均一性の良いＳＯＩ基板が
得られる。

【００３９】また、２０オングストローム以下の薄いＳ
ｉＯ₂ 膜２を高濃度Ｐ⁺ −Ｓｉ層２１表面に形成し、こ
れを介して貼り合せを行うため、パーティクル、カーボ
ン、重金属等の付着を防止し、パーティクル、カーボン
によるボイドの発生、貼り合せ界面の重金属による界面
準位の形成を防ぎ、高品質のＳＯＩ基板を作製すること
ができる。（第４実施例）図２７〜図３１は本発明の第４実施例に
よるＳＯＩ基板の作製過程を示す図である。図２７〜図
３１において、１はＳｉウエハ、２は薄いシリコン酸化
膜、５は貼り合せ界面、３１は石英基板である。なお、
本実施例の工程は貼り合せまでは第１実施例と同じ、即
ち、図２７〜図２９までの工程は図１〜図３を用いて説
明した工程と同じなので、説明を省略する。ただし、本
実施例ではウエハ３の代わりに石英基板３１を用いてい
る。

【００４０】図３０において、ボンディングアニール
は、Ｓｉウエハ１と、石英基板３１の熱膨張係数が異な
るため、低温で行い、５００℃以下、１０時間以上のア
ニールを行う。

【００４１】次に図３１に示すように、Ｓｉウエハ１の
厚さを減じる方法は、低温ボンディングアニールにより
接着強度が小さいため研削ではなく、ＴＭＡＨ等のアル
カリ系エッチング液によるＳｉのエッチングで行う。Ｔ
ＭＡＨ等のアルカリ系エッチング液は、ＳｉとＳｉＯ₂
のエッチング選択性が非常に大きいためほぼＳｉのみが
エッチングされ、石英基板３１は支持基板として残る。
Ｓｉウエハ１の厚さが５〜１０μｍになるまでエッチン
グを行い、その後１０００〜１１００℃で３０分再度ボ
ンディングアニールを行い、接着強度を大きくする。そ
の後化学機械的研磨により所望の厚さのＳｉ膜１を得
る。ここでは約５０００オングストロームとした。

【００４２】本実施例の特徴は、支持基板として石英基
板を用いた点である。石英基板はＫ、Ｎａ等のアルカリ
金属を含まず、高融点であるため従来の半導体プロセス
を使用することができ、支持基板からＳｉ膜１への不純
物の拡散も全くない。石英基板３１は可視光に対して透
明であるため、Ｓｉ膜１にＴＦＴを形成し、液晶表示装
置とすることができる。このＴＦＴは単結晶Ｓｉ膜で形
成されるため、高速駆動、低リーク電流であり、高画素
数、高コントラストの液晶パネルが得られる。なお、本
発明の、第２、第３実施例の支持基板として石英基板３
１を使用することも可能である。

【００４３】

【発明の効果】以上、詳細に説明したように、本発明に
よれば、貼り合せ半導体基板表面へのパーティクル、炭
素化合物分子の付着を防ぎ、これら付着物が原因である
ボイドの発生を抑えウエハ歩留りを上げることにより、
抵コストのＳＯＩ基板を提供し、貼り合せ面への金属原
子の付着が防止されるため埋め込みＳｉＯ₂ 膜と、Ｓｉ
膜の界面に金属原子による界面準位が形成されず、また
Ｓｉ膜中の再結合中心の形成もないため、歩留りが高
く、電気特性の優れたデバイスが実現できる。そして、
湿式１０００℃の熱酸化膜におけるフッ酸とアンモニア
水との混合液のエッチングレートよりも２倍以上速くか
つ不純物が添加されていない酸化膜を用いているため、
不純物を導入することなく、酸化膜の密度を低下させて
ボイドを低減させ、かつ平坦で均一でしかもゴミの付着
も防止できる。

【００４４】また貼り合せＳｉ界面に形成した薄い酸化
膜は、その構造が粗であるため、ボンディングアニール
時の高温下で再配列し、貼り合ったＳｉＯ₂ 層と同じ緻
密なＳｉＯ₂ 膜に構造変化するため、Ｓｉ−ＳｉＯ₂ 貼
り合せ界面と同程度の接着強度、及び界面準位等の電気
特性を有する貼り合せＳＯＩ基板が得られる。

【図面の簡単な説明】

【図１】本発明の第１実施例によるＳＯＩ基板の断面か
らみた作製過程図である。

【図２】本発明の第１実施例によるＳＯＩ基板の断面か
らみた作製過程図である。

【図３】本発明の第１実施例によるＳＯＩ基板の断面か
らみた作製過程図である。

【図４】本発明の第１実施例によるＳＯＩ基板の断面か
らみた作製過程図である。

【図５】本発明の第１実施例によるＳＯＩ基板の断面か
らみた作製過程図である。

【図６】本発明のＳＯＩ基板上にＴＦＴを作製し、液晶
表示装置を作製するための工程図である。

【図７】本発明のＳＯＩ基板上にＴＦＴを作製し、液晶
表示装置を作製するための工程図である。

【図８】本発明のＳＯＩ基板上にＴＦＴを作製し、液晶
表示装置を作製するための工程図である。

【図９】上記液晶表示パネルをビューファインダとして
用いたビデオカメラの外観図である。

【図１０】上記ビデオカメラのファインダ部の断面図で
ある。

【図１１】本発明の第２実施例によるＳＯＩ基板の断面
から見た作製過程図である。

【図１２】本発明の第２実施例によるＳＯＩ基板の断面
から見た作製過程図である。

【図１３】本発明の第２実施例によるＳＯＩ基板の断面
から見た作製過程図である。

【図１４】本発明の第２実施例によるＳＯＩ基板の断面
から見た作製過程図である。

【図１５】本発明の第２実施例によるＳＯＩ基板の断面
から見た作製過程図である。

【図１６】本発明の第２実施例によるＳＯＩ基板の断面
から見た作製過程図である。

【図１７】本発明の第２実施例によるＳＯＩ基板の断面
から見た作製過程図である。

【図１８】本発明の第２実施例によるＳＯＩ基板の断面
から見た作製過程図である。

【図１９】本発明の第３実施例によるＳＯＩ基板の断面
から見た作製過程図である。

【図２０】本発明の第３実施例によるＳＯＩ基板の断面
から見た作製過程図である。

【図２１】本発明の第３実施例によるＳＯＩ基板の断面
から見た作製過程図である。

【図２２】本発明の第３実施例によるＳＯＩ基板の断面
から見た作製過程図である。

【図２３】本発明の第３実施例によるＳＯＩ基板の断面
から見た作製過程図である。

【図２４】本発明の第３実施例によるＳＯＩ基板の断面
から見た作製過程図である。

【図２５】本発明の第３実施例によるＳＯＩ基板の断面
から見た作製過程図である。

【図２６】本発明の第３実施例によるＳＯＩ基板の断面
から見た作製過程図である。

【図２７】本発明の第４実施例によるＳＯＩ基板の断面
から見た作製過程図である。

【図２８】本発明の第４実施例によるＳＯＩ基板の断面
から見た作製過程図である。

【図２９】本発明の第４実施例によるＳＯＩ基板の断面
から見た作製過程図である。

【図３０】本発明の第４実施例によるＳＯＩ基板の断面
から見た作製過程図である。

【図３１】本発明の第４実施例によるＳＯＩ基板の断面
から見た作製過程図である。

【図３２】従来のＳＯＩ基板の断面から見た作製過程図
である。

【図３３】従来のＳＯＩ基板の断面から見た作製過程図
である。

【図３４】従来のＳＯＩ基板の断面から見た作製過程図
である。

【符号の説明】

１シリコンウエハ２薄いシリコン酸化膜３シリコンウエハ４シリコン酸化膜５貼り合せ界面１１Ｐ⁺ シリコンウエハ１２多孔質Ｓｉ層１３エピタキシャル単結晶Ｓｉ層２１Ｐ⁺ シリコン層２２Ｐ^- シリコン層３１石英基板５０ゲート電極５１ドレイン領域５２ソース領域５３ドレイン電極５４ソース電極５５コレクタ領域５６ベース領域５７エミッタ領域５８コレクタ電極５９ベース電極６０エミッタ電極６１層間膜６２層間膜６３平坦化層６４透明電極１６５透明電極２６６透明絶縁基板６７封止材６８カラーフィルタ６９透明電極３７０液晶７１くりぬき部

Claims

【特許請求の範囲】

【請求項１】半導体基板と基板とを絶縁層を介して貼
り合わせる貼合わせ半導体基体の製造方法において、前記半導体基板の接着する側の表面に、湿式１０００℃
の熱酸化膜におけるフッ酸とアンモニア水との混合液の
エッチングレートよりも２倍以上速くかつ不純物が添加
されていない酸化膜を形成する工程を有することを特徴
とする貼合わせ半導体基体の製造方法。
【請求項２】請求項１記載の貼合わせ半導体基体の製
造方法において、前記半導体基板を金属Ｐｔが存在する
Ｈ₂ Ｏ₂ 水溶液中に浸す工程により、前記半導体基板表
面に薄い絶縁膜を形成することを特徴とする貼合わせ半
導体基体の製造方法。