JPH06102820A - 暗号装置 - Google Patents
暗号装置Info
- Publication number
- JPH06102820A JPH06102820A JP4252716A JP25271692A JPH06102820A JP H06102820 A JPH06102820 A JP H06102820A JP 4252716 A JP4252716 A JP 4252716A JP 25271692 A JP25271692 A JP 25271692A JP H06102820 A JPH06102820 A JP H06102820A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- key
- block
- supplied
- keys
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】 鍵生成部１０は、暗号化鍵を順次ランダム化
し、各ランダム化の過程で得られる複数の中間鍵と、最
終のランダム化の過程で得られる復号化鍵とを出力し、
復号化鍵を入力すると、複数の中間鍵を逆の順序で出力
する。暗号化処理部２０は、鍵生成部１０から順番に供
給される複数の中間鍵を用いて平文または暗号文を順次
ランダム化して、暗号文または平文を生成する。 【効果】 暗号装置と復号装置を同一の回路構成とする
ことができ、設計や製造工数を削減することができる。
また、復号装置として用いるときに、中間鍵Ｋ1〜Ｋ8
をその添字が大きい順に生成することができ、従来の装
置で必要であったメモリを必要としない。
し、各ランダム化の過程で得られる複数の中間鍵と、最
終のランダム化の過程で得られる復号化鍵とを出力し、
復号化鍵を入力すると、複数の中間鍵を逆の順序で出力
する。暗号化処理部２０は、鍵生成部１０から順番に供
給される複数の中間鍵を用いて平文または暗号文を順次
ランダム化して、暗号文または平文を生成する。 【効果】 暗号装置と復号装置を同一の回路構成とする
ことができ、設計や製造工数を削減することができる。
また、復号装置として用いるときに、中間鍵Ｋ1〜Ｋ8
をその添字が大きい順に生成することができ、従来の装
置で必要であったメモリを必要としない。
Description
【０００１】
【産業上の利用分野】本発明は、暗号装置に関し、特に
暗号化鍵から生成される中間鍵を用いて平文をランダム
化して、暗号文を生成する暗号装置に関する。
暗号化鍵から生成される中間鍵を用いて平文をランダム
化して、暗号文を生成する暗号装置に関する。
【０００２】
【従来の技術】代表的な暗号化方式としては、１９７７
年に米国商務省標準局が制定したＤＥＳ（Data Encrypt
ion Standard）が知られている。ここで、ＤＥＳについ
て説明する。
年に米国商務省標準局が制定したＤＥＳ（Data Encrypt
ion Standard）が知られている。ここで、ＤＥＳについ
て説明する。
【０００３】ＤＥＳにおける暗号装置は、図５に示すよ
うに、暗号化鍵から１６個の中間鍵Ｋ1 、Ｋ2 、Ｋ3 、
Ｋ4 、Ｋ5 、Ｋ6 、Ｋ7 、Ｋ8 、Ｋ9 、Ｋ10、Ｋ11、Ｋ
12、Ｋ13、Ｋ14、Ｋ15、Ｋ16を順次生成する鍵生成部１
１０と、該鍵生成部１１０からの１６個の中間鍵Ｋ1 〜
Ｋ16を用いて平文を順次ランダム化して、暗号化する暗
号化処理部１３０とを備える。
うに、暗号化鍵から１６個の中間鍵Ｋ1 、Ｋ2 、Ｋ3 、
Ｋ4 、Ｋ5 、Ｋ6 、Ｋ7 、Ｋ8 、Ｋ9 、Ｋ10、Ｋ11、Ｋ
12、Ｋ13、Ｋ14、Ｋ15、Ｋ16を順次生成する鍵生成部１
１０と、該鍵生成部１１０からの１６個の中間鍵Ｋ1 〜
Ｋ16を用いて平文を順次ランダム化して、暗号化する暗
号化処理部１３０とを備える。
【０００４】そして、鍵生成部１１０は、暗号化鍵から
中間鍵Ｋ1 〜Ｋ16をその添字が若い順に生成する。暗号
化処理部１３０は、これらの中間鍵Ｋ1 〜Ｋ16を生成さ
れる順序で用いて平文を順次ランダム化（拡散）し、暗
号文を生成するようになっている。
中間鍵Ｋ1 〜Ｋ16をその添字が若い順に生成する。暗号
化処理部１３０は、これらの中間鍵Ｋ1 〜Ｋ16を生成さ
れる順序で用いて平文を順次ランダム化（拡散）し、暗
号文を生成するようになっている。
【０００５】具体的には、鍵生成部１１０は、上述の図
５に示すように、所謂縮約転字する縮約型転字回路１２
７と、該縮約型転字回路１２７で縮約転字された暗号化
鍵を、それぞれビットシフトすると共に更に縮約転字
し、中間鍵Ｋ1 〜Ｋ16をそれぞれ生成する縦続接続され
た１６個の中間鍵生成回路１１１、１１２、１１３、１
１４、１１５、１１６、１１７、１１８、１１９、１２
０、１２１、１２２、１２３、１２４、１２５、１２６
とを備える。
５に示すように、所謂縮約転字する縮約型転字回路１２
７と、該縮約型転字回路１２７で縮約転字された暗号化
鍵を、それぞれビットシフトすると共に更に縮約転字
し、中間鍵Ｋ1 〜Ｋ16をそれぞれ生成する縦続接続され
た１６個の中間鍵生成回路１１１、１１２、１１３、１
１４、１１５、１１６、１１７、１１８、１１９、１２
０、１２１、１２２、１２３、１２４、１２５、１２６
とを備える。
【０００６】そして、縮約型転字回路１２７は、６４ビ
ットで供給される暗号化鍵から８ビットからなるパリテ
ィを削除すると共に転字、すなわち例えばビット単位で
の所定の入換を行い、縮約転字された暗号化鍵を上位２
８ビット（以下ブロックＡ0という）と下位２８ビット
（以下ブロックＢ0 という）とに分割する。
ットで供給される暗号化鍵から８ビットからなるパリテ
ィを削除すると共に転字、すなわち例えばビット単位で
の所定の入換を行い、縮約転字された暗号化鍵を上位２
８ビット（以下ブロックＡ0という）と下位２８ビット
（以下ブロックＢ0 という）とに分割する。
【０００７】各中間鍵生成回路１１１〜１２６は、上述
の図５に示すように、前段からのブロックＡi （ｉ＝０
〜１６）を循環的に左側にビットシフトしてブロックＡ
i+1を生成するシフトレジスタ１０１と、前段からのブ
ロックＢi （ｉ＝０〜１６）を循環的に左側にビットシ
フトしてブロックＢi+1 を生成するシフトレジスタ１０
２と、上記シフトレジスタ１０１からのブロックＡi+1
とシフトレジスタ１０２からのブロックＢi+1 を縮約転
字する縮約型転字回路１０３とを備える。
の図５に示すように、前段からのブロックＡi （ｉ＝０
〜１６）を循環的に左側にビットシフトしてブロックＡ
i+1を生成するシフトレジスタ１０１と、前段からのブ
ロックＢi （ｉ＝０〜１６）を循環的に左側にビットシ
フトしてブロックＢi+1 を生成するシフトレジスタ１０
２と、上記シフトレジスタ１０１からのブロックＡi+1
とシフトレジスタ１０２からのブロックＢi+1 を縮約転
字する縮約型転字回路１０３とを備える。
【０００８】そして、第１段目の中間鍵生成回路１１１
のシフトレジスタ１０１、１０２は、縮約型転字回路１
２７から供給されるブロックＡ0 、Ｂ0 をそれぞれ所定
のビット数分循環的に左側（上位ビット側）にシフトし
て、ブロックＡ1 、Ｂ1 を生成する。この中間鍵生成回
路１１１の縮約型転字回路１０３は、ブロックＡ1 とブ
ロックＢ1 を結合した５６（＝２８＋２８）ビットのデ
ータを縮約転字して、４８ビットからなる中間鍵Ｋ1 を
生成する。
のシフトレジスタ１０１、１０２は、縮約型転字回路１
２７から供給されるブロックＡ0 、Ｂ0 をそれぞれ所定
のビット数分循環的に左側（上位ビット側）にシフトし
て、ブロックＡ1 、Ｂ1 を生成する。この中間鍵生成回
路１１１の縮約型転字回路１０３は、ブロックＡ1 とブ
ロックＢ1 を結合した５６（＝２８＋２８）ビットのデ
ータを縮約転字して、４８ビットからなる中間鍵Ｋ1 を
生成する。
【０００９】つぎに、第２段目の中間鍵生成回路１１２
のシフトレジスタ１０１、１０２は、前段の中間鍵生成
回路１１１から供給されるブロックＡ1 、Ｂ1 をそれぞ
れ所定のビット数分循環的に左側にシフトして、ブロッ
クＡ2 、Ｂ2 を生成する。この中間鍵生成回路１１２の
縮約型転字回路１０３は、ブロックＡ2 とブロックＢ 2
を結合した５６ビットのデータを縮約転字して、４８ビ
ットからなる中間鍵Ｋ 2 を生成する。
のシフトレジスタ１０１、１０２は、前段の中間鍵生成
回路１１１から供給されるブロックＡ1 、Ｂ1 をそれぞ
れ所定のビット数分循環的に左側にシフトして、ブロッ
クＡ2 、Ｂ2 を生成する。この中間鍵生成回路１１２の
縮約型転字回路１０３は、ブロックＡ2 とブロックＢ 2
を結合した５６ビットのデータを縮約転字して、４８ビ
ットからなる中間鍵Ｋ 2 を生成する。
【００１０】以下同様にして、中間鍵生成回路１１３〜
１２６は、中間鍵Ｋ3 〜Ｋ16をそれぞれ生成する。この
ようにしてその添字が若い順に生成された中間鍵Ｋ1 〜
Ｋ16は、生成された順序で暗号化処理部１３０に供給さ
れる。
１２６は、中間鍵Ｋ3 〜Ｋ16をそれぞれ生成する。この
ようにしてその添字が若い順に生成された中間鍵Ｋ1 〜
Ｋ16は、生成された順序で暗号化処理部１３０に供給さ
れる。
【００１１】暗号化処理部１３０は、上述の図５に示す
ように、平文を所謂平行転字する初期転字回路１４７
と、該初期転字回路１４７で転字された平文を、上記鍵
生成部１１０から順番に供給される中間鍵Ｋ1 〜Ｋ16を
用いて、順次ランダム化する縦続接続された１６個のラ
ンダム化回路１３１、１３２、１３３、１３４、１３
５、１３６、１３７、１３８、１３９、１４０、１４
１、１４２、１４３、１４４、１４５、１４６と、該ラ
ンダム化回路１４６の出力を上記初期転字回路１４７と
逆の転字をして暗号文を生成し、該暗号文を出力する最
終転字回路１４８とを備える。
ように、平文を所謂平行転字する初期転字回路１４７
と、該初期転字回路１４７で転字された平文を、上記鍵
生成部１１０から順番に供給される中間鍵Ｋ1 〜Ｋ16を
用いて、順次ランダム化する縦続接続された１６個のラ
ンダム化回路１３１、１３２、１３３、１３４、１３
５、１３６、１３７、１３８、１３９、１４０、１４
１、１４２、１４３、１４４、１４５、１４６と、該ラ
ンダム化回路１４６の出力を上記初期転字回路１４７と
逆の転字をして暗号文を生成し、該暗号文を出力する最
終転字回路１４８とを備える。
【００１２】そして、初期転字回路１４７は、６４ビッ
ト単位でデータとして供給される平文を平行転字し、転
字された平文を上位３２ビット（以下ブロックＬ0 とい
う）と下位３２ビット（以下ブロックＲ0 という）とに
分割する。
ト単位でデータとして供給される平文を平行転字し、転
字された平文を上位３２ビット（以下ブロックＬ0 とい
う）と下位３２ビット（以下ブロックＲ0 という）とに
分割する。
【００１３】各ランダム化回路１３１〜１４６は、上述
の図５に示すように、前段からのブロックＲi を、中間
鍵生成回路１１１〜１２６の対応する段から供給される
中間鍵Ｋi+1 を用いて、所定の関数ｆにより攪拌する関
数回路１０５と、該関数回路１０５の出力と前段からの
ブロックＬi の排他的論理和を演算してブロックＲi+ 1
生成する排他的論理和回路（以下ＥＸ−ＯＲという）１
０６とを備える。
の図５に示すように、前段からのブロックＲi を、中間
鍵生成回路１１１〜１２６の対応する段から供給される
中間鍵Ｋi+1 を用いて、所定の関数ｆにより攪拌する関
数回路１０５と、該関数回路１０５の出力と前段からの
ブロックＬi の排他的論理和を演算してブロックＲi+ 1
生成する排他的論理和回路（以下ＥＸ−ＯＲという）１
０６とを備える。
【００１４】そして、第１段目のランダム化回路１３１
は、初期転字回路１４７から供給されるブロックＲ
0 を、そのデータと中間鍵Ｋ1 を変数とする所定の関数
ｆにより攪拌すると共に、得られるデータ（ｆ（Ｒ0 ，
Ｋ1 ））と初期転字回路１４７から供給されるブロック
Ｌ0 の排他的論理和を演算し、この演算結果とブロック
Ｒ 0 をそれぞれブロックＲ1 、Ｌ1 としてランダム化回
路１３２に供給する。なお、上述の関数ｆは、例えばコ
ード変換テーブルを用いてブロックＲ0 をコード変換す
る所謂換字処理を含む関数である。
は、初期転字回路１４７から供給されるブロックＲ
0 を、そのデータと中間鍵Ｋ1 を変数とする所定の関数
ｆにより攪拌すると共に、得られるデータ（ｆ（Ｒ0 ，
Ｋ1 ））と初期転字回路１４７から供給されるブロック
Ｌ0 の排他的論理和を演算し、この演算結果とブロック
Ｒ 0 をそれぞれブロックＲ1 、Ｌ1 としてランダム化回
路１３２に供給する。なお、上述の関数ｆは、例えばコ
ード変換テーブルを用いてブロックＲ0 をコード変換す
る所謂換字処理を含む関数である。
【００１５】つぎに、第２段目のランダム化回路１３２
は、ランダム化回路１３１から供給されるブロックＲ1
を、そのデータと中間鍵Ｋ2 を変数とする所定の関数ｆ
により攪拌すると共に、得られるデータ（ｆ（Ｒ1 ，Ｋ
2 ））とランダム化回路１３１から供給されるブロック
Ｌ1 の排他的論理和を演算し、この演算結果とブロック
Ｒ1 をそれぞれブロックＲ2 、Ｌ2 としてランダム化回
路１３３に供給する。
は、ランダム化回路１３１から供給されるブロックＲ1
を、そのデータと中間鍵Ｋ2 を変数とする所定の関数ｆ
により攪拌すると共に、得られるデータ（ｆ（Ｒ1 ，Ｋ
2 ））とランダム化回路１３１から供給されるブロック
Ｌ1 の排他的論理和を演算し、この演算結果とブロック
Ｒ1 をそれぞれブロックＲ2 、Ｌ2 としてランダム化回
路１３３に供給する。
【００１６】以下同様にして、ランダム化回路１３３〜
１４６は、中間鍵Ｋ3 〜Ｋ16を生成される順にそれぞれ
用いて平文のランダム化を順次行い、最終段のランダム
化回路１４６から出力されるブロックＬ16、Ｒ16は、最
終転字回路１４８に供給される。
１４６は、中間鍵Ｋ3 〜Ｋ16を生成される順にそれぞれ
用いて平文のランダム化を順次行い、最終段のランダム
化回路１４６から出力されるブロックＬ16、Ｒ16は、最
終転字回路１４８に供給される。
【００１７】最終転字回路１４８は、ブロックＬ16、Ｒ
16を結合すると共に、得られる６４ビットのデータを初
期転字回路１４７の転字とは逆の変換を行って、暗号文
を生成し、この暗号文を出力する。
16を結合すると共に、得られる６４ビットのデータを初
期転字回路１４７の転字とは逆の変換を行って、暗号文
を生成し、この暗号文を出力する。
【００１８】ＤＥＳは暗号化鍵と復号化鍵が同一である
慣用暗号方式であり、ＤＥＳの復号装置は、上述した暗
号装置の鍵生成部１１０、暗号化処理部１３０と同等の
回路（以下、それらを鍵生成部、暗号化処理部という）
と、この鍵生成部で順次生成された中間鍵Ｋ1 〜Ｋ16を
記憶するメモリとを有する。そして、暗号化鍵と同一の
復号化鍵が鍵生成部に入力されると、中間鍵Ｋ1 〜Ｋ16
をその添字が若い順に生成し、これらの中間鍵Ｋ1 〜Ｋ
16を一旦メモリに記憶する。つぎに、暗号文が暗号化処
理部に入力されると、メモリから中間鍵Ｋ1 〜Ｋ16をそ
の添字が大きき順に読み出し、読み出した中間鍵Ｋ1 〜
Ｋ16を順番に用いて暗号文を順次ランダム化することに
より、復号化を行い、平文を生成するようになってい
る。
慣用暗号方式であり、ＤＥＳの復号装置は、上述した暗
号装置の鍵生成部１１０、暗号化処理部１３０と同等の
回路（以下、それらを鍵生成部、暗号化処理部という）
と、この鍵生成部で順次生成された中間鍵Ｋ1 〜Ｋ16を
記憶するメモリとを有する。そして、暗号化鍵と同一の
復号化鍵が鍵生成部に入力されると、中間鍵Ｋ1 〜Ｋ16
をその添字が若い順に生成し、これらの中間鍵Ｋ1 〜Ｋ
16を一旦メモリに記憶する。つぎに、暗号文が暗号化処
理部に入力されると、メモリから中間鍵Ｋ1 〜Ｋ16をそ
の添字が大きき順に読み出し、読み出した中間鍵Ｋ1 〜
Ｋ16を順番に用いて暗号文を順次ランダム化することに
より、復号化を行い、平文を生成するようになってい
る。
【００１９】
【発明が解決しようとする課題】すなわち、ＤＥＳの復
号装置では、鍵生成部において中間鍵Ｋ1 〜Ｋ16がその
添字が若い順に生成されることから、中間鍵Ｋ1 〜Ｋ16
を一旦記憶するためのメモリが必要とされる。また、全
ての中間鍵Ｋ1 〜Ｋ16が生成されるまで復号化処理を行
うことができないという問題があった。さらに、暗号装
置と復号装置を共通設計とすることができず、設計や製
造工数が多くかかるという問題があった。
号装置では、鍵生成部において中間鍵Ｋ1 〜Ｋ16がその
添字が若い順に生成されることから、中間鍵Ｋ1 〜Ｋ16
を一旦記憶するためのメモリが必要とされる。また、全
ての中間鍵Ｋ1 〜Ｋ16が生成されるまで復号化処理を行
うことができないという問題があった。さらに、暗号装
置と復号装置を共通設計とすることができず、設計や製
造工数が多くかかるという問題があった。
【００２０】本発明は、このような実情に鑑みてなされ
たものであり、暗号装置と復号装置の回路構成を同一に
することができると共に、中間鍵Ｋ1 〜Ｋ16を記憶する
ためのメモリを必要としない暗号装置を提供することを
目的とする。
たものであり、暗号装置と復号装置の回路構成を同一に
することができると共に、中間鍵Ｋ1 〜Ｋ16を記憶する
ためのメモリを必要としない暗号装置を提供することを
目的とする。
【００２１】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係る暗号装置は、暗号化鍵を順次ランダム
化し、各ランダム化の過程で得られる複数の中間鍵と、
最終のランダム化の過程で得られる復号化鍵とを出力す
ると共に、該復号化鍵を入力すると、上記複数の中間鍵
を逆の順序で出力する鍵生成手段と、該鍵生成手段から
順番に供給される複数の中間鍵を用いて平文または暗号
文を順次ランダム化して、暗号文または平文を生成する
暗号化処理手段とを備えることを特徴とする。
に、本発明に係る暗号装置は、暗号化鍵を順次ランダム
化し、各ランダム化の過程で得られる複数の中間鍵と、
最終のランダム化の過程で得られる復号化鍵とを出力す
ると共に、該復号化鍵を入力すると、上記複数の中間鍵
を逆の順序で出力する鍵生成手段と、該鍵生成手段から
順番に供給される複数の中間鍵を用いて平文または暗号
文を順次ランダム化して、暗号文または平文を生成する
暗号化処理手段とを備えることを特徴とする。
【００２２】
【作用】本発明を適用した暗号装置では、暗号化処理の
際に、暗号化鍵を順次ランダム化して、複数の中間鍵と
復号化鍵を生成し、これらの中間鍵を用いて平文を順次
ランダム化し、暗号文を生成する。
際に、暗号化鍵を順次ランダム化して、複数の中間鍵と
復号化鍵を生成し、これらの中間鍵を用いて平文を順次
ランダム化し、暗号文を生成する。
【００２３】一方、復号化処理の際に、復号化鍵を順次
ランダム化して、複数の中間鍵を暗号化処理と逆の順序
で生成し、これらの中間鍵を用いて暗号文を順次ランダ
ム化して、平文を生成する。
ランダム化して、複数の中間鍵を暗号化処理と逆の順序
で生成し、これらの中間鍵を用いて暗号文を順次ランダ
ム化して、平文を生成する。
【００２４】
【実施例】以下、本発明に係る暗号装置の一実施例を図
面を参照しながら説明する。本発明を適用した暗号装置
は、例えば図１に示すように、暗号化鍵を順次ランダム
化し、各ランダム化の過程で得られる複数の中間鍵と、
最終のランダム化の過程で得られる復号化鍵とを出力す
ると共に、該復号化鍵を入力すると、上記複数の中間鍵
を逆の順序で出力する鍵生成部１０と、該鍵生成部１０
から順番に供給される複数の中間鍵を用いて平文または
暗号文を順次ランダム化して、暗号文または平文を生成
する暗号化処理部２０とを備える。
面を参照しながら説明する。本発明を適用した暗号装置
は、例えば図１に示すように、暗号化鍵を順次ランダム
化し、各ランダム化の過程で得られる複数の中間鍵と、
最終のランダム化の過程で得られる復号化鍵とを出力す
ると共に、該復号化鍵を入力すると、上記複数の中間鍵
を逆の順序で出力する鍵生成部１０と、該鍵生成部１０
から順番に供給される複数の中間鍵を用いて平文または
暗号文を順次ランダム化して、暗号文または平文を生成
する暗号化処理部２０とを備える。
【００２５】そして、暗号化処理の際に、鍵生成部１０
は、例えば６４ビットで供給される暗号化鍵から例えば
８個の中間鍵（内部鍵）Ｋ1 、Ｋ2 、Ｋ3 、Ｋ4 、
Ｋ5 、Ｋ 6 、Ｋ7 、Ｋ8 をその添字が若い順に生成する
と共に、例えば６４ビットからなる復号化鍵を生成す
る。暗号化処理部２０は、これらの中間鍵Ｋ1 〜Ｋ8 を
生成される順序で用いて、例えば６４ビット単位でデー
タとして供給される平文を順次ランダム化（拡散）し、
例えば６４ビットからなる暗号文を生成するようになっ
ている。また、復号化処理の際に、鍵生成部１０は、復
号化鍵から中間鍵Ｋ1〜Ｋ8 をその添字が大きい順に生
成し、暗号化処理部２０は、これらの中間鍵Ｋ 1 〜Ｋ8
を生成される順序で用いて、例えば６４ビット単位でデ
ータとして供給される暗号文を順次ランダム化し、例え
ば６４ビットからなる平文を生成するようになってい
る。
は、例えば６４ビットで供給される暗号化鍵から例えば
８個の中間鍵（内部鍵）Ｋ1 、Ｋ2 、Ｋ3 、Ｋ4 、
Ｋ5 、Ｋ 6 、Ｋ7 、Ｋ8 をその添字が若い順に生成する
と共に、例えば６４ビットからなる復号化鍵を生成す
る。暗号化処理部２０は、これらの中間鍵Ｋ1 〜Ｋ8 を
生成される順序で用いて、例えば６４ビット単位でデー
タとして供給される平文を順次ランダム化（拡散）し、
例えば６４ビットからなる暗号文を生成するようになっ
ている。また、復号化処理の際に、鍵生成部１０は、復
号化鍵から中間鍵Ｋ1〜Ｋ8 をその添字が大きい順に生
成し、暗号化処理部２０は、これらの中間鍵Ｋ 1 〜Ｋ8
を生成される順序で用いて、例えば６４ビット単位でデ
ータとして供給される暗号文を順次ランダム化し、例え
ば６４ビットからなる平文を生成するようになってい
る。
【００２６】具体的には、鍵生成部１０は、上述の図１
に示すように、暗号化鍵あるいは復号化鍵を所定の関数
ｆK により順次ランダム化して、中間鍵Ｋ1 〜Ｋ8 を、
暗号化処理の際にはその添字が若い順に、復号化処理の
際には大きき順にそれぞれ生成する縦続接続された８個
の中間鍵生成回路１１、１２、１３、１４、１５、１
６、１７、１８を備え、第１段目の中間鍵生成回路１１
には、暗号化鍵あるいは復号化鍵が上位３２ビット（以
下ブロックＣ0 という）と下位３２ビット（以下ブロッ
クＤ0 という）とに分割されて供給される。例えば暗号
化鍵を０００１０２０３０４０５０６０７ｈ（ｈ：１６
進数表現を表す）とすると、ブロックＣ0、Ｄ0 はそれ
ぞれ０００１０２０３ｈ、０４０５０６０７ｈとなる。
に示すように、暗号化鍵あるいは復号化鍵を所定の関数
ｆK により順次ランダム化して、中間鍵Ｋ1 〜Ｋ8 を、
暗号化処理の際にはその添字が若い順に、復号化処理の
際には大きき順にそれぞれ生成する縦続接続された８個
の中間鍵生成回路１１、１２、１３、１４、１５、１
６、１７、１８を備え、第１段目の中間鍵生成回路１１
には、暗号化鍵あるいは復号化鍵が上位３２ビット（以
下ブロックＣ0 という）と下位３２ビット（以下ブロッ
クＤ0 という）とに分割されて供給される。例えば暗号
化鍵を０００１０２０３０４０５０６０７ｈ（ｈ：１６
進数表現を表す）とすると、ブロックＣ0、Ｄ0 はそれ
ぞれ０００１０２０３ｈ、０４０５０６０７ｈとなる。
【００２７】各中間鍵生成回路１１〜１８は、上述の図
１に示すように、前段からのブロックＤi （ｉ＝０〜
８）を所定の関数ｆK により攪拌する関数回路１と、該
関数回路１の出力と前段からのブロックＣi の排他的論
理和を演算する排他的論理和回路（以下ＥＸ−ＯＲとい
う）２と、該ＥＸ−ＯＲ２の出力と前段からのブロック
Ｃi を切り換え選択するセクタ３とを備える。
１に示すように、前段からのブロックＤi （ｉ＝０〜
８）を所定の関数ｆK により攪拌する関数回路１と、該
関数回路１の出力と前段からのブロックＣi の排他的論
理和を演算する排他的論理和回路（以下ＥＸ−ＯＲとい
う）２と、該ＥＸ−ＯＲ２の出力と前段からのブロック
Ｃi を切り換え選択するセクタ３とを備える。
【００２８】そして、暗号化処理の際に、第１段目の中
間鍵生成回路１１は、暗号化鍵のブロックＤ0 を、その
データを変数とする所定の関数ｆk により攪拌した後、
得られるデータ（ｆk （Ｄ0 ））と暗号化鍵のブロック
Ｃ0 の排他的論理和を演算し、演算結果とブロックＤ0
をそれぞれブロックＤ1 、Ｃ1 として中間鍵生成回路１
２に供給すると共に、この演算結果の下位２４ビットを
中間鍵Ｋ1 として出力する。
間鍵生成回路１１は、暗号化鍵のブロックＤ0 を、その
データを変数とする所定の関数ｆk により攪拌した後、
得られるデータ（ｆk （Ｄ0 ））と暗号化鍵のブロック
Ｃ0 の排他的論理和を演算し、演算結果とブロックＤ0
をそれぞれブロックＤ1 、Ｃ1 として中間鍵生成回路１
２に供給すると共に、この演算結果の下位２４ビットを
中間鍵Ｋ1 として出力する。
【００２９】つぎに、第２段目の中間鍵生成回路１２
は、中間鍵生成回路１１から供給されるブロックＤ
1 を、そのデータを変数とする所定の関数ｆk により攪
拌した後、得られるデータ（ｆk （Ｄ1 ））と中間鍵生
成回路１１から供給されるブロックＣ1 の排他的論理和
を演算し、演算結果とブロックＤ1 をそれぞれブロック
Ｄ2、Ｃ2 として中間鍵生成回路１３に供給すると共
に、この演算結果の下位２４ビットを中間鍵Ｋ2 として
出力する。
は、中間鍵生成回路１１から供給されるブロックＤ
1 を、そのデータを変数とする所定の関数ｆk により攪
拌した後、得られるデータ（ｆk （Ｄ1 ））と中間鍵生
成回路１１から供給されるブロックＣ1 の排他的論理和
を演算し、演算結果とブロックＤ1 をそれぞれブロック
Ｄ2、Ｃ2 として中間鍵生成回路１３に供給すると共
に、この演算結果の下位２４ビットを中間鍵Ｋ2 として
出力する。
【００３０】以下同様にして、中間鍵生成回路１３〜１
８は、所定の関数ｆk により暗号化鍵を順次ランダム化
して、中間鍵Ｋ3 〜Ｋ8 をそれぞれ生成する。また、最
終段の中間鍵生成回路１８は、ブロックＣ8 、Ｄ8 を合
成して、すなわち中間鍵Ｋ8と中間鍵Ｋ7 を、中間鍵Ｋ
8 が上位ビットとなるように結合して６４ビットからな
る復号化鍵を生成する。
８は、所定の関数ｆk により暗号化鍵を順次ランダム化
して、中間鍵Ｋ3 〜Ｋ8 をそれぞれ生成する。また、最
終段の中間鍵生成回路１８は、ブロックＣ8 、Ｄ8 を合
成して、すなわち中間鍵Ｋ8と中間鍵Ｋ7 を、中間鍵Ｋ
8 が上位ビットとなるように結合して６４ビットからな
る復号化鍵を生成する。
【００３１】一方、復号化処理の際に、第１段目の中間
鍵生成回路１１に供給される復号化鍵のブロックＣ0 の
下位２４ビットは中間鍵Ｋ8 であり（以下ブロックＣ0
を単に中間鍵Ｋ8 という）、ブロックＤ0 の下位２４ビ
ットは中間鍵Ｋ7 であり（以下ブロックＤ0 を単に中間
鍵Ｋ7 という）、この中間鍵生成回路１１は、中間鍵Ｋ
8 を出力すると共に、中間鍵Ｋ7 を関数ｆk により攪拌
した後、得られるデータ（ｆk （Ｋ7 ））と中間鍵Ｋ8
の排他的論理和を演算し、すなわち下記式１により中間
鍵Ｋ6 を求め、この中間鍵Ｋ6 と中間鍵Ｋ7 をそれぞれ
ブロックＤ1 、Ｃ1 として中間鍵生成回路１２に供給す
る。
鍵生成回路１１に供給される復号化鍵のブロックＣ0 の
下位２４ビットは中間鍵Ｋ8 であり（以下ブロックＣ0
を単に中間鍵Ｋ8 という）、ブロックＤ0 の下位２４ビ
ットは中間鍵Ｋ7 であり（以下ブロックＤ0 を単に中間
鍵Ｋ7 という）、この中間鍵生成回路１１は、中間鍵Ｋ
8 を出力すると共に、中間鍵Ｋ7 を関数ｆk により攪拌
した後、得られるデータ（ｆk （Ｋ7 ））と中間鍵Ｋ8
の排他的論理和を演算し、すなわち下記式１により中間
鍵Ｋ6 を求め、この中間鍵Ｋ6 と中間鍵Ｋ7 をそれぞれ
ブロックＤ1 、Ｃ1 として中間鍵生成回路１２に供給す
る。
【００３２】 演算結果＝Ｋ8 ％ｆk （Ｋ7 ） ＝Ｋ6 ・・・式１ ∵Ｋ8 ＝Ｋ6 ％ｆk （Ｋ7 ）
【００３３】ただし、演算子「％」は、排他的論理和を
意味する。
意味する。
【００３４】つぎに、第２段目の中間鍵生成回路１２
は、中間鍵生成回路１１から供給される中間鍵Ｋ7 を出
力すると共に、中間鍵生成回路１１から供給される中間
鍵Ｋ6を関数ｆk により攪拌した後、得られるデータ
（ｆk （Ｋ6 ））と中間鍵Ｋ7 の排他的論理和を演算
し、すなわち下記式２により中間鍵Ｋ5 を求め、この中
間鍵Ｋ5 と中間鍵Ｋ6 をそれぞれブロックＤ2 、Ｃ2 と
して中間鍵生成回路１３に供給する。
は、中間鍵生成回路１１から供給される中間鍵Ｋ7 を出
力すると共に、中間鍵生成回路１１から供給される中間
鍵Ｋ6を関数ｆk により攪拌した後、得られるデータ
（ｆk （Ｋ6 ））と中間鍵Ｋ7 の排他的論理和を演算
し、すなわち下記式２により中間鍵Ｋ5 を求め、この中
間鍵Ｋ5 と中間鍵Ｋ6 をそれぞれブロックＤ2 、Ｃ2 と
して中間鍵生成回路１３に供給する。
【００３５】 演算結果＝Ｋ7 ％ｆk （Ｋ6 ） ＝Ｋ5 ・・・式２ ∵Ｋ7 ＝Ｋ5 ％ｆk （Ｋ6 ）
【００３６】以下同様にして、中間鍵生成回路１３〜１
８は、所定の関数ｆk により復号化鍵を順次ランダム化
して、中間鍵Ｋ3 〜Ｋ8 をその添字が大きい順にそれぞ
れ生成する。
８は、所定の関数ｆk により復号化鍵を順次ランダム化
して、中間鍵Ｋ3 〜Ｋ8 をその添字が大きい順にそれぞ
れ生成する。
【００３７】中間鍵生成回路１１〜１８の各セクタ３
は、端子４を介して供給される制御信号で動作し、暗号
化処理の際にはＥＸ−ＯＲ２の出力を選択し、復号化処
理の際にはＥＸ−ＯＲ２の入力を選択するようになって
いる。したがって、この鍵生成部１０からは、暗号化処
理の際には、中間鍵Ｋ1 〜Ｋ8 がその添字が若い順に出
力され、復号化処理の際には、添字が大きい順に出力さ
れる。このようにして生成された中間鍵Ｋ1 〜Ｋ8 は暗
号化処理部２０に生成された順に供給される。
は、端子４を介して供給される制御信号で動作し、暗号
化処理の際にはＥＸ−ＯＲ２の出力を選択し、復号化処
理の際にはＥＸ−ＯＲ２の入力を選択するようになって
いる。したがって、この鍵生成部１０からは、暗号化処
理の際には、中間鍵Ｋ1 〜Ｋ8 がその添字が若い順に出
力され、復号化処理の際には、添字が大きい順に出力さ
れる。このようにして生成された中間鍵Ｋ1 〜Ｋ8 は暗
号化処理部２０に生成された順に供給される。
【００３８】ここで、各中間鍵生成回路１１〜１８に用
いられている関数回路１の具体的な回路構成について説
明する。関数回路１は、例えば図２に示すように、各ラ
ンダム化の過程における前段からのデータ、すなわち前
段の中間鍵生成回路からのブロックＤi を所謂拡大転字
する拡大転字回路４１と、該拡大転字回路４１の出力を
バイト単位で相互に排他的論理和演算するＥＸ−ＯＲ４
２ａ、４２ｂ、４２ｃ、４２ｄ、４２ｅと、該ＥＸ−Ｏ
Ｒ４２ａ、４２ｂ、４２ｄ、４２ｅの各出力等を相互に
所謂モジュロ２５６加算する加算器（以下ＭＡＤＤとい
う）４３ａ、４３ｂ、４３ｃ、４３ｄと、該ＭＡＤＤ４
３ａ〜４３ｃの各出力をそれぞれビット単位で入れ換え
るビット入れ換え回路（以下ＲＯＴという）４４ａ、４
４ｂ、４４ｃとを備える。
いられている関数回路１の具体的な回路構成について説
明する。関数回路１は、例えば図２に示すように、各ラ
ンダム化の過程における前段からのデータ、すなわち前
段の中間鍵生成回路からのブロックＤi を所謂拡大転字
する拡大転字回路４１と、該拡大転字回路４１の出力を
バイト単位で相互に排他的論理和演算するＥＸ−ＯＲ４
２ａ、４２ｂ、４２ｃ、４２ｄ、４２ｅと、該ＥＸ−Ｏ
Ｒ４２ａ、４２ｂ、４２ｄ、４２ｅの各出力等を相互に
所謂モジュロ２５６加算する加算器（以下ＭＡＤＤとい
う）４３ａ、４３ｂ、４３ｃ、４３ｄと、該ＭＡＤＤ４
３ａ〜４３ｃの各出力をそれぞれビット単位で入れ換え
るビット入れ換え回路（以下ＲＯＴという）４４ａ、４
４ｂ、４４ｃとを備える。
【００３９】そして、拡大転字回路４１は、前段の中間
鍵生成回路から供給される３２ビットからなるブロック
Ｄi を拡大転字、すなわち例えば８ビット単位に分割す
ると共に、３２ビットから任意に８ビットを選択して、
４０ビット（５バイト）からなるデータを生成する。こ
こで、ブロックＤi を分割して得られる各バイトをｄ ij
（ｊ＝０〜３、ｊ＝３が所謂ＭＳＢ側）とし、任意に選
択して得られる１バイトを拡大要素ＷKiする。なお、こ
の拡大要素ＷKiを生成するためのビット選択方法を非公
開とし、その選択方法を変更することにより、異なった
暗号系列の暗号文を得ることができる。
鍵生成回路から供給される３２ビットからなるブロック
Ｄi を拡大転字、すなわち例えば８ビット単位に分割す
ると共に、３２ビットから任意に８ビットを選択して、
４０ビット（５バイト）からなるデータを生成する。こ
こで、ブロックＤi を分割して得られる各バイトをｄ ij
（ｊ＝０〜３、ｊ＝３が所謂ＭＳＢ側）とし、任意に選
択して得られる１バイトを拡大要素ＷKiする。なお、こ
の拡大要素ＷKiを生成するためのビット選択方法を非公
開とし、その選択方法を変更することにより、異なった
暗号系列の暗号文を得ることができる。
【００４０】ＥＸ−ＯＲ４２ａは、拡大転字回路４１か
ら供給されるバイトｄi3とバイトｄ i2の排他的論理和を
演算し、ＥＸ−ＯＲ４２ｂは、拡大転字回路４１から供
給されるバイトｄi1とバイトｄi0の排他的論理和を演算
し、ＥＸ−ＯＲ４２ｃは、拡大転字回路４１から供給さ
れる拡大要素ＷKiと定数５６ｈの排他的論理和を演算
し、ＥＸ−ＯＲ４２ｄは、ＥＸ−ＯＲ４２ｂの出力とＥ
Ｘ−ＯＲ４２ｃの出力の排他的論理和を演算し、ＥＸ−
ＯＲ４２ｅは、ＥＸ−ＯＲ４２ａの出力とＥＸ−ＯＲ４
２ｄの出力の排他的論理和を演算する。
ら供給されるバイトｄi3とバイトｄ i2の排他的論理和を
演算し、ＥＸ−ＯＲ４２ｂは、拡大転字回路４１から供
給されるバイトｄi1とバイトｄi0の排他的論理和を演算
し、ＥＸ−ＯＲ４２ｃは、拡大転字回路４１から供給さ
れる拡大要素ＷKiと定数５６ｈの排他的論理和を演算
し、ＥＸ−ＯＲ４２ｄは、ＥＸ−ＯＲ４２ｂの出力とＥ
Ｘ−ＯＲ４２ｃの出力の排他的論理和を演算し、ＥＸ−
ＯＲ４２ｅは、ＥＸ−ＯＲ４２ａの出力とＥＸ−ＯＲ４
２ｄの出力の排他的論理和を演算する。
【００４１】ＭＡＤＤ４３ａは、ＥＸ−ＯＲ４２ａの出
力とＥＸ−ＯＲ４２ｄの出力をモジョロ２５６加算、す
なわち桁上がりを無視して加算し、ＭＡＤＤ４３ｂは、
ＥＸ−ＯＲ４２ｂの出力とＥＸ−ＯＲ４２ｅの出力をモ
ジョロ２５６加算する。
力とＥＸ−ＯＲ４２ｄの出力をモジョロ２５６加算、す
なわち桁上がりを無視して加算し、ＭＡＤＤ４３ｂは、
ＥＸ−ＯＲ４２ｂの出力とＥＸ−ＯＲ４２ｅの出力をモ
ジョロ２５６加算する。
【００４２】ＲＯＴ４４ａは、ＭＡＤＤ４３ａの出力
を、例えばビットｂ7 〜ｂ0 （ｂ7 がＭＳＢ）がＭＳＢ
から順にビットｂ2 、ビットｂ0 、ビットｂ5 、ビット
ｂ4 、ビットｂ3 、ビットｂ7 、ビットｂ1 、ビットｂ
6 となるようにビット入れ換えを行い、ＲＯＴ４４ｂ
は、ＭＡＤＤ４３ｂの出力を、上述のＲＯＴ４４ａと同
様にビット入れ換えする。
を、例えばビットｂ7 〜ｂ0 （ｂ7 がＭＳＢ）がＭＳＢ
から順にビットｂ2 、ビットｂ0 、ビットｂ5 、ビット
ｂ4 、ビットｂ3 、ビットｂ7 、ビットｂ1 、ビットｂ
6 となるようにビット入れ換えを行い、ＲＯＴ４４ｂ
は、ＭＡＤＤ４３ｂの出力を、上述のＲＯＴ４４ａと同
様にビット入れ換えする。
【００４３】ＭＡＤＤ４３ｃは、拡大転字回路４１から
供給されるバイトｄi3とＲＯＴ４４ａの出力をモジョロ
２５６加算し、ＭＡＤＤ４３ｄは、拡大転字回路４１か
ら供給されるバイトｄi0とＲＯＴ４４ｂの出力をモジョ
ロ２５６加算する。
供給されるバイトｄi3とＲＯＴ４４ａの出力をモジョロ
２５６加算し、ＭＡＤＤ４３ｄは、拡大転字回路４１か
ら供給されるバイトｄi0とＲＯＴ４４ｂの出力をモジョ
ロ２５６加算する。
【００４４】ＲＯＴ４４ｃは、ＭＡＤＤ４３ｃの出力
を、上述のＲＯＴ４４ａと同様にビット入れ換えする。
を、上述のＲＯＴ４４ａと同様にビット入れ換えする。
【００４５】そして、この関数回路１は、上述のように
して得られる３２ビットのデータ、すなわちＲＯＴ４４
ａ〜ＲＯＴ４４ｃの各出力及びＭＡＤＤ４３ｄの出力
を、ＭＳＢ側から順にＲＯＴ４４ａの出力、ＲＯＴ４４
ｂの出力、ＭＡＤＤ４３ｄの出力、ＲＯＴ４４ｃの出力
となるように出力する。すなわち、関数回路１は、拡大
転字、排他的論理和、加算の演算処理により、前段の中
間鍵生成回路から供給されるブロックＤi をランダム化
する。
して得られる３２ビットのデータ、すなわちＲＯＴ４４
ａ〜ＲＯＴ４４ｃの各出力及びＭＡＤＤ４３ｄの出力
を、ＭＳＢ側から順にＲＯＴ４４ａの出力、ＲＯＴ４４
ｂの出力、ＭＡＤＤ４３ｄの出力、ＲＯＴ４４ｃの出力
となるように出力する。すなわち、関数回路１は、拡大
転字、排他的論理和、加算の演算処理により、前段の中
間鍵生成回路から供給されるブロックＤi をランダム化
する。
【００４６】つぎに、暗号化処理部２０について説明す
る。暗号化処理部２０は、上述の図１に示すように、平
文または暗号文を所定の行列Ｉにより並べ換える並べ換
え回路２９と、該並べ換え回路２９で並び換えられた平
文または暗号文を、上記鍵生成部１０からその添字が若
い順または大きい順に供給される中間鍵Ｋ1 〜Ｋ8 を用
いて、順次ランダム化する縦続接続された例えば８個の
ランダム化回路２１、２２、２３、２４、２５、２６、
２７、２８と、該ランダム化回路２８の出力を上記行列
Ｉの逆行列Ｉ-1により並べ換えて暗号文または平文を生
成する並べ換え回路３０とを備える。
る。暗号化処理部２０は、上述の図１に示すように、平
文または暗号文を所定の行列Ｉにより並べ換える並べ換
え回路２９と、該並べ換え回路２９で並び換えられた平
文または暗号文を、上記鍵生成部１０からその添字が若
い順または大きい順に供給される中間鍵Ｋ1 〜Ｋ8 を用
いて、順次ランダム化する縦続接続された例えば８個の
ランダム化回路２１、２２、２３、２４、２５、２６、
２７、２８と、該ランダム化回路２８の出力を上記行列
Ｉの逆行列Ｉ-1により並べ換えて暗号文または平文を生
成する並べ換え回路３０とを備える。
【００４７】そして、暗号化処理の際に、並べ換え回路
２９は、６４ビット単位でデータとして供給される平文
を所定の行列Ｉにより並べ換え、並び換えられた平文を
上位３２ビット（以下ブロックＬ0 という）と下位３２
ビット（以下ブロックＲ0 という）とに分割する。例え
ば並び換えられた平文を０８０９０Ａ０Ｂ０Ｃ０Ｄ０Ｅ
０Ｆｈとすると、ブロックＬ0 、Ｒ0 はそれぞれ０８０
９０Ａ０Ｂｈ、０Ｃ０Ｄ０Ｅ０Ｆｈとなる。なお、上述
の行列Ｉを利用者が自由に設定できるようにすることに
より、目的や用途に応じた暗号系列の暗号文を生成でき
るようにしてもよい。
２９は、６４ビット単位でデータとして供給される平文
を所定の行列Ｉにより並べ換え、並び換えられた平文を
上位３２ビット（以下ブロックＬ0 という）と下位３２
ビット（以下ブロックＲ0 という）とに分割する。例え
ば並び換えられた平文を０８０９０Ａ０Ｂ０Ｃ０Ｄ０Ｅ
０Ｆｈとすると、ブロックＬ0 、Ｒ0 はそれぞれ０８０
９０Ａ０Ｂｈ、０Ｃ０Ｄ０Ｅ０Ｆｈとなる。なお、上述
の行列Ｉを利用者が自由に設定できるようにすることに
より、目的や用途に応じた暗号系列の暗号文を生成でき
るようにしてもよい。
【００４８】各ランダム化回路２１〜２８は、上述の図
１に示すように、前段からのブロックＲi を、中間鍵生
成回路１１〜１８の対応する段から供給される中間鍵Ｋ
i+1を用いて、所定の関数ｆにより攪拌する関数回路５
と、該関数回路５の出力と前段からのブロックＬi の排
他的論理和を演算してブロックＲi+1 生成するＥＸ−Ｏ
Ｒ６とを備える。
１に示すように、前段からのブロックＲi を、中間鍵生
成回路１１〜１８の対応する段から供給される中間鍵Ｋ
i+1を用いて、所定の関数ｆにより攪拌する関数回路５
と、該関数回路５の出力と前段からのブロックＬi の排
他的論理和を演算してブロックＲi+1 生成するＥＸ−Ｏ
Ｒ６とを備える。
【００４９】そして、第１段目のランダム化回路２１
は、並べ換え回路２９から供給されるブロックＲ0 を、
そのデータと中間鍵Ｋ1 を変数とする所定の関数ｆによ
り攪拌すると共に、得られるデータ（ｆ（Ｒ0 ，
Ｋ1 ））と並べ換え回路２９から供給されるブロックＬ
0 の排他的論理和を演算し、この演算結果とブロックＲ
0 をそれぞれブロックＲ1 、Ｌ1 としてランダム化回路
２２に供給する。
は、並べ換え回路２９から供給されるブロックＲ0 を、
そのデータと中間鍵Ｋ1 を変数とする所定の関数ｆによ
り攪拌すると共に、得られるデータ（ｆ（Ｒ0 ，
Ｋ1 ））と並べ換え回路２９から供給されるブロックＬ
0 の排他的論理和を演算し、この演算結果とブロックＲ
0 をそれぞれブロックＲ1 、Ｌ1 としてランダム化回路
２２に供給する。
【００５０】つぎに、第２段目のランダム化回路２２
は、ランダム化回路２１から供給されるブロックＲ
1 を、そのデータと中間鍵Ｋ2 を変数とする所定の関数
ｆにより攪拌すると共に、得られるデータ（ｆ（Ｒ1 ，
Ｋ2 ））とランダム化回路２１から供給されるブロック
Ｌ1 の排他的論理和を演算し、この演算結果とブロック
Ｒ1をそれぞれブロックＲ2 、Ｌ2 としてランダム化回
路２３に供給する。
は、ランダム化回路２１から供給されるブロックＲ
1 を、そのデータと中間鍵Ｋ2 を変数とする所定の関数
ｆにより攪拌すると共に、得られるデータ（ｆ（Ｒ1 ，
Ｋ2 ））とランダム化回路２１から供給されるブロック
Ｌ1 の排他的論理和を演算し、この演算結果とブロック
Ｒ1をそれぞれブロックＲ2 、Ｌ2 としてランダム化回
路２３に供給する。
【００５１】以下同様にして、ランダム化回路２３〜２
８は、中間鍵Ｋ3 〜Ｋ8 を生成される順にそれぞれ用い
て平文のランダム化を順次行い、最終段のランダム化回
路１８から出力されるブロックＬ8 、Ｒ8 は、並べ換え
回路３０に供給される。
８は、中間鍵Ｋ3 〜Ｋ8 を生成される順にそれぞれ用い
て平文のランダム化を順次行い、最終段のランダム化回
路１８から出力されるブロックＬ8 、Ｒ8 は、並べ換え
回路３０に供給される。
【００５２】並べ換え回路３０は、ブロックＬ8 、Ｒ8
を結合すると共に、得られる６４ビットのデータを並べ
換え回路２９の行列Ｉの逆行列Ｉ-1を用いて並べ換え
て、暗号文を生成し、この暗号文を出力する。
を結合すると共に、得られる６４ビットのデータを並べ
換え回路２９の行列Ｉの逆行列Ｉ-1を用いて並べ換え
て、暗号文を生成し、この暗号文を出力する。
【００５３】一方、復号化処理の際に、並べ換え回路２
９は、６４ビット単位でデータとして供給される暗号文
を所定の行列Ｉにより並べ換え、並び換えられた暗号文
を上位３２ビット（以下ブロックＬ0 という）と下位３
２ビット（以下ブロックＲ0という）とに分割する。
９は、６４ビット単位でデータとして供給される暗号文
を所定の行列Ｉにより並べ換え、並び換えられた暗号文
を上位３２ビット（以下ブロックＬ0 という）と下位３
２ビット（以下ブロックＲ0という）とに分割する。
【００５４】そして、第１段目のランダム化回路２１
は、並べ換え回路２９から供給されるブロックＲ0 を、
そのデータと中間鍵Ｋ8 を変数とする所定の関数ｆによ
り攪拌すると共に、得られるデータ（ｆ（Ｒ0 ，
Ｋ8 ））と並べ換え回路２９から供給されるブロックＬ
0 の排他的論理和を演算し、この演算結果とブロックＲ
0 をそれぞれブロックＲ1 、Ｌ1 としてランダム化回路
２２に供給する。
は、並べ換え回路２９から供給されるブロックＲ0 を、
そのデータと中間鍵Ｋ8 を変数とする所定の関数ｆによ
り攪拌すると共に、得られるデータ（ｆ（Ｒ0 ，
Ｋ8 ））と並べ換え回路２９から供給されるブロックＬ
0 の排他的論理和を演算し、この演算結果とブロックＲ
0 をそれぞれブロックＲ1 、Ｌ1 としてランダム化回路
２２に供給する。
【００５５】つぎに、第２段目のランダム化回路２２
は、ランダム化回路２１から供給されるブロックＲ
1 を、そのデータと中間鍵Ｋ7 を変数とする所定の関数
ｆにより攪拌すると共に、得られるデータ（ｆ（Ｒ1 ，
Ｋ7 ））とランダム化回路２１から供給されるブロック
Ｌ1 の排他的論理和を演算し、この演算結果とブロック
Ｒ1をそれぞれブロックＲ2 、Ｌ2 としてランダム化回
路２３に供給する。
は、ランダム化回路２１から供給されるブロックＲ
1 を、そのデータと中間鍵Ｋ7 を変数とする所定の関数
ｆにより攪拌すると共に、得られるデータ（ｆ（Ｒ1 ，
Ｋ7 ））とランダム化回路２１から供給されるブロック
Ｌ1 の排他的論理和を演算し、この演算結果とブロック
Ｒ1をそれぞれブロックＲ2 、Ｌ2 としてランダム化回
路２３に供給する。
【００５６】以下同様にして、ランダム化回路２３〜２
８は、中間鍵Ｋ3 〜Ｋ8 を生成される順にそれぞれ用い
て暗号文のランダム化を順次行い、最終段のランダム化
回路１８から出力されるブロックＬ8 、Ｒ8 は、並べ換
え回路３０に供給される。
８は、中間鍵Ｋ3 〜Ｋ8 を生成される順にそれぞれ用い
て暗号文のランダム化を順次行い、最終段のランダム化
回路１８から出力されるブロックＬ8 、Ｒ8 は、並べ換
え回路３０に供給される。
【００５７】並べ換え回路３０は、ブロックＬ8 、Ｒ8
を結合すると共に、得られる６４ビットのデータを逆行
列Ｉ-1を用いて並べ換えて、平文を生成し、この平文を
出力する。
を結合すると共に、得られる６４ビットのデータを逆行
列Ｉ-1を用いて並べ換えて、平文を生成し、この平文を
出力する。
【００５８】ここで、各ランダム化回路２１〜２８に用
いられる関数回路５の具体的な回路構成について説明す
る。関数回路５は、例えば図３に示すように、各ランダ
ム化の過程における前段からのデータ、すなわち前段の
ランダム化回路からのブロックＲi を拡大転字する拡大
転字回路５１と、該拡大転字回路５１の出力及び中間鍵
Ｋi+1 をバイト単位で相互に排他的論理和演算するＥＸ
−ＯＲ５２ａ、５２ｂ、５２ｃ、５２ｄ、５２ｅ、５２
ｆ、５２ｇと、該ＥＸ−ＯＲ５２ｂ、５２ｃ、５２ｅ、
５２ｆの各出力を相互に加算する加算器（以下ＡＤＤと
いう）５３ａ、５３ｂ、５３ｃと、上記ＥＸ−ＯＲ５２
ａ〜５２ｇ及びＡＤＤ５３ｂの出力を相互にモジュロ２
５６加算するＭＡＤＤ５４ａ、５４ｂと、該ＭＡＤＤ５
４ａ、５４ｂ、５２ｄ、５２ｇの各出力をそれぞれビッ
ト単位で入れ換えるＲＯＴ５５ａ、５５ｂとを備える。
いられる関数回路５の具体的な回路構成について説明す
る。関数回路５は、例えば図３に示すように、各ランダ
ム化の過程における前段からのデータ、すなわち前段の
ランダム化回路からのブロックＲi を拡大転字する拡大
転字回路５１と、該拡大転字回路５１の出力及び中間鍵
Ｋi+1 をバイト単位で相互に排他的論理和演算するＥＸ
−ＯＲ５２ａ、５２ｂ、５２ｃ、５２ｄ、５２ｅ、５２
ｆ、５２ｇと、該ＥＸ−ＯＲ５２ｂ、５２ｃ、５２ｅ、
５２ｆの各出力を相互に加算する加算器（以下ＡＤＤと
いう）５３ａ、５３ｂ、５３ｃと、上記ＥＸ−ＯＲ５２
ａ〜５２ｇ及びＡＤＤ５３ｂの出力を相互にモジュロ２
５６加算するＭＡＤＤ５４ａ、５４ｂと、該ＭＡＤＤ５
４ａ、５４ｂ、５２ｄ、５２ｇの各出力をそれぞれビッ
ト単位で入れ換えるＲＯＴ５５ａ、５５ｂとを備える。
【００５９】そして、拡大転字回路５１は、前段のラン
ダム化回路から供給される３２ビットからなるブロック
Ｒi を拡大転字、すなわち例えば８ビット単位に分割す
ると共に、３２ビットから任意に８ビットを選択して、
４０ビット（５バイト）からなるデータを生成する。こ
こで、ブロックＲi を分割して得られる各バイトをｒ ij
（ｊ＝０〜３、ｊ＝３がＭＳＢ側）とし、任意に選択し
て得られる１バイトを拡大要素Ｗi する。なお、この拡
大要素ＷK を生成するためのビット選択方法を非公開と
し、その選択方法を変更することにより、異なった暗号
系列の暗号文を得ることができる。
ダム化回路から供給される３２ビットからなるブロック
Ｒi を拡大転字、すなわち例えば８ビット単位に分割す
ると共に、３２ビットから任意に８ビットを選択して、
４０ビット（５バイト）からなるデータを生成する。こ
こで、ブロックＲi を分割して得られる各バイトをｒ ij
（ｊ＝０〜３、ｊ＝３がＭＳＢ側）とし、任意に選択し
て得られる１バイトを拡大要素Ｗi する。なお、この拡
大要素ＷK を生成するためのビット選択方法を非公開と
し、その選択方法を変更することにより、異なった暗号
系列の暗号文を得ることができる。
【００６０】ＥＸ−ＯＲ５２ａは、拡大転字回路５１か
ら供給されるバイトｒi3と、中間鍵生成回路１１〜１８
の対応する段から供給される中間鍵Ｋi+1 の上位８ビッ
ト（ビットＢ23〜Ｂ16）との排他的論理和を演算し、Ｅ
Ｘ−ＯＲ５２ｂは、拡大転字回路５１から供給されるバ
イトｒi0と、中間鍵Ｋi+1 の上位８ビットに続く８ビッ
ト（ビットＢ15〜Ｂ8 ）との排他的論理和を演算し、Ｅ
Ｘ−ＯＲ５２ｃは、拡大転字回路５１から供給されるバ
イトｒi2とＥＸ−ＯＲ５２ａの出力の排他的論理和を演
算し、ＥＸ−ＯＲ５２ｄは、拡大転字回路５１から供給
されるバイトｒ i1とＥＸ−ＯＲ５２ｂの出力の排他的論
理和を演算し、ＥＸ−ＯＲ５２ｅは、拡大転字回路５１
から供給される拡大要素Ｗi と中間鍵Ｋi+1 の下位８ビ
ット（ビットＢ7 〜Ｂ0 ）の排他的論理和を演算する。
ら供給されるバイトｒi3と、中間鍵生成回路１１〜１８
の対応する段から供給される中間鍵Ｋi+1 の上位８ビッ
ト（ビットＢ23〜Ｂ16）との排他的論理和を演算し、Ｅ
Ｘ−ＯＲ５２ｂは、拡大転字回路５１から供給されるバ
イトｒi0と、中間鍵Ｋi+1 の上位８ビットに続く８ビッ
ト（ビットＢ15〜Ｂ8 ）との排他的論理和を演算し、Ｅ
Ｘ−ＯＲ５２ｃは、拡大転字回路５１から供給されるバ
イトｒi2とＥＸ−ＯＲ５２ａの出力の排他的論理和を演
算し、ＥＸ−ＯＲ５２ｄは、拡大転字回路５１から供給
されるバイトｒ i1とＥＸ−ＯＲ５２ｂの出力の排他的論
理和を演算し、ＥＸ−ＯＲ５２ｅは、拡大転字回路５１
から供給される拡大要素Ｗi と中間鍵Ｋi+1 の下位８ビ
ット（ビットＢ7 〜Ｂ0 ）の排他的論理和を演算する。
【００６１】ＡＤＤ５３ａは、ＥＸ−ＯＲ５２ｃの出力
とＥＸ−ＯＲ５２ｅの出力を加算すると共に、その上位
８ビットを出力する。
とＥＸ−ＯＲ５２ｅの出力を加算すると共に、その上位
８ビットを出力する。
【００６２】ＥＸ−ＯＲ５２ｆは、ＥＸ−ＯＲ５２ｄの
出力とＡＤＤ５３ａの出力の排他的論理和を演算し、Ｅ
Ｘ−ＯＲ５２ｇは、ＥＸ−ＯＲ５２ｃの出力とＡＤＤ５
３ａの出力の排他的論理和を演算する。
出力とＡＤＤ５３ａの出力の排他的論理和を演算し、Ｅ
Ｘ−ＯＲ５２ｇは、ＥＸ−ＯＲ５２ｃの出力とＡＤＤ５
３ａの出力の排他的論理和を演算する。
【００６３】ＡＤＤ５３ｂは、ＥＸ−ＯＲ５２ｃの出力
とＥＸ−ＯＲ５２ｆの出力を加算すると共に、その上位
８ビットを出力し、ＭＡＤＤ５４ａは、ＥＸ−ＯＲ５２
ｄの出力とＥＸ−ＯＲ５２ｇの出力をモジョロ２５６加
算し、ＲＯＴ５５ａは、ＭＡＤＤ５４ａの出力を、例え
ばビットｂ7 〜ｂ0 がＭＳＢから順にビットｂ2 、ビッ
トｂ0 、ビットｂ5 、ビットｂ4 、ビットｂ3 、ビット
ｂ7 、ビットｂ1 、ビットｂ6 となるようにビット入れ
換えを行う。
とＥＸ−ＯＲ５２ｆの出力を加算すると共に、その上位
８ビットを出力し、ＭＡＤＤ５４ａは、ＥＸ−ＯＲ５２
ｄの出力とＥＸ−ＯＲ５２ｇの出力をモジョロ２５６加
算し、ＲＯＴ５５ａは、ＭＡＤＤ５４ａの出力を、例え
ばビットｂ7 〜ｂ0 がＭＳＢから順にビットｂ2 、ビッ
トｂ0 、ビットｂ5 、ビットｂ4 、ビットｂ3 、ビット
ｂ7 、ビットｂ1 、ビットｂ6 となるようにビット入れ
換えを行う。
【００６４】ＭＡＤＤ５４ｂは、ＥＸ−ＯＲ５２ａの出
力とＡＤＤ５３ｂの出力をモジョロ２５６加算し、ＡＤ
Ｄ５３ｃは、ＥＸ−ＯＲ５２ｂの出力とＲＯＴ５５ａの
出力をモジョロ２５６加算し、ＲＯＴ５５ｂは、ＭＡＤ
Ｄ５４ｂの出力を、上述のＲＯＴ５５ａと同様にビット
入れ換えする。
力とＡＤＤ５３ｂの出力をモジョロ２５６加算し、ＡＤ
Ｄ５３ｃは、ＥＸ−ＯＲ５２ｂの出力とＲＯＴ５５ａの
出力をモジョロ２５６加算し、ＲＯＴ５５ｂは、ＭＡＤ
Ｄ５４ｂの出力を、上述のＲＯＴ５５ａと同様にビット
入れ換えする。
【００６５】そして、この関数回路５は、上述のように
して得られる３２ビットのデータ、すなわちＲＯＴ５５
ａ、５５ｂ及びＡＤＤ５３ｂ、５３ｃの各出力を、ＭＳ
Ｂ側から順にＡＤＤ５３ｃの出力、ＲＯＴ５５ｂの出
力、ＡＤＤ５３ｂの出力、ＲＯＴ５５ａの出力となるよ
うに出力する。すなわち、関数回路５は、従来の装置の
ように所謂換字処理を行うことなく、拡大転字、排他的
論理和、加算の演算処理により、前段のランダム化回路
から供給されるブロックＲi をランダム化する。換言す
ると、換字処理を伴わないことにより、ハードウエアを
簡単にすることができると共に、高速処理が可能であ
る。また、この関数回路５のデータ攪拌効果は、例えば
図４に示すように、従来のＤＥＳで用いられていた所謂
関数Ｓに比して優れている。なお、この図４に示す特性
は、入力を１ビット変化させたときの出力の変化を所謂
ハミング距離で表し、３２０００回の試行を行った（標
本数を３２０００とした）ときのものである。
して得られる３２ビットのデータ、すなわちＲＯＴ５５
ａ、５５ｂ及びＡＤＤ５３ｂ、５３ｃの各出力を、ＭＳ
Ｂ側から順にＡＤＤ５３ｃの出力、ＲＯＴ５５ｂの出
力、ＡＤＤ５３ｂの出力、ＲＯＴ５５ａの出力となるよ
うに出力する。すなわち、関数回路５は、従来の装置の
ように所謂換字処理を行うことなく、拡大転字、排他的
論理和、加算の演算処理により、前段のランダム化回路
から供給されるブロックＲi をランダム化する。換言す
ると、換字処理を伴わないことにより、ハードウエアを
簡単にすることができると共に、高速処理が可能であ
る。また、この関数回路５のデータ攪拌効果は、例えば
図４に示すように、従来のＤＥＳで用いられていた所謂
関数Ｓに比して優れている。なお、この図４に示す特性
は、入力を１ビット変化させたときの出力の変化を所謂
ハミング距離で表し、３２０００回の試行を行った（標
本数を３２０００とした）ときのものである。
【００６６】以上のように、この実施例の暗号装置は、
復号装置としても用いることができ、すなわち暗号装置
と復号装置を同一の回路構成とすることができ、設計や
製造工数を削減することができる。また、復号装置とし
て用いるときに、中間鍵Ｋ1〜Ｋ8 をその添字が大きい
順に生成することができ、従来の装置で必要であった中
間鍵を一旦記憶しておくためのメモリが不要となる。さ
らに、復号化鍵と暗号文を連続して入力することができ
る。
復号装置としても用いることができ、すなわち暗号装置
と復号装置を同一の回路構成とすることができ、設計や
製造工数を削減することができる。また、復号装置とし
て用いるときに、中間鍵Ｋ1〜Ｋ8 をその添字が大きい
順に生成することができ、従来の装置で必要であった中
間鍵を一旦記憶しておくためのメモリが不要となる。さ
らに、復号化鍵と暗号文を連続して入力することができ
る。
【００６７】また、暗号化鍵と復号化鍵が異なるため、
どちらか一方が漏れても、他方は安全であり、セキュリ
ティを向上させることができる。
どちらか一方が漏れても、他方は安全であり、セキュリ
ティを向上させることができる。
【００６８】なお、本発明は上述の実施例に限定される
ものではなく、例えば、上述の実施例ではランダム化回
路の段数を８段としているが、偶数段であればよい。ま
た例えば、関数回路１、５は、図２、図３に示す回路構
成に限定されるものではない。
ものではなく、例えば、上述の実施例ではランダム化回
路の段数を８段としているが、偶数段であればよい。ま
た例えば、関数回路１、５は、図２、図３に示す回路構
成に限定されるものではない。
【００６９】
【発明の効果】以上の説明でも明らかなように、本発明
を適用した暗号装置では、暗号化処理の際に、暗号化鍵
を順次ランダム化して、複数の中間鍵と復号化鍵を生成
し、これらの中間鍵を用いて平文を順次ランダム化し
て、暗号文を生成する。一方、復号化処理の際に、復号
化鍵を順次ランダム化して、複数の中間鍵を逆の順序で
生成し、これらの中間鍵を用いて暗号文を順次ランダム
化して、平文を生成するようにすることにより、暗号装
置と復号装置を同一の回路構成とすることができ、設計
や製造工数を削減することができる。また、復号装置と
して用いるときに、中間鍵をその添字が大きい順に生成
することができ、従来の装置で必要であったメモリを必
要としない。さらに、復号化鍵と暗号文を連続して入力
することができる。
を適用した暗号装置では、暗号化処理の際に、暗号化鍵
を順次ランダム化して、複数の中間鍵と復号化鍵を生成
し、これらの中間鍵を用いて平文を順次ランダム化し
て、暗号文を生成する。一方、復号化処理の際に、復号
化鍵を順次ランダム化して、複数の中間鍵を逆の順序で
生成し、これらの中間鍵を用いて暗号文を順次ランダム
化して、平文を生成するようにすることにより、暗号装
置と復号装置を同一の回路構成とすることができ、設計
や製造工数を削減することができる。また、復号装置と
して用いるときに、中間鍵をその添字が大きい順に生成
することができ、従来の装置で必要であったメモリを必
要としない。さらに、復号化鍵と暗号文を連続して入力
することができる。
【図１】本発明を適用した暗号装置の回路構成を示すブ
ロック図である。
ロック図である。
【図２】上記暗号装置を構成する中間鍵生成回路の関数
回路の具体的な回路構成を示す図である。
回路の具体的な回路構成を示す図である。
【図３】上記暗号装置を構成するランダム化回路の関数
回路の具体的な回路構成を示す図である。
回路の具体的な回路構成を示す図である。
【図４】上記関数回路のデータ攪拌効果を示す図であ
る。
る。
【図５】ＤＥＳにおける暗号装置の回路構成を示すブロ
ック図である。
ック図である。
１０・・・鍵生成部 １１〜１８・・・中間鍵生成回路 ２０・・・暗号化処理部 ２１〜２８・・・ランダム化回路
Claims (1)
- 【請求項１】 暗号化鍵を順次ランダム化し、各ランダ
ム化の過程で得られる複数の中間鍵と、最終のランダム
化の過程で得られる復号化鍵とを出力すると共に、該復
号化鍵を入力すると、上記複数の中間鍵を逆の順序で出
力する鍵生成手段と、 該鍵生成手段から順番に供給される複数の中間鍵を用い
て平文または暗号文を順次ランダム化して、暗号文また
は平文を生成する暗号化処理手段とを備えることを特徴
とする暗号装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4252716A JPH06102820A (ja) | 1992-09-22 | 1992-09-22 | 暗号装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4252716A JPH06102820A (ja) | 1992-09-22 | 1992-09-22 | 暗号装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06102820A true JPH06102820A (ja) | 1994-04-15 |
Family
ID=17241265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4252716A Pending JPH06102820A (ja) | 1992-09-22 | 1992-09-22 | 暗号装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06102820A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004004603A (ja) * | 2002-04-03 | 2004-01-08 | Matsushita Electric Ind Co Ltd | 拡大鍵生成装置、暗号化装置および暗号化システム |
| US9058507B2 (en) | 2007-02-20 | 2015-06-16 | Megachips Corporation | Signal processor with an encrypting or decrypting device in a memory system |
-
1992
- 1992-09-22 JP JP4252716A patent/JPH06102820A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004004603A (ja) * | 2002-04-03 | 2004-01-08 | Matsushita Electric Ind Co Ltd | 拡大鍵生成装置、暗号化装置および暗号化システム |
| US9058507B2 (en) | 2007-02-20 | 2015-06-16 | Megachips Corporation | Signal processor with an encrypting or decrypting device in a memory system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU767323B2 (en) | Block encryption device using auxiliary conversion | |
| KR100435052B1 (ko) | 암호화장치 | |
| US6298136B1 (en) | Cryptographic method and apparatus for non-linearly merging a data block and a key | |
| JP3225440B2 (ja) | デジタル信号ブロックの変換装置およびその使用方法 | |
| JP2003037482A (ja) | 疑似乱数生成装置またはそれを用いた暗号復号処理装置 | |
| JPH0675525A (ja) | 暗号通信装置 | |
| JPH10240500A (ja) | 乱数生成装置及び方法、暗号化装置及び方法、復号装置及び方法、並びにストリーム暗号システム | |
| JP2950485B2 (ja) | ストリーム暗号処理装置 | |
| JPH06102820A (ja) | 暗号装置 | |
| JP2825205B2 (ja) | 暗号装置 | |
| JPH06102821A (ja) | 暗号装置 | |
| JP2927079B2 (ja) | データ暗号化方法およびデータ暗号化装置 | |
| JP3389210B2 (ja) | 拡大鍵生成装置、暗復号装置、拡大鍵生成方法、及び記憶媒体 | |
| JP2000075785A (ja) | 高速暗号処理回路および処理方法 | |
| JPH09269727A (ja) | 暗号化方法および暗号化装置 | |
| JP3473171B2 (ja) | 逐次暗号方式 | |
| JPH10153954A (ja) | 暗号装置 | |
| JP2002091296A (ja) | 拡大鍵生成装置、拡大鍵生成プログラムおよび記録媒体 | |
| JP2000089666A (ja) | 暗号化／復号化装置 | |
| JPH11212451A (ja) | 暗号処理装置 | |
| JP4745598B2 (ja) | 暗号回路 | |
| WO2002058036A1 (en) | Encryption circuit | |
| JPH09311627A (ja) | 循環演算にもとづく暗号の暗号鍵生成方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030408 |