JPH0589662A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0589662A JPH0589662A JP24585891A JP24585891A JPH0589662A JP H0589662 A JPH0589662 A JP H0589662A JP 24585891 A JP24585891 A JP 24585891A JP 24585891 A JP24585891 A JP 24585891A JP H0589662 A JPH0589662 A JP H0589662A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- etched
- pattern
- mask
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【構成】Ｐｔなどを用いた半導体装置、特にＰｔを電極
とした強誘電体キャパシタが集積された半導体装置の製
造方法において、ＰｔとＴｉからなる電極を用いる。Ｐ
ｔとＴｉを積層し、Ｔｉをレジストを用いて所定のパタ
ーンに形成し、レジスト剥離後、ＴｉをマスクにしてＰ
ｔをエッチングする。 【効果】Ｐｔの再付着が防げ、仮に再付着が起きたとし
ても、突起上にＰｔが残らず、良好なＰｔパターンが形
成できる。
とした強誘電体キャパシタが集積された半導体装置の製
造方法において、ＰｔとＴｉからなる電極を用いる。Ｐ
ｔとＴｉを積層し、Ｔｉをレジストを用いて所定のパタ
ーンに形成し、レジスト剥離後、ＴｉをマスクにしてＰ
ｔをエッチングする。 【効果】Ｐｔの再付着が防げ、仮に再付着が起きたとし
ても、突起上にＰｔが残らず、良好なＰｔパターンが形
成できる。
Description
【０００１】
【産業上の利用分野】本発明は、Ｐｔなどを用いた半導
体装置、特にＰｔを電極とした強誘電体キャパシタが集
積された半導体装置の製造方法に関するものである。
体装置、特にＰｔを電極とした強誘電体キャパシタが集
積された半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】従来のＰｔ電極の形成方法としては、Ｐ
ｔを例えばスパッタ法などで形成した後、レジストでＰ
ｔ上に所定のパターンを形成した後、イオンビームエッ
チングや、スパッタエッチにより、Ｐｔのパターンを形
成していた。
ｔを例えばスパッタ法などで形成した後、レジストでＰ
ｔ上に所定のパターンを形成した後、イオンビームエッ
チングや、スパッタエッチにより、Ｐｔのパターンを形
成していた。
【０００３】
【発明が解決しようとする課題】しかし、イオンビーム
エッチングやスパッタエッチなどのエッチング方法は、
反応性エッチングではないため、エッチングされたＰｔ
がレジストの側面に付着しレジストの剥離後に、突起上
にＰｔが残ってしまうという問題がある。そこで、例え
ば、レジストを２００度ぐらいに加熱することにより、
レジストをフローさせてテーパー化させ、レジストの側
面に付着しないようにしたりする方法が取られている。
しかし、この場合には、テーパー化させるため、微細化
には向かないという課題が残る。反応性エッチングを用
いれば再付着の問題はないが、Ｐｔ等の金属は蒸気圧が
低いため、反応性のガスがないため、ここで説明したよ
うにイオンビームエッチングやスパッタエッチなどのエ
ッチング方法が用いられているのが普通である。
エッチングやスパッタエッチなどのエッチング方法は、
反応性エッチングではないため、エッチングされたＰｔ
がレジストの側面に付着しレジストの剥離後に、突起上
にＰｔが残ってしまうという問題がある。そこで、例え
ば、レジストを２００度ぐらいに加熱することにより、
レジストをフローさせてテーパー化させ、レジストの側
面に付着しないようにしたりする方法が取られている。
しかし、この場合には、テーパー化させるため、微細化
には向かないという課題が残る。反応性エッチングを用
いれば再付着の問題はないが、Ｐｔ等の金属は蒸気圧が
低いため、反応性のガスがないため、ここで説明したよ
うにイオンビームエッチングやスパッタエッチなどのエ
ッチング方法が用いられているのが普通である。
【０００４】
【課題を解決するための手段】本発明は、Ｐｔなどを用
いた半導体装置、特にＰｔを電極とした強誘電体キャパ
シタが集積された半導体装置の製造方法において、Ｐ
ｔ、またはＰｄを主成分とする第１薄膜と、イオンビー
ムエッチングにおいてエッチング速度がＰｔよりも遅い
Ｔｉなどからなる第２導電膜を積層し、第２導電膜を従
来技術である反応性エッチングによりエッチングし、エ
ッチングされた、第２導電膜をマスクとしてＰｔなどの
第１薄膜をエッチングするような工程としたことを特徴
とする。
いた半導体装置、特にＰｔを電極とした強誘電体キャパ
シタが集積された半導体装置の製造方法において、Ｐ
ｔ、またはＰｄを主成分とする第１薄膜と、イオンビー
ムエッチングにおいてエッチング速度がＰｔよりも遅い
Ｔｉなどからなる第２導電膜を積層し、第２導電膜を従
来技術である反応性エッチングによりエッチングし、エ
ッチングされた、第２導電膜をマスクとしてＰｔなどの
第１薄膜をエッチングするような工程としたことを特徴
とする。
【０００５】
【作用】本発明の製造方法によると、第２導電膜である
Ｔｉなどは、反応性エッチングが可能のため、再付着な
どの問題がなくエッチング、パターンの形成が出来る。
そして、その後このＴｉをマスクにしてその下に形成さ
れたＰｔをエッチングするが、この際にはＴｉのエッチ
ングレートはＰｔに比較して約１／４のため、Ｐｔの厚
みの約１／４のＴｉによりＰｔをエッチングできる。ま
た、Ｐｔ、Ｔｉともに導電膜であるため、かりにＴｉの
側面にＰｔが再付着しても何等問題とはならない。
Ｔｉなどは、反応性エッチングが可能のため、再付着な
どの問題がなくエッチング、パターンの形成が出来る。
そして、その後このＴｉをマスクにしてその下に形成さ
れたＰｔをエッチングするが、この際にはＴｉのエッチ
ングレートはＰｔに比較して約１／４のため、Ｐｔの厚
みの約１／４のＴｉによりＰｔをエッチングできる。ま
た、Ｐｔ、Ｔｉともに導電膜であるため、かりにＴｉの
側面にＰｔが再付着しても何等問題とはならない。
【０００６】
【実施例】以下、本発明の詳細を実施例を基に説明す
る。ここでは、例として強誘電体を用いたキャパシタの
電極としてＰｔを用いた場合に本発明を適用した場合に
ついて説明する。
る。ここでは、例として強誘電体を用いたキャパシタの
電極としてＰｔを用いた場合に本発明を適用した場合に
ついて説明する。
【０００７】図１に、本発明の製造方法の工程断面図を
示す。
示す。
【０００８】図１（ａ）で、１０１は基板となる例えば
Ｓｉである。１０２はＳｉ上に形成された絶縁膜で、例
えば、熱酸化したＳｉＯ２を用いる。１０３は強誘電体
キャパシタの一方の電極となるたとえばＰｔで、約３０
００Ａスパッタ法により形成する。このＰｔは例えば従
来技術であるイオンビームエッチングなどで所定のパタ
ーンに形成する。１０４は強誘電体であるＰＺＴで組成
として例えば、Ｚｒ：Ｔｉ＝５２：４８のＰＺＴを約５
０００Å形成する。このＰＺＴのエッチングとしては例
えば、ＨＦ：ＮＨ４Ｆ＝１：４のエッチング液を用い
る。１０５が強誘電体キャパシタの他方の電極となるＰ
ｔであり、約３０００Åの厚さのＰｔをスパッタ法によ
り形成する。そして、Ｐｔの上に１０６のＴｉを約１５
００Å同じくスパッタ法により形成する。
Ｓｉである。１０２はＳｉ上に形成された絶縁膜で、例
えば、熱酸化したＳｉＯ２を用いる。１０３は強誘電体
キャパシタの一方の電極となるたとえばＰｔで、約３０
００Ａスパッタ法により形成する。このＰｔは例えば従
来技術であるイオンビームエッチングなどで所定のパタ
ーンに形成する。１０４は強誘電体であるＰＺＴで組成
として例えば、Ｚｒ：Ｔｉ＝５２：４８のＰＺＴを約５
０００Å形成する。このＰＺＴのエッチングとしては例
えば、ＨＦ：ＮＨ４Ｆ＝１：４のエッチング液を用い
る。１０５が強誘電体キャパシタの他方の電極となるＰ
ｔであり、約３０００Åの厚さのＰｔをスパッタ法によ
り形成する。そして、Ｐｔの上に１０６のＴｉを約１５
００Å同じくスパッタ法により形成する。
【０００９】図１（ｂ）で、次にレジスト１０７を所定
のパターンに形成する。
のパターンに形成する。
【００１０】図１（ｃ）で、１０７のレジストをマスク
として１０６のＴｉを、ＮＨ４ＯＨ、Ｈ２Ｏ２、Ｈ２Ｏ
の混合液や、ＣＦ４を含むガスによりエッチングする。
その後１０７のレジストを除去し、１０８のＴｉパター
ンを得る。
として１０６のＴｉを、ＮＨ４ＯＨ、Ｈ２Ｏ２、Ｈ２Ｏ
の混合液や、ＣＦ４を含むガスによりエッチングする。
その後１０７のレジストを除去し、１０８のＴｉパター
ンを得る。
【００１１】図１（ｄ）で、次に１０８のＴｉパターン
をマスクにして、イオンビームエッチングにより１０５
のＰｔをエッチングして、１０９のＰｔパターンを得
る。Ｔｉのエッチング速度はＰｔのエッチング速度と比
較して約１／４であるため、３０００ÅのＰｔをエッチ
ングする間にＴｉは約７５０Åエッチングされ、約７５
０Åが残る。この際、Ｐｔの再付着物が１１０のように
Ｔｉ、１０８の即壁にかりに残っても、金属同士である
ため、レジストの即壁に残った場合のように突起上には
ならない。
をマスクにして、イオンビームエッチングにより１０５
のＰｔをエッチングして、１０９のＰｔパターンを得
る。Ｔｉのエッチング速度はＰｔのエッチング速度と比
較して約１／４であるため、３０００ÅのＰｔをエッチ
ングする間にＴｉは約７５０Åエッチングされ、約７５
０Åが残る。この際、Ｐｔの再付着物が１１０のように
Ｔｉ、１０８の即壁にかりに残っても、金属同士である
ため、レジストの即壁に残った場合のように突起上には
ならない。
【００１２】図１の実施例においては、第２導電膜とし
てＴｉを用いた場合について説明したが、ＴｉＮ、Ｔｉ
Ｗ、ＭｏＳｉなどの導電膜を用いても良いことは言うま
でもない。
てＴｉを用いた場合について説明したが、ＴｉＮ、Ｔｉ
Ｗ、ＭｏＳｉなどの導電膜を用いても良いことは言うま
でもない。
【００１３】また、図１の説明においては強誘電体の電
極にＰｔを使用した場合について説明したが、Ｐｔ電極
を用いたその他の半導体装置、例えばバイポーラトラン
ジスタ等に本発明が適用できることも言うまでもない。
極にＰｔを使用した場合について説明したが、Ｐｔ電極
を用いたその他の半導体装置、例えばバイポーラトラン
ジスタ等に本発明が適用できることも言うまでもない。
【００１４】
【発明の効果】以上説明してきたように、本発明の製造
方法によれば、Ｐｔなどを用いた半導体装置、特にＰｔ
を電極とした強誘電体キャパシタが集積された半導体装
置の製造方法において、Ｐｔ、またはＰｄを主成分とす
る第１薄膜と、イオンビームエッチングにおいてエッチ
ング速度がＰｔよりも遅いＴｉなどからなる第２導電膜
を積層し、第２導電膜を従来技術である反応性エッチン
グによりエッチングし、エッチングされた、第２導電膜
をマスクとしてＰｔなどの第１薄膜をエッチングするよ
うな工程としたことにより、Ｐｔの再付着が防げ、仮に
再付着が起きたとしても、突起上にＰｔが残らず、良好
なＰｔパターンが形成できるという効果がある。
方法によれば、Ｐｔなどを用いた半導体装置、特にＰｔ
を電極とした強誘電体キャパシタが集積された半導体装
置の製造方法において、Ｐｔ、またはＰｄを主成分とす
る第１薄膜と、イオンビームエッチングにおいてエッチ
ング速度がＰｔよりも遅いＴｉなどからなる第２導電膜
を積層し、第２導電膜を従来技術である反応性エッチン
グによりエッチングし、エッチングされた、第２導電膜
をマスクとしてＰｔなどの第１薄膜をエッチングするよ
うな工程としたことにより、Ｐｔの再付着が防げ、仮に
再付着が起きたとしても、突起上にＰｔが残らず、良好
なＰｔパターンが形成できるという効果がある。
【図１】本発明の実施例の工程断面図である。
１０１ Ｓｉ基板 １０２ ＳｉＯ２膜 １０３ 電極 １０４ 強誘電体膜 １０５ Ｐｔ膜 １０６ Ｔｉ膜 １０７ レジスト １０８ Ｔｉパターン １０９ Ｐｔパターン
Claims (1)
- 【請求項１】Ｐｔ、またはＰｄを主成分とする第１薄膜
を形成する工程と、前記第１薄膜上に主成分がＴｉから
なる第２導電膜を形成する工程と、前記第２導電膜上
に、所定のパターンをレジストにより形成する工程と、
前記第２導電膜を前記所定のパターンにエッチングする
工程と、前記エッチングされた、第２導電膜をマスクと
して前記第１薄膜をエッチングする工程を含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24585891A JPH0589662A (ja) | 1991-09-25 | 1991-09-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24585891A JPH0589662A (ja) | 1991-09-25 | 1991-09-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0589662A true JPH0589662A (ja) | 1993-04-09 |
Family
ID=17139882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24585891A Pending JPH0589662A (ja) | 1991-09-25 | 1991-09-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0589662A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0786805A2 (en) * | 1996-01-26 | 1997-07-30 | Matsushita Electronics Corporation | Method of plasma etching a film made of one of a ferroelectric material, high dielectric constant material or platinum |
| KR19980024743A (ko) * | 1996-09-20 | 1998-07-06 | 가나이 쯔도무 | 반도체 집적 회로 장치의 제조 방법 |
-
1991
- 1991-09-25 JP JP24585891A patent/JPH0589662A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0786805A2 (en) * | 1996-01-26 | 1997-07-30 | Matsushita Electronics Corporation | Method of plasma etching a film made of one of a ferroelectric material, high dielectric constant material or platinum |
| EP0786805A3 (ja) * | 1996-01-26 | 1997-08-20 | Matsushita Electronics Corp | |
| US5840200A (en) * | 1996-01-26 | 1998-11-24 | Matsushita Electronics Corporation | Method of manufacturing semiconductor devices |
| KR19980024743A (ko) * | 1996-09-20 | 1998-07-06 | 가나이 쯔도무 | 반도체 집적 회로 장치의 제조 방법 |
| US6057081A (en) * | 1996-09-20 | 2000-05-02 | Hitachi, Ltd. | Process for manufacturing semiconductor integrated circuit device |
| US6497992B1 (en) | 1996-09-20 | 2002-12-24 | Hitachi, Ltd. | Process for manufacturing semiconductor integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0177047B1 (ko) | Pt막의 에칭방법 | |
| US5464500A (en) | Method for taper etching metal | |
| JPH09266200A (ja) | 半導体装置の製造方法 | |
| JPH11158663A (ja) | 白金食刻方法 | |
| JP3279016B2 (ja) | ドライエッチング方法 | |
| JPH0613357A (ja) | 半導体装置のエッチング方法 | |
| JPH0589662A (ja) | 半導体装置の製造方法 | |
| JP2000294544A (ja) | ドライエッチング方法 | |
| JPS6255694B2 (ja) | ||
| JPH05343363A (ja) | ドライエッチング方法 | |
| JP2000196032A (ja) | キャパシタの製造方法及びキャパシタ | |
| JP2001210648A (ja) | 電子デバイスの製造方法 | |
| US20020039837A1 (en) | Method of manufacturing a semiconductor device | |
| JP2000183287A (ja) | 誘電体薄膜のエッチング方法及び半導体装置 | |
| JPH06350050A (ja) | 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法 | |
| JPH05109673A (ja) | 半導体装置の製造方法 | |
| JPH08306871A (ja) | 誘電体キャパシタの製造方法 | |
| JP2000077386A (ja) | パターン形成方法 | |
| JP3291387B2 (ja) | 半導体装置の製造方法 | |
| JPS6111468B2 (ja) | ||
| JP2873759B2 (ja) | 半導体装置のウエットエッチング前処理方法 | |
| JPH0831689A (ja) | キャパシタ | |
| JPH05175159A (ja) | 半導体素子の製造方法 | |
| JPH1022271A (ja) | 半導体装置の製造方法 | |
| KR100248345B1 (ko) | 반도체 소자의 금속 배선 형성 방법 |