JPH05509397A - ミクロ機械加工構成素子及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称 ミクロ機械加工構成素子及びその製造方法技術分野 本発明は、支持体と、平らに形成されていて支持体表面に平行に配置されており 、機械電気的信号変換器を備えた変形可能な素子とを有しているミクロ機械加工 構成素子及びその製造方法に関する。

そのような構成素子を用いて、種々のセンサー及び作動器が実現される。それ等 は、圧力、温度、又はガス濃度のような環境ディメンション、更にまた媒体の加 速度又は流れのようなディメンションを電気信号に変換するのに使用される。作 動器として、そのような構成素子はまた、スイッチ又は弁としても使用すること かできる。

この部類に入る構成要素並びにその製造方法は、米国特許第４７４４８６３号か ら公知である。この構成素子は、メンプランを有する圧力センサーであり、これ はプレーナ技術で製造可能である。シリコンウェーハ上に二酸化珪素のスペーシ ング層がコートされる。その上にメンプラン材料、つまりポリシリコン又はシリ コンニトリドの層がデポジットされる。狭い二酸化珪素のデポジット及びその後 のそのエツチング除去によって、スペーシング層にまで延びているエツチングチ ャンネルを形成される。このチャンネルを通りメンプランの下方のスペーシング 層の材料がエツチングにより押出され、それによってメンプランと基板との間に 中空ス　Ｑ ペースが生ずる。次にこのエツチングチャンネルは閉止される。

更に他の構成素子が、ドイツ国特許第３９１８７６９Ａ１号及び米国特許第４６ ７０９６９号から公知である。応用物理字詰（１９７５年、第４６号、第４０８ ０頁〜第４０８２頁）「Ｘ線リトグラフィーのためのシリコンマスクの薄いウィ ンドー作成」と題するＣ、Ｊ、シュミット、Ｐ、　Ｖ、レンジ−及びＥ、Ｇ、ス ペンサーの専門刊行物に、超薄膜（メンプラン）及びその製造方法が記載されて いる。

このメンプランは、ウェーハ裏面からの基板材料のエツチング除去によって基板 前面に作られる。これは前面及び背面における適切なウェーハのマスキングによ って行なわれる。所望のメンプランの厚さに達した後、エツチングプロセスを止 めるため、ウェーハは薄い層のメンプラン領域において厚くドーピングされる。

このドーピングした層がドーピングエツチングストップとして作用する。

公知の構成素子では、変形可能な素子は、作用する測定すべき大きさくディメン ション）によって変形される。変形の度合は、例えば加えた圧電抵抗（Ｐｉｅｘ ｏ−ｒｅｓｉｓｔｉｖｅ）抵抗体あるいは容量信号変換によって電気信号に変換 される。

しばしば非常に小さい信号レベルのため、その信号は、変形可能な素子のすぐ近 くの半導体基板上で直接増幅するのが望ましい。従来から使用されており、且つ ミクロ電子技術において周知の技術は、ＣＭＯ３技術である。

しかし、公知のミクロ機械加工構成素子はＣＭＯＳ回路との共通の集積に適して いない。ポリシリコンあるいは厚くドーピングしたシリコンのメンプランは、電 気的に基板材料から絶縁されていない。従って導電的にＣＭ　ＯＳ回路に接続さ れている。更にまた、メンプラン及び基板は、異なる材料乃至非常に異なったド ーピング材料から成っており、それによってシステム集積化が難しくなる。

電気的に基板材料から絶縁されたポリシリコン製のメンプランが出願人の未公開 特許出願第Ｐ４００４１７９．９号に記載されている。この絶縁は、メンプラン を形成する多結晶半導体層のコーティング前に、半導体基板上に絶縁体層がコー トされる。

発明の説明 本発明の課題は、ＭＯ３回路との共通の集積に適しているミクロ機械加工構成素 子、並びにその製造方法を開示することである。

この課題は、この部類の構成素子では、支持体と、支持体の表面に平行に延びて おり、且つ支持体に対向して配置されている変形可能な素子とが、一部片に、半 導体基板から作られており、且つ電気的に互に絶縁できる（請求項２）というこ とによって解決される。

そのような要素の好ましい製造方法が請求項１４に開示されている。

請求項２によって考えられている電気的絶縁は、基板表面からの所定の距離に、 埋込みの絶縁層が作られることによって行なわれる。この埋込み層は、例えば、 第１の基板の表面には、酸化層などの絶縁層が作られ、そしてその第１の基板が 接着法によって第２の基板に接合されることによって作ることができる。埋込み 層の好ましい製造方法が請求項１４に開示されている。

変形可能な素子は、この層の部分的又は完全な除去によって形成される。支持体 及び変形可能な素子は、同じ材料から成っており、その材料がまた同じドーピン グを有している。従って、変形可能な素子が、基板と同じ電気的特性を有してい るから、変更することなく、シリコン回路の集積に適しており、それによりシス テム集積化がかなり簡易化される。

本発明の有利な改良態様が、従属請求項に示されている。

請求項３によれば、半導体基板はミクロ電子技術において周知である原材料、つ まりシリコンから成っている。

本発明の特に有利な改良態様が、請求項３に示されている。機械電気的信号変換 は、可変プレート間隔による可変キャパシタンスを有しているコンデンサを用い て行なわれ、この可変キャパシタンスが変更可能な素子の変形によって変化する 。このプレートコンデンサーは０Ｍ０３回路と両立できる。従ってシステム集積 化に適している。

半導体における電気的状態がキャパシタンス測定に及ぼす影響をなくすため、逆 （反対）電極を形成する支持体の領域は、請求項４によって電気的に基板から絶 縁される。

しかしまた請求項６により、信号変換は圧電抵抗抵抗体を用いることで可能とな る。圧電抵抗抵抗体は、例えば変形可能な素子内の局部的ドーピングによって作 られることができる。この場合に、単に逆電極を支持体及び変形可能な素子から 電気的に絶縁される（請求項５）。

構成素子の測定範囲は、主に変形可能な素子の質量により左右される。表面下方 の埋込み層が始まるその深さによって、変形可能な要素の厚さつまりその質量を 決定できる。その質量は請求項７によりまた、例えば、エビタクシ−による単結 晶シリコン、ポリシリコン又は金属の層のコーティングによって増大できる。

エビタクシ−のときその層が結晶成長するので、変形可能な素子は、その全厚さ のこの増大のとき単結晶のままである。

本発明による構成素子は、成形によって多方面に使用できる。請求項８によって 、変形可能な素子はメンプランとして形成される。従って圧力測定、特に音圧又 は動的（ダイナミック）圧力測定に適している。単結晶Ｓｉ・ウェーハが支持体 として使用されるときは、メンプランも単結晶である。

請求項９によれば、メンプラン及び支持体は、密封した中空スペースを含む。そ のように成形された改良態様は静水圧測定に使用される。

請求項１０によるミクロ機械加工構成素子は、梁として形成された変形可能な素 子を有している。この構成要素を用いて、例えば角度位置変化が測定される。

請求項１１による片持舌片を有する構成素子は、線形加速度の測定に役立つ。そ の場合、任意の加速度の方向が選択的に測定できる。

１つの有利な改良態様が請求項１２に示されている。

それによれば、ミクロ機械加工構成素子は、多数の変形可能な素子を宵している 。多数の素子の連続配列は、例えば、出力信号の増大に役立てることができる。

これ等の素子は、測定値の空間的分布を維持するため、各々の測定値が別々に測 定されるように接続できる。

請求項１２によれば、ミクロ機械加工構成素子及び電気信号分析のための電気回 路は、半導体ウェーハ内に集積される。従って、最高度のミニチュア化が達成さ れる。ウェーハ上に、多数の同じ構成素子が同時に製作される。それによって製 造費が低く保たれる。

本発明による構成要素の製造方法並びに有利な改良態様が、請求項１４乃至２２ に示されている。

本発明の主たる利点は特に、ミクロ機械加工構成素子が、ミクロ機械加工及びミ クロ電子構成部品のシステム集積化に特によく適していることにある。それによ ってミニチュア化の度合が向上され、製造が簡易化され、そして構成素子の信頼 性が上昇する。更にまた、本発明による方法によってまた、変形可能な素子の大 きさの減少ができる。それによって測定感度が上昇される。今まで、最小的１． ５μｍの厚さを有する超薄膜単結晶シリコンメンブランが公表されているけれど も、僅か０．　２μｍの厚さを有する本発明によるメンプランが製造できる。

変形可能な素子が、背面エツチングによって形成され、それからエツチングが全 半導体に亘って行なわれる公知の製造方法に比べて、変形可能な素子の面は、本 発明による方法によって、かなり減少されることができる。

本発明によるミクロ機械加工素子は、例えば、医学。

音響測定技術、流体学、ロボット工学、陸上、航空交通及び宇宙飛行の使用に適 している。

図面の簡単な説明 本発明の実施例が図面に示されている。そして下記に詳述されている。明示のた め、これ等の図は尺度通りに示されていない。

図１は、埋込み層の注入を示している。

図２は、埋込み層を有する半導体基板の概略図を示している。

図３は、本発明による構成素子の断面を示している。

図４は、本発明による構成素子の断面を示している。

図５ａは、部分注入埋込み層を有する基板を示している。

図５ｂは、本発明による構成素子の断面を示している。

図６は、本発明による構成素子の製造を示している。

実施例の説明 本発明による素子製造のため、図１に示したように、イオンが半導体基板（１） 内に注入される。イオンビームは矢印（２）によって示されている。イオンのエ ネルギー分布は、イオンが基板の所定の深さに侵入し、そしてそこの層（３）に おいて基板内に化学反応を生ずるように選択される。それによって基板内部に絶 縁埋込み層（３）を生ずる。酸素イオンの注入の場合には、二酸化珪素層を生ず る。同じようにまた窒素イオンが注入できる。

それによってシリコンニトリル層が形成される。

焼成プロセス中に、注入イオンとシリコンの反応が行なわれ、そして注入のとき 生じた表面層の損傷が完全に直される。図２に示したように、絶縁埋込み層（３ ）は、半導体基板（１）を変形可能な素子が形成される表面層（４）と、支持体 （５）とに分ける。埋込み層（３）と基板表面との距離ａが表面層（４）の厚さ 、つまり変形可能な素子の厚さを決定する。埋込み層の厚さｄが、変形可能な素 子と支持体（５）との距離を決定する。

埋込み層（３）は、例えば、基板表面との距離０．　２μｍを有することができ る。従って、厚さ僅か０．　２μｍを有する変形可能な層が生ずる。素子と支持 体（５）との距離の典型的な値は、０．４μｍである。しかし、本発明による方 法によって大きな厚さを達成できる。

図３は、本発明による素子の実施例としてメンプランを示している。製造のため 、今後のメンプラン域（８）の周りに周辺の溝（６）が規定される。次のエツチ ングプロセスにおいて、表面層の半導体材料及び溝の領域の埋込み層の材料が除 去される。それによって生じた溝（６）は、エツチング媒体に対し抵抗力のある 材料で満たされ、それにより、つぎの方法ステップにおいて、メンプラン（８） の領域における埋込み層（３）が除去される。

充填材料として、例えば、ポリシリコンが使用できる。

そのようにして充填された溝（６）は、側部のエツチングストップとして役立つ 。

メンプラン（８）の領域における標準エツチングプロセスによって、エツチング チャンネル（７）が表面層（４）内に作られ、それによってエツチング材料が、 メンプラン（８）の領域において、埋込み層（３）の材料に作用できる。

エツチングプロセスによって、メンプラン（８）と支持体（５）との間に中空ス ペース（９）か生ずる。中空スペース（９）を密封閉鎖するため、エツチングチ ャネルは、例えば二酸化珪素あるいは金属のデポジットによってシールされる。

図４に示された実施例では、側部のエツチングストップとしての充填した溝の形 成は不要である。メンプラン領域（６）の大きさは、この場合、特定のエツチン グ時間の選択によって規定される。双方の上記実施例では、全基板横断面上の表 面層（４）は、埋込み層（３）によって支持体（５）から電気的に絶縁されてい る。それによって、同じ半導体上への共通の電気回路集積の場合に、放射抵抗、 ラッチアップ無感応及び温度無感応のような絶縁体テクノロジーに関するシリコ ン（Ｓ○■）のすべての利点が得られる。

更に他の実施例では、図５ａ及び図５ｂに示したように、イオン注入は、局部的 領域αφにのみ行なわれる。

この領域は、同時にメンプラン（８）の領域を規定する。

半導体基板（１）の他の領域は、適切なマスキングによってカバーされる。メン プラン（８）の領域に、エツチングチャンネル（′７）が作られ、そして埋込み そ層α０）の材料が□　Ａ エツチングアウトされる。それによって、埋込み中空スペース（９）を半導体基 板（１）内にエツチングする方法が示されている。

メンプラン領域（８）の外方の半導体基板のその他の表面層は、基板（１）に対 する窒素又は酸素の永久注入によって電気的に絶縁される。

図５０に示された、好適な実施例では、支持体からのメンプランの電気的絶縁は 、メンプランを囲んでいる表面層の領域１１の局部的酸化によって行なわれる。

この実施例は、特に高い経済性を特色としている。

本発明による方法の、更なる他の展開が図６ａ乃至６ｃに示されている。例えば Ｐで示されている半導体基板１内に、たらい形状のｎ゛で示された区域１２が形 成される。このたらい形状体の深さは、注入によって示された埋込み層３が、そ のたらい形状体を、上部領域１３と、下部領域１４とに分けるように選択される 。この方法の更なる他の展開は、請求項３及び４により、変形可能な素子の変形 測定が容量的に行なわれるとき特に有利である。逆電極として作用する下部領域 １４は、適切な電位によって、Ｐｎ移行部において半導体基板から絶縁できる。

このたらい形状体技法は、図６ｂに示したように、全面注入によって、あるいは 図６０による部分注入によって結合される。

部分集積の場合、埋込み層は完全にたらい形状体内にある。従って、双方の領域 １３及び１４は導電的に互に接続される。

使用上、２つの電気的に絶縁した領域１３及び１４が有利であれば、部分的集積 は、埋込み層がたらい形状体から突出するように実施される。

測定すべき大きさの作用によって、変形可能な素子は、この実施例の場合にはメ ンプラン（９）を変形する。

変形の大きさは、例えば容量的に測定される。メンプラン（９）は、支持体（５ ）から電気的に絶縁されているので、更に、メンプラン（９）及びメンプランに 対向している支持体（５）の領域によって形成されたコンデンサの容量化が測定 できる。最も簡単な場合では、表面層（４）と支持体（５）との適切な接触で十 分である。変形の大きさは、また、メンプラン内への圧電抵抗抵抗体の取付によ って測定されることができる。

Ｆｉｇ、１ Ｆｉｇ、２ Ｆｉｇ、３ Ｆｉｇ、４ 要約書 開示したものは、キャリヤおよびキャリヤ面に平行して配置された平面状の変形 可能な素子を有し、その素子には機械−電気信号変換器が備えられている精密機 械構成部品である。

既知の構成部品では、変形可能素子はキャリヤと電気的に絶縁されていない。し たがってＣＭＯ３技術に於て電気回路との結合集積には向いていない。

発明された構成部品は、キャリヤと変形可能素子が半導体基板の外に一体で組立 てられ、互いに電気的に絶縁できることが特徴である。絶縁はイオン打込みによ る埋込層で得ることが好ましい。

国際調査報告 国際調査報告

Claims (22)

【特許請求の範囲】
1. １．支持体と、この支持体の表面に平行に平らに形成されていて、これに対向し て配置されており、機械電気的信号変換器を備えた変形可能な素子とを有してい るミクロ機械加工構成素子において、 支持体及び変形可能な素子が、一部片に半導体基板から作られていることを特徴 とするミクロ機械加工構成素子。
2. ２．支持体及び変形可能な素子が相互に絶縁されている請求項１に記載のミクロ 機械加工構成素子。
3. ３．半導体基板が、シリコンウエーハである請求項１又は２に記載のミクロ機械 加工構成素子。
4. ４．機械電気的信号変換器が、可変プレート間隔を有するプレートコンデンサと して形成されており、この場合に、コンデンサの電極が変形可能な素子によって 、そして逆電極が、変形可能な素子に対向している支持体の領域によって形成さ れている請求項２又は３に記載のミクロ機械加工構成素子。
5. ５．逆電極が、支持体及び変形可能な素子から電気的に絶縁されている請求項４ に記載のミクロ機械加工構成素子。
6. ６．機械電気的信号変換器が、変形可能な素子上に取付けられた圧電抵抗抵抗体 によって形成されている請求項１乃至３のいづれか１項に記載のミクロ機械加工 構成素子。
7. ７．変形可能な素子上に、層がコーティングされている請求項１乃至６のいづれ か１項に記載のミクロ機械加工構成素子。
8. ８．変形可能な素子が、メンブランとして形成されている請求項１乃至７のいづ れか１項に記載のミクロ機械加工構成素子。
9. ９．メンブラン及び支持体が、密封閉鎖された中空スペースを囲んでおり、この 中空スペースが排気されるか、あるいは所定のガス量を含む請求項８に記載のミ クロ機械加工構成素子。
10. １０．変形可能な素子が、梁として形成されている請求項１乃至７のいづれか１ 項に記載のミクロ機械加工構成素子。
11. １１．変形可能な素子が、片持支持舌片として形成されている請求項１乃至７の いづれか１項に記載のミクロ機械加工構成素子。
12. １２．構成素子が多数の変形可能な素子を有している請求項１乃至１１のいづれ か１項に記載のミクロ機械加工構成素子。
13. １３．１又はそれ以上のミクロ機械加工構成素子が、電子回路と共に半導体ウエ ーハ内に集積されている請求項１乃至１２のいづれか１項に記載のミクロ機械加 工構成素子。
14. １４．支持体と、平らに形成されていて、支持体に平行に配置されており、単結 晶半導体基板から作られた変形可能な素子とを有しているミクロ機械加工素子の 製造方法において、 半導体内に埋込みイオン化層が作られ、この層が、エッチングストップ層として 役立つか、あるいは、製造のとき少くとも部分的にエッチング除去されることを 特徴とする方法。
15. １５．イオンの局部的注入によって半導体基板の表面の下方の所定の距離に絶縁 接合部の埋込み層が作られ、焼成プロセスによってこの層上に残された単結晶半 導体表面層が直され、 この半導体表面層から、所定の位置にエッングチャンネルがエッチングされ、 選択的に作用するエッチング媒体を用いて、エッチングチャンネル及びエッチン グ時間の選択により決定可能な領域における埋込み層がエッチング除去される方 法ステップを含む請求項１４に記載の方法。
16. １６．エッチングチャンネルのエッチング前に、写真リトグラフィー法によって 、変形可能な素子の領域の周りに、周辺の溝が規定され、そして溝の領域におい て、半導体表面層及びその下にある埋込み層がエッチング除去され、その生じた 溝に、選択的に作用するエッチング媒体に対して抵抗力のある材料を充填される 請求項１５に記載の方法。
17. １７．埋込み層が局部的領域にのみ作られ、この場合に、この領域の外方のウエ ーハ表面がマスキングによってカバーされ、そして変形可能な素子の外方の半導 体基板の表面層が、イオン注入によって支持体に対して電気的に絶縁され、この 場合に、変形可能な素子の領域がマスキングされる請求項１５又は１６に記載の 方法。
18. １８．支持体からの変形可能な素子の電気的絶縁が、素子を囲んでいる領域の表 面層の酸化によって行なわれる請求項１７に記載の方法。
19. １９．変形可能な素子のジオメトリーが、写真リトグラフィー法によって規定さ れる請求項１４乃至１８のいづれか１項に記載の方法。
20. ２０．埋込み層が、酸素イオンの注入によって作られ、そして二酸化珪素より成 っている請求項１４乃至１９のいづれか１項に記載の方法。
21. ２１．埋込み層が、窒素イオンの注入によって作られ、そしてシリコンニトリド から成っている請求項１４乃至２０のいづれか１項に記載の方法。
22. ２２．埋込み層製造のための局部的注入前に、第１の導電性の半導体基板内に、 第１と反対の導電性の第２の導電性のたらい形状の区域が作られ、その区域が、 埋込み層によって少くとも部分的に、表面に平行に延びる２つの領域に分けられ る請求項１４乃至２１のいづれか１項に記載の方法。