JPH0411758A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0411758A JPH0411758A JP2114793A JP11479390A JPH0411758A JP H0411758 A JPH0411758 A JP H0411758A JP 2114793 A JP2114793 A JP 2114793A JP 11479390 A JP11479390 A JP 11479390A JP H0411758 A JPH0411758 A JP H0411758A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- heat
- heat dissipation
- heat sink
- space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 239000000463 material Substances 0.000 claims abstract description 13
- 230000017525 heat dissipation Effects 0.000 claims description 37
- 239000002184 metal Substances 0.000 abstract description 14
- 229910052751 metal Inorganic materials 0.000 abstract description 14
- 238000005219 brazing Methods 0.000 abstract description 8
- 229920005989 resin Polymers 0.000 abstract description 4
- 239000011347 resin Substances 0.000 abstract description 4
- 238000007789 sealing Methods 0.000 abstract description 3
- 239000007767 bonding agent Substances 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 11
- 230000001070 adhesive effect Effects 0.000 description 11
- 230000005855 radiation Effects 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 206010041349 Somnolence Diseases 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- -1 etc. Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000012173 sealing wax Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は放熱を必要とする半導体装置に関するもので
ある。
ある。
以下、半導体装置はＴａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎＰ（以下ＴＡＢと呼ぶンの場合を基に説明す
る。
ｏｎｄｉｎＰ（以下ＴＡＢと呼ぶンの場合を基に説明す
る。
第３図は従来のＴＡＢ方式により形成された放熱冷却構
造付半導体装置のパッケージｌｌ造を図において、１１
１に半導体装ぞ山の突匙蒐極、（−はサポートテープ、
＋４１は例えば３５μｍ厚さの鋼箔より説る半導体素
子１１１のリードで、電極（！）に接続されサポートテ
ープ（８ａ）上に支持されたインナーリード部（４ａ）
及びサポートテープ（８ａ）の外端部から外側に向けて
形成され、外部回路へ接続されるアウターリード部（４
ｂ）から成る。
造付半導体装置のパッケージｌｌ造を図において、１１
１に半導体装ぞ山の突匙蒐極、（−はサポートテープ、
＋４１は例えば３５μｍ厚さの鋼箔より説る半導体素
子１１１のリードで、電極（！）に接続されサポートテ
ープ（８ａ）上に支持されたインナーリード部（４ａ）
及びサポートテープ（８ａ）の外端部から外側に向けて
形成され、外部回路へ接続されるアウターリード部（４
ｂ）から成る。
６：は導電性キャップで１例えば０．１ａｌ 厚さの鉄
ニツケル合金より収るシートを級り加工した後、鐵めっ
きして形成され、この上に半導体素子１１１の透面がは
んだ又は導電性接着剤により債、ｉｉｔされ、そのフラ
ンジ部（５ａ）がサポートテープ（３ａ）を保持すると
共に、半導体素子（１］に裏面１位が必要な時はその電
路となる。＋８１は半導体素子１１】の透面ｔ−尋電性
キャップ＋５１に接着する接！部材で、はんだ又は導電
性接着剤等が用いられる。＋７１ ｉｊ半導体素子Ｉｌ
ｌ ＣＩ裏面から放熱させるためニ４ａＩＥ性キャップ
＋１に接着される高熱伝導材からなる放熱フィン、（８
）は導電性キャップ１１１と放熱フィン（７）とを接着
するための高熱伝導性の蛍着剤又は金属ろう材５ｔ９１
ｔｉ例えばエボキシ樹脂等の封止ｍ脂で、半導体素子ｉ
ｌ＋及びその各接続部等を壇って形メされ、これらを保
護する。
ニツケル合金より収るシートを級り加工した後、鐵めっ
きして形成され、この上に半導体素子１１１の透面がは
んだ又は導電性接着剤により債、ｉｉｔされ、そのフラ
ンジ部（５ａ）がサポートテープ（３ａ）を保持すると
共に、半導体素子（１］に裏面１位が必要な時はその電
路となる。＋８１は半導体素子１１】の透面ｔ−尋電性
キャップ＋５１に接着する接！部材で、はんだ又は導電
性接着剤等が用いられる。＋７１ ｉｊ半導体素子Ｉｌ
ｌ ＣＩ裏面から放熱させるためニ４ａＩＥ性キャップ
＋１に接着される高熱伝導材からなる放熱フィン、（８
）は導電性キャップ１１１と放熱フィン（７）とを接着
するための高熱伝導性の蛍着剤又は金属ろう材５ｔ９１
ｔｉ例えばエボキシ樹脂等の封止ｍ脂で、半導体素子ｉ
ｌ＋及びその各接続部等を壇って形メされ、これらを保
護する。
入て動作について説明する。サポートテープ（３ａ）上
に形成されたインナーリード部（４ａ〕の先ｇＭａ部と
半導体素子：ｌ：の五惨（２ｊとはそｎらｔ位置合わせ
した僕、ボンディングツール（図示せず）を用いてｘ熱
、圧着することにより、覗見的、機械的に接続されてい
る。次に、導電性キャップ５１の底部ＶＣ接着部材（６
）となる角状のはんだを配直し、若しくは４ＩＩ電性於
着荊を塗布し、接Ｎ部材、６１上に半導体素子用を位置
合わせして乗せ、はんだを卯熱、固化させ、若しくは、
導電性接層剤を那熱、硬化させることにより、半導体素
子ｉｌ＋と導電性キャップ＋５１とを接着する。次に、
サポートテープ（８ａ）と４ＴＩｔ性キャップ−６１の
フランジ部（５ａ）間？型締めした状態で樹脂（９）に
より封止する。さらに、導電性キャップＩ６）の底部外
側面に高熱伝導性の接着間又は金属ろう材（８）を令布
し、接着間又は金属ろう材（８）上に放熱フィン・７）
を位ｓｔ会わせして乗せ、接着剤又は金属ろう材１８）
を加熱、硬化させることにより、放熱フィンｌフ）を４
電性キヤツプ５）に接着して半導体装置が完成する。従
来の半導体装置は上記のように構成され、テープ本体（
３１から打ち抜きアクタ−リード部（４ａ）を成形後１
例えばセラミック基板やプリント基板等の所定の位置に
はんだ又ｒｉ４遡性接着剤により接続して用いられてい
る。
に形成されたインナーリード部（４ａ〕の先ｇＭａ部と
半導体素子：ｌ：の五惨（２ｊとはそｎらｔ位置合わせ
した僕、ボンディングツール（図示せず）を用いてｘ熱
、圧着することにより、覗見的、機械的に接続されてい
る。次に、導電性キャップ５１の底部ＶＣ接着部材（６
）となる角状のはんだを配直し、若しくは４ＩＩ電性於
着荊を塗布し、接Ｎ部材、６１上に半導体素子用を位置
合わせして乗せ、はんだを卯熱、固化させ、若しくは、
導電性接層剤を那熱、硬化させることにより、半導体素
子ｉｌ＋と導電性キャップ＋５１とを接着する。次に、
サポートテープ（８ａ）と４ＴＩｔ性キャップ−６１の
フランジ部（５ａ）間？型締めした状態で樹脂（９）に
より封止する。さらに、導電性キャップＩ６）の底部外
側面に高熱伝導性の接着間又は金属ろう材（８）を令布
し、接着間又は金属ろう材（８）上に放熱フィン・７）
を位ｓｔ会わせして乗せ、接着剤又は金属ろう材１８）
を加熱、硬化させることにより、放熱フィンｌフ）を４
電性キヤツプ５）に接着して半導体装置が完成する。従
来の半導体装置は上記のように構成され、テープ本体（
３１から打ち抜きアクタ−リード部（４ａ）を成形後１
例えばセラミック基板やプリント基板等の所定の位置に
はんだ又ｒｉ４遡性接着剤により接続して用いられてい
る。
従来の半導体装［は以上のように構成されていたので、
半導体素子の前作により発生じた熱の放熱経路としては
、半導体素子の裏面からの放熱が玉たる放熱経路となり
、電気回路パターンのある半導体素子の表面で発生し比
熱を効率良く放熱させることができず、放熱効果が充分
でないという問題点があった口 この発明に上記のような問題点を屏消するためになされ
たもので、半導体素子の表面上の電気回路パターンで発
生した熱を、表面から直接放熱させることにより、放熱
性を向上させた半導体装ｆｌｋ得ることを目的とする０ 〔課題を解決するための手段〕 この発明に係る半導体装置は、半導体系子の表面上に放
熱用スペースを少なくともｌ−所収け、この放熱用スペ
ースに高い熱伝４率を有し、かつ、その熱膨張保数か半
導体素子のそれと近い材料で作成した放熱ブロックを直
付けしたものである。
半導体素子の前作により発生じた熱の放熱経路としては
、半導体素子の裏面からの放熱が玉たる放熱経路となり
、電気回路パターンのある半導体素子の表面で発生し比
熱を効率良く放熱させることができず、放熱効果が充分
でないという問題点があった口 この発明に上記のような問題点を屏消するためになされ
たもので、半導体素子の表面上の電気回路パターンで発
生した熱を、表面から直接放熱させることにより、放熱
性を向上させた半導体装ｆｌｋ得ることを目的とする０ 〔課題を解決するための手段〕 この発明に係る半導体装置は、半導体系子の表面上に放
熱用スペースを少なくともｌ−所収け、この放熱用スペ
ースに高い熱伝４率を有し、かつ、その熱膨張保数か半
導体素子のそれと近い材料で作成した放熱ブロックを直
付けしたものである。
この発明における牛４体装置に、半導体系子の表面上に
少なくともｌ頗所の放熱用のスペースを設け、この放熱
用スペースに放熱ブロックを直付けするようにしたので
、半導体素子の表面上の眠気回路パターンで発生した熱
はこの放札用スペースから放熱ブロックに速やかに伝わ
りパッケージ外部に放熱嘔れる。
少なくともｌ頗所の放熱用のスペースを設け、この放熱
用スペースに放熱ブロックを直付けするようにしたので
、半導体素子の表面上の眠気回路パターンで発生した熱
はこの放札用スペースから放熱ブロックに速やかに伝わ
りパッケージ外部に放熱嘔れる。
以下、この発明の一笑地−］を図について説明する。第
１図において、図中符号＋１１から（９）筐では剪記従
米のものと１吻−であるので説明は省略する。、ＩＱＩ
Ｈ半導体素子ｔｌ＋の表面上に搭載された高熱伝４＃
率を有し、かつその熱膨張保数が半導体素子のそれと近
い材料で作られた放熱ブロック、ｄυは放熱ブロック１
１０１ ｉ搭載するために半導体素子ｌ；の表面上に設
けられた放熱用スペースである。ここでは図に示すよう
に、半導体素子１１とＩ同じ材質であるシリコンｇＡＩ
えばエツチングによって傘型に成型して作成した放熱ブ
ロック側が舷属ろう材（８）により、半導体素子１１１
の表面上に：Ｉ付けされている。
１図において、図中符号＋１１から（９）筐では剪記従
米のものと１吻−であるので説明は省略する。、ＩＱＩ
Ｈ半導体素子ｔｌ＋の表面上に搭載された高熱伝４＃
率を有し、かつその熱膨張保数が半導体素子のそれと近
い材料で作られた放熱ブロック、ｄυは放熱ブロック１
１０１ ｉ搭載するために半導体素子ｌ；の表面上に設
けられた放熱用スペースである。ここでは図に示すよう
に、半導体素子１１とＩ同じ材質であるシリコンｇＡＩ
えばエツチングによって傘型に成型して作成した放熱ブ
ロック側が舷属ろう材（８）により、半導体素子１１１
の表面上に：Ｉ付けされている。
次に動作について説明する。半導体素子１１＋の表面上
に放熱ブロック）１αを直付けして搭載するための放熱
用スペース−１υが設けられている。この放熱ｒＵスペ
ースｄυは半導体素子（１１の表面上で発生しｔ熱を放
熱させるために設けられたスペこの放熱用スペース几上
に高熱伝導性の接着剤又は金属ろう材（８）が塗布され
、この接着間又は金属ろう材（８）の上に、傘型に成型
して作成し九放熱ブロック、１Ｏ）ｔｌｌｉｌｚ、買合
わせして搭載し、接着剤又ｒｉ金属ろう材棗８）を２７
Ｄ熱・硬化させることにより、放熱ブロック＋１０１
ｆ放熱用スペース、ＩＬＩＫ直付けしている。放熱ブロ
ック＋１０１の材質は高熱伝導率を有するもので、かつ
、その熱膨張係数カニ半導体素子・＋１のそれに近いも
のであればよい。
に放熱ブロック）１αを直付けして搭載するための放熱
用スペース−１υが設けられている。この放熱ｒＵスペ
ースｄυは半導体素子（１１の表面上で発生しｔ熱を放
熱させるために設けられたスペこの放熱用スペース几上
に高熱伝導性の接着剤又は金属ろう材（８）が塗布され
、この接着間又は金属ろう材（８）の上に、傘型に成型
して作成し九放熱ブロック、１Ｏ）ｔｌｌｉｌｚ、買合
わせして搭載し、接着剤又ｒｉ金属ろう材棗８）を２７
Ｄ熱・硬化させることにより、放熱ブロック＋１０１
ｆ放熱用スペース、ＩＬＩＫ直付けしている。放熱ブロ
ック＋１０１の材質は高熱伝導率を有するもので、かつ
、その熱膨張係数カニ半導体素子・＋１のそれに近いも
のであればよい。
ここでは放熱ブロック１１０］にシリコンを用いており
、エツチングなどによってシリコンを傘型にＬ父型して
いる。放熱グロック＋１０１の傘の部分は半導体装置パ
ッケージ金形成している封止樹脂（９）の外部に露出し
ており、半導体素子ｉｌｌの次面上で発生した熱はこの
率の品分に伝わり、ここから外部空気中に放熱される。
、エツチングなどによってシリコンを傘型にＬ父型して
いる。放熱グロック＋１０１の傘の部分は半導体装置パ
ッケージ金形成している封止樹脂（９）の外部に露出し
ており、半導体素子ｉｌｌの次面上で発生した熱はこの
率の品分に伝わり、ここから外部空気中に放熱される。
なお、上記Ｘ扼ダ１では放熱用スペース・■υをｌ−所
だけ設け、放熱ブロック１１０１はこの１箇所の放熱用
スペースαυによってのみ半導体素子Ｉｌｌの表面上に
直付けされ念場合を示したが、複数の放熱用スペースを
設けそこから放熱させてもよい。第２図μその他の害苑
例倉示したもので。
だけ設け、放熱ブロック１１０１はこの１箇所の放熱用
スペースαυによってのみ半導体素子Ｉｌｌの表面上に
直付けされ念場合を示したが、複数の放熱用スペースを
設けそこから放熱させてもよい。第２図μその他の害苑
例倉示したもので。
符号１；から」υまでは上記夫苑例及び前記従来のもの
と同一のもの１に示す。図において、認は半導不素子＋
１１の表面上の磁気回路パターン（図示せず）を保護す
るための例えば窒化シリコンなパッシベーション膜、Ｑ
３１は どｖｃよるバツンベーション膜Ｉｌ力及び複数の放熱用
スペースｄｌｌ上の全面に沿って形成された例えばＡ／
などによる金ｍｄＬｉ４１は放熱ブロック（ｌα５Ｉ：
はんだ接合によって接合するために金Ｉ！４僕ｉｌｌ上
に形成さｎｆｃタリえばＣｒ″Ｃｕ’Ａｕなどによる金
属スパッタ暎、あるいは金属蒸着侠、α５１は例えばＰ
１）／Ｓｎ系はんだである。このように複数の放熱用
スペースα１Ｊを半導体素子…の次面上に設け、かつ、
半導体素子＋１１の突起電極１２）を除く全表面上に嚢
属膜ｌｌ３１．１１慟形成し、放熱ブロック叫と金媚模
Ｉ上に直付けし友ので、半導体素子Ｉｌ＋の表面上の多
点による放熱が可能となり、半導体素子＋１１の全面か
らほぼ均一にＩＰ４を放散させることができる。
と同一のもの１に示す。図において、認は半導不素子＋
１１の表面上の磁気回路パターン（図示せず）を保護す
るための例えば窒化シリコンなパッシベーション膜、Ｑ
３１は どｖｃよるバツンベーション膜Ｉｌ力及び複数の放熱用
スペースｄｌｌ上の全面に沿って形成された例えばＡ／
などによる金ｍｄＬｉ４１は放熱ブロック（ｌα５Ｉ：
はんだ接合によって接合するために金Ｉ！４僕ｉｌｌ上
に形成さｎｆｃタリえばＣｒ″Ｃｕ’Ａｕなどによる金
属スパッタ暎、あるいは金属蒸着侠、α５１は例えばＰ
１）／Ｓｎ系はんだである。このように複数の放熱用
スペースα１Ｊを半導体素子…の次面上に設け、かつ、
半導体素子＋１１の突起電極１２）を除く全表面上に嚢
属膜ｌｌ３１．１１慟形成し、放熱ブロック叫と金媚模
Ｉ上に直付けし友ので、半導体素子Ｉｌ＋の表面上の多
点による放熱が可能となり、半導体素子＋１１の全面か
らほぼ均一にＩＰ４を放散させることができる。
また、上記実施列では放熱ブロック＋１０１の半導体装
置外部ＶＣｓ出される部分を牢屋に成型した場合を示し
たが、４出される部分の表面積を大きくして放４ｐＩ効
来倉上ｖするために溝を設けてもよい。この溝もシリコ
ンをエツチングすることにより容易に得ることができる
。
置外部ＶＣｓ出される部分を牢屋に成型した場合を示し
たが、４出される部分の表面積を大きくして放４ｐＩ効
来倉上ｖするために溝を設けてもよい。この溝もシリコ
ンをエツチングすることにより容易に得ることができる
。
さらに、上記実施列ではＴＡＢ方式による場θのもので
示したが１通常のワイヤボンディング万代のプラスチッ
クパッケージであってもよく、ＴＡＢ方式と同様の効果
を奏する。
示したが１通常のワイヤボンディング万代のプラスチッ
クパッケージであってもよく、ＴＡＢ方式と同様の効果
を奏する。
以上のように、この発明によれば、半導体素子の表面上
に放熱ブロックを直付けし、η・っ、該放熱ブロックの
一部？半導体装置パッケージの外部に露出させたので、
半導体素子表面上の電気回路パターンで発生した熱を効
率良く半導体装置パッケージでの外部に放熱させること
ができ、半導体素子への熱ストレスが軽減され、倍頼性
の高い高速を作が可能な多入出力の半導嘉１図はこの発
明の一実苑例による半導体装置を示す側面新曲図、第２
図にこの発明の池の英嶌Ｆ！ＡＪを示す半導体装置の間
開断面図、第８図は従来の半導体装ｌｆｔを示す側面新
曲図である。図だおいて、）１１は半導体素子、２）は
突起電極、（３１はテープ本体％ Ｃ３ａ）はサポート
テープ１．４１はリード、（４ａ）にインナーリード、
【４ｂ）はアラターリード１．５；は導電性キャップ、
Ｃ３ａ）は７ランジ部、・６１は接、！部材、＋８１ｒ
ｉ接層削、又は金属ろう阿、（９１は封止礪脂、 、１
０＋に放熱ブロック、まりは放熱用スペース、す淘はパ
ッシベーション膜、（１３１は金属僕、 １１４１に＊
鵬スパッタ膜あるいは金属蒸着膜、−ぼはんだを示す。
に放熱ブロックを直付けし、η・っ、該放熱ブロックの
一部？半導体装置パッケージの外部に露出させたので、
半導体素子表面上の電気回路パターンで発生した熱を効
率良く半導体装置パッケージでの外部に放熱させること
ができ、半導体素子への熱ストレスが軽減され、倍頼性
の高い高速を作が可能な多入出力の半導嘉１図はこの発
明の一実苑例による半導体装置を示す側面新曲図、第２
図にこの発明の池の英嶌Ｆ！ＡＪを示す半導体装置の間
開断面図、第８図は従来の半導体装ｌｆｔを示す側面新
曲図である。図だおいて、）１１は半導体素子、２）は
突起電極、（３１はテープ本体％ Ｃ３ａ）はサポート
テープ１．４１はリード、（４ａ）にインナーリード、
【４ｂ）はアラターリード１．５；は導電性キャップ、
Ｃ３ａ）は７ランジ部、・６１は接、！部材、＋８１ｒ
ｉ接層削、又は金属ろう阿、（９１は封止礪脂、 、１
０＋に放熱ブロック、まりは放熱用スペース、す淘はパ
ッシベーション膜、（１３１は金属僕、 １１４１に＊
鵬スパッタ膜あるいは金属蒸着膜、−ぼはんだを示す。
なお１図中、１町−符号に１０Ｊ−又は柑当品分倉示す
。
。
Claims (1)
- 半導体素子の表面上に放熱用スペースを少なくとも１
ケ所設け、前記放熱用スペースに高熱伝導性でかつ、そ
の熱膨張係数が半導体素子の熱膨張係数と等しい材料で
作成した放熱ブロックを直付けしたことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2114793A JPH0411758A (ja) | 1990-04-28 | 1990-04-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2114793A JPH0411758A (ja) | 1990-04-28 | 1990-04-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0411758A true JPH0411758A (ja) | 1992-01-16 |
Family
ID=14646830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2114793A Pending JPH0411758A (ja) | 1990-04-28 | 1990-04-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0411758A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5594282A (en) * | 1993-12-16 | 1997-01-14 | Seiko Epson Corporation | Resin sealing type semiconductor device and method of making the same |
| US5633529A (en) * | 1994-07-13 | 1997-05-27 | Seiko Epson Corporation | Resin sealing type semiconductor device and method of making the same |
| US5652461A (en) * | 1992-06-03 | 1997-07-29 | Seiko Epson Corporation | Semiconductor device with a convex heat sink |
| US5693984A (en) * | 1992-06-03 | 1997-12-02 | Seiko Epson Corporation | Semiconductor device having a heat radiator |
| US5719442A (en) * | 1994-11-11 | 1998-02-17 | Seiko Epson Corporation | Resin sealing type semiconductor device |
| US5777380A (en) * | 1995-03-17 | 1998-07-07 | Seiko Epson Corporation | Resin sealing type semiconductor device having thin portions formed on the leads |
| US5801435A (en) * | 1995-02-27 | 1998-09-01 | Seiko Epson Corporation | Resin sealing type semiconductor device and method of making the same |
| US5811877A (en) * | 1994-08-30 | 1998-09-22 | Hitachi, Ltd. | Semiconductor device structure |
| US5814882A (en) * | 1994-07-20 | 1998-09-29 | Nec Corporation | Seal structure for tape carrier package |
| US6215180B1 (en) * | 1999-03-17 | 2001-04-10 | First International Computer Inc. | Dual-sided heat dissipating structure for integrated circuit package |
| US7145254B2 (en) * | 2001-07-26 | 2006-12-05 | Denso Corporation | Transfer-molded power device and method for manufacturing transfer-molded power device |
-
1990
- 1990-04-28 JP JP2114793A patent/JPH0411758A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5652461A (en) * | 1992-06-03 | 1997-07-29 | Seiko Epson Corporation | Semiconductor device with a convex heat sink |
| US5653891A (en) * | 1992-06-03 | 1997-08-05 | Seiko Epson Corporation | Method of producing a semiconductor device with a heat sink |
| US5693984A (en) * | 1992-06-03 | 1997-12-02 | Seiko Epson Corporation | Semiconductor device having a heat radiator |
| US5594282A (en) * | 1993-12-16 | 1997-01-14 | Seiko Epson Corporation | Resin sealing type semiconductor device and method of making the same |
| US5891759A (en) * | 1993-12-16 | 1999-04-06 | Seiko Epson Corporation | Method of making a multiple heat sink resin sealing type semiconductor device |
| US5633529A (en) * | 1994-07-13 | 1997-05-27 | Seiko Epson Corporation | Resin sealing type semiconductor device and method of making the same |
| US5814882A (en) * | 1994-07-20 | 1998-09-29 | Nec Corporation | Seal structure for tape carrier package |
| US5811877A (en) * | 1994-08-30 | 1998-09-22 | Hitachi, Ltd. | Semiconductor device structure |
| US5719442A (en) * | 1994-11-11 | 1998-02-17 | Seiko Epson Corporation | Resin sealing type semiconductor device |
| US5801435A (en) * | 1995-02-27 | 1998-09-01 | Seiko Epson Corporation | Resin sealing type semiconductor device and method of making the same |
| US5777380A (en) * | 1995-03-17 | 1998-07-07 | Seiko Epson Corporation | Resin sealing type semiconductor device having thin portions formed on the leads |
| US6215180B1 (en) * | 1999-03-17 | 2001-04-10 | First International Computer Inc. | Dual-sided heat dissipating structure for integrated circuit package |
| US7145254B2 (en) * | 2001-07-26 | 2006-12-05 | Denso Corporation | Transfer-molded power device and method for manufacturing transfer-molded power device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6330158B1 (en) | Semiconductor package having heat sinks and method of fabrication | |
| US6731002B2 (en) | High frequency power device with a plastic molded package and direct bonded substrate | |
| US6208513B1 (en) | Independently mounted cooling fins for a low-stress semiconductor package | |
| KR100902766B1 (ko) | 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지 | |
| US6583505B2 (en) | Electrically isolated power device package | |
| KR20080014033A (ko) | 금속-세라믹 복합 기판 및 그 제조 방법 | |
| JP4385324B2 (ja) | 半導体モジュールおよびその製造方法 | |
| JPH04293259A (ja) | 半導体装置およびその製造方法 | |
| JPH0411758A (ja) | 半導体装置 | |
| US7405474B1 (en) | Low cost thermally enhanced semiconductor package | |
| JPH09283667A (ja) | テープ接着形ヒートシンク | |
| JPH0491458A (ja) | 半導体装置 | |
| US6727585B2 (en) | Power device with a plastic molded package and direct bonded substrate | |
| JP2001118961A (ja) | 樹脂封止型電力用半導体装置及びその製造方法 | |
| JP4961733B2 (ja) | 半導体レーザ装置の製造方法および半導体レーザ装置 | |
| JPH06252299A (ja) | 半導体装置及びこの半導体装置を実装した基板 | |
| JPS6159660B2 (ja) | ||
| KR20050051806A (ko) | 방열특성이 개선된 반도체 패키지 및 그 제조방법 | |
| US6979900B2 (en) | Integrated circuit package with integral leadframe convector and method therefor | |
| JPH07107921B2 (ja) | プラスチツク・パツケ−ジ型半導体装置 | |
| JPH03171744A (ja) | 半導体装置及びその製造方法 | |
| JPH05275570A (ja) | 半導体装置 | |
| JPH0263143A (ja) | 半導体素子パッケージ | |
| JPH03238851A (ja) | 大電力絶縁樹脂封止型半導体装置 | |
| JPH04196256A (ja) | 半導体チップキャリア |