[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7436240B2 - Underfill material and method for manufacturing semiconductor devices using the same - Google Patents

Underfill material and method for manufacturing semiconductor devices using the same Download PDF

Info

Publication number
JP7436240B2
JP7436240B2 JP2020028422A JP2020028422A JP7436240B2 JP 7436240 B2 JP7436240 B2 JP 7436240B2 JP 2020028422 A JP2020028422 A JP 2020028422A JP 2020028422 A JP2020028422 A JP 2020028422A JP 7436240 B2 JP7436240 B2 JP 7436240B2
Authority
JP
Japan
Prior art keywords
underfill material
underfill
epoxy resin
material according
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020028422A
Other languages
Japanese (ja)
Other versions
JP2021134219A (en
Inventor
大地 森
貴子 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Priority to JP2020028422A priority Critical patent/JP7436240B2/en
Publication of JP2021134219A publication Critical patent/JP2021134219A/en
Application granted granted Critical
Publication of JP7436240B2 publication Critical patent/JP7436240B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Epoxy Resins (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Description

本技術は、アンダーフィル材、及びこれを用いた半導体装置の製造方法に関する。 The present technology relates to an underfill material and a method of manufacturing a semiconductor device using the same.

半導体装置の製造方法において、基板と半導体チップ(ダイ)、半導体チップと半導体チップなどの構成要素同士を半田により接合するフリップチップ実装が知られている。構成要素間の空隙を埋める封止材としては、アンダーフィルフィルム(アンダーフィル材)が知られている。 2. Description of the Related Art As a method for manufacturing semiconductor devices, flip-chip mounting is known in which components such as a substrate and a semiconductor chip (die), a semiconductor chip and a semiconductor chip, and the like are bonded together using solder. An underfill film (underfill material) is known as a sealing material that fills gaps between components.

アンダーフィルフィルムを用いたフリップチップ実装方法において、従来の方法として、アンダーフィルフィルムが設けられた半導体チップを別の半導体チップや基板に加熱下で搭載し、アンダーフィルフィルムを流動させて半導体チップ間の空隙を充填した後、加熱オーブンで加熱してアンダーフィルフィルムの硬化を行うことが挙げられる。しかし、半導体チップの積層段数は、DRAM(Dynamic Random Access Memory)等のメモリーデバイスの分野で顕著に増加しており、半導体チップを積層するたびアンダーフィルフィルムの流動を行うと、半導体チップの搭載時間が長くなってしまうことが懸念される。そのため、実装プロセスとして、例えば、半導体チップの搭載時には、アンダーフィルフィルムの流動をさせずに半田による接合のみを行い、アンダーフィルフィルムによる構成要素間の充填と硬化を、加熱加圧雰囲気下で行うことが可能なオーブンを用いて行うことがある。 In the flip-chip mounting method using an underfill film, the conventional method is to mount a semiconductor chip provided with an underfill film on another semiconductor chip or substrate under heat, and then flow the underfill film between the semiconductor chips. After filling the voids, the underfill film may be cured by heating in a heating oven. However, the number of stacked semiconductor chips has increased significantly in the field of memory devices such as DRAM (Dynamic Random Access Memory), and if the underfill film is flowed each time a semiconductor chip is stacked, the mounting time of the semiconductor chips will be reduced. There are concerns that the period will become longer. Therefore, in the mounting process, for example, when mounting a semiconductor chip, only solder bonding is performed without allowing the underfill film to flow, and the underfill film is filled between the components and hardened in a heated and pressurized atmosphere. This may be done using an oven that can handle this.

ところで、構成要素間の空隙の充填には、ボイドと呼ばれる、アンダーフィルフィルムの充填不足の部位が発生することがある。ボイドは、半導体装置の接続信頼性(耐久性)の低下をもたらすことがある。 By the way, when filling gaps between constituent elements, a portion called a void where the underfill film is insufficiently filled may occur. Voids may cause a decrease in connection reliability (durability) of a semiconductor device.

また、加熱加圧雰囲気下での実装プロセスに用いられるアンダーフィルフィルムは、加熱雰囲気下での実装プロセスに用いられる従来のアンダーフィルフィルムとは、求められる流動性が異なる。 Further, the required fluidity of an underfill film used in a mounting process under a heated and pressurized atmosphere is different from that of a conventional underfill film used in a mounting process under a heated atmosphere.

特開2019-19194号公報JP 2019-19194 Publication

本技術は、このような従来の実情に鑑みて提案されたものであり、加熱加圧雰囲気下での実装時のボイドを抑制するとともに、良好な接続信頼性が得られるアンダーフィル材、及びこのアンダーフィル材を用いた半導体の製造方法を提供する。 This technology has been proposed in view of these conventional circumstances, and it is an underfill material that suppresses voids during mounting under a heated and pressurized atmosphere and provides good connection reliability, and this technology. A method for manufacturing a semiconductor using an underfill material is provided.

本技術に係るアンダーフィル材は、バインダ樹脂と、液状のエポキシ樹脂と、硬化剤と、フィラーとを含有し、バインダ樹脂の重量平均分子量が200,000以上であり、かつ、バインダ樹脂のガラス転移温度が30℃未満であり、150~170℃の範囲における昇温速度10℃/minでの溶融粘度が150Pa・s未満であり、250℃における溶融粘度が500,000Pa・s以上であり、250℃で60秒加熱後の反応率が30%未満である。 The underfill material according to the present technology contains a binder resin, a liquid epoxy resin, a curing agent, and a filler, the weight average molecular weight of the binder resin is 200,000 or more, and the glass transition of the binder resin is The temperature is less than 30°C, the melt viscosity at a heating rate of 10°C/min in the range of 150 to 170°C is less than 150 Pa s, the melt viscosity at 250°C is 500,000 Pa s or more, and 250 The reaction rate after heating at ℃ for 60 seconds is less than 30%.

本技術に係る半導体装置の製造方法は、半田付き電極が形成され、電極面にアンダーフィル材が貼り合わされた半導体チップを、半田付き電極と対向する対向電極が形成された基板に搭載する工程と、アンダーフィル材を硬化させる工程とを有し、アンダーフィル材が、上述したアンダーフィル材である。 A method for manufacturing a semiconductor device according to the present technology includes a step of mounting a semiconductor chip on which a soldered electrode is formed and an underfill material is bonded to the electrode surface on a substrate on which a counter electrode facing the soldered electrode is formed. , and a step of curing the underfill material, the underfill material being the underfill material described above.

本技術によれば、加熱加圧雰囲気下でボイドを抑制するとともに、良好な接続信頼性が得られる。 According to the present technology, voids can be suppressed in a heated and pressurized atmosphere, and good connection reliability can be obtained.

図1は、搭載前の複数の半導体チップと半導体ウエハの一例を示す断面図である。FIG. 1 is a cross-sectional view showing an example of a plurality of semiconductor chips and a semiconductor wafer before being mounted. 図2は、複数の半導体チップを半導体ウエハに積層した状態の一例を示す断面図である。FIG. 2 is a cross-sectional view showing an example of a state in which a plurality of semiconductor chips are stacked on a semiconductor wafer. 図3は、硬化工程の圧力と温度のプロファイルの一例を示すグラフである。FIG. 3 is a graph showing an example of the pressure and temperature profile of the curing process. 図4は、ボイドの面積がチップ面積の1%未満である場合の超音波画像の一例である。FIG. 4 is an example of an ultrasound image when the area of the void is less than 1% of the chip area. 図5は、ボイドの面積がチップ面積の5%以上である場合の超音波画像の一例である。FIG. 5 is an example of an ultrasound image when the area of the void is 5% or more of the chip area.

以下、本技術の実施の形態について、図面を参照しながら説明する。本明細書において、「常温」とは、JIS K 0050:2019(化学分析方法通則)に規定される15~25℃の範囲をいう。 Embodiments of the present technology will be described below with reference to the drawings. As used herein, "normal temperature" refers to the range of 15 to 25° C. as defined in JIS K 0050:2019 (General Rules for Chemical Analysis Methods).

<アンダーフィル材>
本実施の形態に係るアンダーフィル材は、バインダ樹脂と、液状のエポキシ樹脂と、硬化剤と、フィラーとを含有する。また、バインダ樹脂の重量平均分子量が200,000以上であり、かつ、バインダ樹脂のガラス転移温度(Tg)が30℃未満である。さらに、アンダーフィル材は、150~170℃の範囲における昇温速度10℃/minでの溶融粘度が150Pa・s未満であり、250℃における溶融粘度が500,000Pa・s以上であり、250℃で60秒加熱後の反応率が30%未満である。
<Underfill material>
The underfill material according to this embodiment contains a binder resin, a liquid epoxy resin, a curing agent, and a filler. Further, the weight average molecular weight of the binder resin is 200,000 or more, and the glass transition temperature (Tg) of the binder resin is less than 30°C. Furthermore, the underfill material has a melt viscosity of less than 150 Pa·s at a heating rate of 10°C/min in the range of 150 to 170°C, a melt viscosity of 500,000 Pa·s or more at 250°C, and a melt viscosity of 500,000 Pa·s or more at 250°C. The reaction rate after heating for 60 seconds is less than 30%.

アンダーフィル材の150~170℃の範囲における溶融粘度は、例えば、半導体チップの実装荷重に影響する。アンダーフィル材の150~170℃の範囲における昇温速度10℃/minでの溶融粘度を150Pa・s未満とすることにより、半導体チップを積層実装する際の実装荷重の増大を抑制できる。特に、半導体チップを積層実装する際の実装荷重の増大をより効果的に抑制するために、アンダーフィル材の150~170℃の範囲における溶融粘度は140Pa・s以下が好ましく、100Pa・s以下がさらに好ましい。アンダーフィル材の150~170℃の範囲における溶融粘度の下限値は、特に限定されないが、例えば1Pa・s以上とすることができ、10Pa・s以上とすることもできる。 The melt viscosity of the underfill material in the range of 150 to 170° C. affects, for example, the mounting load of semiconductor chips. By setting the melt viscosity of the underfill material at a heating rate of 10° C./min in the range of 150 to 170° C. to be less than 150 Pa·s, it is possible to suppress an increase in mounting load when semiconductor chips are stacked and mounted. In particular, in order to more effectively suppress the increase in mounting load when stacking semiconductor chips, the melt viscosity of the underfill material in the range of 150 to 170°C is preferably 140 Pa・s or less, and 100 Pa・s or less. More preferred. The lower limit of the melt viscosity of the underfill material in the range of 150 to 170° C. is not particularly limited, but can be, for example, 1 Pa·s or more, and can also be 10 Pa·s or more.

アンダーフィル材の250℃における溶融粘度は、例えば、加圧オーブンなどを用いた加熱加圧雰囲気下で、アンダーフィル材を完全に硬化させる際のボイドの発生に影響する。アンダーフィル材の250℃における溶融粘度が500,000Pa・s以上であることにより、加熱加圧雰囲気下でアンダーフィル材を完全に硬化させる際に、ボイドが再発しにくくなる(潰れたボイドが再度元に戻りにくくなる)ため、ボイドを抑制することができる。特に、ボイドをより効果的に抑制するために、アンダーフィル材の250℃における溶融粘度は、600,000Pa・s以上が好ましく、1,000,000Pa・s以上がより好ましい。アンダーフィル材の250℃における溶融粘度の上限値は、特に限定されないが、例えば、5,000,000Pa・s以下とすることができる。 The melt viscosity of the underfill material at 250° C. affects the generation of voids when the underfill material is completely cured in a heated and pressurized atmosphere using a pressure oven or the like, for example. Since the melt viscosity of the underfill material at 250°C is 500,000 Pa・s or more, voids are unlikely to reoccur when the underfill material is completely cured in a heated and pressurized atmosphere (the collapsed voids will not reappear). voids can be suppressed. In particular, in order to suppress voids more effectively, the melt viscosity of the underfill material at 250° C. is preferably 600,000 Pa·s or more, more preferably 1,000,000 Pa·s or more. The upper limit of the melt viscosity of the underfill material at 250° C. is not particularly limited, but may be, for example, 5,000,000 Pa·s or less.

アンダーフィル材は、250℃で60秒加熱後の反応率が30%未満である。これにより、アンダーフィル材を加熱加圧雰囲気下での実装プロセス、例えば、後述する搭載工程と硬化工程とを有する半導体装置の製造方法に用いるときに、搭載工程でアンダーフィル材の硬化が進みすぎることが抑制されるため、硬化工程でアンダーフィル材の硬化不良によるボイドの再発を抑制できる。また、アンダーフィル材は、200℃で2時間加熱後の反応率が80%以上であることが好ましい。これにより、アンダーフィル材を加熱加圧雰囲気下での実装プロセス、例えば、後述する搭載工程と硬化工程とを有する半導体装置の製造方法に用いるときに、硬化工程でアンダーフィル材の硬化不良によるボイドの再発をより効果的に抑制でき、より良好な接続信頼性が得られる。 The underfill material has a reaction rate of less than 30% after heating at 250° C. for 60 seconds. As a result, when the underfill material is used in a mounting process in a heated and pressurized atmosphere, for example, in a semiconductor device manufacturing method that includes a mounting process and a curing process described below, the underfill material hardens too much in the mounting process. Therefore, recurrence of voids due to insufficient curing of the underfill material in the curing process can be suppressed. Further, it is preferable that the underfill material has a reaction rate of 80% or more after being heated at 200° C. for 2 hours. As a result, when the underfill material is used in a mounting process in a heated and pressurized atmosphere, for example, in a semiconductor device manufacturing method that includes a mounting process and a curing process described below, voids due to insufficient curing of the underfill material in the curing process can be avoided. recurrence can be more effectively suppressed and better connection reliability can be obtained.

[バインダ樹脂]
アンダーフィル材は、重量平均分子量が200,000以上であり、かつ、ガラス転移温度が30℃未満であるバインダ樹脂を含有する。バインダ樹脂は、膜形成樹脂として機能する。
[Binder resin]
The underfill material contains a binder resin having a weight average molecular weight of 200,000 or more and a glass transition temperature of less than 30°C. The binder resin functions as a film-forming resin.

バインダ樹脂のガラス転移温度が30℃未満であることにより、アンダーフィル材の反応特性(例えば、上述した溶融粘度)を良好にできる。バインダ樹脂のガラス転移温度は、アンダーフィル材の反応特性をより良好にする観点から、12℃以下が好ましく、-10℃以下がより好ましい。また、バインダ樹脂のガラス転移温度の下限値は、特に限定されないが、例えば-30℃以上とすることができる。バインダ樹脂のガラス転移温度の測定方法としては、公知の方法を用いることができ、例えば、熱機械分析装置を用いて昇温速度10℃/分の条件で測定することができる。 When the glass transition temperature of the binder resin is less than 30° C., the reaction characteristics (for example, the above-mentioned melt viscosity) of the underfill material can be improved. The glass transition temperature of the binder resin is preferably 12° C. or lower, more preferably −10° C. or lower, from the viewpoint of improving the reaction characteristics of the underfill material. Further, the lower limit of the glass transition temperature of the binder resin is not particularly limited, but can be set to -30°C or higher, for example. A known method can be used to measure the glass transition temperature of the binder resin, and for example, it can be measured using a thermomechanical analyzer at a heating rate of 10° C./min.

バインダ樹脂の重量平均分子量は、フィルム形成性(膜形成性)の観点から、200,000以上であり、300,000以上がより好ましく、350,000以上がさらに好ましい。また、バインダ樹脂の重量平均分子量の上限値は、アンダーフィル材の粘度や、実装時のボイドの観点から、例えば1,000,000以下が好ましく、900,000以下とすることもできる。 The weight average molecular weight of the binder resin is 200,000 or more, more preferably 300,000 or more, and even more preferably 350,000 or more from the viewpoint of film-forming properties. Further, the upper limit of the weight average molecular weight of the binder resin is preferably 1,000,000 or less, and can also be 900,000 or less, from the viewpoint of the viscosity of the underfill material and voids during mounting.

バインダ樹脂としては、例えばアクリルポリマー(アクリルゴム)を用いることができる。具体的には、バインダ樹脂として、官能基としてカルボキシル基、ヒドロキシル基、エポキシ基及びアミド基から選択される少なくとも1種を有するアクリルポリマーを用いることができる。バインダ樹脂の具体例としては、ナガセムテックス社製のテイサンレジンシリーズ、SG-280(Tg;-29℃)、SG-P3(Tg;12℃)、SG-70L(Tg;-13℃)、SG-708-6(Tg;4℃)、WS-023 EK30(Tg;-10℃)、SG-80H(Tg;12℃)、SG-600TEA(Tg;-37℃)などが挙げられる。 As the binder resin, for example, acrylic polymer (acrylic rubber) can be used. Specifically, as the binder resin, an acrylic polymer having at least one functional group selected from a carboxyl group, a hydroxyl group, an epoxy group, and an amide group can be used. Specific examples of binder resins include Teisan Resin series manufactured by NagasemteX, SG-280 (Tg; -29°C), SG-P3 (Tg; 12°C), SG-70L (Tg; -13°C), and SG. Examples include -708-6 (Tg; 4°C), WS-023 EK30 (Tg; -10°C), SG-80H (Tg; 12°C), and SG-600TEA (Tg; -37°C).

バインダ樹脂は、1種単独で用いてもよいし、2種以上を併用してもよい。アンダーフィル材は、重量平均分子量が200,000以上であり、かつ、ガラス転移温度が30℃未満であるバインダ樹脂以外の膜形成樹脂、例えば、ガラス転移温度が30℃以上のバインダ樹脂や、重量平均分子量が200,000未満のバインダ樹脂を実質的に含有しないことが好ましい。 The binder resin may be used alone or in combination of two or more. The underfill material is a film-forming resin other than a binder resin with a weight average molecular weight of 200,000 or more and a glass transition temperature of less than 30°C, such as a binder resin with a glass transition temperature of 30°C or more, or a Preferably, it does not substantially contain a binder resin having an average molecular weight of less than 200,000.

アンダーフィル材中のバインダ樹脂の含有量の下限値は、例えば、3質量%以上とすることができ、5質量%以上であってもよく、7質量%以上であってもよい。また、アンダーフィル材中のバインダ樹脂の含有量の上限値は、14質量%以下とすることができ、12質量%以下であってもよく、11質量%以下であってもよい。アンダーフィル材中のバインダ樹脂の含有量を多くしすぎないことにより、フィルム成形性を良好にしつつ、実装時のボイドをより効果的に抑制できる。 The lower limit of the binder resin content in the underfill material can be, for example, 3% by mass or more, may be 5% by mass or more, or may be 7% by mass or more. Further, the upper limit of the content of the binder resin in the underfill material can be 14% by mass or less, may be 12% by mass or less, and may be 11% by mass or less. By not increasing the binder resin content in the underfill material too much, voids during mounting can be more effectively suppressed while improving film formability.

[液状のエポキシ樹脂]
アンダーフィル材は、熱硬化樹脂として、常温で液状のエポキシ樹脂を含有する。アンダーフィル材が、常温で液状のエポキシ樹脂を含有することにより、加熱加圧雰囲気下でアンダーフィル材を完全に硬化させる際に、アンダーフィル材の流動性が良好になるため、ボイドを効果的に抑制でき、半導体チップの実装荷重の増大を抑制することもできる。
[Liquid epoxy resin]
The underfill material contains an epoxy resin that is liquid at room temperature as a thermosetting resin. Since the underfill material contains an epoxy resin that is liquid at room temperature, the fluidity of the underfill material becomes good when the underfill material is completely cured under a heated and pressurized atmosphere, which effectively eliminates voids. It is also possible to suppress an increase in the mounting load of the semiconductor chip.

常温で液状のエポキシ樹脂は、高接着性、耐熱性等の観点から、エポキシ基を3つ以上有する多官能エポキシ樹脂を用いることが好ましく、エポキシ基を4つ有する多官能エポキシ樹脂(4官能のエポキシ樹脂)を用いることがより好ましい。多官能エポキシ樹脂としては、例えば、脂肪族エポキシ樹脂(例えば、ソルビトールポリグリシジルエーテル、ペンタエリスリトールポリグリシジルエーテル、グリセロールポリグリシジルエーテル)等が挙げられる。 As the epoxy resin that is liquid at room temperature, it is preferable to use a polyfunctional epoxy resin having three or more epoxy groups from the viewpoint of high adhesiveness and heat resistance. It is more preferable to use epoxy resin). Examples of the polyfunctional epoxy resin include aliphatic epoxy resins (eg, sorbitol polyglycidyl ether, pentaerythritol polyglycidyl ether, glycerol polyglycidyl ether), and the like.

また、常温で液状のエポキシ樹脂としては、多官能エポキシ樹脂とともに、2官能エポキシ樹脂を併用してもよい。2官能エポキシ樹脂は、柔軟性骨格、例えば、エチレンオキシド(EO)変性骨格、プロピレンオキシド(PO)変性骨格を有するものが挙げられる。 Furthermore, as the epoxy resin that is liquid at room temperature, a bifunctional epoxy resin may be used in combination with a polyfunctional epoxy resin. Examples of the bifunctional epoxy resin include those having a flexible skeleton, such as an ethylene oxide (EO) modified skeleton or a propylene oxide (PO) modified skeleton.

常温で液状のエポキシ樹脂は、エポキシ当量が100~400g/eqであることが好ましく、100~200g/eqであることがより好ましい。 The epoxy resin that is liquid at room temperature preferably has an epoxy equivalent of 100 to 400 g/eq, more preferably 100 to 200 g/eq.

常温で液状のエポキシ樹脂の具体例としては、デナコールEX612、EX614B(ソルビトールポリグリシジルエーテル)、EX411(ペンタエリスリトールポリグリシジルエーテル)(以上、ナガセケムテックス社製)、JER604(テトラグリシジルジアミノジフェニルメタン型エポキシ樹脂、三菱ケミカル社製)、アリルビスフェノールA型エポキシ樹脂のアリル基を酸化させた化合物、エポリードGT401(ブタンテトラカルボン酸テトラ(3,4-エポキシシクロヘキシルメチル)修飾ε-カプロラクトン、ダイセル社製)、AER-9000(旭化成イーマテリアルズ社製)などが挙げられる。 Specific examples of epoxy resins that are liquid at room temperature include Denacol EX612, EX614B (sorbitol polyglycidyl ether), EX411 (pentaerythritol polyglycidyl ether) (manufactured by Nagase ChemteX), and JER604 (tetraglycidyldiaminodiphenylmethane type epoxy resin). , manufactured by Mitsubishi Chemical Corporation), a compound obtained by oxidizing the allyl group of allyl bisphenol A type epoxy resin, Epolead GT401 (tetra(3,4-epoxycyclohexylmethyl) butanetetracarboxylate modified ε-caprolactone, manufactured by Daicel Corporation), AER -9000 (manufactured by Asahi Kasei E-Materials).

アンダーフィル材中、常温で液状のエポキシ樹脂の含有量の下限値は、例えば、20質量%以上とすることができ、24質量%以上であってもよい。また、アンダーフィル材中、常温で液状のエポキシ樹脂の含有量の上限値は、例えば40質量%以下とすることができ、36質量%以下であってもよく、35質量以下であってもよい。常温で液体のエポキシ樹脂は、1種単独で用いてもよいし、2種以上を併用してもよい。 The lower limit of the content of the epoxy resin, which is liquid at room temperature, in the underfill material can be, for example, 20% by mass or more, and may be 24% by mass or more. Further, the upper limit of the content of the epoxy resin that is liquid at room temperature in the underfill material may be, for example, 40% by mass or less, may be 36% by mass or less, or may be 35% by mass or less. . Epoxy resins that are liquid at room temperature may be used alone or in combination of two or more.

[硬化剤]
硬化剤は、エポキシ樹脂用の硬化剤であり、フェノール類、イミダゾール類、酸無水物類、アミン類、ヒドラジド類、ポリメルカプタン類、ルイス酸-アミン錯体類などを用いることができる。フェノール類としては、フェノールノボラック化合物、クレゾールノボラック化合物、芳香族炭化水素ホルムアルデヒド樹脂変性フェノール化合物、ジシクロペンタジエンフェノール付加型化合物、フェノールアラルキル化合物などが挙げられる。これらの中でも、フェノールとホルムアルデヒドを酸触媒の存在下にて重縮合を行って得られたフェノールノボラック樹脂(例えば、PSM-4261(群栄化学工業社製))が好ましい。
[Curing agent]
The curing agent is a curing agent for epoxy resins, and phenols, imidazoles, acid anhydrides, amines, hydrazides, polymercaptans, Lewis acid-amine complexes, and the like can be used. Examples of the phenols include phenol novolac compounds, cresol novolac compounds, aromatic hydrocarbon formaldehyde resin-modified phenol compounds, dicyclopentadienephenol addition type compounds, and phenol aralkyl compounds. Among these, a phenol novolac resin (for example, PSM-4261 (manufactured by Gunei Chemical Industry Co., Ltd.)) obtained by polycondensing phenol and formaldehyde in the presence of an acid catalyst is preferred.

また、硬化剤は、以下の条件を満たす硬化剤を含有することが好ましい。すなわち、アンダーフィル材は、ビスフェノールA型エポキシ樹脂(エポキシ当量190)100質量部に対して、硬化剤を15質量部添加した混合物の25℃における粘度が、初期から2倍になるまでの日数が50日以上である硬化剤を含有することが好ましい。このような硬化剤の具体例としては、フジキュアー7000、フジキュアー7001、フジキュアー7002(以上、T&K TOKA社製、25℃で液状)、イミダゾールの1位をシアノエチル基で保護した1-シアノエチル-2-フェニルイミダゾール、イソシアヌル酸で塩基性を保護したイミダゾール系硬化剤(商品名:2MA-OK)、2-フェニル-4-メチル-5-ヒドロキシイミダゾール(商品名:キュアゾール2P4MHZ)、2-フェニル-4,5-ジヒドロキシメチルイミダゾール(商品名:キュアゾール2PHZ)(四国化成工業社製)、アミキュアPN-H、PN-40、PN-50(イミダゾール系潜在性硬化剤、味の素ファインテクノ社製)、U-CAT 3513N(サンアプロ社製)等が挙げられる。 Further, the curing agent preferably contains a curing agent that satisfies the following conditions. That is, the underfill material is a mixture in which 15 parts by mass of a curing agent is added to 100 parts by mass of bisphenol A type epoxy resin (epoxy equivalent: 190), and the viscosity at 25°C doubles from the initial stage. It is preferred to contain a curing agent that is 50 days or more. Specific examples of such curing agents include FujiCure 7000, FujiCure 7001, FujiCure 7002 (manufactured by T&K TOKA, liquid at 25°C), and 1-cyanoethyl-2-phenyl, which is imidazole with the 1-position protected by a cyanoethyl group. Imidazole, Imidazole curing agent with basicity protected with isocyanuric acid (Product name: 2MA-OK), 2-phenyl-4-methyl-5-hydroxyimidazole (Product name: Curazole 2P4MHZ), 2-phenyl-4,5 -Dihydroxymethylimidazole (trade name: Curazole 2PHZ) (manufactured by Shikoku Kasei Kogyo Co., Ltd.), Amicure PN-H, PN-40, PN-50 (imidazole-based latent curing agent, manufactured by Ajinomoto Fine Techno Co., Ltd.), U-CAT 3513N (manufactured by Sun-Apro), etc.

硬化剤は、1種単独で用いてもよいし、2種以上を併用してもよい。特に、硬化剤として、フェノールノボラック樹脂、及び、ビスフェノールA型エポキシ樹脂(エポキシ当量190)100質量部に対して、硬化剤を15質量部添加した混合物の25℃における粘度が、初期から2倍になるまでの日数が50日以上である硬化剤の少なくとも1種を用いることが好ましい。アンダーフィル材中の硬化剤の含有量の合計量は、例えば16~27質量%とすることができる。 One type of curing agent may be used alone, or two or more types may be used in combination. In particular, the viscosity at 25°C of a mixture in which 15 parts by mass of a curing agent was added to 100 parts by mass of a phenol novolac resin and a bisphenol A epoxy resin (epoxy equivalent: 190) was doubled from the initial level. It is preferable to use at least one type of curing agent that takes 50 days or more to cure. The total content of the curing agent in the underfill material can be, for example, 16 to 27% by mass.

[フィラー]
フィラーは、例えば圧着時(後述する半導体装置の製造方法の搭載工程や硬化工程)のアンダーフィル材の流動性を調整する目的で用いられる。フィラーは、例えば、シリカ、タルク、酸化チタン、炭酸カルシウム、酸化マグネシウム等の無機フィラーを用いることができ、シリカが好ましい。フィラーは、1種単独で用いてもよいし、2種以上を併用してもよい。アンダーフィル材中のフィラーの含有量の合計は、例えば26~50質量%とすることができ、26~32質量%とすることもできる。
[Filler]
The filler is used, for example, for the purpose of adjusting the fluidity of the underfill material during pressure bonding (in the mounting process and curing process of the semiconductor device manufacturing method described later). As the filler, for example, inorganic fillers such as silica, talc, titanium oxide, calcium carbonate, and magnesium oxide can be used, and silica is preferable. One type of filler may be used alone, or two or more types may be used in combination. The total content of fillers in the underfill material can be, for example, 26 to 50% by mass, and can also be 26 to 32% by mass.

アンダーフィル材は、本技術の効果を損なわない範囲で、上述したバインダ樹脂、液状のエポキシ樹脂、硬化剤及びフィラー以外の他の成分をさらに含有してもよい。 The underfill material may further contain components other than the above-described binder resin, liquid epoxy resin, curing agent, and filler within a range that does not impair the effects of the present technology.

アンダーフィル材の形状としては、フィルム状、ペースト状などが挙げられる。半田付き電極が形成された半導体チップ側や、半田付き電極と対向する対向電極が形成された基板側にアンダーフィル材を予め貼り合わせる場合には、フィルム状のアンダーフィル材とすることが好ましい。 Examples of the shape of the underfill material include film, paste, and the like. When an underfill material is previously attached to the semiconductor chip side on which soldered electrodes are formed or the substrate side on which a counter electrode facing the soldered electrodes is formed, it is preferable to use a film-like underfill material.

以上のように、本実施の形態に係るアンダーフィル材は、バインダ樹脂と、液状のエポキシ樹脂と、硬化剤と、フィラーとを含有する。また、アンダーフィル材中のバインダ樹脂の重量平均分子量が200,000以上であり、かつ、バインダ樹脂のガラス転移温度(Tg)が30℃未満である。さらに、アンダーフィル材は、150~170℃の範囲における昇温速度10℃/minでの溶融粘度が150Pa・s未満であり、250℃における溶融粘度が500,000Pa・s以上であり、250℃で60秒加熱後の反応率が30%未満である。このようなアンダーフィル材によれば、加熱加圧雰囲気下でボイドを抑制するとともに、良好な接続信頼性が得られる。 As described above, the underfill material according to the present embodiment contains a binder resin, a liquid epoxy resin, a curing agent, and a filler. Further, the weight average molecular weight of the binder resin in the underfill material is 200,000 or more, and the glass transition temperature (Tg) of the binder resin is less than 30°C. Furthermore, the underfill material has a melt viscosity of less than 150 Pa·s at a heating rate of 10°C/min in the range of 150 to 170°C, a melt viscosity of 500,000 Pa·s or more at 250°C, and a melt viscosity of 500,000 Pa·s or more at 250°C. The reaction rate after heating for 60 seconds is less than 30%. According to such an underfill material, voids can be suppressed under a heated and pressurized atmosphere, and good connection reliability can be obtained.

次に、アンダーフィル材が膜状に形成されたアンダーフィルフィルムの製造方法について説明する。まず、上述したバインダ樹脂と、液状のエポキシ樹脂と、硬化剤と、フィラーとを含有する接着剤組成物を溶剤に溶解させる。溶剤としては、トルエン、酢酸エチルなど、又はこれらの混合溶剤を用いることができる。樹脂組成物を調整後、バーコーター、塗布装置などを用いて剥離基材上に塗布する。剥離基材は、例えば、シリコーンなどの剥離剤をPET(Poly Ethylene Terephthalate)、OPP(Oriented Polypropylene)、PMP(Poly-4-methylpentene-1)、PTFE(Polytetrafluoroethylene)などに塗布した積層構造からなり、組成物の乾燥を防ぐとともに、組成物の形状を維持する。そして、剥離基材上に塗布された樹脂組成物を熱オーブン、加熱乾燥装置などを用いて乾燥させる。これにより、所定の厚さのアンダーフィルフィルムが得られる。 Next, a method for manufacturing an underfill film in which an underfill material is formed into a membrane will be described. First, an adhesive composition containing the above-described binder resin, liquid epoxy resin, curing agent, and filler is dissolved in a solvent. As the solvent, toluene, ethyl acetate, etc., or a mixed solvent thereof can be used. After adjusting the resin composition, it is coated onto a release base material using a bar coater, a coating device, or the like. The release base material has a laminated structure in which a release agent such as silicone is applied to PET (Poly Ethylene Terephthalate), OPP (Oriented Polypropylene), PMP (Poly-4-methylpentene-1), PTFE (Polytetrafluoroethylene), etc. To prevent the composition from drying out and to maintain the shape of the composition. Then, the resin composition applied onto the release base material is dried using a thermal oven, a heat drying device, or the like. Thereby, an underfill film of a predetermined thickness is obtained.

<半導体装置の製造方法>
次に、上述したアンダーフィル材を用いた半導体装置の製造方法について説明する。例えば、半導体装置の製造方法は、半田付き電極が形成され、この電極面にアンダーフィル材からなるアンダーフィルフィルムが貼り合わされた半導体チップを、半田付き電極と対向する対向電極が形成された基板に搭載する工程(搭載工程)と、アンダーフィルフィルムを硬化させる工程(硬化工程)とを有する。
<Method for manufacturing semiconductor devices>
Next, a method for manufacturing a semiconductor device using the above-mentioned underfill material will be described. For example, in a method for manufacturing a semiconductor device, a semiconductor chip on which soldered electrodes are formed and an underfill film made of an underfill material is bonded to the electrode surface is placed on a substrate on which a counter electrode facing the soldered electrodes is formed. It has a step of mounting (mounting step) and a step of curing the underfill film (curing step).

以下、図1及び図2を用いて、半導体チップを半導体ウエハ上に複数段積層実装させる方法の一例を説明する。図1は、搭載前の複数の半導体チップと半導体ウエハの一例を示す断面図であり、図2は、複数の半導体チップを半導体ウエハに積層した状態の一例を示す断面図である。 An example of a method for stacking and mounting semiconductor chips in multiple stages on a semiconductor wafer will be described below with reference to FIGS. 1 and 2. FIG. 1 is a sectional view showing an example of a plurality of semiconductor chips and a semiconductor wafer before being mounted, and FIG. 2 is a sectional view showing an example of a state in which a plurality of semiconductor chips are stacked on a semiconductor wafer.

[搭載工程]
搭載工程では、図1に示すように、半導体ウエハ1上に、中間層の半導体チップ2~4と、最上層の半導体チップ5とを、アンダーフィルフィルム6~9を介して積層配置させる。そして、搭載工程では、図2に示すように、アンダーフィルフィルム6~9と半導体チップ2~5とが複数積層配置された半導体チップ群を、アンダーフィルフィルム6~9に流動性は生じるが、本硬化が生じない程度の所定の温度、荷重、時間で、熱圧着ツール(例えば、フリップチップボンダー)を用いて押圧する。これにより、半田付き電極の半田2c~5cを溶融させて金属結合が形成された積層体を得る。
[Mounting process]
In the mounting process, as shown in FIG. 1, intermediate layer semiconductor chips 2 to 4 and an uppermost layer semiconductor chip 5 are stacked on a semiconductor wafer 1 with underfill films 6 to 9 interposed therebetween. In the mounting process, as shown in FIG. 2, a group of semiconductor chips in which a plurality of underfill films 6 to 9 and semiconductor chips 2 to 5 are stacked is placed, although fluidity occurs in the underfill films 6 to 9. Pressing is performed using a thermocompression bonding tool (for example, a flip chip bonder) at a predetermined temperature, load, and time such that main curing does not occur. As a result, the solders 2c to 5c of the soldered electrodes are melted to obtain a laminate in which metallic bonds are formed.

熱圧着ツールを用いて押圧する際の温度、荷重、時間の条件は、半田2c~5cが溶融して金属結合が形成され、半導体ウエハ1と半導体チップ2~5とが導通接続される範囲が好ましい。例えば、搭載工程後のアンダーフィルフィルムの反応率が30%未満となる範囲が好ましい。搭載工程後のアンダーフィルフィルムの反応率が30%未満、すなわち、搭載工程後のアンダーフィルフィルムがほぼ未硬化の状態であることにより、後に行う硬化工程でボイドを抜きやすくすることができる。熱圧着ツールを用いて押圧する際の温度、荷重、時間の条件の具体例としては、例えば、温度が200~280℃、荷重が50~200N、時間が1~3秒程度とすることができる。このように、搭載工程では、1回あたりの搭載時間を1~3秒程度とすることができるため、半導体チップの搭載数増加に対するタクトタイムを削減できる。 The conditions of temperature, load, and time when pressing using a thermocompression bonding tool are such that the range in which the solders 2c to 5c are melted to form a metallic bond and the semiconductor wafer 1 and the semiconductor chips 2 to 5 are electrically connected is determined. preferable. For example, it is preferable that the reaction rate of the underfill film after the mounting step is less than 30%. Since the reaction rate of the underfill film after the mounting process is less than 30%, that is, the underfill film after the mounting process is in a substantially uncured state, voids can be easily removed in the subsequent curing process. As a specific example of the conditions of temperature, load, and time when pressing using a thermocompression bonding tool, for example, the temperature can be 200 to 280°C, the load can be 50 to 200 N, and the time can be about 1 to 3 seconds. . In this way, in the mounting process, the time for each mounting process can be reduced to about 1 to 3 seconds, so the takt time can be reduced in response to an increase in the number of semiconductor chips mounted.

半導体ウエハ1は、例えば、サポート基板10上に仮貼材11を介して固定されている。半導体ウエハ1の材質は、シリコンであってもよいし、化合物系半導体(例えば窒化ガリウム等)であってもよい。半導体ウエハ1には、後に個片化される単位毎に電子回路が形成されている。 For example, the semiconductor wafer 1 is fixed onto a support substrate 10 with a temporary adhesive 11 interposed therebetween. The material of the semiconductor wafer 1 may be silicon or a compound semiconductor (eg, gallium nitride, etc.). Electronic circuits are formed on the semiconductor wafer 1 for each unit that will be diced later.

半導体ウエハ1は、例えば一方の面に形成された半田付き電極1aと、他方の面に形成された電極1bとを有する。半田付き電極1aは、例えばCuピラー頂上に半田をメッキしたものである。半田付き電極1aの半田1cは、いわゆる鉛フリー半田であり、例えば、Sn/Ag/Cu半田(融点:220℃~240℃)、Sn/Ag半田(融点:220℃)などを用いることができる。電極1bは、半導体チップ2の半田付き電極2cと接続されるものであり、例えばCuピラーなどを用いることができる。 The semiconductor wafer 1 has, for example, a soldered electrode 1a formed on one surface and an electrode 1b formed on the other surface. The soldered electrode 1a is, for example, the top of a Cu pillar plated with solder. The solder 1c of the soldered electrode 1a is a so-called lead-free solder, and for example, Sn/Ag/Cu solder (melting point: 220°C to 240°C), Sn/Ag solder (melting point: 220°C), etc. can be used. . The electrode 1b is connected to the soldered electrode 2c of the semiconductor chip 2, and can be made of, for example, a Cu pillar.

サポート基板10は、例えば半導体ウエハ1と同じ面形状を有し、半導体ウエハ1を固定するものである。サポート基板10の材質には、例えば、ガラス、シリコンなどが用いられる。サポート基板10の厚みは、通常500~1000μm程度とすることができる。 The support substrate 10 has, for example, the same surface shape as the semiconductor wafer 1, and is used to fix the semiconductor wafer 1. The support substrate 10 is made of, for example, glass, silicon, or the like. The thickness of the support substrate 10 can normally be about 500 to 1000 μm.

仮貼材11は、半導体ウエハ1をサポート基板10に固定するためのものであり、例えば接着材からなる接着層である。仮貼材11は、実装後に剥離されるため、比較的柔らかい組成とすることが好ましい。仮貼材11としては、例えばアクリル系の光硬化性接着剤(一例として、UV-Curable Adhesive LC-3200(3M社製))を用いることができる。 The temporary adhesive material 11 is for fixing the semiconductor wafer 1 to the support substrate 10, and is, for example, an adhesive layer made of an adhesive material. Since the temporary adhesive material 11 is peeled off after mounting, it is preferable to have a relatively soft composition. As the temporary adhesive material 11, for example, an acrylic photocurable adhesive (for example, UV-Curable Adhesive LC-3200 (manufactured by 3M)) can be used.

半導体チップ2~4は、例えば、シリコン貫通電極と、一方の面に形成された半田付き電極2a~4aと、他方の面に形成された電極2b~4bとを有する。シリコン貫通電極は、半導体チップの内部を垂直に貫通する電極であり、上下のチップ同士の接続を行う。半田付き電極2a~4a、電極2b~4b及び半田2c~4cは、上述した半田付き電極1a、電極1b及び半田1cと同様に構成できる。 The semiconductor chips 2 to 4 have, for example, silicon through electrodes, soldered electrodes 2a to 4a formed on one surface, and electrodes 2b to 4b formed on the other surface. A silicon through electrode is an electrode that vertically penetrates inside a semiconductor chip, and connects the upper and lower chips to each other. The soldered electrodes 2a to 4a, the electrodes 2b to 4b, and the solders 2c to 4c can be configured in the same manner as the soldered electrodes 1a, electrodes 1b, and solder 1c described above.

半導体チップ5は、一方の面に形成された半田付き電極5aを有する。半田付き電極5aは、半導体チップ2~4と同様に、例えばCuピラー頂上に半田をメッキしたものである。 The semiconductor chip 5 has a soldered electrode 5a formed on one surface. The soldered electrode 5a, like the semiconductor chips 2 to 4, is made by plating the top of a Cu pillar with solder, for example.

半導体チップ2~5の半田付き電極2a~5aが形成された一方の面には、それぞれアンダーフィルフィルム6~9が予め貼り合わされている。これにより、半導体チップ2~5を積層配置する工程数を削減できる。 Underfill films 6 to 9 are bonded in advance to one side of each of the semiconductor chips 2 to 5 on which the soldered electrodes 2a to 5a are formed, respectively. As a result, the number of steps for stacking and arranging the semiconductor chips 2 to 5 can be reduced.

[硬化工程]
硬化工程では、搭載工程で半導体ウエハ1と半導体チップ2~5とが導通接続された積層体のアンダーフィルフィルム6~9を硬化させる。硬化工程は、ボイドの発生を抑制するために、加熱加圧雰囲気下で行うことが好ましい。硬化工程は、例えば、加圧オーブン(プレッシャーキュアオーブン、オートクレーブ等)を用いて行うことができる。加圧オーブンを用いることにより、多数の積層体を容易に均一に加熱できるため、生産性が向上する。
[Curing process]
In the curing process, the underfill films 6 to 9 of the laminate in which the semiconductor wafer 1 and the semiconductor chips 2 to 5 were electrically connected in the mounting process are cured. The curing step is preferably performed in a heated and pressurized atmosphere in order to suppress the generation of voids. The curing step can be performed using, for example, a pressure oven (pressure cure oven, autoclave, etc.). By using a pressure oven, a large number of laminates can be easily and uniformly heated, which improves productivity.

硬化工程における温度は、例えば、所定の圧力で、第1の温度から第2の温度まで所定の昇温速度で昇温させ、アンダーフィルフィルム6~9の硬化率が90%以上となる条件が好ましい。圧力は、例えば0.1~20MPaの範囲とすることができる。第1の温度は、例えば80~150℃の範囲とすることができる。昇温速度は、例えば0.5~10℃/分の範囲とすることができる。第1の温度での保持時間は、例えば5~60分の範囲とすることができる。第2の温度は、例えば180~250℃の範囲とすることができる。第2の温度での保持時間は、例えば5~180分の範囲とすることができる。第2の温度で保持した後に、冷却する際の速度は、例えば5~40℃/分とすることができる。 The temperature in the curing step is, for example, raised at a predetermined rate from the first temperature to the second temperature under a predetermined pressure, and the conditions are such that the curing rate of the underfill films 6 to 9 is 90% or more. preferable. The pressure can be in the range of 0.1 to 20 MPa, for example. The first temperature can be in the range of 80 to 150°C, for example. The temperature increase rate can be, for example, in the range of 0.5 to 10° C./min. The holding time at the first temperature can be, for example, in the range of 5 to 60 minutes. The second temperature can be in the range of 180-250°C, for example. The holding time at the second temperature can be, for example, in the range of 5 to 180 minutes. After being held at the second temperature, the cooling rate can be, for example, 5 to 40° C./min.

図3は、硬化工程の圧力と温度のプロファイルの一例を示すグラフである。図3において、横軸は時間(min)を表し、左側の縦軸は温度(℃)を表し、右側の縦軸は圧力(MPa)を表し、実線(Temp)は温度の継時変化を表し、破線(Pressure)は圧力の継時変化を表す。 FIG. 3 is a graph showing an example of the pressure and temperature profile of the curing process. In Figure 3, the horizontal axis represents time (min), the vertical axis on the left represents temperature (°C), the vertical axis on the right represents pressure (MPa), and the solid line (Temp) represents the change in temperature over time. , a broken line (Pressure) represents a change in pressure over time.

以上のように、本実施の形態に係る半導体装置の製造方法では、上述したアンダーフィル材からなるアンダーフィルフィルムを用いるため、硬化工程において加熱加圧雰囲気下でボイドを抑制するとともに、得られる半導体装置の接続信頼性を良好にすることができる。 As described above, in the method for manufacturing a semiconductor device according to the present embodiment, since an underfill film made of the above-described underfill material is used, voids are suppressed in a heated and pressurized atmosphere in the curing process, and the resulting semiconductor It is possible to improve the connection reliability of the device.

上述した具体例では、アンダーフィルフィルム6~9を介して、半導体ウエハ1上に半導体チップ2~5を複数積層配置させ、一括圧着させるようにしたが、これに限定されるものではない。例えば、半導体チップを1段ずつ圧着実装してもよい。 In the specific example described above, a plurality of semiconductor chips 2 to 5 are stacked on the semiconductor wafer 1 with the underfill films 6 to 9 interposed therebetween and are pressed together at once, but the present invention is not limited to this. For example, semiconductor chips may be pressure-bonded and mounted one by one.

また、上述した具体例では、半導体チップを半導体ウエハ上に4段積層実装させる方法について説明したが、これに限定されず、半導体チップを半導体ウエハ上に5段以上積層実装させてもよく、例えば半導体チップを半導体ウエハ上に12段以上積層実装させてもよい。 Further, in the above-described specific example, a method was described in which semiconductor chips are stacked in four stages on a semiconductor wafer, but the method is not limited to this, and semiconductor chips may be mounted in a stack in five or more stages on a semiconductor wafer. Semiconductor chips may be stacked and mounted in 12 or more stages on a semiconductor wafer.

また、上述した具体例では、アンダーフィルフィルム6~9を、半田付き電極2a~5aが形成された半導体チップ2~5側に予め貼り合わせるようにしたが、これに限定されるものではない。例えば、半導体ウエハ基板1の電極1b側、半導体チップ2~4の電極2b~4b側に予め貼り合わせてもよい。 Further, in the specific example described above, the underfill films 6 to 9 are bonded in advance to the sides of the semiconductor chips 2 to 5 on which the soldered electrodes 2a to 5a are formed, but the present invention is not limited to this. For example, it may be bonded in advance to the electrode 1b side of the semiconductor wafer substrate 1 and the electrodes 2b to 4b sides of the semiconductor chips 2 to 4.

以下、本技術の実施例について説明する。なお、本技術は、以下の実施例に限定されるものではない。 Examples of the present technology will be described below. Note that the present technology is not limited to the following examples.

下記材料を用いてアンダーフィルフィルムを作製した。
[バインダ樹脂]
アクリルゴム:SG-80H(ナガセムテックス社製)、Tg;-12℃、Mw;350,000
アクリルゴム:SG-70L(ナガセムテックス社製)、Tg;-13℃、Mw;900,000
フェノキシ樹脂:YP-50(日鉄ケミカル&マテリアル社製)、Tg;84℃、Mw;70,000
[エポキシ樹脂]
JER-604:4官能エポキシ樹脂(三菱ケミカル社製)、25℃で液体、エポキシ当量;110~130g/eq
EX-614:4官能エポキシ樹脂(ナガセムテックス社製)、25℃で液体、エポキシ当量;167g/eq
AER-9000:2官能エポキシ樹脂(PO変性のポリエーテル型エポキシ樹脂)(旭化成社製)、25℃で液体、エポキシ当量;380g/eq
JER-1032H60:3官能エポキシ樹脂(三菱ケミカル社製)、25℃で固体、エポキシ当量;163~175g/eq
JER-1031S:4官能エポキシ樹脂(三菱ケミカル社製)、25℃で固体、エポキシ当量;200g/eq
[硬化剤]
フェノール樹脂:PSM-4261(群栄化学工業社製)
変性アミン:フジキュアー7002(T&K TOKA社製)
ウレア樹脂:U-CAT 3513N(サンアプロ社製)
[フィラー]
非晶性シリカ:SC1050(アドマテックス社製)、溶剤分散品
非晶性シリカ:YA050C-MJE(アドマテックス社製)
An underfill film was produced using the following materials.
[Binder resin]
Acrylic rubber: SG-80H (manufactured by NagasemteX), Tg: -12°C, Mw: 350,000
Acrylic rubber: SG-70L (manufactured by NagasemteX), Tg: -13°C, Mw: 900,000
Phenoxy resin: YP-50 (manufactured by Nippon Steel Chemical & Materials), Tg: 84°C, Mw: 70,000
[Epoxy resin]
JER-604: Tetrafunctional epoxy resin (manufactured by Mitsubishi Chemical Corporation), liquid at 25°C, epoxy equivalent: 110 to 130 g/eq
EX-614: Tetrafunctional epoxy resin (manufactured by NagasemteX), liquid at 25°C, epoxy equivalent: 167 g/eq
AER-9000: Bifunctional epoxy resin (PO-modified polyether type epoxy resin) (manufactured by Asahi Kasei Corporation), liquid at 25°C, epoxy equivalent: 380 g/eq
JER-1032H60: Trifunctional epoxy resin (manufactured by Mitsubishi Chemical Corporation), solid at 25°C, epoxy equivalent: 163 to 175 g/eq
JER-1031S: Tetrafunctional epoxy resin (manufactured by Mitsubishi Chemical Corporation), solid at 25°C, epoxy equivalent: 200g/eq
[Curing agent]
Phenol resin: PSM-4261 (manufactured by Gunei Chemical Industry Co., Ltd.)
Modified amine: Fuji Cure 7002 (manufactured by T&K TOKA)
Urea resin: U-CAT 3513N (manufactured by Sun-Apro)
[Filler]
Amorphous silica: SC1050 (manufactured by Admatex), solvent-dispersed amorphous silica: YA050C-MJE (manufactured by Admatex)

<アンダーフィルフィルムの作製>
表1に示す配合比(質量部)となるように各成分を秤量し、常温のボールミルで混合・分散し、均一に溶解混合された樹脂組成物を得た。得られた樹脂組成物を、剥離処理されたPETにバーコーターを用いて塗布し、80℃のオーブンで3分間乾燥させ、アンダーフィルフィルムを作製した(カバー剥離PET:25μm/アンダーフィルフィルム:20μm/ベース剥離PET:50μm))。
<Preparation of underfill film>
Each component was weighed so as to have the compounding ratio (parts by mass) shown in Table 1, and mixed and dispersed in a ball mill at room temperature to obtain a uniformly dissolved and mixed resin composition. The obtained resin composition was applied to release-treated PET using a bar coater and dried in an oven at 80°C for 3 minutes to prepare an underfill film (cover release PET: 25 μm/underfill film: 20 μm). /Base peeled PET: 50 μm)).

[フィルム特性]
作製したアンダーフィルフィルムについて、ベースフィルムを剥離する際の温度を以下の基準で評価した。結果を表1に示す。
A:常温でベースフィルムを剥離可能
B:0℃以上、常温未満でベースフィルムを剥離可能
[Film properties]
Regarding the produced underfill film, the temperature at which the base film was peeled was evaluated based on the following criteria. The results are shown in Table 1.
A: Base film can be peeled off at room temperature B: Base film can be peeled off at temperatures above 0°C and below room temperature

<溶融粘度>
アンダーフィルフィルムの150~170℃における溶融粘度(Pa・s)、及び、250℃における溶融粘度(Pa・s)は、各アンダーフィルフィルムについて、レオメータ(TA社製ARES)を用いて、10℃/min、1Hzの条件で測定した。結果を表1に示す。表1中の「MV」は、溶融粘度(Melt Viscosity)を表す。
<Melt viscosity>
The melt viscosity (Pa・s) at 150 to 170°C and the melt viscosity (Pa・s) at 250°C of the underfill film were measured at 10°C using a rheometer (ARES manufactured by TA) for each underfill film. /min, 1Hz. The results are shown in Table 1. "MV" in Table 1 represents melt viscosity.

<反応率>
半導体チップを基板に搭載する工程(搭載工程)を想定した250℃で60秒加熱後のアンダーフィルフィルムの反応率と、アンダーフィルフィルムを硬化させる工程(硬化工程)を想定した200℃で2時間加熱後のアンダーフィルフィルムの反応率を測定した。アンダーフィルフィルムの反応率は、温度計、圧力計、およびヒーターを備えた耐圧容器(オーエムラボテック(株)製「OM-50」)に投入前と投入後のアンダーフィルフィルム中のエポキシ基の減少率から求めた。具体的には、アンダーフィルフィルム中のエポキシ基が、オートクレーブ投入前後でどれだけ減少したかを、赤外吸収スペクトルの914cm-1の吸収を測定して求めた。結果を表1に示す。
<Reaction rate>
The reaction rate of the underfill film after heating at 250°C for 60 seconds, assuming the process of mounting a semiconductor chip on a substrate (mounting process), and the reaction rate of the underfill film after heating at 200°C for 2 hours, assuming the process of curing the underfill film (curing process). The reaction rate of the underfill film after heating was measured. The reaction rate of the underfill film is determined by the decrease in epoxy groups in the underfill film before and after it is placed in a pressure-resistant container equipped with a thermometer, pressure gauge, and heater (OM-50, manufactured by O-M Labtech Co., Ltd.). It was calculated from the rate. Specifically, how much the epoxy groups in the underfill film decreased before and after being put into the autoclave was determined by measuring the absorption at 914 cm -1 in the infrared absorption spectrum. The results are shown in Table 1.

<導通接続>
評価用のTEG(Test Element Group)として以下のトップチップとボトムチップとを用い、実装装置(FCB3、パナソニック社製)で荷重100N、240℃、3秒間の条件で押圧し、押圧後のトップチップとボトムチップ間の半田接続(デイジーチェーン接続)状態をプローブテスタで確認した。全ての導通経路の接続が確認できた場合をOKと評価し、1ヵ所でも接続できなかった場合をNGと評価した。結果を表1に示す。
[トップチップ]
大きさ:6×6mm□、厚み:200μm
バンプ仕様:Cuピラー(8μm)+Sn/Ag半田(8μm)、φ15μm、バンプ数5000pin、ピッチ40μm
[ボトムチップ]
大きさ:8×8mm□、厚み:200μm
バンプ仕様:Cuピラー(3μm)、φ15μm、バンプ数5000pin、ピッチ40μm
<Continuity connection>
The following top chip and bottom chip were used as TEG (Test Element Group) for evaluation, and they were pressed with a mounting device (FCB3, manufactured by Panasonic Corporation) under the conditions of a load of 100 N, 240°C, and 3 seconds, and the top chip after pressing was The state of the solder connection (daisy chain connection) between the bottom chip and the bottom chip was confirmed using a probe tester. The case where the connection of all the conductive paths could be confirmed was evaluated as OK, and the case where the connection could not be made at even one place was evaluated as NG. The results are shown in Table 1.
[Top tip]
Size: 6 x 6mm□, thickness: 200μm
Bump specifications: Cu pillar (8μm) + Sn/Ag solder (8μm), φ15μm, number of bumps 5000 pins, pitch 40μm
[Bottom chip]
Size: 8 x 8mm□, thickness: 200μm
Bump specifications: Cu pillar (3μm), φ15μm, number of bumps 5000 pins, pitch 40μm

<ボイド>
導通接続試験で用いたTEGの実装体におけるチップ間のボイドの有無を、超音波映像装置(SAT:Scanning Acoustic Tomograph)(装置名:FS300、日立ハイテクノロジーズ社製)を用いて非破壊検査した。観察で得られた超音波画像における白点(ボイド)の有無を以下の基準で評価した。結果を表1に示す。
A:ボイドの面積がチップ面積の1%未満(例えば図4)
B:ボイドの面積がチップ面積の1%以上、5%未満
C:ボイドの面積がチップ面積の5%以上(例えば図5)
<Void>
The presence or absence of voids between chips in the TEG package used in the continuity test was non-destructively tested using an ultrasonic imaging device (SAT: Scanning Acoustic Tomograph) (device name: FS300, manufactured by Hitachi High-Technologies). The presence or absence of white spots (voids) in the ultrasound images obtained by observation was evaluated based on the following criteria. The results are shown in Table 1.
A: The void area is less than 1% of the chip area (for example, Figure 4)
B: The void area is 1% or more of the chip area and less than 5% C: The void area is 5% or more of the chip area (for example, Figure 5)

[信頼性]
<吸湿リフロー>
導通接続試験で用いたTEGの実装体を温度85℃、湿度85%、24時間の条件で吸湿させ、最大260℃のリフロー炉で3サイクル加熱(吸湿リフロー)させた。吸湿リフロー後のTEGの実装体におけるチップ間の剥離を、超音波映像装置(SAT)で観察した。吸湿リフローさせる前後で、剥離起因の変化がない場合をOKと評価し、変化がある場合をNGと評価した。結果を表1に示す。
[reliability]
<Moisture absorption reflow>
The TEG package used in the continuity test was allowed to absorb moisture at a temperature of 85°C and a humidity of 85% for 24 hours, and then heated for 3 cycles (moisture absorption reflow) in a reflow oven at a maximum temperature of 260°C. Peeling between chips in the TEG package after moisture absorption reflow was observed using an ultrasound imaging system (SAT). Before and after moisture absorption reflow, the case where there was no change due to peeling was evaluated as OK, and the case where there was a change was evaluated as NG. The results are shown in Table 1.

<温度サイクル(TCT)試験>
導通接続試験で用いたTEGの実装体について、-55℃(30min)⇔125℃(30min)の温度サイクル試験を200サイクル行った。温度サイクル試験後の各実装体について、デジタルマルチメータを用いて導通抵抗値の測定を行い、以下の基準で評価した。結果を表1に示す。
A:抵抗値上昇が5%以内
B:抵抗値上昇が5%超、10%以内
C:抵抗値上昇が10%超
<Temperature cycle (TCT) test>
A temperature cycle test of -55°C (30 min)⇔125°C (30 min) was conducted for 200 cycles of the TEG package used in the continuity connection test. Continuity resistance was measured for each mounted body after the temperature cycle test using a digital multimeter, and evaluation was made based on the following criteria. The results are shown in Table 1.
A: Resistance increase is within 5% B: Resistance increase is over 5% and within 10% C: Resistance increase is over 10%

比較例1,2,5では、150~170℃の範囲における昇温速度10℃/minでの溶融粘度が150Pa・s以上であるアンダーフィル材を用いたため、ボイド及び信頼性試験の結果が良好ではなく、さらに接続性も良好ではないことが分かった。 In Comparative Examples 1, 2, and 5, an underfill material with a melt viscosity of 150 Pa·s or more at a heating rate of 10°C/min in the range of 150 to 170°C was used, so the results of void and reliability tests were good. However, it turned out that the connectivity was not good either.

比較例3では、150~170℃の範囲における昇温速度10℃/minでの溶融粘度が150Pa・s以上であるアンダーフィル材を用いたため、ボイド及び信頼性試験の結果が良好ではないことが分かった。 In Comparative Example 3, an underfill material with a melt viscosity of 150 Pa·s or more at a heating rate of 10°C/min in the range of 150 to 170°C was used, so the results of the void and reliability tests were not good. Do you get it.

比較例4では、フィラーを含有しないアンダーフィル材を用いたため、信頼性試験の結果が良好ではないことが分かった。 In Comparative Example 4, it was found that the results of the reliability test were not good because an underfill material containing no filler was used.

比較例6では、250℃で60秒加熱後の反応率が30%以上であるアンダーフィル材を用いたため、ボイド及び信頼性試験の結果が良好ではなかった。 In Comparative Example 6, since an underfill material having a reaction rate of 30% or more after heating at 250° C. for 60 seconds was used, the results of the void and reliability tests were not good.

比較例7では、250℃における溶融粘度が500,000Pa・s未満であるアンダーフィル材を用いたため、ボイド及び信頼性試験の結果が良好ではないことが分かった。 In Comparative Example 7, since an underfill material having a melt viscosity at 250° C. of less than 500,000 Pa·s was used, it was found that the results of the void and reliability tests were not good.

比較例8では、ガラス転移温度が30℃未満であるバインダ樹脂を含有せず、かつ、150~170℃の範囲における昇温速度10℃/minでの溶融粘度が150Pa・s以上であるアンダーフィル材を用いたため、ボイド及び信頼性試験の結果が良好ではなく、さらに接続性も良好ではないことが分かった。 Comparative Example 8 is an underfill that does not contain a binder resin with a glass transition temperature of less than 30°C and has a melt viscosity of 150 Pa·s or more at a heating rate of 10°C/min in the range of 150 to 170°C. It was found that the results of void and reliability tests were not good, and the connectivity was also not good because of the material used.

比較例9では、150~170℃の範囲における昇温速度10℃/minでの溶融粘度が150Pa・s以上のアンダーフィル材を用いたため、ボイド及び信頼性試験の結果が良好ではないことが分かった。 In Comparative Example 9, an underfill material with a melt viscosity of 150 Pa·s or more at a heating rate of 10°C/min in the range of 150 to 170°C was used, so it was found that the results of the void and reliability tests were not good. Ta.

1 基板(半導体ウエハ)、2,3,4,5 半導体チップ、1a,2a,3a,4a,5a 半田付き電極、1b,2b,3b,4b 電極、1c,2c,3c,4c,5c 半田、6,7,8,9 アンダーフィルフィルム、10 サポート基板、11 仮貼材 1 substrate (semiconductor wafer), 2, 3, 4, 5 semiconductor chip, 1a, 2a, 3a, 4a, 5a soldered electrode, 1b, 2b, 3b, 4b electrode, 1c, 2c, 3c, 4c, 5c solder, 6, 7, 8, 9 underfill film, 10 support board, 11 temporary pasting material

Claims (10)

バインダ樹脂と、
液状のエポキシ樹脂と、
硬化剤と、
フィラーとを含有し、
上記バインダ樹脂が、官能基としてカルボキシル基、ヒドロキシル基、エポキシ基及びアミド基から選択される少なくとも1種を有するアクリルポリマーであって、
上記バインダ樹脂の重量平均分子量が200,000以上であり、かつ、上記バインダ樹脂のガラス転移温度が30℃未満であり、
150~170℃の範囲における昇温速度10℃/minでの溶融粘度が150Pa・s未満であり、
250℃における溶融粘度が500,000Pa・s以上であり、
250℃で60秒加熱後の反応率が30%未満である、アンダーフィル材。
binder resin,
liquid epoxy resin,
a hardening agent;
Contains a filler,
The binder resin is an acrylic polymer having at least one functional group selected from a carboxyl group, a hydroxyl group, an epoxy group, and an amide group,
The weight average molecular weight of the binder resin is 200,000 or more, and the glass transition temperature of the binder resin is less than 30°C,
The melt viscosity at a heating rate of 10 °C/min in the range of 150 to 170 °C is less than 150 Pa s,
The melt viscosity at 250°C is 500,000 Pa·s or more,
An underfill material having a reaction rate of less than 30% after heating at 250°C for 60 seconds.
200℃で2時間加熱後の反応率が80%以上である、請求項1記載のアンダーフィル材。 The underfill material according to claim 1, having a reaction rate of 80% or more after heating at 200°C for 2 hours. 上記液状のエポキシ樹脂が4官能のエポキシ樹脂を含む、請求項1又は2記載のアンダーフィル材。 The underfill material according to claim 1 or 2, wherein the liquid epoxy resin contains a tetrafunctional epoxy resin. 上記液状のエポキシ樹脂の含有量が24~36wt%である、請求項1~3のいずれか1項に記載のアンダーフィル材。 The underfill material according to any one of claims 1 to 3, wherein the content of the liquid epoxy resin is 24 to 36 wt%. 上記硬化剤がフェノールノボラック樹脂を含有する、請求項1~4のいずれか1項に記載のアンダーフィル材。 The underfill material according to any one of claims 1 to 4, wherein the curing agent contains a phenolic novolac resin. 上記硬化剤が、以下の条件を満たす硬化剤を含有する、請求項1~5のいずれか1項に記載のアンダーフィル材;
ビスフェノールA型エポキシ樹脂(エポキシ当量190)100質量部に対して、硬化剤を15質量部添加した混合物の25℃における粘度が、初期から2倍になるまでの日数が50日以上である。
The underfill material according to any one of claims 1 to 5, wherein the curing agent contains a curing agent that satisfies the following conditions;
It takes 50 days or more for the viscosity at 25°C of a mixture in which 15 parts by mass of a curing agent is added to 100 parts by mass of bisphenol A type epoxy resin (epoxy equivalent: 190) to double from the initial state.
加熱加圧雰囲気下で用いられる、請求項1~6のいずれか1項に記載のアンダーフィル材。 The underfill material according to any one of claims 1 to 6, which is used in a heated and pressurized atmosphere. フィルム状である、請求項1~7のいずれか1項に記載のアンダーフィル材。 The underfill material according to any one of claims 1 to 7, which is in the form of a film. 半田付き電極が形成され、該電極面にアンダーフィル材が貼り合わされた半導体チップを、上記半田付き電極と対向する対向電極が形成された基板に搭載する工程と、
上記アンダーフィル材を硬化させる工程とを有し、
上記アンダーフィル材が、請求項1~7のいずれか1項に記載のアンダーフィル材である、半導体装置の製造方法。
a step of mounting a semiconductor chip on which a soldered electrode is formed and an underfill material is bonded to the electrode surface on a substrate on which a counter electrode facing the soldered electrode is formed;
curing the underfill material,
A method for manufacturing a semiconductor device, wherein the underfill material is the underfill material according to any one of claims 1 to 7.
上記アンダーフィル材を硬化させる工程では、加熱加圧雰囲気下で上記アンダーフィル材を硬化させる、請求項9記載の半導体装置の製造方法。 10. The method of manufacturing a semiconductor device according to claim 9, wherein in the step of curing the underfill material, the underfill material is cured in a heated and pressurized atmosphere.
JP2020028422A 2020-02-21 2020-02-21 Underfill material and method for manufacturing semiconductor devices using the same Active JP7436240B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020028422A JP7436240B2 (en) 2020-02-21 2020-02-21 Underfill material and method for manufacturing semiconductor devices using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020028422A JP7436240B2 (en) 2020-02-21 2020-02-21 Underfill material and method for manufacturing semiconductor devices using the same

Publications (2)

Publication Number Publication Date
JP2021134219A JP2021134219A (en) 2021-09-13
JP7436240B2 true JP7436240B2 (en) 2024-02-21

Family

ID=77660269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020028422A Active JP7436240B2 (en) 2020-02-21 2020-02-21 Underfill material and method for manufacturing semiconductor devices using the same

Country Status (1)

Country Link
JP (1) JP7436240B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059743A (en) 2010-09-06 2012-03-22 Nitto Denko Corp Method of manufacturing electronic component device, and electronic component sealing resin composition sheet for the same
JP2016006205A (en) 2015-09-16 2016-01-14 日東電工株式会社 Sheet-like sealing composition and method of producing semiconductor device
JP2016028167A (en) 2015-11-04 2016-02-25 住友ベークライト株式会社 Resin composition
JP2019156997A (en) 2018-03-14 2019-09-19 デクセリアルズ株式会社 Underfill material and method for producing semiconductor device using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059743A (en) 2010-09-06 2012-03-22 Nitto Denko Corp Method of manufacturing electronic component device, and electronic component sealing resin composition sheet for the same
JP2016006205A (en) 2015-09-16 2016-01-14 日東電工株式会社 Sheet-like sealing composition and method of producing semiconductor device
JP2016028167A (en) 2015-11-04 2016-02-25 住友ベークライト株式会社 Resin composition
JP2019156997A (en) 2018-03-14 2019-09-19 デクセリアルズ株式会社 Underfill material and method for producing semiconductor device using the same

Also Published As

Publication number Publication date
JP2021134219A (en) 2021-09-13

Similar Documents

Publication Publication Date Title
TWI552294B (en) A circuit-connecting material, and a method of manufacturing the semiconductor device using the same
US9803111B2 (en) Adhesive for semiconductor, fluxing agent, manufacturing method for semiconductor device, and semiconductor device
KR101690626B1 (en) Semiconductor device and production method therefor
US10062625B2 (en) Underfill material and method for manufacturing semiconductor device using the same
TWI637021B (en) Bottom filling material and manufacturing method of semiconductor device using the same
KR20110105854A (en) Manufacturing method of semiconductor package, semiconductor sealing method, and solvent type semiconductor sealing epoxy resin composition
TWI649842B (en) Bottom filling material and manufacturing method of semiconductor device using the same
TWI614863B (en) Adhesive film, fabricating method of semicondoctor device and semicondoctor device
JP2025074222A (en) Adhesive for semiconductors, and semiconductor device and manufacturing method thereof
KR101332437B1 (en) Adhesive composition for semiconductor, adhesive film comprising the same and semiconductor package using the same
JP2006128567A (en) Method of connecting semiconductor package to printed wiring board
KR101035873B1 (en) High temperature fast curing adhesive film composition and adhesive film using same
JP7544031B2 (en) Adhesive for semiconductors, manufacturing method of semiconductor device, and semiconductor device
JP2022100210A (en) Underfill film for semiconductor package and manufacturing method of semiconductor package using the same
JP2013175546A (en) Underfill material, and method of manufacturing semiconductor device using the same
JP7436240B2 (en) Underfill material and method for manufacturing semiconductor devices using the same
JP2021097091A (en) Underfill material and method for manufacturing semiconductor device using the same
TW202028391A (en) Film-like adhesive agent for semiconductor, semiconductor device, and method for manufacturing same
CN111480218A (en) Semiconductor device, method for manufacturing semiconductor device, and adhesive
TW202229493A (en) Semiconductor device manufacturing method and adhesive used therein
JP7172167B2 (en) Semiconductor device manufacturing method and semiconductor adhesive used therefor
JP7149099B2 (en) Semiconductor device manufacturing method
JP7238453B2 (en) Adhesive for semiconductor
JP4625342B2 (en) Electronic component device and method of manufacturing electronic component device
KR20230043890A (en) Method for manufacturing semiconductor device, and film adhesive

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240208

R150 Certificate of patent or registration of utility model

Ref document number: 7436240

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150