JP7368978B2 - センサ付き表示装置 - Google Patents

Description

本開示は、センサ付き表示装置に関する。

特許文献１には、第１透光性基板と、第１透光性基板と対向して配置される第２透光性基板と、第１透光性基板と第２透光性基板との間に封入される高分子分散型液晶を有する液晶層と、第１透光性基板及び第２透光性基板の少なくとも１つの側面に対向して配置される少なくとも１つの発光部とを備える表示装置が記載されている。

特開２０１８－０２１９７４号公報

特許文献１に記載されている表示装置では、光源を用いて表示した画像が一方の面から、反対側の他方の面側の背景とともに視認可能であり、光源を用いて表示した画像が他方の面から、反対側の一方の面側の背景とともに視認可能である。このため、表示装置のどちらの側から視認されるのか、判別できることが望まれている。

本発明の目的は、光源を用いて表示した画像が一方の面から、反対側の他方の面側の背景とともに視認可能であり、一方の面及び他方の面に近接する検出対象を検出可能なセンサ付き表示装置を提供することにある。

一態様に係るセンサ付き表示装置は、アレイ基板と、対向基板と、前記対向基板に近接する第１の検出対象を検知する第１センサと、前記アレイ基板に近接する第２の検出対象を検知する第２センサと、を備え、前記対向基板の外側からみて前記アレイ基板の第１背景が視認され、前記アレイ基板の外側からみて前記対向基板の第２背景が視認される。

図１は、実施形態１に係る表示装置の一例を表す断面図である。 図２は、本実施形態に係る表示装置の一例を表す斜視図である。 図３は、実施形態１の表示装置を表すブロック図である。 図４は、実施形態１のフィールドシーケンシャル方式において、光源が発光するタイミングを説明するタイミングチャートである。 図５は、画素電極への印加電圧と画素の散乱状態との関係を示す説明図である。 図６は、表示装置の平面を示す平面図である。 図７は、図１の液晶層部分を拡大した拡大断面図である。 図８は、液晶層において非散乱状態を説明するための断面図である。 図９は、液晶層において散乱状態を説明するための断面図である。 図１０は、第１センサ及び第２センサの構成を示す説明図である。 図１１は、一方の面から、反対側の他方の面側の第１背景を視認する視認者と、第１背景の関係を説明する説明図である。 図１２は、第１背景に画像を重ね合わせて表示した一例を説明する説明図である。 図１３は、他方の面から、反対側の一方の面側の第２背景を視認する視認者と、第２背景の関係を説明する説明図である。 図１４は、第１背景に反転した画像を重ね合わせて表示した一例を説明する説明図である。 図１５は、第２背景に画像を重ね合わせて表示した一例を説明する説明図である。 図１６は、実施形態２に係る表示装置の一例を表す断面図である。 図１７は、画素において、走査線、信号線及びスイッチング素子を示す平面図である。 図１８は、画素において、保持容量層を示す平面図である。 図１９は、画素において、補助金属層及び開口領域を示す平面図である。 図２０は、画素において、画素電極を示す平面図である。 図２１は、画素において、遮光層を示す平面図である。 図２２は、図２１のＸＸＩＩ－ＸＸＩＩ’の断面図である。 図２３は、図２１のＸＸＩＩＩ－ＸＸＩＩＩ’の断面図である。 図２４は、図２１のＸＸＩＶ－ＸＸＩＶ’の断面図である。 図２５は、実施形態２の保持容量層で形成された駆動電極の平面図である。 図２６は、実施形態２の対向電極で形成された駆動電極の平面図である。 図２７は、検出電極の平面図である。 図２８は、図２７の検出電極の部分拡大平面図である。 図２９は、実施形態２のフィールドシーケンシャル方式において、光源が発光するタイミングを説明するタイミングチャートである。 図３０は、実施形態２のフィールドシーケンシャル方式において、光源が発光するタイミングを説明する他のタイミングチャートである。 図３１は、実施形態３に係る表示装置の一例を表す断面図である。 図３２は、実施形態３の保持容量層で形成された駆動電極の平面図である。 図３３は、実施形態３の対向電極で形成された駆動電極の平面図である。 図３４は、図３３のＸＸＸＩＶ－ＸＸＸＩＶ’の断面図である。 図３５は、実施形態４における、図２１のＸＸＩＩ－ＸＸＩＩ’の断面図である。 図３６は、実施形態５の画素における、走査線、信号線及びスイッチング素子を示す平面図である。 図３７は、実施形態５のフィールドシーケンシャル方式において、光源が発光するタイミングを説明するタイミングチャートである。

本開示を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本開示が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、開示の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本開示の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

（実施形態１）
図１は、実施形態１に係る表示装置の一例を表す断面図である。図２は、本実施形態に係る表示装置の一例を表す斜視図である。図３は、図２の表示装置を表すブロック図である。図４は、フィールドシーケンシャル方式において、光源が発光するタイミングを説明するタイミングチャートである。図５は、画素電極への印加電圧と画素の散乱状態との関係を示す説明図である。図６は、表示装置の平面を示す平面図である。

図１に示すように、センサ付き表示装置２００は、表示パネル２と、第１センサＴＰ１と、第２センサＴＰ２とを備える。第１センサＴＰ１は、透光性の基材２５の一面に設けられている。第２センサＴＰ２は、透光性の基材１５の一面に設けられている。

表示パネル２は、アレイ基板１０と、対向基板２０と、液晶層５０とを備えている。対向基板２０は、アレイ基板１０の表面に垂直な方向（図２に示すＰＺ方向）に対向する。液晶層ＬＣは、アレイ基板１０と、対向基板２０と、封止部１８とで、後述する高分子分散型の液晶が封止されている。

図１及び図６に示すように、アレイ基板１０は、第１主面１０Ａ、第２主面１０Ｂ、第１側面１０Ｃ、第２側面１０Ｄ、第３側面１０Ｅ及び第４側面１０Ｆを備える。第１主面１０Ａと第２主面１０Ｂとは、平行な平面である。また、第１側面１０Ｃと第２側面１０Ｄとは、平行な平面である。第３側面１０Ｅと第４側面１０Ｆとは、平行な平面である。

図１及び図６に示すように、対向基板２０は、第１主面２０Ａ、第２主面２０Ｂ、第１側面２０Ｃ、第２側面２０Ｄ、第３側面２０Ｅ及び第４側面２０Ｆを備える。第１主面２０Ａと第２主面２０Ｂとは、平行な平面である。第１側面２０Ｃと第２側面２０Ｄとは、平行な平面である。第３側面２０Ｅと第４側面２０Ｆとは、平行な平面である。

基材２５は、対向基板２０の第１主面２０Ａに光学樹脂２３を介して、貼り合わされている。基材１５は、アレイ基板１０の第１主面１０Ａに光学樹脂１３を介して貼り合わされている。基材２５は、対向基板２０の保護基板であり、例えばガラスもしくは透光性の樹脂により形成される。基材２５がガラスで形成される場合、カバーガラスとも呼ばれる。また基材２５が透光性の樹脂で形成される場合は、可撓性を有していてもよい。

第１センサＴＰ１は、センサ付き表示装置２００の一方にある第１の検出対象ＯＢＪ１の接触もしくは近接を検出する。第１センサＴＰ１は、表示パネル２が貼り合わされる面とは反対側にある基材２５の面に形成されている。第１センサＴＰ１の外側は、保護層２７で覆われている。第１センサＴＰ１が保護層２７で覆われているので、センサ付き表示装置２００に外部から物理的な衝撃が加わっても、第１センサＴＰ１を構成する物質が飛散しにくい。

第１センサＴＰ１の検出信号は、フレキシブル基板（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔｓ：ＦＰＣ基板）９４を介してセンサ検出回路９６に入力され、センサ検出回路９６で処理されたレポート信号がフレキシブル基板９４を介して外部へ出力される。

第２センサＴＰ２は、センサ付き表示装置２００の他方にある第２の検出対象ＯＢＪ２の接触もしくは近接を検出する。第２センサＴＰ２は、表示パネル２が貼り合わされる面とは反対側にある基材１５の面に形成されている。第２センサＴＰ２の外側は、保護層１７で覆われている。第２センサＴＰ２が保護層１７で覆われているので、センサ付き表示装置２００に外部から物理的な衝撃が加わっても、第２センサＴＰ２を構成する物質が飛散しにくい。基材１５は、基材２５と同様の保護基板であり、アレイ基板１０の保護基板である。例えばガラスもしくは透光性の樹脂により形成される。基材１５がガラスで形成される場合、カバーガラスとも呼ばれる。また基材１５が透光性の樹脂で形成される場合は、可撓性を有していてもよい。

第２センサＴＰ２の検出信号は、フレキシブル基板（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔｓ：ＦＰＣ基板）９５を介してセンサ検出回路９７に入力され、センサ検出回路９７で処理されたレポート信号がフレキシブル基板９５を介して外部へ出力される。

保護層１７及び保護層２７は、基材１５及び基材２５の屈折率よりも小さい屈折率を有する透光性の樹脂層を含み、観察者が外側からみたときの反射を抑制する。保護層１７及び保護層２７は、さらに紫外線の吸収をする材料を含むことが望ましい。

光源３は、第１色（例えば、赤色）の発光体３３Ｒと、第２色（例えば、緑色）の発光体３３Ｇと、第３色（例えば、青色）の発光体３３Ｂと、レンズ３３Ｌとを備えている。レンズ３３Ｌは、第１色の発光体３３Ｒ、第２色の発光体３３Ｇ、及び第３色の発光体３３Ｂで発光した光を対向基板２０の第２側面２０Ｄ及び基材２５の側面に照射する。光源３は、アレイ基板１０の第２主面１０Ｂに搭載されており、以降この実施形態に基づき説明を行うが、この例に限らずアレイ基板１０の第１主面１０Ａに搭載され、第１基材１５の側面に照射するものであってもよい。

図２に示すように、表示装置１は、表示パネル２と、光源３と、駆動回路４とを有する。ここで、表示パネル２の平面の一方向がＰＸ方向とされ、ＰＸ方向と直交する方向が第２方向ＰＹとされ、ＰＸ－ＰＹ平面に直交する方向が第３方向ＰＺとされている。

図２に示すように、表示パネル２において、画像を表示可能な表示領域ＡＡと、表示領域ＡＡの外側の周辺領域ＦＲと、がある。表示領域ＡＡには、複数の画素Ｐｉｘがマトリクス状に配置されている。なお、本開示において、行とは、一方向に配列されるｍ個の画素Ｐｉｘを有する画素行をいう。また、列とは、行が配列される方向と直交する方向に配列されるｎ個の画素Ｐｉｘを有する画素列をいう。そして、ｍとｎとの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。また、複数の走査線ＧＬが行毎に配線され、複数の信号線ＳＬが列毎に配線されている。

光源３は、複数の発光部３１を備えている。図３に示すように、光源制御部３２は、駆動回路４に含まれる。なお、光源制御部３２は、駆動回路４の回路とは別の回路にしてもよい。発光部３１と、光源制御部３２とは、アレイ基板１０内の配線で電気的に接続されている。

図２に示すように、駆動回路４は、アレイ基板１０の表面に固定されている。図３に示すように、駆動回路４は、信号処理回路４１、画素制御回路４２、ゲート駆動回路４３、ソース駆動回路４４及び共通電位駆動回路４５を備えている。アレイ基板１０は、対向基板２０よりもＸＹ平面の面積が大きく、対向基板２０から露出したアレイ基板１０の張り出し部分に、駆動回路４が設けられる。

信号処理回路４１には、外部の上位制御部９の画像出力部９１から、フレキシブル基板９２を介して、入力信号（ＲＧＢ信号など）ＶＳが入力される。

信号処理回路４１は、入力信号解析部４１１と、記憶部４１２と、信号調整部４１３とを備える。入力信号解析部４１１は、外部から入力された第１入力信号ＶＳに基づいて第２入力信号ＶＣＳを生成する。

第２入力信号ＶＣＳは、第１入力信号ＶＳに基づいて、表示パネル２の各画素Ｐｉｘにどのような階調値を与えるかを定める信号である。言い換えると、第２入力信号ＶＣＳは、各画素Ｐｉｘの階調値に関する階調情報を含む信号である。

信号調整部４１３は、第２入力信号ＶＣＳから第３入力信号ＶＣＳＡを生成する。信号調整部４１３は、第３入力信号ＶＣＳＡを画素制御回路４２へ送出し、光源制御信号ＬＣＳＡを光源制御部３２へ送出する。光源制御信号ＬＣＳＡは、例えば、画素Ｐｉｘへの入力階調値に応じて設定される発光部３１の光量の情報を含む信号である。例えば、暗い画像が表示される場合、発光部３１の光量は小さく設定される。明るい画像が表示される場合、発光部３１の光量は大きく設定される。

そして、画素制御回路４２は、第３入力信号ＶＣＳＡに基づいて水平駆動信号ＨＤＳと垂直駆動信号ＶＤＳとを生成する。本実施形態では、フィールドシーケンシャル方式で駆動されるので、水平駆動信号ＨＤＳと垂直駆動信号ＶＤＳとが発光部３１が発光可能な色毎に生成される。

ゲート駆動回路４３は水平駆動信号ＨＤＳに基づいて１垂直走査期間内に表示パネル２の走査線ＧＬを順次選択する。走査線ＧＬの選択の順番は任意である。

ソース駆動回路４４は垂直駆動信号ＶＤＳに基づいて１水平走査期間内に表示パネル２の各信号線ＳＬに各画素Ｐｉｘの出力階調値に応じた階調信号を供給する。

本実施形態において、表示パネル２はアクティブマトリクス型パネルである。このため、平面視で第２方向ＰＹに延在する信号（ソース）線ＳＬ及び第１方向ＰＸに延在する走査（ゲート）線ＧＬを有し、信号線ＳＬと走査線ＧＬとの交差部にスイッチング素子Ｔｒを有する。

スイッチング素子Ｔｒとして薄膜トランジスタが用いられる。薄膜トランジスタの例としては、ボトムゲート型トランジスタ又はトップゲート型トランジスタを用いてもよい。スイッチング素子Ｔｒとして、シングルゲート薄膜トランジスタを例示するが、マルチゲートトランジスタ、例えば、ダブルゲートトランジスタでもよい。スイッチング素子Ｔｒのソース電極及びドレイン電極のうち一方は信号線ＳＬに接続され、ゲート電極は走査線ＧＬに接続され、ソース電極及びドレイン電極のうち他方は、後述する高分子分散型の液晶層ＬＣの容量の一端に接続されている。高分子分散型の液晶層ＬＣの容量は、一端がスイッチング素子Ｔｒに画素電極ＰＥを介して接続され、他端が共通電極ＣＥを介してコモン電位配線ＣＯＭＬに接続されている。また、画素電極ＰＥと、コモン電位配線ＣＯＭＬに電気的に接続されている保持容量電極ＩＯとの間には、保持容量ＨＣが生じる。なお、コモン電位配線ＣＯＭＬは、共通電位駆動回路４５より供給される。

発光部３１は、第１色（例えば、赤色）の発光体３３Ｒと、第２色（例えば、緑色）の発光体３３Ｇと、第３色（例えば、青色）の発光体３３Ｂを備えている。光源制御部３２は、光源制御信号ＬＣＳＡに基づいて、第１色の発光体３３Ｒ、第２色の発光体３３Ｇ及び第３色の発光体３３Ｂのそれぞれを時分割で発光するように制御する。このように、第１色の発光体３３Ｒ、第２色の発光体３３Ｇ及び第３色の発光体３３Ｂは、フィールドシーケンシャル方式で駆動される。

図４に示すように、第１サブフレーム（第１所定時間）ＲＦにおいて、第１色の発光期間ＲＯＮで第１色の発光体３３Ｒが発光するとともに、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘが光を散乱させて表示する。表示パネル２全体では、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘに、上述した各信号線ＳＬに各画素Ｐｉｘの出力階調値に応じた階調信号が供給されていれば、第１色の発光期間ＲＯＮにおいて第１色のみ点灯している。

次に、第２サブフレーム（第２所定時間）ＧＦにおいて、第２色の発光期間ＧＯＮで第２色の発光体３３Ｇが発光するとともに、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘが光を散乱させて表示する。表示パネル２全体では、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘに、上述した各信号線ＳＬに各画素Ｐｉｘの出力階調値に応じた階調信号が供給されていれば、第２色の発光期間ＧＯＮにおいて第２色のみ点灯している。

さらに、第３サブフレーム（第３所定時間）ＢＦにおいて、第３色の発光期間ＢＯＮで第３色の発光体３３Ｂが発光するとともに、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘが光を散乱させて表示する。表示パネル２全体では、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘに、上述した各信号線ＳＬに各画素Ｐｉｘの出力階調値に応じた階調信号が供給されていれば、第３色の発光期間ＢＯＮにおいて第３色のみ点灯している。

人間の眼には、時間的な分解能の制限があり、残像が発生するので、１フレーム（１Ｆ）の期間に３色の合成された画像が認識される。フィールドシーケンシャル方式では、カラーフィルタを不要とすることができ、カラーフィルタでの吸収ロスが低減するので、高い透過率が実現できる。カラーフィルタ方式では、第１色、第２色、第３色毎に画素Ｐｉｘを分割したサブピクセルで一画素を作るのに対し、フィールドシーケンシャル方式では、このようなサブピクセル分割をしなくてもよい。なお、第４サブフレームをさらに有し、第１色、第２色及び第３色とは異なる第４色を発光するようにしてもよい。

図７は、図１の液晶層部分を拡大した拡大断面図である。図８は、液晶層において非散乱状態を説明するための断面図である。図９は、液晶層において散乱状態を説明するための断面図である。

１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘに、上述した各信号線ＳＬに各画素Ｐｉｘの出力階調値に応じた階調信号が供給されていれば、階調信号に応じて画素電極ＰＥへの印加電圧が変わる。画素電極ＰＥへの印加電圧が変わると、画素電極ＰＥと、共通電極ＣＥとの間の電圧が変化する。そして、図５に示すように、画素電極ＰＥへの印加電圧に応じて、画素Ｐｉｘ毎の液晶層５０の散乱状態が制御され、画素Ｐｉｘ内の散乱割合が変化する。

図５に示すように、画素電極ＰＥへの印加電圧が飽和電圧Ｖｓａｔ以上となると、画素Ｐｉｘ内の散乱割合の変化が小さくなる。そこで、駆動回路４は、飽和電圧Ｖｓａｔよりも低い電圧範囲Ｖｄｒにおいて、垂直駆動信号ＶＤＳに応じた画素電極ＰＥへの印加電圧を変化させる。

図１に示すように、光源３は、対向基板２０の第２側面２０Ｄに対向する。光源３は、サイド光源と呼ばれることもある。図１に示すように、光源３は、対向基板２０の第２側面２０Ｄへ光源光Ｌを照射する。光源３と対向する対向基板２０の第２側面２０Ｄは、光入射面となる。

図１に示すように、光源３から照射された光源光Ｌは、基材２５、アレイ基板１０の第１主面１０Ａ、対向基板２０の第１主面２０Ａ又は基材１５で反射しながら、第２側面２０Ｄから遠ざかる方向（第２方向ＰＹ）に伝播する。アレイ基板１０の第１主面１０Ａ又は対向基板２０の第１主面２０Ａから外部へ光源光Ｌが向かうと、屈折率の大きな媒質から屈折率の小さな媒質へ進むことになるので、光源光Ｌがアレイ基板１０の第１主面１０Ａ又は対向基板２０の第１主面２０Ａへ入射する入射角が臨界角よりも大きければ、光源光Ｌがアレイ基板１０の第１主面１０Ａ又は対向基板２０の第１主面２０Ａで全反射する。

図１に示すように、アレイ基板１０及び対向基板２０の内部を伝播した光源光Ｌは、散乱状態となっている液晶がある画素Ｐｉｘで散乱され、散乱光の入射角が臨界角よりも小さな角度となって、放射光６８、６８Ａがそれぞれ対向基板２０の第１主面２０Ａ、アレイ基板１０の第１主面１０Ａから外部に放射される。対向基板２０の第１主面２０Ａ、アレイ基板１０の第１主面１０Ａからそれぞれ外部に放射された放射光６８、６８Ａは、観察者に観察される。以下、図７から図９を用いて、散乱状態となっている高分子分散型液晶と、非散乱状態の高分子分散型液晶とについて説明する。

図７に示すように、アレイ基板１０には、第１配向膜ＡＬ１が設けられている。対向基板２０には、第２配向膜ＡＬ２が設けられている。第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、例えば、垂直配向膜である。

液晶とモノマーを含む溶液がアレイ基板１０と対向基板２０との間に封入されている。次に、モノマー及び液晶を第１配向膜ＡＬ１及び第２配向膜ＡＬ２によって配向させた状態で、紫外線又は熱によってモノマーを重合させ、バルク５１を形成する。これにより、網目状に形成された高分子のネットワークの隙間に液晶が分散されたリバースモードの高分子分散型液晶を有する液晶層ＬＣが形成される。

このように、高分子分散型液晶は、高分子によって形成されたバルク５１と、バルク５１内に分散された複数の微粒子５２と、を有する。微粒子５２は、液晶によって形成されている。バルク５１及び微粒子５２は、それぞれ光学異方性を有している。

微粒子５２に含まれる液晶の配向は、画素電極ＰＥと共通電極ＣＥとの間の電圧差によって制御される。画素電極ＰＥへの印加電圧により、液晶の配向が変化する。液晶の配向が変化することにより、画素Ｐｉｘを通過する光の散乱の度合いが変化する。

例えば、図８に示すように、画素電極ＰＥと共通電極ＣＥとの間に電圧が印加されていない状態では、バルク５１の光軸Ａｘ１と微粒子５２の光軸Ａｘ２の向きは互いに等しい。微粒子５２の光軸Ａｘ２は、液晶層５０のＰＺ方向と平行である。バルク５１の光軸Ａｘ１は、電圧の有無に関わらず、液晶層５０のＰＺ方向と平行である。

バルク５１と微粒子５２の常光屈折率は互いに等しい。画素電極ＰＥと共通電極ＣＥとの間に電圧が印加されていない状態では、あらゆる方向においてバルク５１と微粒子５２との間の屈折率差がゼロになる。液晶層５０は、光源光Ｌを散乱しない非散乱状態となる。光源光Ｌは、アレイ基板１０の第１主面１０Ａ及び対向基板２０の第１主面２０Ａで反射しながら、光源３（発光部３１）から遠ざかる方向に伝播する。液晶層５０が光源光Ｌを散乱しない非散乱状態であると、アレイ基板１０の第１主面１０Ａから対向基板２０の第１主面２０Ａ側の背景が視認され、対向基板２０の第１主面２０Ａからアレイ基板１０の第１主面１０Ａ側の背景が視認される。

図９に示すように、電圧が印加された画素電極ＰＥと共通電極ＣＥとの間では、微粒子５２の光軸Ａｘ２は、画素電極ＰＥと共通電極ＣＥとの間に発生する電界によって傾くことになる。バルク５１の光軸Ａｘ１は、電界によって変化しないため、バルク５１の光軸Ａｘ１と微粒子５２の光軸Ａｘ２の向きは互いに異なる。電圧が印加された画素電極ＰＥがある画素Ｐｉｘにおいて、光源光Ｌが散乱される。上述したように散乱された光源光Ｌの一部がアレイ基板１０の第１主面１０Ａ又は対向基板２０の第１主面２０Ａから外部に放射された光は、観察者に観察される。

電圧が印加されていない画素電極ＰＥがある画素Ｐｉｘでは、アレイ基板１０の第１主面１０Ａから対向基板２０の第１主面２０Ａ側の背景が視認され、対向基板２０の第１主面２０Ａからアレイ基板１０の第１主面１０Ａ側の背景が視認される。そして、本実施形態の表示装置１は、画像出力部９１から第１入力信号ＶＳが入力されると、画像が表示される画素Ｐｉｘの画素電極ＰＥに電圧が印加され、第３入力信号ＶＣＳＡに基づく画像が背景とともに視認される。このように、高分子分散型液晶が散乱状態にあるとき、表示領域において画像が表示される。

電圧が印加された画素電極ＰＥがある画素Ｐｉｘにおいて光源光Ｌが散乱されて外部に放射された光によって表示された画像は、背景に重なり、表示されることになる。換言すると、本実施形態の表示装置１は、放射光６８又は放射光６８Ａと、背景との組み合わせにより、画像を背景に重ね合わせて表示する。

図１０は、第１センサ及び第２センサの構成を示す説明図である。図１０に示すように、第１センサＴＰ１は、第１方向ＰＸに延びる第１電極Ｒｘ１と、第２方向ＰＹに延びる第２電極Ｔｘ１とを備える。平面視で、第１電極Ｒｘ１と、第２電極Ｔｘ１とが交差する交差部分には、所定の容量ができる。第２電極Ｔｘ１に所定の周波数の交流矩形波Ｓｇが印加されると、交差部分の容量に対する充放電に伴って、容量値に応じた電流が流れる。この電流に応じた検出信号Ｖｄｅｔ１が、第１電極Ｒｘ１から出力される。第１センサＴＰ１は、いわゆる相互静電容量を検出する。

第１センサＴＰ１に、第１の検出対象ＯＢＪ１が近づくと、第１の検出対象ＯＢＪ１と第１電極Ｒｘ１とによって形成される静電容量が生じる。このため、第１電極Ｒｘ１と、第２電極Ｔｘ１とが交差する交差部分の容量は、第１の検出対象ＯＢＪ１がない場合よりも、小さく作用する。このため、第１センサＴＰ１に、第１の検出対象ＯＢＪ１が近づくと、検出信号Ｖｄｅｔ１の波高値は、第１の検出対象ＯＢＪ１がない場合よりも、小さくなる。

複数の第２電極Ｔｘ１は、走査方向ＳＤ１に順次、交流矩形波Ｓｇ１が印加される。平面視で、第１電極Ｒｘ１と、第２電極Ｔｘ１とが交差する交差部分は、マトリクス上に並べられている。検出信号Ｖｄｅｔ１の波高値が小さくなった場所が第１センサＴＰ１上で検知される第１の検出対象ＯＢＪ１の位置である。

同様に、第２センサＴＰ２は、第１方向ＰＸに延びる第１電極Ｒｘ２と、第２方向ＰＹに延びる第２電極Ｔｘ２とを備える。平面視で、第１電極Ｒｘ２と、第２電極Ｔｘ２とが交差する交差部分には、所定の容量ができる。第２電極Ｔｘ２に所定の周波数の交流矩形波Ｓｇ２が印加されると、交差部分の容量に対する充放電に伴って、容量値に応じた電流が流れる。この電流に応じた検出信号Ｖｄｅｔ２が、第１電極Ｒｘ２から出力される。第２センサＴＰ２は、いわゆる相互静電容量を検出する。

第２センサＴＰ２に、第２の検出対象ＯＢＪ２が近づくと、第２の検出対象ＯＢＪ２と第２電極Ｔｘ２とによって形成される静電容量が生じる。このため、第１電極Ｒｘ２と、第２電極Ｔｘ２とが交差する交差部分の容量は、第２の検出対象ＯＢＪ２がない場合よりも、小さく作用する。このため、第２センサＴＰ２に、第２の検出対象ＯＢＪ２が近づくと、検出信号Ｖｄｅｔ２の波高値は、第２の検出対象ＯＢＪ２がない場合よりも、小さくなる。

複数の第２電極Ｔｘ２は、走査方向ＳＤ２に順次、交流矩形波Ｓｇ２が印加される。平面視で、第１電極Ｒｘ２と、第２電極Ｔｘ２とが交差する交差部分は、マトリクス上に並べられている。検出信号Ｖｄｅｔ２の波高値が小さくなった場所が第２センサＴＰ２上で検知される第２の検出対象ＯＢＪ２の位置である。

図４に示すように、第１センサＴＰ１は、表示に影響を与えにくいので、第１サブフレームＲＦ、第２サブフレームＧＦ及び第３サブフレームＢＦを有する１つのＮフレームのどのタイミングでも適宜、第１検出期間ＴＰ１Ｓｃａｎとすることができる。同様に、第２センサＴＰ２は、１つのＮフレームのどのタイミングでも適宜、第２検出期間ＴＰ２Ｓｃａｎとすることができる。

例えば、図１に示す第１のセンサ検出回路９６及び第２のセンサ検出回路９７のうち、一方のレポート信号の頻度が他方のレポート信号の頻度よりも多くすることで、第１センサＴＰ１及び第２センサＴＰ２のどちらか一方を主として検出し、他方を補完的な検出として使用する。これにより、センサ付き表示装置２００の消費電力を抑制することができる。

図１１は、一方の面から、反対側の他方の面側の第１背景を視認する視認者と、第１背景の関係を説明する説明図である。図１２は、第１背景に画像を重ね合わせて表示した一例を説明する説明図である。図１１に示すように、観察者ＩＢが、センサ付き表示装置２００の一方から他方をみる場合、観察者ＩＢの体の一部が第１の検出対象ＯＢＪ１となる。

図１２に示すように、センサ付き表示装置２００の表示面ＣＩには、図１１に示す第１背景ＢＳ１と共に、例えば画像Ｔ１が表示されている。画像Ｔ１は、第１センサＴＰ１（図１参照）で第１の検出対象ＯＢＪ１が検出された側に認識可能に表示される。

図１３は、他方の面から、反対側の一方の面側の第２背景を視認する視認者と、第２背景の関係を説明する説明図である。図１４は、第１背景に反転した画像を重ね合わせて表示した一例を説明する説明図である。図１３に示すように、観察者ＩＢが、センサ付き表示装置２００の他方から一方をみる場合、観察者ＩＢの体の一部が第２の検出対象ＯＢＪ２となる。

図１４に示すように、センサ付き表示装置２００の表示面ＣＩには、図１１に示す第１背景ＢＳ１と共に、例えば左右反転された画像Ｔ１が表示されている。図１５は、第２背景に画像を重ね合わせて表示した一例を説明する説明図である。図１４に示すように、センサ付き表示装置２００の表示面ＣＩには、図１１に示す第１背景ＢＳ１と共に、例えば左右反転された画像Ｔ１が表示されている。図１５に示すように、センサ付き表示装置２００の表示面ＣＩには、図１３に示す第２背景ＢＳ２と共に、画像Ｔ１が表示されている。これにより、画像Ｔ１は、第２センサＴＰ２（図１参照）で第２の検出対象ＯＢＪ２が検出された側に認識可能に表示される。

以上説明したように、センサ付き表示装置２００は、アレイ基板１０と、対向基板２０と、アレイ基板１０と対向基板２０との間の液晶層ＬＣと、アレイ基板１０の側面又は対向基板２０の側面に光が入るように配置される光源３と、第１センサＴＰ１と、第２センサＴＰ２と、を備える。第１センサＴＰ１は、対向基板２０に近接する第１の検出対象ＯＢＪ１を検知する。第２センサＴＰ２は、アレイ基板１０に近接する第２の検出対象ＯＢＪ２を検知する。対向基板２０の外側からみてアレイ基板１０の第１背景ＢＳ１が視認され、アレイ基板１０の外側からみて対向基板２０の第２背景ＢＳ２が視認される。

これにより、センサ付き表示装置２００は、光源３を用いて表示した画像Ｔ１が一方の面から、反対側の他方の面側の第１背景ＢＳ１又は第２背景ＢＳ２とともに視認可能であり、一方の面に近接する第１の検出対象ＯＢＪ１及び他方の面に近接する第２の検出対象ＯＢＪ２を検出できる。

上述した信号処理回路４１は、第１の検出対象ＯＢＪ１を検知した第１センサＴＰ１の検出信号に応じて、対向基板２０の外側からみた表示面ＣＩ（図１２参照）を正面として、第１背景ＢＳ１とともに表示する画像Ｔ１を処理する。信号処理回路４１は、第２の検出対象ＯＢＪ２を検知した第２センサＴＰ２の検出信号に応じて、アレイ基板１０の外側からみた表示面ＣＩ（図１５参照）を正面として、第２背景ＢＳ２とともに表示する画像Ｔ１を処理する。これにより、視認者がいる側に、正面の画像Ｔ１が表示されるようになる。

（実施形態２）
図１６は、実施形態２に係るセンサ付き表示装置の一例を表す断面図である。上述した本実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。実施形態２のセンサ付き表示装置２００は、実施形態１の基材１５がない。これにより、実施形態２のセンサ付き表示装置２００は、実施形態１よりも透光性が向上する。

図１７は、画素において、走査線、信号線及びスイッチング素子を示す平面図である。図１８は、画素において、保持容量層を示す平面図である。図１９は、画素において、補助金属層及び開口領域を示す平面図である。図２０は、画素において、画素電極を示す平面図である。図２１は、画素において、遮光層を示す平面図である。図２２は、図２１のＸＸＩＩ－ＸＸＩＩ’の断面図である。図２３は、図２１のＸＸＩＩＩ－ＸＸＩＩＩ’の断面図である。図２４は、図２１のＸＸＩＶ－ＸＸＩＶ’の断面図である。図２、図３及び図１７に示すように、アレイ基板１０には、複数の信号線ＳＬと複数の走査線ＧＬとが平面視において格子状に設けられている。言い換えると、アレイ基板１０の一方の面には、第１方向ＰＸに間隔をおいて並ぶ複数の信号線と、第２方向ＰＹに間隔をおいて並ぶ複数の走査線と、を備える。

図１７に示すように、隣り合う走査線ＧＬと隣り合う信号線ＳＬとで囲まれる領域が、画素Ｐｉｘである。画素Ｐｉｘには、画素電極ＰＥとスイッチング素子Ｔｒとが設けられている。本実施形態において、スイッチング素子Ｔｒは、ボトムゲート型の薄膜トランジスタである。スイッチング素子Ｔｒは、走査線ＧＬと電気的に接続されているゲート電極ＧＥと平面視において重畳する半導体層ＳＣを有する。

図１７に示すように、走査線ＧＬは、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）等の金属、これらの積層体又はこれらの合金の配線である。信号線ＳＬは、アルミニウム等の金属又は合金の配線である。

図１７に示すように、半導体層ＳＣは、平面視において、ゲート電極ＧＥからはみ出さないように設けられている。これにより、ゲート電極ＧＥ側から半導体層ＳＣに向かう光源光Ｌが反射され、半導体層ＳＣに光リークが生じにくくなる。

図１及び図２０に示すように、光源３から照射された光源光Ｌは、第２方向ＰＹを入射方向として、入射してくる。光源光Ｌの入射方向が第２方向ＰＹである場合、半導体層ＳＣの第１方向の幅が、半導体層ＳＣの第２方向の幅よりも小さい。これにより、光源光Ｌの入射方向に交差する方向の幅が小さくなり、光リークの影響が低減する。

図１７に示すように、ソース電極ＳＥは、信号線ＳＬと同じ２つの導電体が、信号線ＳＬと同層でかつ信号線と交差する方向に信号線ＳＬから伸びている。これにより、信号線ＳＬと電気的に接続するソース電極ＳＥは、平面視において、半導体層ＳＣの一端部と重畳している。

図１７に示すように、平面視において、隣り合うソース電極ＳＥの導電体の間の位置には、ドレイン電極ＤＥが設けられている。ドレイン電極ＤＥは、平面視において、半導体層ＳＣと重畳している。ソース電極ＳＥ及びドレイン電極ＤＥと重畳しない部分は、スイッチング素子Ｔｒのチャネルとして機能する。図２０に示すように、ドレイン電極ＤＥと電気的に接続されるコンタクト電極ＤＥＡは、コンタクトホールＣＨで画素電極ＰＥと電気的に接続されている。

図２２に示すように、アレイ基板１０は、例えばガラスで形成された第１透光性基材１９を有している。第１透光性基材１９は、透光性を有していれば、ポリエチレンテレフタレートなどの樹脂でもよい。

図２２に示すように、第１透光性基材１９上には、走査線ＧＬ（図１７参照）及びゲート電極ＧＥが設けられる。

図２２に示すように、また、走査線ＧＬ及びゲート電極ＧＥを覆って第１絶縁層１１が設けられている。第１絶縁層１１は、例えば、窒化シリコンなどの透明な無機絶縁材料によって形成されている。

第１絶縁層１１上には、半導体層ＳＣが積層されている。半導体層ＳＣは、例えば、アモルファスシリコンによって形成されているが、ポリシリコン又は酸化物半導体によって形成されていてもよい。同じ断面でみたときに、半導体層ＳＣの幅Ｌｓｃは、半導体層ＳＣに重畳するゲート電極ＧＥの幅Ｌｇｅよりも小さい。これにより、ゲート電極ＧＥが第１透光性基材１９の中を伝搬してくる光Ｌｄを遮光できる。その結果、スイッチング素子Ｔｒは、光リークが低減する。

第１絶縁層１１上には、半導体層ＳＣの一部を覆うソース電極ＳＥ及び信号線ＳＬと、半導体層ＳＣの一部を覆うドレイン電極ＤＥとが設けられている。ドレイン電極ＤＥは、信号線ＳＬと同じ材料で形成されている。半導体層ＳＣ、信号線ＳＬ及びドレイン電極ＤＥ上には、第２絶縁層１２が設けられている。第２絶縁層１２は、例えば、第１絶縁層と同様に、窒化シリコンなどの透明な無機絶縁材料によって形成される。

第２絶縁層１２上には、第２絶縁層１２の一部を覆う第３絶縁層１３が形成されている。第３絶縁層１３は、例えばアクリル樹脂などの透光性を有する有機絶縁材料により形成されている。第３絶縁層１３は、無機系材料によって形成された他の絶縁膜と比べて厚い膜厚を有している。

図２２、図２３及び図２４に示すように、第３絶縁層１３がある領域と、第３絶縁層１３がない領域とがある。図２３及び図２４に示すように、第３絶縁層１３がある領域は、走査線ＧＬの上方及び信号線ＳＬの上方である。第３絶縁層１３は、走査線ＧＬ及び信号線ＳＬに沿って走査線ＧＬ及び信号線ＳＬの上方を覆う格子状になる。また、図２２に示すように、第３絶縁層１３がある領域は、半導体層ＳＣの上方、つまりスイッチング素子Ｔｒの上方である。このため、スイッチング素子Ｔｒ、走査線ＧＬ、信号線ＳＬは保持容量電極ＩＴＯから比較的距離をおいて離れることで、保持容量電極ＩＴＯからのコモン電位の影響を受けにくくなる。さらに、アレイ基板１０において、走査線ＧＬと信号線ＳＬとに囲まれた領域には第３絶縁層１３がない領域ができるので、平面視で信号線ＳＬ及び走査線ＧＬに重なる絶縁層の厚さよりも絶縁層の厚さが小さい領域ができる。走査線ＧＬと信号線ＳＬとに囲まれた領域では、走査線ＧＬの上方及び信号線ＳＬの上方よりも相対的に、光の透過率が向上し、透光性が向上する。

図２２に示すように、第３絶縁層１３上には、導電性の金属層ＴＭが設けられている。導電性の金属層ＴＭは、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）等の金属、これらの積層体又はこれらの合金の配線である。図１９に示すように、金属層ＴＭは、平面視において、信号線ＳＬ、走査線ＧＬ及びスイッチング素子Ｔｒに重なる領域に設けられている。これにより、金属層ＴＭは、格子状となり、金属層ＴＭで囲まれた開口部ＡＰができる。

図１９に示すように、走査線ＧＬと信号線ＳＬとに接続されたスイッチング素子Ｔｒが設けられ、少なくともスイッチング素子Ｔｒは、有機絶縁層である第３絶縁層１３で覆われており、第３絶縁層１３の上方にはスイッチング素子Ｔｒよりも大きな面積の金属層ＴＭがある。これにより、スイッチング素子Ｔｒの光リークを抑制することができる。

図２２に示すように、第３絶縁層１３上及び金属層ＴＭ上には、保持容量電極ＩＯが設けられている。保持容量電極ＩＯは、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などの透光性導電材料によって形成されている。保持容量電極ＩＯは、第３透光性電極ともいう。図１８に示すように、保持容量電極ＩＯは、走査線ＧＬと信号線ＳＬとに囲まれた領域に透光性導電材料がない領域ＩＯＸを有する。保持容量電極ＩＯは、隣り合う画素Ｐｉｘに跨がって、複数の画素Ｐｉｘに渡って設けられている。保持容量電極ＩＯは、透光性導電材料がある領域が走査線ＧＬ又は信号線ＳＬに重なり、隣の画素Ｐｉｘに延びている。

保持容量電極ＩＯは、走査線ＧＬ及び信号線ＳＬに沿って走査線ＧＬ及び信号線ＳＬの上方を覆う格子状である。これにより、透光性導電材料がない領域ＩＯＸと、画素電極ＰＥとの間の保持容量ＨＣが減少するので、透光性導電材料がない領域ＩＯＸの大きさにより保持容量ＨＣが調整される。

金属層ＴＭは、保持容量電極ＩＯの上にあってもよく、保持容量電極ＩＯと積層されていればよい。金属層ＴＭは、保持容量電極ＩＯよりも電気抵抗が小さい。このため、表示領域ＡＡのうち画素Ｐｉｘがある位置による保持容量電極ＩＯの電位のばらつきが抑制される。

図１９に示すように、平面視で、信号線ＳＬに重なる金属層ＴＭの幅は、信号線ＳＬの幅よりも大きい。これにより、信号線ＳＬのエッジで反射する反射光を表示パネル２より放出することを抑制する。ここで、金属層ＴＭの幅及び信号線ＳＬの幅は、信号線ＳＬの延在する方向に交差する方向の長さである。また、走査線ＧＬに重なる金属層ＴＭの幅は、走査線ＧＬの幅よりも大きい。ここで、金属層ＴＭの幅及び走査線ＧＬの幅は、走査線ＧＬの延在する方向に交差する方向の長さである。

図２２に示すように、保持容量電極ＩＯ及び金属層ＴＭの上には、第４絶縁層１４が設けられている。第４絶縁層１４は、例えば、窒化シリコンなどの透明な無機絶縁材料によって形成されている無機絶縁層である。

図２２に示すように、第４絶縁層１４上には、画素電極ＰＥが設けられている。画素電極ＰＥは、ＩＴＯなどの透光性導電材料によって形成されている。画素電極ＰＥは、第４絶縁層１４及び第３絶縁層１３及び第２絶縁層１２に設けられたコンタクトホールＣＨを介してコンタクト電極ＤＥＡと電気的に接続されている。図２０に示すように、画素電極ＰＥは、画素Ｐｉｘ毎に区画されている。画素電極ＰＥの上には、第１配向膜ＡＬ１が設けられている。

図２２に示すように、対向基板２０は、例えばガラスで形成された第２透光性基材２９を有している。第２透光性基材２９は、透光性を有していれば、ポリエチレンテレフタレートなどの樹脂でもよい。第２透光性基材２９には、共通電極ＣＥが設けられている。共通電極ＣＥは、ＩＴＯなどの透光性導電材料によって形成されている。共通電極ＣＥの表面には、第２配向膜ＡＬ２が設けられている。また、対向基板２０は、第２透光性基材２９と共通電極ＣＥとの間に遮光層ＬＳを有する。遮光層ＬＳは黒色の樹脂又は金属材料で形成されている。遮光層ＬＳが金属材料であれば共通電極ＣＥに積層されていることで、共通電極ＣＥの低抵抗化に貢献する。また、アレイ基板１０と対向基板２０との間にスペーサＰＳが形成されている。スペーサＰＳは、導電性材料で形成されている。あるいは、スペーサＰＳが絶縁性材料で形成されている場合、スペーサＰＳの表面に導電性材料が付着している。第２実施形態においては、スペーサＰＳは共通電極ＣＥ上に形成され、導電性の材料であり、共通電極ＣＥと保持容量電極ＩＯとを接続している。配向膜ＡＬ１及びＡＬ２はスペーサＰＳの共通電極ＣＥとの接触面及び保持容量電極ＩＯとの接触面には形成されていない。また、この例に限らず、スペーサＰＳは遮光層ＬＳ状に形成し、スペーサＰＳを覆うように共通電極ＣＥを形成し、スペーサＰＳの頂部の共通電極ＣＥと保持容量電極ＩＯとが直接接する構造であってもよい。

図１９及び図２３に示すように、表示装置では、走査線ＧＬと同層の遮光層ＧＳが、信号線ＳＬに沿って延在し、かつ信号線ＳＬの一部と重なる位置に設けられている。遮光層ＧＳは、走査線ＧＬと同じ材料で形成されている。遮光層ＧＳは、走査線ＧＬと信号線ＳＬとが平面視において交差する部分には設けられていない。

図１９に示すように、遮光層ＧＳと、信号線ＳＬとは、コンタクトホールＣＨＧで電気的に接続されている。これにより、信号線ＳＬのみの配線抵抗に比べて、遮光層ＧＳ及び信号線ＳＬで構成する配線抵抗が下がる。その結果、信号線ＳＬに供給された階調信号の遅延が抑制される。なお、コンタクトホールＣＨＧがなく、遮光層ＧＳと、信号線ＳＬとが接続されていなくてもよい。また遮光層ＧＳが信号線ＳＬと平行に重なることで、アレイ基板１０の第１透光性基板１９から出射される光源光Ｌの第１方向ＰＸへの光抜けを抑制し、一画素Ｐｉｘでのコントラストを向上させることもできる。

図２３に示すように、遮光層ＧＳは、信号線ＳＬに対して金属層ＴＭとは反対側に設けられている。遮光層ＧＳの幅は、信号線ＳＬの幅よりも大きく、金属層ＴＭの幅より小さい。遮光層ＧＳの幅、金属層ＴＭの幅及び信号線ＳＬの幅は、信号線ＳＬの延在する方向に交差する方向の長さである。このように、遮光層ＧＳは、信号線ＳＬよりも幅が広くなっているので、信号線ＳＬのエッジで反射する反射光を表示パネル２より放出することを抑制する。その結果、表示装置１において、画像の視認性が向上する。

図２１及び図２２に示すように、対向基板２０には、遮光層ＬＳが設けられている。遮光層ＬＳは、平面視において、信号線ＳＬ、走査線ＧＬ及びスイッチング素子Ｔｒに重なる領域に設けられている。

図２１、図２２、図２３及び図２４に示すように、遮光層ＬＳは、金属層ＴＭよりも大きい幅を有している。これにより、信号線ＳＬ、走査線ＧＬ及び金属層ＴＭのエッジで反射する反射光を表示パネル２より放出することを抑制する。その結果、表示装置１において、画像の視認性が向上する。

コンタクトホールＣＨ及びコンタクトホールＣＨＧは、光源光Ｌが当たると乱反射しやすい。このため、遮光層ＬＳは、平面視において、コンタクトホールＣＨ及びコンタクトホールＣＨＧに重なる領域に設けられている。

図２２に示すように、アレイ基板１０と対向基板２０との間には、スペーサＰＳが配置され、アレイ基板１０と対向基板２０との間の距離の均一性を向上する。

図２５は、実施形態２の保持容量層で形成された駆動電極の平面図である。図２６は、実施形態２の対向電極で形成された駆動電極の平面図である。上述したように、保持容量電極ＩＯは、隣り合う画素Ｐｉｘに跨がって、複数の画素Ｐｉｘに渡って設けられている。図２５に示すように、アレイ基板１０を俯瞰してみると、保持容量電極ＩＯは、第２方向ＰＹに長手方向を有し、第１方向ＰＸに複数並ぶ。このように、アレイ基板１０には、画素Ｐｉｘ毎に配置された複数の画素電極ＰＥと、画素Ｐｉｘにおいて、平面視で画素電極ＰＥに、無機絶縁層を介して少なくとも一部が重なる保持容量電極ＩＯがあり、保持容量電極ＩＯは、スリットで分割されて、第２センサＴＰ２の第２電極ＴＸ２となっている。

図２６に示すように、対向基板２０を俯瞰してみると、共通電極ＣＥは、第２方向ＰＹに長手方向を有し、第１方向ＰＸに複数並んでいる。図２６の１つの共通電極ＣＥは、平面視で重なる図２５の１つの保持容量電極ＩＯは、略同一の外形を有する面積を占有する。図２６の１つの共通電極ＣＥは、平面視で重なる図２５の１つの保持容量電極ＩＯと、図２２のスペーサＰＳの位置で電気的に接続されている。これにより、１つの保持容量電極ＩＯを第２電極ＴＸ２として、所定の周波数の交流矩形波Ｓｇ２が１つの保持容量電極ＩＯに印加して駆動すると、その１つの保持容量電極ＩＯに平面視で重なる１つの共通電極ＣＥには、同じ交流矩形波Ｓｇ２が印加される。このため、図２６の共通電極ＣＥも、第２センサＴＰ２の第２電極ＴＸ２として機能する。その結果、交流矩形波Ｓｇ２は、アレイ基板１０と対向基板２０との間に封入される高分子分散型液晶の散乱状態に影響が生じにくい。

図２７は、検出電極の平面図である。図２８は、図２７の検出電極の部分拡大平面図である。図２７及び図１６に示すように、アレイ基板１０（第１透光性基材１９）の第１主面１０Ａに複数の第１電極ＲＸ２が設けられている。複数の第１電極ＲＸ２は、それぞれ、図２５に示す駆動電極としての保持容量電極ＩＯ（Ｔｘ２）及び共通電極ＣＥ（Ｔｘ２）の延出方向と交差する方向（第１方向ＰＸ）に延出している。また、図２７に示すように、複数の第１電極ＲＸ２は、第２方向ＰＹにおいて間隔ＳＰを設けて配列されている。つまり、複数の保持容量電極ＩＯ（Ｔｘ２）及び複数の共通電極ＣＥ（Ｔｘ２）と、複数の第１電極ＲＸ２とは、平面視で交差するように配置されており、互いに重畳する部分で静電容量が形成される。

図２７及び図２８に示すように、実施形態２の第１電極ＲＸ２は、複数の第１細線１３３Ｕ及び複数の第２細線１３３Ｖを有している。第１細線１３３Ｕ及び第２細線１３３Ｖは、それぞれ、表示領域１０ａの一辺と平行な方向に対して互いに逆方向に傾斜している。第１細線１３３Ｕは第１方向ＰＸと第１の角度をなし、第２細線１３３Ｖは第１方向ＰＸと第２の角度をなす。

複数の第１細線１３３Ｕ及び第２細線１３３Ｖは、それぞれ導電性を有する細幅の金属配線である。表示領域１０ａにおいて、複数の第１細線１３３Ｕは、すなわち第２方向ＰＹに互いに間隔を設けて配置される。また、複数の第２細線１３３Ｖは、第２方向ＰＹに互いに間隔を設けて配置されている。

第１電極ＲＸ２は、少なくとも１つの第１細線１３３Ｕと、第１細線１３３Ｕと交差する少なくとも１つの第２細線１３３Ｖと、を含む。第１細線１３３Ｕと、第２細線１３３Ｖとは、接続部３３Ｘで電気的に接続されている。複数の第１細線１３３Ｕと、複数の第２細線１３３Ｖとがそれぞれ複数交差すると、第１電極ＲＸ２の１つの網目の形状が平行四辺形となる。

複数の第１細線１３３Ｕ及び第２細線１３３Ｖの延出方向の両端は、周辺領域ＦＲに配置された接続配線１３４ａ、１３４ｂに接続されている。第１電極ＲＸ２の主検出部である第１細線１３３Ｕ及び第２細線１３３Ｖは、細線１３３ａを介して接続配線１３４ａ、１３４ｂに接続されている。これにより、複数の第１細線１３３Ｕ及び第２細線１３３Ｖは互いに電気的に接続され、１つの第１電極ＲＸ２として機能する。

第１細線１３３Ｕ及び第２細線１３３Ｖは、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）及びタングステン（Ｗ）から選ばれた１種以上の金属層で形成される。又は、第１細線１３３Ｕ及び第２細線１３３Ｖは、これらの金属材料から選ばれた１種以上を含む合金で形成される。また、第１細線１３３Ｕ及び第２細線１３３Ｖは、これらの金属材料又はこれらの材料の１種以上を含む合金の導電層が複数積層された積層体としてもよい。なお、第１細線１３３Ｕ及び第２細線１３３Ｖは、ＩＴＯ等の透光性導電酸化物の導電層が積層されていてもよい。また、上述した金属材料及び導電層を組み合わせた黒色化膜、黒色有機膜又は黒色導電有機膜が積層されていてもよい。

上述した金属材料は、ＩＴＯ等の透光性導電酸化物よりも低抵抗である。上述した金属材料は、透光性導電酸化物に比較して遮光性があるため、透過率が低下する可能性又は第１電極ＲＸ２のパターンが視認されてしまう可能性がある。実施形態２において、１つの第１電極ＲＸ２が、複数の幅細の第１細線１３３Ｕ及び複数の第２細線１３３Ｖを有しており、第１細線１３３Ｕ及び第２細線１３３Ｖが、線幅よりも大きい間隔を設けて配置されることで、低抵抗化と、不可視化とを実現することができる。

第１細線１３３Ｕ及び第２細線１３３Ｖの幅は、１μｍ以上１０μｍ以下であることが好ましく、さらに１μｍ以上５μｍ以下の範囲にあることがより好ましい。第１細線１３３Ｕ及び第２細線１３３Ｖの幅が１０μｍ以下であると、光を遮光する面積が小さくなり、開口率を損なう可能性が低くなるからである。ここで、開口部とは、遮光層ＬＳ、走査線ＧＬ及び信号線ＳＬと重ならない領域である。また、第１細線１３３Ｕ及び第２細線１３３Ｖの幅が１μｍ以上であると、形状が安定し、断線する可能性が低くなるからである。

第１電極ＲＸ２の第１細線１３３Ｕ及び第２細線１３３Ｖは、好ましい範囲でゆらぎをもたせて配置してもよい。すなわち、第１電極ＲＸ２は、第１細線１３３Ｕ及び第２細線１３３Ｖ同士の間隔を異ならせてもよい。

図２８に示すように、第１電極ＲＸ２は、センサ部ＳＲｘと、ダミー部ＤＲｘとを含む。センサ部ＳＲｘ及びダミー部ＤＲｘは、それぞれ、第１方向ＰＸに延出し、第２方向ＰＹに交互に配置されている。センサ部ＳＲｘは、図２７に示す接続配線１３４ａ、１３４ｂに接続され、主として検出電極として機能する。ダミー部ＤＲｘは、センサ部ＳＲｘ及び接続配線１３４ａ、１３４ｂと電気的に離隔して設けられる。ダミー部ＤＲｘは、検出電極として機能しないダミー電極である。

センサ部ＳＲｘ及びダミー部ＤＲｘは、それぞれ、上述した第１細線１３３Ｕ及び第２細線１３３Ｖを含み、互いに類似したメッシュ状の構成である。これにより、透光率のばらつきを抑制して、良好な視認性を得ることができる。センサ部ＳＲｘとダミー部ＤＲｘとは、第１細線１３３Ｕ及び第２細線１３３Ｖに設けられたスリットＳＬにより、電気的に離隔される。ダミー部ＤＲｘの１つの網目を構成する第１細線１３３Ｕ及び第２細線１３３Ｖに、それぞれ、スリットＳＬが設けられている。このような構成により、第２センサＴＰ２の検出動作において、ダミー部ＤＲｘは、電圧信号が供給されず電位が固定されないフローティング状態となる。

図２７に示すように、１つの第１電極ＲＸ２に接続された第１配線１３７ａと第２配線１３７ｂとは、一つの端子部１３６に接続される。つまり、第１電極ＲＸ２、第１配線１３７ａ、第２配線１３７ｂ及び端子部１３６は、ループ状に接続される。第１電極ＲＸ２は、第１配線１３７ａ、第２配線１３７ｂ及び端子部１３６を介してフレキシブル基板９５と接続される。

第１配線１３７ａ及び第２配線１３７ｂは、第１細線１３３Ｕ及び第２細線１３３Ｖに用いられる金属材料、或いは合金等と同じ材料を用いることができる。また、第１配線１３７ａ及び第２配線１３７ｂは、良好な導電性を有する材料であればよく、第１細線１３３Ｕ及び第２細線１３３Ｖと異なる材料が用いられてもよい。

このように、１つの第１電極ＲＸ２に第１配線１３７ａと第２配線１３７ｂとが接続されているので、第１配線１３７ａ及び第２配線１３７ｂの一方が断線した場合であっても、他方の配線により、第１電極ＲＸ２とフレキシブル基板９５との接続が確保される。したがって、第１電極ＲＸ２とフレキシブル基板９５との接続信頼性が向上する。

図１６に示す保護層１７は、第１電極ＲＸ２を覆う。このため、保護層１７の実効シート抵抗値は、１０^９Ω／□以上、１０^１２Ω／□以下である。これにより、第１電極ＲＸ２の帯電による表示品位の劣化が抑制される。保護層１７の実効シート抵抗値を上記範囲とするには、酸化インジウム（Ｉｎ_２Ｏ_３）、酸化亜鉛（ＺｎＯ）及び酸化スズ（ＳｎＯ_２）のうち１つ以上の母材と、高抵抗成分である二酸化ケイ素（ＳｉＯ_２）との配合比率を調整すればよい。なお、実効シート抵抗値は、公知の二端子法により測定することができる。

図２９は、実施形態２のフィールドシーケンシャル方式において、光源が発光するタイミングを説明するタイミングチャートである。図２９に示す１垂直走査期間ＧａｔｅＳｃａｎにおいて、書き込まれた各画素電極ＰＥ（図２０参照）の電位が、各１垂直走査期間ＧａｔｅＳｃａｎの後にある第１色の発光期間ＲＯＮ、第２色の発光期間ＧＯＮ及び第３色の発光期間ＢＯＮの少なくとも１つに保持されている必要がある。書き込まれた各画素電極ＰＥの電位が、各１垂直走査期間ＧａｔｅＳｃａｎの後にある第１色の発光期間ＲＯＮ、第２色の発光期間ＧＯＮ及び第３色の発光期間ＢＯＮの少なくとも１つで保持できないと、いわゆるフリッカーなどが生じやすい。言い換えると、走査線の選択時間である１垂直走査期間ＧａｔｅＳｃａｎを短くし、いわゆるフィールドシーケンシャル方式で駆動における視認性を高めるためには、第１色の発光期間ＲＯＮ、第２色の発光期間ＧＯＮ及び第３色の発光期間ＢＯＮのそれぞれで、書き込まれた各画素電極ＰＥの電位を保持しやすくする要望がある。

アレイ基板は、画素Ｐｉｘにおいて、平面視で画素電極ＰＥに、絶縁層を介して少なくとも一部が重なる第３透光性電極である保持容量電極ＩＯを備える。共通電極ＣＥ及び保持容量電極ＩＯが、コモン電位となるようにコモン電位配線ＣＯＭＬから一定の電圧が印加されている。これにより、画素電極ＰＥと、保持容量電極ＩＯとの間には、保持容量ＨＣが生じる。その結果、書き込まれた各画素電極ＰＥの電位が、各１垂直走査期間ＧａｔｅＳｃａｎの後にある第１色の発光期間ＲＯＮ、第２色の発光期間ＧＯＮ及び第３色の発光期間ＢＯＮにおいて、保持しやすくなる。そして、フリッカーなどの表示品位の劣化を抑制しつつ、走査線の選択時間を小さくすることも可能になる。表示パネル２に表示する画像の視認性が向上できる。

また、保持容量電極ＩＯは、第２センサＴＰ２の第２電極ＴＸ２としても機能する。このため、第２センサＴＰ２の第２電極ＴＸ２に交流矩形波Ｓｇ２が印加されると、表示品位に影響を与える可能性があるので、図２９に示すように、１つのＮフレームと時分割された第２検出期間ＴＰ２Ｓｃａｎに、第２センサＴＰ２が検出動作する。

つまり、第１センサＴＰ１が検出動作を行う第１検出期間ＴＰ１Ｓｃａｎは、表示期間と同時に処理される。これに対して、第２センサＴＰ２が検出動作を行う第２検出期間ＴＰ２Ｓｃａｎは、表示期間と時分割で処理される。このため、図１６に示す第１のセンサ検出回路９６のレポート信号の頻度は、第２のセンサ検出回路９７のレポート信号の頻度よりも多くすることができる。

図３０は、実施形態２のフィールドシーケンシャル方式において、光源が発光するタイミングを説明する他のタイミングチャートである。図３０に示すように、１垂直走査期間ＧａｔｅＳｃａｎと、１垂直走査期間ＧａｔｅＳｃａｎとの間は、第２センサＴＰ２が検出動作しても、各画素電極ＰＥの電位の書き込みに影響をあたえにくい。このため、第２センサＴＰ２は、第１色の発光期間ＲＯＮ、第２色の発光期間ＧＯＮ及び第３色の発光期間ＢＯＮの少なくとも１つと同時の第２検出期間ＴＰ２Ｓｃａｎに、検出動作してもよい。言い替えると、図３０に示すように、１つのＮフレーム内であっても、１垂直走査期間ＧａｔｅＳｃａｎと時分割された第２検出期間ＴＰ２Ｓｃａｎに、第２センサＴＰ２が検出動作することができる。これにより、センサ付き表示装置２００は、図２９のタイミングチャートで検出動作するよりも、図３０のタイミングチャートで動作すれば、センサ付き表示装置２００は、表示の色割れなどの表示品位の低下をより抑制することができる。

第１センサＴＰ１が検出動作を行う第１検出期間ＴＰ１Ｓｃａｎは、表示期間と同時に処理される。これに対して、第２センサＴＰ２が検出動作を行う第２検出期間ＴＰ２Ｓｃａｎは、垂直走査期間ＧａｔｅＳｃａｎと時分割で処理される。このため、図１６に示す第１のセンサ検出回路９６のレポート信号の頻度は、第２のセンサ検出回路９７のレポート信号の頻度よりも多くすることができる。

以上説明したように、表示装置１は、アレイ基板１０と、対向基板２０と、液晶層５０と、光源３を備える。アレイ基板１０は、画素Ｐｉｘ毎に配置された第１透光性電極である複数の画素電極ＰＥを有する。アレイ基板１０には、第１方向ＰＸに間隔をおいて並ぶ複数の信号線ＳＬと、第２方向ＰＹに間隔をおいて並ぶ複数の走査線ＧＬと、が設けられている。対向基板２０は、平面視で、画素電極ＰＥと重畳する位置に第２透光性電極である共通電極ＣＥを有する。液晶層５０は、アレイ基板１０と対向基板２０との間に封入される高分子分散型液晶を有する。光源３は、対向基板２０の側面に対し、第２方向ＰＹに光を発光する。アレイ基板１０及び対向基板２０を伝播する光の入射方向は、第２方向である。なお、光源３は、アレイ基板１０の側面に向かって、アレイ基板１０及び対向基板２０を伝播する光を発光するようにしてもよい。

第２センサＴＰ２の検出電極である第２電極Ｔｘ２は、第１方向ＰＸに延び、第２方向ＰＹに複数並んでおり、保持容量電極ＩＯは、第２センサＴＰ２の第１電極ＴＸ２として第２方向ＰＹに延び、第１方向ＰＸに複数並んでいる。これにより、第２センサＴＰ２の厚みが実施形態１よりも小さくなり、実施形態２のセンサ付き表示装置２００は、実施形態１よりも透光性が向上する。また、実施形態２のセンサ付き表示装置２００は、実施形態１のセンサ付き表示装置２００と同じ作用効果を有する。

（実施形態３）
図３１は、実施形態３に係る表示装置の一例を表す断面図である。図３２は、実施形態３の保持容量層で形成された駆動電極の平面図である。図３３は、実施形態３の対向電極で形成された駆動電極の平面図である。上述した本実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。

図３１に示すように、第２センサＴＰ２がアレイ基板１０に内蔵されている。図３２に示すように、保持容量電極ＩＯは、アレイ基板１０の第２主面１０Ｂを俯瞰してみると、第１方向Ｘ及び第２方向Ｙに行列状に複数配列される。

図３３に示すように、対向基板２０を俯瞰してみると、共通電極ＣＥは、第１方向Ｘ及び第２方向Ｙに行列状に複数配列される。図３３の１つの共通電極ＣＥは、平面視で重なる図３２の１つの保持容量電極ＩＯは、略同一の外形を有する面積を占有する。図３３の１つの共通電極ＣＥは、平面視で重なる図３２の１つの保持容量電極ＩＯと、図２２のスペーサＰＳの位置で電気的に接続されている。これにより、１つの保持容量電極ＩＯに、所定の周波数の交流矩形波Ｓｇ２が印加して駆動すると、平面視で重なる図３３の１つの共通電極ＣＥには、同じ交流波が印加される。

第２の検出対象ＯＢＪ２が存在すると、第２の検出対象ＯＢＪ２と保持容量電極ＩＯとの間の静電容量が、当該保持容量電極ＩＯの静電容量に加わる。したがって、複数の保持容量電極ＩＯへ検出のための交流波が印加されると、第２の検出対象ＯＢＪ２に近接する保持容量電極ＩＯにのみ静電容量の変化が現れる。このように、各保持容量電極ＩＯのいわゆる自己静電容量の変化を検出することにより、静電容量の変化のあった保持容量電極ＩＯの位置を特定する。第２の検出対象ＯＢＪ２の存在及び位置が測定される。各保持容量電極ＩＯは、第２センサの検出電極になる。

図３１に示すように、駆動回路４は、センサ検出回路９７を含む。第２センサＴＰ２の検出信号は、センサ検出回路９７に入力され、センサ検出回路９７で処理されたレポート信号がフレキシブル基板９２を介して外部へ出力される。

図２９に示すように、第１センサＴＰ１が検出動作を行う第１検出期間ＴＰ１Ｓｃａｎは、表示期間と同時に処理される。これに対して、第２センサＴＰ２が検出動作を行う第２検出期間ＴＰ２Ｓｃａｎは、表示期間と時分割で処理される。このため、図３１に示す第１のセンサ検出回路９６のレポート信号の頻度は、第２のセンサ検出回路９７のレポート信号の頻度よりも多くすることができる。

あるいは、図３０に示すように、第１センサＴＰ１が検出動作を行う第１検出期間ＴＰ１Ｓｃａｎは、表示期間と同時に処理される。これに対して、第２センサＴＰ２が検出動作を行う第２検出期間ＴＰ２Ｓｃａｎは、垂直走査期間ＧａｔｅＳｃａｎと時分割で処理される。このため、図３１に示す第１のセンサ検出回路９６のレポート信号の頻度は、第２のセンサ検出回路９７のレポート信号の頻度よりも多くすることができる。

図３４は、図３３のＸＸＸＩＶ－ＸＸＸＩＶ’の断面図である。図３３に示すように、隣り合う共通電極ＣＥの間には、遮光層ＬＳが配置されている。遮光層の幅ＷＬＳは、隣り合う共通電極ＣＥの間の距離ＷＳＬＴよりも広い。これにより、共通電極ＣＥの間のスリットが視認されにくくなる。

第２センサＴＰ２の電極である保持容量電極ＩＯは、スリットで分割されて、第１方向及び第２方向の行列状に配置される。これにより、第２センサＴＰ２は、アレイ基板１０に内蔵され、第２センサＴＰ２の厚みが実施形態１及び実施形態２よりも小さくなり、実施形態３のセンサ付き表示装置２００は、実施形態１及び実施形態２よりも透光性が向上する。また、実施形態３のセンサ付き表示装置２００は、実施形態１のセンサ付き表示装置２００と同じ作用効果を有する。

（実施形態４）
図３５は、実施形態４における、図２１のＸＸＩＩ－ＸＸＩＩ’の断面図である。上述した本実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。実施形態４では、画素電極ＰＥの上方に、第４絶縁層１４を介して、保持容量電極ＩＯが積層されている。

図１８に示すように、保持容量電極ＩＯは、透光性導電材料が格子状に形成されるので、走査線ＧＬと信号線ＳＬとに囲まれた領域に透光性導電材料がない領域ＩＯＸを有する。そして、図２２に示す画素電極ＰＥと、保持容量電極ＩＯとの積層順序が入れ替わっても、図１８に示すように、透光性導電材料がない領域ＩＯＸに画素電極ＰＥがある領域が重なる。このため、実施形態４の表示装置は、画素電極ＰＥの電位に応じて、アレイ基板１０と対向基板２０との間に封入される高分子分散型液晶の散乱状態を変えることができる。

画素電極ＰＥの上方に、第４絶縁層１４を介して、保持容量電極ＩＯが積層されているので、保持容量電極ＩＯとスペーサＰＳとの電気的な接続が容易になる。また、図３５において、共通電極ＣＥと保持容量電極ＩＯは導電性のスペーサＰＳを介して接続されている。さらに、保持容量電極ＩＯと金属層ＴＭとは、絶縁膜１４に形成されたコンタクトホールＰＳＨを介して接続されている。行列状に配置された複数の第２センサとしての保持容電極ＩＯ及び共通電極ＣＥは、図３２に示すように、金属層ＴＭを介して駆動回路４まで引き出されている。この場合、金属層ＴＭは格子形状に限らず信号線Ｓに沿ってのみ伸びる線状であってもよい。また、金属層ＴＭを格子形状に形成する場合は、第２センサに接続される他の金属層ＴＭと繋がらないように形成されることになる。

（実施形態５）
図３６は、実施形態５の画素における、走査線、信号線及びスイッチング素子を示す平面図である。図３７は、実施形態５のフィールドシーケンシャル方式において、光源が発光するタイミングを説明するタイミングチャートである。上述した本実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。

図３６に示すように、実施形態５の画素Ｐｉｘの構成は、実施形態２の画素Ｐｉｘの構成と異なり、隣り合う画素Ｐｉｘの間に２つの信号線ＳＬがある。一方の信号線ＳＬは、１つ置きの画素Ｐｉｘの走査線ＧＬとの交差部分にあるスイッチング素子Ｔｒ１と電気的に接続される。他方の信号線ＳＬは、スイッチング素子Ｔｒ１がある画素Ｐｉｘを除いて１つ置きの画素Ｐｉｘの走査線ＧＬとの交差部分にあるスイッチング素子Ｔｒ２と電気的に接続される。

これにより、ゲート駆動回路が隣り合う２つの走査線ＧＬを同時に選択することができる。その結果、図３７に示す１垂直走査時間ＧａｔｅＳｃａｎは、図２９に示す１垂直走査時間ＧａｔｅＳｃａｎよりも短くなる。図３７に示すように、各１垂直走査期間ＧａｔｅＳｃａｎが短くなると、各１垂直走査期間ＧａｔｅＳｃａｎの後にある第１色の発光期間ＲＯＮ、第２色の発光期間ＧＯＮ及び第３色の発光期間ＢＯＮが相対的に長くすることができる。これにより、第１色の発光期間ＲＯＮ、第２色の発光期間ＧＯＮ及び第３色の発光期間ＢＯＮと同時の第２検出期間ＴＰ２Ｓｃａｎが長くできる。

以上、好適な実施の形態を説明したが、本開示はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本開示の趣旨を逸脱しない範囲で種々の変更が可能である。例えば本開示はセンサ付き液晶表示装置で説明を行ったが、表示装置は液晶表示装置に限らず有機ＥＬ表示装置、マイクロＬＥＤ表示装置といった透明ディスプレイを実現する自発光の表示装置であってもよい。本開示の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本開示の技術的範囲に属する。

１ 表示装置
２ 表示パネル
３ 光源
４ 駆動回路
９ 上位制御部
１０ アレイ基板
１１ 第１絶縁層
１２ 第２絶縁層
１３ 第３絶縁層
１４ 第４絶縁層
２０ 対向基板
３１ 発光部
４１ 信号処理回路
４２ 画素制御回路
４３ ゲート駆動回路
４４ ソース駆動回路
４５ 共通電位駆動回路
５０ 液晶層
ＡＰ 開口部
ＣＥ 共通電極
ＣＨ コンタクトホール
ＣＯＭＬ コモン電位配線
ＣＰ 導電部材
ＤＥ ドレイン電極
ＤＥＡ コンタクト電極
ＦＲ 周辺領域
ＧＥ ゲート電極
ＧＬ 走査線
ＧＯＮ 発光期間
ＧＳ 遮光層
ＨＣ 保持容量
ＨＤＳ 水平駆動信号
ＩＯ 保持容量電極
ＩＯＸ 透光性導電材料がない領域
ＬＣ 液晶層
ＬＳ 遮光層
ＰＥ 画素電極
ＳＣ 半導体層
ＳＥ ソース電極
ＳＧＳ 遮光構造体
ＴＭ、ＴＭｔ 金属層
Ｔｒ、Ｔｒ１，Ｔｒ２ スイッチング素子

Claims (20)

1. アレイ基板と、
   対向基板と、
   前記対向基板に近接する第１の検出対象を検知する第１センサと、
   前記アレイ基板に近接する第２の検出対象を検知する第２センサと、
   前記対向基板に張り合わされるカバーガラスと、
   前記アレイ基板と前記対向基板との間の液晶層と、
   前記アレイ基板と前記対向基板との間において、前記対向基板の一方の側面から他方の側面に向かって光が伝播するように発光する光源と、を備え、
   前記カバーガラスは、前記対向基板と前記第１センサとの間にあり、
   前記第２センサは、前記アレイ基板に形成され、
   前記対向基板の外側からみて前記アレイ基板の第１背景が視認され、前記アレイ基板の外側からみて前記対向基板の第２背景が視認される、センサ付き表示装置。
2. アレイ基板と、
   対向基板と、
   前記対向基板に近接する第１の検出対象を検知する第１センサと、
   前記アレイ基板に近接する第２の検出対象を検知する第２センサと、
   前記対向基板に張り合わされるカバーガラスと、
   前記アレイ基板と前記対向基板との間の液晶層と、
   前記カバーガラスの側面及び前記対向基板の側面に光が入るように配置される光源と、を備え、
   前記カバーガラスは、前記対向基板と前記第１センサとの間にあり、
   前記第２センサは、前記アレイ基板に形成され、
   前記対向基板の外側からみて前記アレイ基板の第１背景が視認され、前記アレイ基板の外側からみて前記対向基板の第２背景が視認される、センサ付き表示装置。
3. 前記アレイ基板には、画素毎に配置された複数の画素電極と、平面視で前記画素電極に、無機絶縁層を介して少なくとも一部が重なる保持容量電極があり、
   前記保持容量電極は、スリットで分割されて、前記第２センサの駆動電極となっている、請求項１又は２に記載のセンサ付き表示装置。
4. 前記対向基板には、前記画素電極と重畳する位置に共通電極があり、
   前記共通電極は、平面視で前記第２センサの駆動電極と略同一の外形の大きさで分割されており、
   前記共通電極は、平面視で重なる前記第２センサの駆動電極と電気的に接続されている、請求項３に記載のセンサ付き表示装置。
5. 前記対向基板と前記アレイ基板との間にあるスペーサの位置で、前記共通電極と、前記保持容量電極とが電気的に接続されている、請求項４に記載のセンサ付き表示装置。
6. 前記対向基板とは反対側の前記アレイ基板の主面には、前記第２センサの検出電極が複数ある、請求項３から５のいずれか１項に記載のセンサ付き表示装置。
7. 前記第２センサの検出電極は、第１方向に延び、第２方向に複数並んでおり、
   前記保持容量電極は、前記第２方向に延び、前記第１方向に複数並んでいる、請求項６に記載のセンサ付き表示装置。
8. 前記第２センサの検出電極を覆う保護層をさらに備え、
   前記保護層の実効シート抵抗値は、１０^９Ω／□以上、１０^１２Ω／□以下である、請求項６又は７に記載のセンサ付き表示装置。
9. 前記アレイ基板には、画素毎に配置された複数の画素電極と、平面視で前記画素電極に、無機絶縁層を介して少なくとも一部が重なる保持容量電極があり、
   前記保持容量電極は、スリットで分割されて、第１方向及び第２方向の行列状に配置された前記第２センサの検出電極となっている、請求項１又は２に記載のセンサ付き表示装置。
10. 前記対向基板には、前記画素電極と重畳する位置に共通電極があり、
    前記共通電極は、前記第１方向及び前記第２方向の行列状に分割されており、
    前記共通電極は、平面視で重なる前記第２センサの検出電極と電気的に接続されている、請求項９に記載のセンサ付き表示装置。
11. 前記対向基板には、遮光層があり、
    前記遮光層の幅は、隣り合う前記共通電極の間の距離よりも広い、請求項４又は１０に記載のセンサ付き表示装置。
12. 前記保持容量電極に積層されている金属層を有する、請求項３から８のいずれか１項に記載のセンサ付き表示装置。
13. 前記アレイ基板は、
    第１方向に間隔をおいて並ぶ複数の信号線と、
    第２方向に間隔をおいて並ぶ複数の走査線と、
    を備え、
    平面視で、前記信号線に重なる前記金属層の幅は、当該信号線の幅よりも大きく、前記走査線に重なる前記金属層の幅は、当該走査線の幅よりも大きい、請求項１２に記載のセンサ付き表示装置。
14. 前記第１センサが検出動作を行う第１検出期間は、表示期間と同時に処理され、
    前記第２センサが検出動作を行う第２検出期間は、前記表示期間と時分割で処理される、請求項７又は１０に記載のセンサ付き表示装置。
15. 前記第１センサが検出動作を行う第１検出期間は、表示期間と同時に処理され、
    前記第２センサが検出動作を行う第２検出期間は、前記表示期間が含む前記画素電極に書き込みを行う垂直走査期間と、前記光源が発光する発光期間とのうち、前記発光期間と同時に処理される、請求項７又は１０に記載のセンサ付き表示装置。
16. 前記第１センサの検出信号を処理する第１のセンサ検出回路と、
    前記第２センサの検出信号を処理する第２のセンサ検出回路と、を備え、
    前記第１のセンサ検出回路及び前記第２のセンサ検出回路のうち、一方のレポート信号の頻度が他方のレポート信号の頻度よりも多い、請求項１４又は１５に記載のセンサ付き表示装置。
17. 前記第１センサの検出信号を処理する第１のセンサ検出回路と、
    をさらに備え、
    前記アレイ基板は、
    第１方向に間隔をおいて並ぶ複数の信号線と、
    第２方向に間隔をおいて並ぶ複数の走査線と、
    前記走査線に接続されたゲート駆動回路と、前記信号線に接続されたソース駆動回路と、前記第２センサの検出信号を処理する第２のセンサ検出回路と、を含む駆動回路と、を備え、
    前記第１のセンサ検出回路及び前記第２のセンサ検出回路のうち、前記第１のセンサ検出回路のレポート信号の頻度が第２のセンサ検出回路のレポート信号の頻度よりも多い、請求項７又は１０に記載のセンサ付き表示装置。
18. 信号処理回路をさらに備え、
    前記信号処理回路は、前記第１センサの検出信号に応じて、前記対向基板の外側からみた表示面を正面として、前記第１背景とともに表示する画像を処理し、
    前記第２センサの検出信号に応じて、前記アレイ基板の外側からみた表示面を正面として、前記第２背景とともに表示する画像を処理する、請求項１又は２に記載のセンサ付き表示装置。
19. 前記液晶層は、高分子分散型液晶である、請求項１８に記載のセンサ付き表示装置。
20. 前記保持容量電極は、前記画素電極よりも前記対向基板側にあり、
    平面視で前記保持容量電極は、透光性導電材料が格子状に形成されており、透光性導電材料がない領域が前記画素電極の領域に重なる、請求項７又は１０に記載のセンサ付き表示装置。

Images