[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6971539B2 - フッ素含有量が少ないタングステン膜 - Google Patents

フッ素含有量が少ないタングステン膜 Download PDF

Info

Publication number
JP6971539B2
JP6971539B2 JP2016105216A JP2016105216A JP6971539B2 JP 6971539 B2 JP6971539 B2 JP 6971539B2 JP 2016105216 A JP2016105216 A JP 2016105216A JP 2016105216 A JP2016105216 A JP 2016105216A JP 6971539 B2 JP6971539 B2 JP 6971539B2
Authority
JP
Japan
Prior art keywords
tungsten
fluorine
containing film
less
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016105216A
Other languages
English (en)
Other versions
JP2017014615A5 (ja
JP2017014615A (ja
Inventor
ローレンス・シュロス
シャオラン・バ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2017014615A publication Critical patent/JP2017014615A/ja
Publication of JP2017014615A5 publication Critical patent/JP2017014615A5/ja
Application granted granted Critical
Publication of JP6971539B2 publication Critical patent/JP6971539B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

化学気相堆積（ＣＶＤ）技術を用いるタングステン含有材料の堆積は、多くの半導体製造プロセスに不可欠な部分である。このような材料は、水平方向の相互接続、隣接する金属層間のビア、シリコン基板上の第１の金属層とデバイスとの間の接触、およびアスペクト比の高い特徴部に対して使用され得る。従来の堆積プロセスでは、基板が堆積チャンバ内で所定の処理温度まで加熱され、シードまたは核形成層としての役割を果たすタングステン含有材料の薄層が堆積される。その後、残りのタングステン含有材料（バルク層）は、核形成層上に堆積される。通常、タングステン含有材料は、六フッ化タングステン（ＷＦ6）の還元によって形成される。
本明細書に記載した主題の一態様は、低フッ素のタングステン含有膜を基板上に堆積させる方法に関する。本方法は、フッ素含有タングステン前駆体と還元剤との交互のパルス（ｐｕｌｓｅ）に基板を曝露し、これによってタングステン含有膜を基板に堆積させることを含み、フッ素含有タングステン前駆体がパルスを発生させている間、基板を収容しているチャンバのチャンバ圧力は１０トル未満である。タングステン含有膜中のフッ素濃度は、１０19原子／ｃｍ3未満であってよい。実施形態によっては、タングステン膜中のフッ素濃度は１０18原子／ｃｍ3未満である様々な実施形態によれば、チャンバ圧力は、７トル未満または５トル未満であってよい。実施形態によっては、タングステン含有膜は、タングステン核形成層である。実施形態によっては、タングステン含有膜は、フッ素を含まないプロセスを介して堆積された第１のタングステン含有膜上に堆積される。実施形態によっては、タングステン含有膜は、バリア層上に堆積される。還元剤の例には、シリコン含有還元剤、ホウ素含有還元剤、およびゲルマニウム含有還元剤がある。実施形態によっては、フッ素含有タングステン前駆体のパルスは水素（Ｈ2）を含んでいる。様々な実施形態によれば、タングステン含有膜は抵抗率が低く、例えば１３０μΩ／ｃｍ未満または１１０μΩ／ｃｍ未満であってよい。本方法は、タングステン含有膜上への化学気相堆積（ＣＶＤ）によってタングステンバルク層を堆積させることをさらに含む。
本明細書に記載した主題の別の態様は、フッ素を含まないプロセスによって第１のタングステン含有膜を基板上に堆積させることと、フッ素含有前駆体を用いる原子層の堆積によって第２のタングステン含有膜を第１のタングステン膜に堆積させることとを含む方法であって、第２のタングステン含有膜の堆積中、基板を収容しているチャンバのチャンバ圧力が１０トル未満である、方法に関する。実施形態によっては、第１のタングステン含有膜は、バリア層上に堆積される。実施形態によっては、第１のタングステン含有膜は、酸化シリコン上に堆積される。様々な実施形態によれば、チャンバ圧力は、７トル未満または５トル未満であってよい。様々な実施形態によれば、第２のタングステン含有膜中のフッ素濃度は、１０19原子／ｃｍ3未満または１０18原子／ｃｍ3未満である。
本明細書に記載のいずれかの方法を実施するように構成された装置には、さらに他の態様を実施できる。例えば、本明細書に記載した主題の別の態様は、基板を処理する装置であって、（ａ）基板を保持するように構成された基台を備える少なくとも１つの処理チャンバと、（ｂ）真空空間に連結させるための少なくとも１つの出口と、（ｃ）１つ以上の処理ガス供給源に連結している１つ以上の処理ガス入口と、（ｄ）装置内の動作を制御するためのコントローラであって、還元剤とフッ素含有タングステン前駆体とを交互にパルスした状態で処理チャンバに導入するための機械可読命令を含むコントローラと、を備える装置において、チャンバ圧力は１０トル未満である、装置に関する。
これらの態様およびその他の態様を、図面を参照してさらに説明する。
本明細書に記載のプロセスに従い、フッ素含有前駆体を用いて低フッ素層を堆積させてよい様々構造の概略例の図である。 本明細書に記載のプロセスに従い、フッ素含有前駆体を用いて低フッ素層を堆積させてよい様々構造の概略例の図である。 本明細書に記載のプロセスに従い、フッ素含有前駆体を用いて低フッ素層を堆積させてよい様々構造の概略例の図である。 本明細書に記載のプロセスに従い、フッ素含有前駆体を用いて低フッ素層を堆積させてよい様々構造の概略例の図である。 本明細書に記載のプロセスに従い、フッ素含有前駆体を用いて低フッ素層を堆積させてよい様々構造の概略例の図である。 本明細書に記載のプロセスに従い、フッ素含有前駆体を用いて低フッ素層を堆積させてよい様々構造の概略例の図である。 本明細書に記載のプロセスに従い、フッ素含有前駆体を用いて低フッ素層を堆積させてよい様々構造の概略例の図である。
タングステン核形成層を堆積させる方法の一例における特定の作業を示すプロセスの流れ図である。
タングステン（Ｗ）／窒化チタンＴｉＮ／非ドープシリコンガラス（ＵＳＧ）の積層に対するフッ素（Ｆ）濃度のプロフィールを、様々なＷ堆積方法に対してＦ濃度を比較して示しているグラフである。
ＴｉＮの薄層を含むＷ／ＴｉＮ／熱酸化物のスタックに対するＦ濃度のプロフィールを示して様々なＷ堆積方法に対するＦ濃度を比較しているグラフである。
Ｗ／ＴｉＮ／熱酸化物のスタックに対するＦ濃度のプロフィールを示して様々なＷ堆積方法に対するＦ濃度を比較しているグラフである。
４０トルのＡＬＤプロセス（バックグラウンドでＨ2あり）およびＨ2なしでの３トルのＡＬＤプロセスに対する抵抗率の測定値を示す図である。
タングステンを堆積させる方法の一例における特定の動作を示す流れ図である。
開示した実施形態を実施する一例の処理ツールの概略図である。
開示した実施形態を実施する一例のステーションの概略図である。
以下の説明では、本発明を徹底して理解してもらうために、数多くの具体的な詳細を記載している。本発明は、そのような具体的な詳細の一部または全部がなくとも実施され得る。また、本発明を無駄に不明瞭にしないように、公知の処理作業は記載していない。本発明を具体的な実施形態とともに説明していくが、それは本発明をその実施形態に限定することを意図するものではないことが理解されるであろう。
本明細書に記載するのは、タングステン堆積方法ならびにそれに関連するシステムおよび装置である。適応例には、ロジックとメモリとの接点の充填、ＤＲＡＭ埋め込みワード線の充填、垂直に埋め込まれたメモリゲート／ワード線の充填、およびシリコン貫通ビア（ＴＳＶ）による三次元集積化などがある。実施形態によっては、本方法は、タングステンの特徴部を充填するために使用されてよい。そのような特徴部として、ビアなどの垂直方向の特徴部、および垂直方向のＮＡＮＤ（ＶＮＡＮＤ）ワード線などの水平特徴部を挙げることができる。本方法は、等角式またはボトムアップ／インサイドアウト式の充填に使用されてよい。
本明細書に記載の方法および装置の態様は、タングステン核形成層などのタングステン含有層の堆積に関する。本方法の様々な実施形態では、基板を低チャンバ圧力でタングステン前駆体と還元剤とのパルスに交互に曝露し、それによってタングステン核形成層を基板の表面に堆積させることを必要とする。様々な実施形態によれば、チャンバ圧力は、１０トル以下に維持されてよい。実施形態によっては、チャンバ圧力は、７トル以下、あるいはそれよりも低い５トル以下などに維持されてよい。本方法は、フッ素含有タングステン前駆体を用いて実施されてもよいが、堆積された核形成層中のフッ素は極めて少量または検出不可能な量になることがある。
図１Ａ〜１Ｇは、本明細書に記載のプロセスに従い、フッ素含有前駆体を用いて低フッ素層を堆積させてよい様々構造の概略例の図である。実施形態によっては、構造は、タングステンまたはタングステン含有材料が充填される特徴部を備えている。実施形態によっては、特徴部は、以下のうちの１つ以上を特徴とすることができる：狭い開口が、凹型の開口、窮屈な特徴部内部、高アスペクト比。図１Ａは、タングステンが充填される垂直方向の特徴部１０１の断面図の一例を示している。特徴部は、基板１０３に特徴部の穴１０５を備えることができる。基板は、シリコンウエハであってよく、例えば、基板上に堆積される誘電性、導電性、または半導電性の材料などの層を１つ以上有するウエハを含む２００−ｍｍのウエハ、３００−ｍｍのウエハ、または４５０−ｍｍのウエハであってよい。特徴部は、１つ以上のこれらの層で形成されてよい。例えば、特徴部は、少なくとも部分的に誘電層に形成されてよい。実施形態によっては、特徴部の穴１０５は、アスペクト比が少なくとも約２：１、少なくとも約４：１、少なくとも約６：１またはこれ以上であってもよい。特徴部の穴１０５は、開口、例えば開口の直径またはライン幅に近い寸法であってもよく、約１０ｎｍ〜５００ｎｍ、例えば約２５ｎｍ〜３００ｎｍであってもよい。特徴部の穴１０５を、未充填の特徴部または単に特徴部と呼ぶことができる。特徴部１０１、および任意の特徴は、部分的に、特徴部の長さに沿って延びる軸１１８を特徴とすることができ、垂直方向を向いている特徴部は垂直軸を有し、水平方向を向いている特徴部は水平軸を有する。
図１Ｂは、凹状の輪郭を有する特徴部１０１の一例を示している。凹状の輪郭とは、底、閉じた端部、または特徴部の内部から特徴部の開口まで狭くなる輪郭である。様々な実施形態によれば、輪郭は、徐々に狭くなり、かつ／または特徴部の開口に隆起部を備えていてよい。図１Ｂは、後者の一例を示しており、特徴部の穴１０５の側壁または内面を内張する下層１１３がある。下層１１３は、例えば、拡散障壁層、接着層、核形成層、これらの組み合わせ、またはその他の任意の適用可能な材料であり得る。下層の非限定的な例として、誘電層および導電層、例えば酸化シリコン、窒化シリコン、炭化シリコン、金属酸化物、金属窒化物、金属炭化物、および金属の層などが挙げられる。特定の実施形態では、下層は、１つ以上のＴｉ、ＴｉＮ、ＷＮ、ＴｉＡｌ、およびＷであり得る。下層１１３は、下層１１３が特徴部１０１の開口近くで特徴部１０１の内部よりも厚くなるように隆起部１１５を形成する。
実施形態によっては、特徴部内に１つ以上のくびれ部を有する特徴部が充填されてもよい。図１Ｃは、くびれ部を有する特徴部に充填した様々な図の例を示している。図１Ｃの例（ａ）、（ｂ）および（ｃ）の各々は、特徴部内の中間点にくびれ部１０９を備えている。くびれ部１０９は、例えば幅が約１５ｎｍ〜２０ｎｍであり得る。くびれ部は、従来の技術を用いて特徴部にタングステンを堆積させる過程でピンチオフを起こすことができ、堆積されたタングステンが、特徴部のその部分が充填される前に新たな堆積物がくびれ部を通って特徴部にボイドができてしまうのを阻止する。例（ｂ）は、特徴部の開口にライナー／バリア隆起部１１５をさらに備えている。このような隆起部は、潜在的なピンチオフ点でもあり得る。例（ｃ）は、例（ｂ）の隆起部１１５よりもフィールド領域から離れているくびれ部１１２を備えている。
３Ｄメモリ構造などの水平特徴部を充填することもできる。図１Ｄは、くびれ部１５１を備えている水平特徴部１５０の一例を示している。例えば、水平特徴部１５０は、ＶＮＡＮＤ構造内のワード線であってよい。
実施形態によっては、くびれ部は、ＶＮＡＮＤまたはその他の構造に支柱があることによって発生し得る。例えば図１Ｅは、ＶＮＡＮＤまたは垂直に集積したメモリ（ＶＩＭ：ｖｅｒｔｉｃａｌｌｙ ｉｎｔｅｇｒａｔｅｄ ｍｅｍｏｒｙ）の構造１４８にある支柱１２５の平面図を示し、図１Ｆは、支柱１２５の簡易な概略断面図を示している。図１Ｅ内の矢印は、材料の堆積を表している。支柱１２５は領域１２７とガスの入口またはその他の堆積源との間に配置されるため、隣接する支柱どうしがくびれ部１５１をもたらすことができ、このくびれ部は、領域１２７にボイドなしで充填する際の課題を備えている。
構造１４８は、例えば、層間絶縁層１５４と犠牲層（図示せず）が基板１００上で交互になっているスタックを堆積し、犠牲層を選択的にエッチングすることによって形成され得る。層間絶縁層は、例えば、エッチング液を用いて選択的にエッチング可能な材料の犠牲層を含む酸化シリコンおよび／または窒化シリコンの層であってよい。これに、支柱１２５を形成するためのエッチングおよび堆積プロセスが続いてよく、この支柱は、完成した記憶装置のチャネル領域を備えることができる。
基板１００の主表面は、ｘ方法およびｙ方向に広がることができ、支柱１２５はｚ方向を向いている。図１Ｅおよび１Ｆの例では、支柱１２５は、ずれるように配置され、これによって、ｘ方向にあるすぐ隣の支柱１２５は互いにｙ方向にずれ、この逆もまた同様である。様々な実施形態によれば、支柱（および隣接する支柱で形成されたそのくびれ部）は、どのような数で配置されてもよい。さらに、支柱１２５は、円形、正方形など、どのような形状であってもよい。支柱１２５は、環状の半導電性材料、または円形（または正方形）の半導電性材料を含むことができる。ゲート誘電体が半導電性材料を包囲していてよい。各々の層間絶縁層１２９の間の領域にはタングステンを充填できる。そのため、構造１４８は、充填されるｘおよび／またはｙ方向に広がる積層された水平向き特徴部を複数有する。
図１Ｇは、例えばＶＮＡＮＤまたは支柱くびれ部１５１を含むその他の構造である水平特徴部の図の別の例を示している。図１Ｇの例は、端部が開口し、堆積される材料が、矢印で示したように両側から水平に進入できる。（図１Ｇの例は、２Ｄをレンダリングした３Ｄ特徴部の構造とみなすことができ、図１Ｇは充填領域の断面図であり、図示した支柱くびれ部は、断面図よりもむしろ平面図で見られるくびれ部を表していることに注意されたい）実施形態によっては、３Ｄ構造は、充填領域が二次元または三次元（例えば、図１Ｆの例でのｘおよびｙ方向、またはｘ、ｙおよびｚ方向）に沿って広がっていることを特徴とすることができ、一次元または二次元に沿って広がっている穴または溝を充填するよりも多くの課題を抱えていることがある。例えば、３Ｄ構造の充填を制御することは、堆積用ガスが複数の次元から特徴部に進入することがあるために、困難なことがある。
水平向きおよび垂直向きの特徴部に対する特徴部充填の例を以下に説明する。ほとんどの場合、この例は、水平向き特徴部または垂直向き特徴部の両方に適用可能であることに注意されたい。さらに、以下の説明では、「横（ｌａｔｅｒａｌ）」という用語は、特徴部の軸に対して全体的に直角の方向を指すのに使用されてよく、「垂直（ｖｅｒｔｉｃａｌ）」という用語は、全体的に特徴部の軸に沿った方向を指すのに使用されてよいことにも注意されたい。
特徴部内への材料分配は、そのステップカバレッジを特徴としていてよい。本明細書に対して、「ステップカバレッジ」を、２つの厚みの比率、すなわち、特徴部の内部にある材料の厚みを開口近くの材料の厚みで除算したものと定義する。本明細書に対して、「特徴部の内部」という用語は、特徴部の軸に沿った特徴部の中間点の辺りに位置している特徴部の中間点、例えばその距離の約２５％〜７５％の領域、または、特定の実施形態では、特徴部の開口から測定した特徴部の深さに沿った距離の約４０％〜６０％、または開口から測定した特徴部の軸沿いの距離の約７５％〜９５％の所に位置する特徴部の端部を表す。「特徴部の開口近く（ｎｅａｒ ｔｈｅ ｏｐｅｎｉｎｇ ｏｆ ｔｈｅ ｆｅａｔｕｒｅ）」または「特徴部の開口の近く（ｎｅａｒ ｔｈｅ ｆｅａｔｕｒｅ’ｓ ｏｐｅｎｉｎｇ）」という用語は、開口の縁または開口の縁を表すその他の部材の２５％、または、さらに具体的には１０％以内に位置する特徴部の上部を表す。例えば、特徴部の開口よりも広い、特徴部の中間または底部近くにある特徴部を充填することで、１００％を上回るステップカバレッジを達成できる。
以下の説明は、タングステンによる特徴部充填に焦点を当てているが、本開示の態様は、その他の材料で特徴部を充填することで実施されてもよい。例えば、本明細書に記載の１つ以上の技術を用いる特徴部充填を用いて、他のタングステン含有材料（例えば窒化タングステン（ＷＮ）および炭化タングステン（ＷＣ））、チタン含有材料（例えばチタン（Ｔｉ）、窒化チタン（ＴｉＮ）、チタンシリサイド（ＴｉＳｉ）、炭化チタン（ＴｉＣ）およびチタンアルミナイド（ＴｉＡｌ））、タンタル含有材料（例えばタンタル（Ｔａ）、および窒化タンタル（ＴａＮ））、およびニッケル含有材料（例えばニッケル（Ｎｉ）およびニッケルシリサイド（ＮｉＳｉ）などの他の材料で特徴部を充填してもよい。さらに、本明細書に開示した方法および装置は、特徴部充填に限定されず、平坦な表面にブランケット膜を形成することを含め、任意の適切な表面にタングステンを堆積することに使用され得る。
実施形態によっては、本明細書に記載の方法は、バルク層を堆積する前にタングステン核形成層を堆積することが必要である。核形成層は、通常、後に大量のタングステン含有材料をその上に堆積することを容易にする薄い共形層である。様々な実施形態によれば、特徴部に充填する前、かつ／または特徴部にタングステンまたはタングステン含有材料を充填する過程のその後の時点で核形成層を堆積してもよい。
特定の実施形態では、核形成層は、パルス核形成層（ＰＮＬ）技術を用いて堆積される。ＰＮＬ技術では、還元剤のパルス、任意選択のパージガス、およびタングステン含有前駆体が反応チャンバに順次注入され、この反応チャンバからパージされる。このプロセスは、所望の厚みが達成されるまで周期的に繰り返される。ＰＮＬは、原子層堆積（ＡＬＤ）技術を含む、半導体基板上で反応させるための反応体を順次添加する周期的プロセスを広く実現する。タングステン核形成層を堆積するためのＰＮＬ技術が、米国特許第６，６３５，９６５号、第７，００５，３７２号、第７，１４１，４９４号、第７，５８９，０１７号、第７，７７２，１１４号、第７，９５５，９７２号および第８，０５８，１７０号、ならびに米国特許出願第２０１０−０２６７２３５号に記載されており、これらすべてを参照することによりその全容を本願に援用する。核形成層の厚みは、核形成層の堆積方法によって異なるほか、所望するバルク堆積の量によっても異なることがある。一般に、核形成層の厚みは、高質で均質のバルク堆積を支持するのに十分なものである。例としての範囲は５Å〜１００Åとしてよい。
堆積されたタングステン膜およびタングステン前駆体中のフッ素（Ｆ）は、反応性の高いフッ化水素酸（ＨＦ）を形成する動作をさらに組み入れる過程で反応してよい。ＨＦは、例えば酸化物スタック中の酸化物を侵食するか、あるいは組み入れに負の影響を及ぼすことがある。六フッ化タングステン（ＷＦ6）などのフッ素化前駆体を使用する、タングステン核形成層を堆積する従来の方法では、核形成層にある程度のフッ素が生じる。図２は、タングステン核形成層を堆積させる方法の一例における特定の動作を示すプロセスの流れ図である。図２を参照して説明する本方法では、フッ素含有量が低いタングステン核形成層が生じる。
図２を参照して以下に説明する方法は、基板を還元剤とフッ素含有タングステン前駆体との交互のルスに曝露することを必要とする。様々な実施形態によれば、この交互のパルスに曝露することは、時間的な切り替えまたは空間的な切り替えを必要としてよい。時間的な切り替えは、基板がチャンバなどの特定の環境で静止したままである場合に実施されてよい。空間的な切り替えは、基板を異なる環境に移動させることを必要としてよい。以下の説明は主に時間的な切り替えに言及しているが（よって、基板は、堆積中に特定のチャンバ環境にとどまっていると仮定する）、本方法を空間的な切り替えで実施することもできることが理解される。
ブロック２０２でプロセスは、ウエハまたはその他の基板を収容するチャンバ内で還元剤にパルスすることを必要とする。還元剤は、タングステン前駆体を還元して（かつ／または還元できる分解生成物を形成して）タングステン（Ｗ）を形成できる化合物である。還元剤は、水素（Ｈ2）よりも強力な還元剤であってよく、その例には、シランなどのシリコン含有還元剤、ボランなどのホウ素含有還元剤、およびゲルマンなどのゲルマニウム還元剤がある。具体的な例には、シラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）、ボラン（ＢＨ3）、ジボラン（Ｂ2Ｈ6）、ゲルマン（ＧｅＨ4）およびジゲルマン（Ｇｅ2Ｈ6）がある。ヒドラジンなどのその他の還元剤を用いてもよい。実施形態によっては、還元剤またはその分解生成物は、吸収されてもよいし、あるいは基板面の上に堆積されて反応に利用可能であってもよい。ブロック２０４では、基板面に堆積されない余分な還元剤がチャンバからパージされる。実施形態によっては、パージ動作が実施されなくてもよい。
ブロック２０６では、ＷＦ6などのフッ素含有タングステン前駆体が、基板を収容しているチャンバ内でパルスされ、チャンバは、パルス中は低チャンバ圧力である。低圧力は１０トル未満である。実施形態によっては、圧力は７トル未満、５トル未満、または３トル未満である。
図２の例では、基板は、プロセス過程で単一のチャンバにとどまっている。このように、チャンバは、図２のどの動作過程でも低圧力であってよい。実施形態によっては、チャンバ圧力は、プロセス過程で実質的に一定である。当業者は、実質的に一定のチャンバ圧力には、異なるガス流が導入されるなどの理由で揺動が少ないチャンバ圧力が含まれることを理解するであろう。ただし、実施形態によっては、チャンバ圧力がブロック２０２でブロック２０６よりも高くなることがある。フッ素含有タングステン前駆体は、還元剤または分解生成物と反応してタングステン膜の層またはサブ層を形成する。以下にさらに詳細に説明するように、ブロック２０６を低圧で実施することによって、膜の中に組み込まれるフッ素の量は著しく減少する。ブロック２０２〜２０６は、所望の厚みのタングステンを形成するために、任意選択で１回以上繰り返されてよい。ブロック２０８。図２に描いたプロセスには様々な修正を加えてよい。実施形態によっては、例えば、ブロック２０６は、フッ素含有タングステン前駆体を還元剤のパルスよりも前にパルスしてもよいように、ブロック２０２よりも前に実施されてもよい。このように、フッ素含有前駆体またはその分解生成物は、還元剤の入力パルスと反応するために利用可能な基板上で吸収されてよい。
図３は、タングステン（Ｗ）／窒化チタンＴｉＮ／非ドープシリコンガラス（ＵＳＧ）のスタックに対するフッ素（Ｆ）濃度のプロフィールを示すグラフであり、ＡＬＤによって３トル、１０トルおよび４０トルでそれぞれ堆積されたＷ層を含むスタックに対するプロフィールを示している。六フッ化タングステンおよびジボランをそれぞれタングステン前駆体および還元剤として使用した。各プロフィールは、深さ約２７５Åまでの部分が比較的平坦で、続いてＷ／ＴｉＮインターフェースの所でＦ濃度が上昇し、ＴｉＮ／ＵＳＧインターフェースおよびＵＳＧ層で深さが増すにつれて低下していることが特徴的である。Ｗ層に示された上昇は、測定プロセスのアーチファクトであり、ＴｉＮ層中のＦ含有量を反映していると思われる。このように、Ｗ層中のＦ含有量は、プロフィールの平坦部分で最もよく示されている。
当然ながら、１０トルの膜（線３０４）は、４０トルの膜（線３０６）よりもフッ素含有量が大幅に少ないが、１０トル未満で堆積されたＡＬＤ膜（線３０２）は、１０トル（線３０４）および４０トル（線３０６）で堆積された膜と比較してフッ素含有量が１００分の１未満に減少している。線３０２の平坦部分は、１０17原子／ｃｍ3で、フッ素を測定するのに使用した道具の検出レベルを下回っており、これは、フッ素レベルが１０17原子／ｃｍ3よりも低い可能性があることを示している。この測定レベルは、フッ素を含まない前駆体を使用して堆積したタングステンにも相当し、これは、フッ素含有前駆体を用いて本質的にフッ素を含まないタングステン核形成層を堆積するために低圧（＜１０トル）プロセスを用いてよいことを示している。
低圧プロセスは、実施形態によっては、下地誘電層でフッ素の量も減少させる。図４は、タングステンＷ／ＴｉＮ／熱酸化物に対するフッ素Ｆ濃度のプロフィールを示しているグラフであり、ＷはＡＬＤによって薄い（３０Å）ＴｉＮバリア層に堆積されている。３００ÅのＷ核形成／３０ÅのＴｉＮ／１０００Åの熱酸化物の３スタックのプロフィールを示しており、３００ÅのＷタングステン核形成層は、３トル、１０トルおよび４０トルのそれぞれで堆積されている。ここで、３トルのＷ層中のＦ濃度は、（図３のように）Ｆ検出レベルを下回っている。さらに、圧力が下がると、熱酸化物層中のＦ濃度が低くなっている。
前述したように、フッ素含有タングステン前駆体を用いてタングステン核形成層を低圧でＡＬＤ堆積すると、フッ素を含まない前駆体を用いて、または固体タングステンの物理気相堆積（ＰＶＤ）によって堆積した膜と対等のフッ素含有量になる。図５は、Ｗ／ＴｉＮ／熱酸化物のスタックに対するＦ濃度のプロフィールを示しているグラフである。プロフィールは、以下のＷ堆積方法を示している：ＷＦ6を用いて４０トルでＡＬＤ（線５０６）、ＷＦ6を用いて１０トルでＡＬＤ（線５０４）、ＷＦ6を用いて３トルでＡＬＤ（線５０２）、フッ素を含まないタングステン（ＦＦＷ）前駆体を用いて４０トルでＡＬＤ（線５０５）、およびＰＶＤ（線５０３）。
図５は、ＷのＡＬＤ膜のバルク中にあるＦの割合が４０トルのＡＬＤプロセスで最も多く、１０トルのＡＬＤプロセスがそれに続いていることを示している。１０トルのＡＬＤ膜中にあるＦ含有量は、ＦＦＷ膜中のＦ含有量とほぼ等しい。Ｆ含有量は、３トルのＡＬＤおよびＰＶＤ膜で最も低い。当然ながら、３トルのＷＦ6膜で測定したＦはＦＦＷ膜よりも少ない。
ＴｉＮ／酸化物のインターフェースでは、Ｆ含有量は、４０トルのＡＬＤ膜で最も高く、これに１０トルのＡＬＤ膜、３トルのＡＬＤ膜、ならびにＦＦＷおよびＰＶＤ膜が（順に）続く。
図３〜５に見られるフッ素含有量とチャンバ圧力との非線形的な相関関係は、予想外であった。なぜなら、ＷＦ6系のＡＬＤで堆積した膜中のフッ素は一般に、温度などの他のプロセスパラメータの変化にはほとんど反応しないからというのがその理由の一部である。基板の温度を上昇させることで、フッ素含有量をある程度減少させることができるが、ＦＦＷ膜のフッ素含有量に近づけるには十分ではない。さらに、温度が上昇すると、ステップカバレッジが縮小してしまう。これとは対照的に、本明細書に開示した低圧プロセスでは、良好なステップカバレッジ（例えば少なくとも９０％）を得ることができる。フッ素系のタングステン前駆体を用いるＣＶＤ堆積は、図３〜５に示したようにチャンバ圧力に反応しないことにも注意されたい。特定の理論に拘束されるものではないが、ＡＬＤプロセス過程での低チャンバ圧力で、フッ素（Ｆ2）または反応から生じるその他のＦ含有副生成物をＷ膜から拡散させるか、またはＷ膜の表面を堆積された通りに残すことが可能になってよいと思われる。
図２のプロセスでは、反応体をチャンバに供給するのにキャリアガスを使用してよい。使用した場合、キャリアガスの流速は通常、チャンバ圧力がキャリアガスの分圧に近づいてよいように反応体よりも遙かに速い。キャリアガスは、反応体のパルスの間でパージガスとして機能してもよいし、あるいは別のパージガスを使用してもよい。アルゴン、キセノン、クリプトン、窒素、またはヘリウムなどの不活性成分をキャリアガスとして使用してもよい。
様々な実施形態によれば、別のキャリアガスに加えて、またはその代わりに水素をバックグラウンドで流してもよいし流さなくてもよい。実施形態によってはバックグラウンドで水素を流さず、それによって核形成層堆積は水素（Ｈ2）のないプロセスになる。Ｈ2を添加すると、おそらくＨＦの生成によりフッ素の減少を向上させることができる。
フッ素汚染の有害な作用を防止することに加えて、低圧プロセスで抵抗率を低下させることができる。図６は、４０トルのＡＬＤプロセス（バックグラウンドでＨ2あり）およびＨ2なしの３トルのＡＬＤプロセスに対する抵抗率の測定値を示している。ＷＦ6を、タングステン含有前駆体として使用し、Ｂ2Ｈ6を還元剤として使用した。抵抗率は低圧プロセスで著しく低下しており、これは、膜中のＦ不純物の量が減少したことが原因であってよい。図６のデータ生成時に堆積された膜は非晶質で、３トルの膜の抵抗率が非晶質膜にしては極めて低かったことに注意されたい。
図３〜６のデータを生成するのに使用した３トルのＡＬＤ堆積は、１０トルおよび４０トルで堆積するのに使用する道具に限りがあるため、１０トルおよび４０トルのＡＬＤ堆積とは異なる道具で実施されたことに注意されたい。
実施形態によっては、フッ素含有タングステン前駆体を使用して低圧でＡＬＤによってタングステン層を堆積させる前に、フッ素を含まないプロセスで第１のタングステン層を堆積させてよい。このようなプロセスは、例えば、下地層内または層間のインターフェースでフッ素含有量を減少させるのに有用としてよい。図７は、タングステンを堆積する方法の一例における特定の動作を示すプロセスの流れ図である。本方法は、フッ素を含まないプロセスで第１のタングステン層を堆積する（７０２）ことを含む。第１のタングステン層は、例えば、チタン（Ｔｉ）、ＴｉＮ、Ｔｉ／ＴｉＮ、窒化タングステン（ＷＮ）などのバリア層もしくは接着層、またはその他の層に堆積されてよい。実施形態によっては、第１のタングステンは、酸化シリコン層などの誘電層に直接堆積されてよい。
非フッ素プロセスの例には、フッ素含有前駆体を使用しないＡＬＤおよびＣＶＤプロセスなどがある。使用されてよいフッ素を含まないタングステン前駆体の例には、タングステンヘキサカルボニル（Ｗ（ＣＯ）6）、六塩化タングステン（ＷＣｌ6）および五塩化タングステン（ＷＣｌ5）などのタングステン塩化物、ならびにＷ2（ＮＭｅ2）6、Ｗ（ＯＥｔ）6、Ｗ（ＯｎＰｒ）6、（ｔＢｕＮ＝）2Ｗ（ＮＭｅ2）2、（ｔＢｕＮ ）2Ｗ（ＮＥｔＭｅ）2、Ｗ（Ｃｐ）2Ｈ2、Ｗ（ＮＥｔ2）2（ＮＥｔ）2、Ｗ（ｉＰｒＣｐ）2Ｈ2、（ｔＢｕＮ＝）2Ｗ（ＨＮＭｅ）2、Ｗ（ＥｔＣｐ）2Ｈ2およびこれらの誘導体などの有機タングステンの前駆体がある。さらに他の例には、Ｐｒａｘａｉｒ社が販売するエチルシクロペンタジエニル−ジカルボニルニトロシル−タングステン（ＥＤＮＯＷ）、メチルシクロペンタジエニル−ジカルボニルニトロシル−タングステン（ＭＤＮＯＷ）、およびエチルシクロペンタジエニル−トリカルボニル水素化タングステン（ＥＴＨＷ）、ならびに、下記の構造を有すウルタングステンビス（アルキルイミノ）ビス（アルキルアミノ）化合物がある。
Figure 0006971539
 式中、各Ｒは、メチル基、エチル基、プロピル基、ブチル基およびｔｅｒｔ−ブチル基から個別に選択されてよい。これらの基は置換されていてもよいし置換されていなくてもよいが、通常は置換されていない。例えば、タングステン含有前駆体は、ビス（ｔｅｒｔ−ブチルイミノ）ビス（ジメチルアミノ）タングステン（Ｗ［Ｎ（Ｃ4Ｈ9）］2［Ｎ（ＣＨ3）2］2である。
第１のタングステン層は、後続の堆積でフッ素含有タングステンプロセスから生じたフッ素が下地材料に達するのを防ぐのに十分な厚みになるように堆積されてよい。厚み範囲の例は、１０Å〜１００Åであってよいが、この範囲以外の厚みを実現してもよい。
本方法は続いて、フッ素含有前駆体を使用する低圧のＡＬＤで第２のタングステン層を堆積する。ブロック７０４。第２のタングステン層は、第１のタングステン層に直接堆積されたタングステン核形成層であってよい。ブロック７０４は、図２に関して前述したプロセスを必要としてもよい。
ブロック７０４の堆積速度は、ブロック７０２よりも遙かに速くてよい。このように、ブロック７０２では、下地層をフッ素から保護するフッ素を含まない層になってよく、ブロック７０４では、極めて少ないフッ素含有量でより速い堆積になる。
実施形態によっては、タングステン核形成層の堆積に続いて、１つ以上の処理動作を行ってからタングステンのバルク堆積を行ってもよい。堆積したタングステン核形成層をより低い抵抗率で処理することが、例えば米国特許第７，７７２，１１４号および第８，０５８，１７０号および米国特許公報第２０１０−０２６７２３５号に記載され、これらを参照することにより本願に援用する。
タングステン層の低圧でのＡＬＤ堆積に続いて、タングステンのバルク堆積を行ってよい。タングステンのバルク堆積はＣＶＤプロセスで実行でき、このプロセスでは、還元剤およびタングステン含有前駆体が堆積チャンバに流れ込んで特徴部にバルク充填層を堆積する。反応体の流束を１つ以上供給するために不活性キャリアガスを使用してよく、この流束は、事前に混合されていてもいなくてもよい。ＰＮＬまたはＡＬＤプロセスとは異なり、ＣＶＤの動作は一般に、反応体を所望量が堆積されるまで連続的に一緒に流すことを必要とする。特定の実施形態では、ＣＶＤの動作は、複数の段階で、反応体が連続的かつ同時に流れる複数の期間がある状態で、この期間が、１つ以上の反応体が反れて流れる期間で分離されている状態で行われてよい。
上記に列挙したＷＦ6、ＷＣｌ6、ＷＣｌ5、Ｗ（ＣＯ）6または有機タングステン前駆体などだがこれに限定されない様々なタングステン含有ガスを、タングステン含有前駆体として使用できる。特定の実施形態では、タングステン含有前駆体は、ＷＦ6などのハロゲン含有化合物である。特定の実施形態では、還元剤は水素ガスだが、他の還元剤を使用してもよく、それにはシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）ヒドラジン（Ｎ2Ｈ4）、ジボラン（Ｂ2Ｈ6）およびゲルマン（ＧｅＨ4）などがある。多くの実施形態では、ＣＶＤプロセスで水素ガスガスが還元剤として使用される。その他の実施形態によっては、バルクタングステン層を形成するために分解できるタングステン前駆体を使用できる。バルク堆積は、ＡＬＤプロセスなどの他の種類のプロセスを用いて行われてもよい。引き続きさらに、バルク堆積は、連続したＣＶＤプロセスを用いて行われてよい。このようなプロセスの説明が、同時出願された米国特許出願（代理人整理番号ＬＡＭＲＰ１８４／３６０１）に記載されている。温度範囲の例は２００℃〜５００℃であってよい。様々な実施形態によれば、本明細書に記載したＣＶＤのＷ動作のいずれも、例えば約２５０℃〜３５０℃または約３００℃などの低温でのＣＶＤのＷ充填を用いることができる。
堆積は、様々な実施形態によれば、特定の特徴部の輪郭が達成され、かつ／または特定量のタングステンが堆積されるまで進行してよい。実施形態によっては、堆積時間およびその他の関連パラメータは、モデリングおよび／または試行錯誤によって決定されてよい。例えば、ピンチオフになるまでタングステンを特徴部にコンフォーマルに堆積できるインサイドアウト式の充填プロセスで最初に堆積させる場合、特徴部の寸法に基づいて、ピンチオフを達成するタングステンの厚みおよびその堆積時間を決定することが率直なことがある。実施形態によっては、処理チャンバには、堆積動作のエンドポイントを検出するために、ｉｎ−ｓｉｔｕ計測測定を実施する様々なセンサを備えてよい。ｉｎ−ｓｉｔｕ計測の例には、堆積された膜の厚みを算出する光学顕微鏡法および蛍光Ｘ線（ＸＲＦ）などがある。
本明細書に記載したタングステン膜のいずれも、使用する特定の前駆体およびプロセスに応じて、他の化合物、ドーパントおよび／または窒素、炭素、酸素、ホウ素、リン、硫黄、シリコン、ゲルマニウムなどの不純物を含んでいてよいことを理解されたい。膜中のタングステン含有量の範囲は、２０％〜１００％の（原子）タングステンであってよい。多くの実施形態では、膜はタングステンが豊富で、少なくとも５０％の（原子）タングステン、あるいは少なくとも約６０％、７５％、９０％、または９９％の（原子）タングステンを含んでいる。実施形態によっては、膜は、金属または元素状態のタングステン（Ｗ）と、炭化タングステン（ＷＣ）、窒化タングステン（ＷＮ）などのその他のタングステン含有化合物との混合物であってよい。
これらの材料のＣＶＤ、ＡＬＤおよび低圧ＡＬＤ堆積は、任意の適切な前駆体を使用することを含むことができる。例えば、窒化タングステンのＣＶＤおよびＡＬＤ堆積は、以下にさらに詳細に説明するように、ハロゲン含有化合物と、ハロゲンがなくタングステン含有かつ窒素含有の化合物とを使用することを含むことができる。チタン含有層のＣＶＤおよびＡＬＤ堆積は、チタンを含有する前駆体、例としてテトラキス（ジメチルアミノ）チタン（ＴＤＭＡＴ）および塩化チタン（ＴｉＣｌ4）と、必要であれば１つ以上の共反応体とを使用することを含むことができる。タンタル含有層のＣＶＤおよびＡＬＤ堆積は、ペンタキス−ジメチルアミノタンタル（ＰＤＭＡＴ）およびＴａＦ5などの前駆体と、必要であれば１つ以上の共反応体とを使用することを含むことができる。コバルト含有層のＣＶＤおよびＡＬＤ堆積は、トリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナト）コバルト、ビス（シクロペンタジエニル）コバルト、およびジコバルトヘキサカルボニルブチルアセチレンなどの前駆体と、１つ以上の共反応体とを使用することを含むことができる。ニッケル含有層のＣＶＤおよびＡＬＤ堆積は、シクロペンタジエニルアリルニッケル（ＣｐＡｌｌｙｌＮｉ）およびＭｅＣｐ2Ｎｉなどの前駆体を使用することを含むことができる。共反応体の例には、Ｎ2、ＮＨ3、Ｎ2Ｈ4、Ｎ2Ｈ6、ＳｉＨ4、Ｓｉ3Ｈ6、Ｂ2Ｈ6、Ｈ2、およびＡｌＣｌ3があり得る。本明細書に記載の方法は、フッ素含有前駆体を使用する様々な膜のＡＬＤに使用されてよい。
装置
開示した実施形態を実施するために、任意の適切なチャンバを使用してよい。例としての堆積装置には様々なシステムがあり、例えば、米国カリフォルニア州フリーモント市所在のＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐ．，が販売しているＡＬＴＵＳ（登録商標）およびＡＬＴＵＳ（登録商標）Ｍａｘ、またはその他の多岐にわたる市販の処理システムがある。実施形態によっては、低圧ＡＬＤは、単一の堆積チャンバ内に設置された２つ、５つ、あるいはそれよりも多くの堆積ステーションのうちの１つであるステーションで実施されてよい。そのため、例えば、ジボランおよび六フッ化タングステンは、基板表面に局所的な雰囲気を生み出す別個のガス供給システムを使用して、ステーションで半導体基板の表面に交互に導入されてよい。フッ素を含まないタングステン堆積、またはＣＶＤに対して別のステーションを使用してよい。並列処理でタングステンを堆積するために２つ以上のステーションを使用してよい。その代わりに、様々な動作を２つ以上のステーションにわたって順に実施させるためにウエハを割り出ししてよい。
図８は、実施形態に従ってタングステン薄膜を堆積させるプロセスを実行するのに適している処理システムのブロック図である。システム８００は、搬送モジュール８０３を備えている。搬送モジュール８０３は、様々な反応モジュールどうしの間を移動するため、清潔な加圧環境を提供して処理されている基板が汚染されるリスクを最小に抑える。搬送モジュール８０３に取り付けられているのは、実施形態によるＡＬＤおよびＣＶＤを実施する能力があるマルチステーション反応装置８０９である。マルチステーション反応装置８０９は、実施形態によっては、低圧でのタングステンＡＬＤおよび／またはタングステンＣＶＤを実施するのに使用されてもよい。マルチステーション反応装置８０９は、開示した実施形態による動作を順に実施してよい複数のステーション８１１、８１３、８１５、および８１７を備えていてよい。例えば、マルチステーション反応装置８０９は、ステーション８１１がＡＬＤによるフッ素を含まない核形成層の堆積を実施し、ステーション８１３が低圧ＡＬＤを実施し、ステーション８１５および８１７がＣＶＤを実施するように構成されることが可能である。ステーションは、加熱された基台もしくは基板支持体、１つ以上のガス入口もしくはシャワーヘッドまたは散布プレートを備えていてよい。基板支持体９０２およびシャワーヘッド９０３を備えている堆積ステーション９００の一例を図９に示している。基台部分９０１にヒータを設けてよい。基台９０１は、ウエハを固定するためのチャックを備えていてよい。特定の実施形態では、低圧環境を用意しやすくするために、真空チャックよりも静電チャックまたは機械チャックを用いてよい。ガスは、排気管（図示せず）を介して堆積ステーション９００の外へ排出されてよい。
また、搬送モジュール８０３には、プラズマまたは化学的な（プラズマではない）プレクリーンを実施する能力がある１つ以上の単一ステーションモジュールまたはマルチステーションモジュール８０７を取り付けてもよい。モジュールは、例えば堆積プロセス用に基板を準備するための様々な処理に使用されてもよい。システム８００は、１つ以上のウエハ供給源モジュール８０１も備え、このモジュールにウエハが処理前後に格納される。空気搬送チャンバ８１９にある空気ロボット（図示せず）が、まずウエハを供給源モジュール８０１からロードロック８２１に移動させてよい。搬送モジュール８０３にあるウエハ搬送装置（一般にはロボットアームユニット）が、ウエハをロードロック８２１から搬送モジュール８０３に取り付けられたモジュールに移動させ、かつ同モジュールの中に移動させる。
様々な実施形態では、堆積過程でプロセスの条件を制御するためにシステムコントローラ８２９が用いられる。コントローラ８２９は通常、１つ以上の記憶装置および１つ以上のプロセッサを備える。Ａプロセッサは、ＣＰＵまたはコンピュータ、アナログおよび／またはデジタル入力／出力接続部、ステッパモータの制御盤などを備えていてよい。
コントローラ８２９は、堆積装置の全動作を制御してよい。システムコントローラ８２９は、タイミング、ガスの混合、チャンバの圧力、チャンバの温度、ウエハの温度、ウエハのチャックまたは基台の位置、および特定のプロセスの他のパラメータを制御する命令セットを含んでいるシステム制御ソフトウェアを実行する。実施形態によっては、コントローラ８２９に接続している記憶装置に格納されたその他のコンピュータプログラムを用いてよい。
通常は、コントローラ８２９に接続しているユーザインターフェースがある。ユーザインターフェースは、表示画面、装置のグラフィックソフトウェアディスプレイおよび／またはプロセス条件、ならびにポインティングデバイス、キーボード、タッチ画面、マイクロフォンなどのユーザ入力デバイスを備えていてよい。
システム制御ロジックは、任意の適切な方法で構成されてよい。一般に、ロジックは、ハードウェアおよび／またはソフトウェアに設計または構成され得る。ドライブ回路を制御するための命令は、ハードコードされてもよいし、ソフトウェアとして提供されてもよい。命令は、「プログラミング」によって提供されてよい。このようなプログラミングは、デジタルシグナルプロセッサ、特定用途集積回路、およびハードウェアとして実装された特別なアルゴリズムを有するその他のデバイスにハードコードされたロジックなど、任意の形態のロジックを含むことが理解される。プログラミングは、汎用プロセッサ上で実行されてよいソフトウェアまたはファームウェアの命令を含むことも理解される。システム制御ソフトウェアは、任意の適切なコンピュータ可読プログラミング言語でコード化されてよい。
ゲルマニウム含有還元剤のパルス、水素の流れ、およびタングステン含有前駆体のパルス、ならびに一連のプロセスにあるその他のプロセスを制御するためのコンピュータプログラムコードは、任意の従来のコンピュータ可読プログラミング言語、例えばアセンブリ言語、Ｃ、Ｃ＋＋、Ｐａｓｃａｌ、Ｆまたはｔｒａｎなどで記述され得る。プログラムで識別されたタスクを実施するために、コンパイルされたオブジェクトコードまたはスクリプトがプロセッサによって実行される。また、前述したように、プログラムコードはハードコードされてよい。
コントローラのパラメータは、プロセスの条件、例えば、処理ガスの組成および流速、温度、圧力、冷却ガスの圧力、基板の温度、ならびにチャンバの壁の温度などに関連している。これらのパラメータは、レシピの形態でユーザに提供されており、ユーザインターフェースを用いて入力されてよい。
プロセスを監視する信号が、システムコントローラ８２９のアナログおよび／またはデジタル入力接続部を介して提供されてよい。プロセスを制御するための信号は、システム８００のアナログおよびデジタル出力接続部に出力される。
システムソフトウェアは、多くの異なる方法で設計または構成されてよい。例えば、様々なチャンバ構成要素のサブルーチンまたは制御オブジェクトは、開示した実施形態に従って堆積プロセスを実行するのに必要なチャンバ構成要素の動作を制御するために記述されてよい。そのためのプログラムまたはプログラムの一部の例には、基板位置決めコード、処理ガス制御コード、圧力制御コード、およびヒータ制御コードがある。
実施形態によっては、コントローラ８２９はシステムの一部であり、このシステムは、前述した例の一部であってよい。このようなシステムは、半導体処理設備を備えることができ、これには、処理用の１つまたは複数の処理ツール、１つまたは複数のチャンバ、１つまたは複数のプラットフォーム、および／または特定の処理用構成要素（ウエハの基台、ガス流システムなど）がある。これらのシステムは、半導体のウエハまたは基板を処理する前、その最中および後に動作を制御するための電子機器と一体化していてよい。電子機器は、「コントローラ」と呼んでよく、このコントローラは、１つまたは複数のシステムの様々な構成要素またはサブ部分を制御してよい。コントローラ８２９は、処理要件および／またはシステムの種類に応じて、本明細書に開示した任意のプロセスを制御するようにプログラムされてよく、それには、処理ガスの供給、温度設定（例えば加熱および／または冷却）、圧力設定、真空設定、電力設定、流束設定、流体供給設定、位置決めおよび動作の設定、ツールおよびその他の搬送機へのウエハの搬送およびそこからの搬出、ならびに／または特定のシステムに接続しているか、同システムとインターフェースで接続しているロードロックがある。
概して、コントローラは、様々な集積回路、ロジック、メモリ、および／または命令を受け取り、命令を出し、動作を制御し、洗浄動作を可能にし、エンドポイント測定を可能にするソフトウェアなどを有する電子機器であると定義されてよい。集積回路は、プログラム命令を格納するファームウェア形態のチップ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）と定義されたチップ、および／または１つ以上のマイクロプロセッサ、またはプログラム命令（例えばソフトウェア）を実行するマイクロコントローラを備えていてよい。プログラム命令は、様々な個別設定（またはプログラムファイル）の形態でコントローラに通信される命令であってよく、半導体ウエハ上で、もしくは半導体ウエハに対して、またはシステムに対して特定のプロセスを実行するための動作パラメータを規定する。動作パラメータは、実施形態によっては、１つ以上の層、材料、金属、酸化物、シリコン、二酸化シリコン、表面、回路、および／またはウエハのダイの製造過程で１つ以上の処理工程を達成するために、プロセスのエンジニアが規定するレシピの一部であってよい。
コントローラ８２９は、実施形態によっては、システムと一体化して同システムに連結しているか、そうでなければシステムにネットワークで接続しているか、これらの組み合わせであるコンピュータの一部であってもよいし、同コンピュータに連結していてもよい。例えば、コントローラ８２９は、「クラウド」にあってもよいし、工場ホストコンピュータシステムの全体または一部にあってもよく、これによって、ウエハの処理へのリモートアクセスが可能になり得る。コンピュータは、システムへのリモートアクセスを可能にして、現在の製造動作の進捗を監視したり、過去の製造動作の履歴を調べたり、複数の製造動作から傾向または性能の指標を調べたり、現在の処理のパラメータを変更したり、現在の処理に続く処理工程を設定したり、新たなプロセスを開始したりしてよい。いくつかの例では、リモートコンピュータ（例えばサーバ）が、プロセスのレシピをネットワーク上でシステムに提供でき、このネットワークには、ローカルネットワークまたはインターネットがあってよい。リモートコンピュータは、パラメータおよび／または設定の入力またはプログラミングを可能にするユーザインターフェースを備えていてよく、このパラメータおよび／または設定はその後、リモートコンピュータからシステムに通信される。いくつかの例では、コントローラは、データの形態で命令を受け取り、この命令は、１つ以上の動作過程で実施される処理工程の各々に対してパラメータを指定する。パラメータは、実施されるプロセスの種類、および、コントローラがインターフェースで接続されるか制御するように構成されているツールの種類に特有のものであってよいことを理解されたい。そのため、前述したように、一緒にネットワーク接続され、本明細書に記載のプロセスおよび制御などの共通の目的に向けて機能する１つ以上の別々のコントローラを備えることなどによって、コントローラは分配されてよい。このような目的のために分配されたコントローラの一例が、チャンバにある１つ以上の集積回路が、（例えばプラットフォームレベルで、またはリモートコンピュータの一部として）チャンバでのプロセスを制御するために協働する遠隔に位置している１つ以上の集積回路と通信している例である。
非限定的に、例としてのシステムには、プラズマエッチングチャンバまたはモジュール、堆積チャンバまたはモジュール、スピンリンスチャンバまたはモジュール、金属めっきチャンバまたはモジュール、洗浄チャンバまたはモジュール、ベベルエッジエッチングチャンバまたはモジュール、ＰＶＤチャンバまたはモジュール、ＣＶＤチャンバまたはモジュール、ＡＬＤチャンバまたはモジュール、原子層エッチング（ＡＬＥ）チャンバまたはモジュール、イオン注入チャンバまたはモジュール、トラックチャンバまたはモジュール、ならびに、半導体ウエハの製造および／または生産に関連するか使用されてよい任意のその他の半導体処理システムがあってよい。
上記のように、ツールによって実施される１つまたは複数の処理工程に応じて、コントローラは、１つ以上の他のツールの回路またはモジュール、他のツールの構成要素、クラスタツール、他のツールのインターフェース、隣接しているツール、近辺にあるツール、工場全体にあるツール、主コンピュータ、別のコントローラ、または、ツールの場所および／または半導体製造工場内のロードポートへウエハの容器を運搬し、そこから搬出する材料輸送に使用するツールと通信していることがある。
コントローラ８２９は、様々なプログラムを備えていてよい。基板位置決めプログラムは、基板を基台またはチャックの上にロードし、基板とガスの入口および／またはターゲットなどのチャンバの他の部分との間の空間を制御するのに使用されるチャンバ構成要素を制御するためのプログラムコードを含んでいてよい。処理ガス制御プログラムは、ガスの組成、流束、パルス時間を制御するため、かつ任意選択で、チャンバ内の圧力を安定させるために堆積前にチャンバにガスを流すためのコードを含んでいてよい。圧力制御プログラムは、例えばチャンバの排出システムにあるスロットルバルブを調節することでチャンバ内の圧力を制御するためのコードを含んでいてよい。ヒータ制御プログラムは、基板を加熱するのに使用される加熱ユニットへの電流を制御するためのコードを含んでいてよい。その代わりに、ヒータ制御プログラムは、ヘリウムなどの熱伝達ガスをウエハのチャックに供給するのを制御してもよい。
堆積過程で監視されてよいチャンバセンサの例には、質量流コントローラ、マノメータなどの圧力センサ、および基台またはチャックに位置している熱電対がある。所望のプロセス条件を維持するために、これらのセンサから得られたデータを用いて、適切にプログラムされたフィードバックおよび制御アルゴリズムを使用してよい。
以下は、半導体処理ツールの単一または複数のチャンバにおいて開示した実施形態の実施を説明している。本明細書に記載の装置およびプロセスは、例えば半導体デバイス、ディスプレイ、ＬＥＤ、光起電性パネルなどの製造または生産用に、リソグラフィパターニングのツールまたはプロセスと合わせて使用されてよい。通常は、必ずしも必要ではないが、そのようなツール／プロセスは、共通の製造設備で一緒に使用または実行される。膜のリソグラフィパターニングは通常、以下の工程の一部または全部を含み、各工程には多数の可能なツールが備わっている：（１）スピンオン用のツールまたはスプレイオン用のツールを用いて、ワークピース、すなわち基板上にフォトレジストを塗布する；（２）ホットプレートまたは炉またはＵＶ硬化用のツールを用いてフォトレジストを硬化させる；（３）ウエハステッパなどのツールを用いてフォトレジストを可視光線またはＵＶまたはＸ線に曝露する；（４）レジストを選択的に除去するようにレジストを露光し、それによってウェットベンチなどのツールを用いてそれをパターニングする；（５）ドライエッチングまたはプラズマ支援エッチング用のツールを用いてレジストパターンを下地膜またはワークピースに転写させる；および（６）ＲＦまたはマイクロ波のプラズマレジストストリッパなどのツールを用いてレジストを除去する。本発明は以下の適用例としても実現できる。
［適用例１］
方法であって、
フッ素含有タングステン前駆体と還元剤との交互のパルスに基板を曝露し、これによってタングステン含有膜を前記基板に堆積させることを含み、
前記フッ素含有タングステン前駆体がパルスを発生させている間、前記基板を収容しているチャンバのチャンバ圧力は１０トル未満であり、前記タングステン含有膜中のフッ素濃度は、１０ １９ 原子／ｃｍ ３ 未満である、方法。
［適用例２］
前記チャンバ圧力は７トル未満である、適用例１に記載の方法。
［適用例３］
前記チャンバ圧力は５トル未満である、適用例１に記載の方法。
［適用例４］
前記タングステン含有膜はタングステン核形成層である、適用例１に記載の方法。
［適用例５］
前記タングステン含有膜は、フッ素を含まないプロセスを介して堆積された第１のタングステン含有膜上に堆積される、適用例１〜４のいずれか一項に記載の方法。
［適用例６］
前記タングステン含有膜は、バリア層上に堆積される、適用例１〜４のいずれか一項に記載の方法。
［適用例７］
前記還元剤は、シリコン含有還元剤、ホウ素含有還元剤、およびゲルマニウム含有還元剤から選択される、適用例１〜４のいずれか一項に記載の方法。
［適用例８］
前記フッ素含有タングステン前駆体のパルスは、水素（Ｈ ２ ）を含んでいる、適用例１〜４のいずれか一項に記載の方法。
［適用例９］
前記タングステン含有膜の抵抗率は１３０μΩ／ｃｍ未満である、適用例１〜４のいずれか一項に記載の方法。
［適用例１０］
前記タングステン含有膜の抵抗率は１１０μΩ／ｃｍ未満である、適用例１〜４のいずれか一項に記載の方法。
［適用例１１］
前記タングステン含有膜上への化学気相堆積（ＣＶＤ）によってタングステンバルク層を堆積させることをさらに含む、適用例１〜４のいずれか一項に記載の方法。
［適用例１２］
前記タングステン含有膜中のフッ素濃度は１０ １８ 原子／ｃｍ ３ 未満である、適用例１〜４のいずれか一項に記載の方法。
［適用例１３］
方法であって、
フッ素を含まないプロセスによって第１のタングステン含有膜を基板上に堆積させることと、
フッ素含有前駆体を用いる原子層の堆積によって第２のタングステン含有膜を第１のタングステン含有膜に堆積させることと
を含み、
前記第２のタングステン含有膜の堆積中に前記基板を収容しているチャンバのチャンバ圧力が１０トル未満である、方法。
［適用例１４］
前記第１のタングステン含有膜は、バリア層上に堆積される、適用例１３に記載の方法。
［適用例１５］
前記第１のタングステン含有膜は、酸化シリコン上に堆積される、適用例１３に記載の方法。
［適用例１６］
前記チャンバ圧力は７トル未満である、適用例１３または１４に記載の方法。
［適用例１７］
前記チャンバ圧力は５トル未満である、適用例１３または１４に記載の方法。
［適用例１８］
前記第２のタングステン含有膜中のフッ素濃度は、１０ １９ 原子／ｃｍ ３ 未満である、適用例１３または１４に記載の方法。
［適用例１９］
前記第２のタングステン含有膜中のフッ素濃度は、１０ １８ 原子／ｃｍ ３ 未満である、適用例１３または１４に記載の方法。
［適用例２０］
基板を処理する装置であって、
（ａ）基板を保持するように構成された基台を備える少なくとも１つの処理チャンバと、
（ｂ）真空空間に連結させるための少なくとも１つの出口と、
（ｃ）１つ以上の処理ガス供給源に連結している１つ以上の処理ガス入口と、
（ｄ）前記装置内の動作を制御するためのコントローラであって、還元剤およびフッ素含有タングステン前駆体を交互にパルスした状態で前記処理チャンバに導入するための機械可読命令を含む、コントローラと、を備え、
前記チャンバの圧力は１０トル未満である、装置。

Claims (16)

  1. 方法であって、
    フッ素含有タングステン前駆体と還元剤との交互のパルスに基板を曝露し、これによってタングステン含有膜を前記基板に堆積させることを含み、
    前記フッ素含有タングステン前駆体がパルスを発生させている間、前記基板を収容しているチャンバのチャンバ圧力は５トル未満であり、前記タングステン含有膜中のフッ素濃度は、１０１８原子／ｃｍ３未満である、方法。
  2. 前記チャンバ圧力は３トル未満である、請求項１に記載の方法。
  3. 前記タングステン含有膜はタングステン核形成層である、請求項１に記載の方法。
  4. 前記タングステン含有膜は、フッ素を含まないプロセスを介して堆積された第１のタングステン含有膜上に堆積される、請求項１〜３のいずれか一項に記載の方法。
  5. 前記タングステン含有膜は、バリア層上に堆積される、請求項１〜３のいずれか一項に記載の方法。
  6. 前記還元剤は、シリコン含有還元剤、ホウ素含有還元剤、およびゲルマニウム含有還元剤から選択される、請求項１〜３のいずれか一項に記載の方法。
  7. 前記フッ素含有タングステン前駆体のパルスは、水素（Ｈ２）を含んでいる、請求項１〜３のいずれか一項に記載の方法。
  8. 前記タングステン含有膜の抵抗率は１３０μΩ／ｃｍ未満である、請求項１〜３のいずれか一項に記載の方法。
  9. 前記タングステン含有膜の抵抗率は１１０μΩ／ｃｍ未満である、請求項１〜３のいずれか一項に記載の方法。
  10. 前記タングステン含有膜上への化学気相堆積（ＣＶＤ）によってタングステンバルク層を堆積させることをさらに含む、請求項１〜３のいずれか一項に記載の方法。
  11. 方法であって、
    フッ素を含まないプロセスによって第１のタングステン含有膜を基板上に堆積させることと、
    フッ素含有前駆体を用いる原子層の堆積によって第２のタングステン含有膜を前記第１のタングステン含有膜に堆積させることと
    を含み、
    前記第２のタングステン含有膜の堆積中に前記基板を収容しているチャンバのチャンバ圧力が５トル未満であり、前記第２のタングステン含有膜中のフッ素濃度は、１０１８原子／ｃｍ３未満である、方法。
  12. 前記第１のタングステン含有膜は、バリア層上に堆積される、請求項１１に記載の方法。
  13. 前記第１のタングステン含有膜は、酸化シリコン上に堆積される、請求項１１に記載の方法。
  14. 前記チャンバ圧力は３トル未満である、請求項１１または１２に記載の方法。
  15. 前記第２のタングステン含有膜中のフッ素濃度のプロフィールは、前記フッ素濃度が１０１８原子／ｃｍ３未満である第１のプロフィール部分を有することを特徴とし、前記第１のプロフィール部分は、前記第２のタングステン含有膜の厚みの大半を示す、請求項１１または１２に記載の方法。
  16. 基板を処理する装置であって、
    （ａ）基板を保持するように構成された基台を備える少なくとも１つの処理チャンバと、
    （ｂ）真空空間に連結させるための少なくとも１つの出口と、
    （ｃ）１つ以上の処理ガス供給源に連結している１つ以上の処理ガス入口と、
    （ｄ）前記装置内の動作を制御するためのコントローラであって、還元剤およびフッ素含有タングステン前駆体を交互にパルスした状態で前記処理チャンバに導入して１０１８原子／ｃｍ３未満の合計フッ素濃度を有するタングステン含有膜を堆積するための機械可読命令を含む、コントローラと、を備え、
    前記チャンバの圧力は５トル未満である、装置。
JP2016105216A 2015-05-27 2016-05-26 フッ素含有量が少ないタングステン膜 Active JP6971539B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/723,275 US9754824B2 (en) 2015-05-27 2015-05-27 Tungsten films having low fluorine content
US14/723,275 2015-05-27

Publications (3)

Publication Number Publication Date
JP2017014615A JP2017014615A (ja) 2017-01-19
JP2017014615A5 JP2017014615A5 (ja) 2019-09-05
JP6971539B2 true JP6971539B2 (ja) 2021-11-24

Family

ID=57398986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016105216A Active JP6971539B2 (ja) 2015-05-27 2016-05-26 フッ素含有量が少ないタングステン膜

Country Status (4)

Country Link
US (1) US9754824B2 (ja)
JP (1) JP6971539B2 (ja)
KR (1) KR102678471B1 (ja)
TW (1) TWI709656B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102131581B1 (ko) 2012-03-27 2020-07-08 노벨러스 시스템즈, 인코포레이티드 텅스텐 피처 충진
US9969622B2 (en) 2012-07-26 2018-05-15 Lam Research Corporation Ternary tungsten boride nitride films and methods for forming same
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US9793139B2 (en) * 2015-10-29 2017-10-17 Sandisk Technologies Llc Robust nucleation layers for enhanced fluorine protection and stress reduction in 3D NAND word lines
JP6710089B2 (ja) * 2016-04-04 2020-06-17 東京エレクトロン株式会社 タングステン膜の成膜方法
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
US10283404B2 (en) * 2017-03-30 2019-05-07 Lam Research Corporation Selective deposition of WCN barrier/adhesion layer for interconnect
KR102331573B1 (ko) 2017-03-31 2021-11-25 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
CN110731003B (zh) 2017-04-10 2024-03-26 朗姆研究公司 含钼的低电阻率的膜
US10460987B2 (en) * 2017-05-09 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device with integrated antenna and manufacturing method thereof
JP2020530881A (ja) * 2017-08-14 2020-10-29 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ ３次元垂直ｎａｎｄワード線用の金属充填プロセス
JP7018748B2 (ja) * 2017-11-28 2022-02-14 東京エレクトロン株式会社 成膜方法及び成膜条件の算出方法
US10665685B2 (en) * 2017-11-30 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method thereof
TWI713961B (zh) * 2018-01-15 2020-12-21 美商應用材料股份有限公司 針對碳化鎢膜改善附著及缺陷之技術
WO2019209381A1 (en) 2018-04-24 2019-10-31 Applied Materials, Inc. Tungsten deposition without barrier layer
CN112262457A (zh) 2018-05-03 2021-01-22 朗姆研究公司 在3d nand结构中沉积钨和其他金属的方法
KR20200141522A (ko) * 2018-05-04 2020-12-18 어플라이드 머티어리얼스, 인코포레이티드 금속 필름들의 증착
KR102513403B1 (ko) * 2018-07-30 2023-03-24 주식회사 원익아이피에스 텅스텐 증착 방법
CN113169056A (zh) * 2018-11-19 2021-07-23 朗姆研究公司 用于钨的钼模板
US11972952B2 (en) 2018-12-14 2024-04-30 Lam Research Corporation Atomic layer deposition on 3D NAND structures
SG11202108217UA (en) * 2019-01-28 2021-08-30 Lam Res Corp Deposition of metal films
SG11202109796QA (en) 2019-03-11 2021-10-28 Lam Res Corp Precursors for deposition of molybdenum-containing films
US12002679B2 (en) 2019-04-11 2024-06-04 Lam Research Corporation High step coverage tungsten deposition
JP2022544931A (ja) 2019-08-12 2022-10-24 ラム リサーチ コーポレーション タングステン堆積
JP7295749B2 (ja) * 2019-09-13 2023-06-21 キオクシア株式会社 半導体装置の製造方法
US11776980B2 (en) * 2020-03-13 2023-10-03 Applied Materials, Inc. Methods for reflector film growth
JP2023026869A (ja) * 2021-08-16 2023-03-01 キオクシア株式会社 半導体記憶装置及び半導体記憶装置の製造方法
US12037682B2 (en) 2021-10-05 2024-07-16 Applied Materials, Inc. Methods for forming low resistivity tungsten features

Family Cites Families (244)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI117944B (fi) 1999-10-15 2007-04-30 Asm Int Menetelmä siirtymämetallinitridiohutkalvojen kasvattamiseksi
JPS5629648A (en) 1979-08-16 1981-03-25 Toshiba Tungaloy Co Ltd High hardness sintered body
JPS62216224A (ja) 1986-03-17 1987-09-22 Fujitsu Ltd タングステンの選択成長方法
JPS62260340A (ja) 1986-05-06 1987-11-12 Toshiba Corp 半導体装置の製造方法
US4746375A (en) 1987-05-08 1988-05-24 General Electric Company Activation of refractory metal surfaces for electroless plating
US4962063A (en) 1988-11-10 1990-10-09 Applied Materials, Inc. Multistep planarized chemical vapor deposition process with the use of low melting inorganic material for flowing while depositing
JPH02187031A (ja) 1989-01-14 1990-07-23 Sharp Corp 半導体装置
US5250329A (en) 1989-04-06 1993-10-05 Microelectronics And Computer Technology Corporation Method of depositing conductive lines on a dielectric
GB8907898D0 (en) 1989-04-07 1989-05-24 Inmos Ltd Semiconductor devices and fabrication thereof
US5028565A (en) 1989-08-25 1991-07-02 Applied Materials, Inc. Process for CVD deposition of tungsten layer on semiconductor wafer
DE69033760T2 (de) 1990-01-08 2001-10-25 Lsi Logic Corp Struktur zum Filtern von Prozessgasen zum Einsatz in einer Kammer für chemische Dampfabscheidung
KR100209856B1 (ko) 1990-08-31 1999-07-15 가나이 쓰도무 반도체장치의 제조방법
JPH04142061A (ja) 1990-10-02 1992-05-15 Sony Corp タングステンプラグの形成方法
US5250467A (en) 1991-03-29 1993-10-05 Applied Materials, Inc. Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
US5308655A (en) 1991-08-16 1994-05-03 Materials Research Corporation Processing for forming low resistivity titanium nitride films
US5567583A (en) 1991-12-16 1996-10-22 Biotronics Corporation Methods for reducing non-specific priming in DNA detection
JPH05226280A (ja) 1992-02-14 1993-09-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CA2067565C (en) 1992-04-29 1999-02-16 Ismail T. Emesh Deposition of tungsten
US5370739A (en) 1992-06-15 1994-12-06 Materials Research Corporation Rotating susceptor semiconductor wafer processing cluster tool module useful for tungsten CVD
US5326723A (en) 1992-09-09 1994-07-05 Intel Corporation Method for improving stability of tungsten chemical vapor deposition
KR950012738B1 (ko) 1992-12-10 1995-10-20 현대전자산업주식회사 반도체소자의 텅스텐 콘택 플러그 제조방법
JP3014019B2 (ja) 1993-11-26 2000-02-28 日本電気株式会社 半導体装置の製造方法
KR970009867B1 (ko) 1993-12-17 1997-06-18 현대전자산업 주식회사 반도체 소자의 텅스텐 실리사이드 형성방법
JP3291889B2 (ja) 1994-02-15 2002-06-17 ソニー株式会社 ドライエッチング方法
DE69518710T2 (de) 1994-09-27 2001-05-23 Applied Materials Inc Verfahren zum Behandeln eines Substrats in einer Vakuumbehandlungskammer
JPH08115984A (ja) 1994-10-17 1996-05-07 Hitachi Ltd 半導体装置及びその製造方法
US6001729A (en) 1995-01-10 1999-12-14 Kawasaki Steel Corporation Method of forming wiring structure for semiconductor device
JP2737764B2 (ja) 1995-03-03 1998-04-08 日本電気株式会社 半導体装置及びその製造方法
JPH0922896A (ja) 1995-07-07 1997-01-21 Toshiba Corp 金属膜の選択的形成方法
JPH0927596A (ja) 1995-07-11 1997-01-28 Sanyo Electric Co Ltd 半導体装置の製造方法
US5863819A (en) 1995-10-25 1999-01-26 Micron Technology, Inc. Method of fabricating a DRAM access transistor with dual gate oxide technique
TW310461B (ja) 1995-11-10 1997-07-11 Matsushita Electric Ind Co Ltd
US6017818A (en) 1996-01-22 2000-01-25 Texas Instruments Incorporated Process for fabricating conformal Ti-Si-N and Ti-B-N based barrier films with low defect density
US5833817A (en) 1996-04-22 1998-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving conformity and contact bottom coverage of sputtered titanium nitride barrier layers
US5633200A (en) 1996-05-24 1997-05-27 Micron Technology, Inc. Process for manufacturing a large grain tungsten nitride film and process for manufacturing a lightly nitrided titanium salicide diffusion barrier with a large grain tungsten nitride cover layer
US5963833A (en) 1996-07-03 1999-10-05 Micron Technology, Inc. Method for cleaning semiconductor wafers and
US5916365A (en) 1996-08-16 1999-06-29 Sherman; Arthur Sequential chemical vapor deposition
US5916634A (en) 1996-10-01 1999-06-29 Sandia Corporation Chemical vapor deposition of W-Si-N and W-B-N
KR100214852B1 (ko) 1996-11-02 1999-08-02 김영환 반도체 디바이스의 금속 배선 형성 방법
US6310300B1 (en) 1996-11-08 2001-10-30 International Business Machines Corporation Fluorine-free barrier layer between conductor and insulator for degradation prevention
KR100255516B1 (ko) 1996-11-28 2000-05-01 김영환 반도체 장치의 금속배선 및 그 형성방법
US6297152B1 (en) 1996-12-12 2001-10-02 Applied Materials, Inc. CVD process for DCS-based tungsten silicide
JP3090074B2 (ja) 1997-01-20 2000-09-18 日本電気株式会社 半導体装置及びその製造方法
US5804249A (en) 1997-02-07 1998-09-08 Lsi Logic Corporation Multistep tungsten CVD process with amorphization step
US6156382A (en) 1997-05-16 2000-12-05 Applied Materials, Inc. Chemical vapor deposition process for depositing tungsten
US6037248A (en) 1997-06-13 2000-03-14 Micron Technology, Inc. Method of fabricating integrated circuit wiring with low RC time delay
US6287965B1 (en) 1997-07-28 2001-09-11 Samsung Electronics Co, Ltd. Method of forming metal layer using atomic layer deposition and semiconductor device having the metal layer as barrier metal layer or upper or lower electrode of capacitor
US5956609A (en) 1997-08-11 1999-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing stress and improving step-coverage of tungsten interconnects and plugs
US5795824A (en) 1997-08-28 1998-08-18 Novellus Systems, Inc. Method for nucleation of CVD tungsten films
US5913145A (en) 1997-08-28 1999-06-15 Texas Instruments Incorporated Method for fabricating thermally stable contacts with a diffusion barrier formed at high temperatures
US5926720A (en) 1997-09-08 1999-07-20 Lsi Logic Corporation Consistent alignment mark profiles on semiconductor wafers using PVD shadowing
US6861356B2 (en) 1997-11-05 2005-03-01 Tokyo Electron Limited Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
US7829144B2 (en) 1997-11-05 2010-11-09 Tokyo Electron Limited Method of forming a metal film for electrode
US6099904A (en) 1997-12-02 2000-08-08 Applied Materials, Inc. Low resistivity W using B2 H6 nucleation step
US6284316B1 (en) 1998-02-25 2001-09-04 Micron Technology, Inc. Chemical vapor deposition of titanium
JPH11260759A (ja) 1998-03-12 1999-09-24 Fujitsu Ltd 半導体装置の製造方法
US6452276B1 (en) 1998-04-30 2002-09-17 International Business Machines Corporation Ultra thin, single phase, diffusion barrier for metal conductors
US6066366A (en) 1998-07-22 2000-05-23 Applied Materials, Inc. Method for depositing uniform tungsten layers by CVD
US6143082A (en) 1998-10-08 2000-11-07 Novellus Systems, Inc. Isolation of incompatible processes in a multi-station processing chamber
KR100273767B1 (ko) 1998-10-28 2001-01-15 윤종용 반도체소자의 텅스텐막 제조방법 및 그에 따라 제조되는 반도체소자
US6037263A (en) 1998-11-05 2000-03-14 Vanguard International Semiconductor Corporation Plasma enhanced CVD deposition of tungsten and tungsten compounds
US6331483B1 (en) 1998-12-18 2001-12-18 Tokyo Electron Limited Method of film-forming of tungsten
KR100296126B1 (ko) 1998-12-22 2001-08-07 박종섭 고집적 메모리 소자의 게이트전극 형성방법
US20010014533A1 (en) 1999-01-08 2001-08-16 Shih-Wei Sun Method of fabricating salicide
JP3206578B2 (ja) 1999-01-11 2001-09-10 日本電気株式会社 多層配線構造をもつ半導体装置の製造方法
JP4570704B2 (ja) 1999-02-17 2010-10-27 株式会社アルバック バリア膜製造方法
US6306211B1 (en) 1999-03-23 2001-10-23 Matsushita Electric Industrial Co., Ltd. Method for growing semiconductor film and method for fabricating semiconductor device
TW452607B (en) 1999-03-26 2001-09-01 Nat Science Council Production of a refractory metal by chemical vapor deposition of a bilayer-stacked tungsten metal
US6245654B1 (en) 1999-03-31 2001-06-12 Taiwan Semiconductor Manufacturing Company, Ltd Method for preventing tungsten contact/via plug loss after a backside pressure fault
US6294468B1 (en) 1999-05-24 2001-09-25 Agere Systems Guardian Corp. Method of chemical vapor depositing tungsten films
US6720261B1 (en) 1999-06-02 2004-04-13 Agere Systems Inc. Method and system for eliminating extrusions in semiconductor vias
US6174812B1 (en) 1999-06-08 2001-01-16 United Microelectronics Corp. Copper damascene technology for ultra large scale integration circuits
US6355558B1 (en) 1999-06-10 2002-03-12 Texas Instruments Incorporated Metallization structure, and associated method, to improve crystallographic texture and cavity fill for CVD aluminum/PVD aluminum alloy films
US6309964B1 (en) 1999-07-08 2001-10-30 Taiwan Semiconductor Manufacturing Company Method for forming a copper damascene structure over tungsten plugs with improved adhesion, oxidation resistance, and diffusion barrier properties using nitridation of the tungsten plug
US6265312B1 (en) 1999-08-02 2001-07-24 Stmicroelectronics, Inc. Method for depositing an integrated circuit tungsten film stack that includes a post-nucleation pump down step
US6391785B1 (en) 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
US6309966B1 (en) 1999-09-03 2001-10-30 Motorola, Inc. Apparatus and method of a low pressure, two-step nucleation tungsten deposition
US6303480B1 (en) 1999-09-13 2001-10-16 Applied Materials, Inc. Silicon layer to improve plug filling by CVD
US6610151B1 (en) 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
US6924226B2 (en) 1999-10-02 2005-08-02 Uri Cohen Methods for making multiple seed layers for metallic interconnects
AU1208201A (en) 1999-10-15 2001-04-30 Asm America, Inc. Method for depositing nanolaminate thin films on sensitive surfaces
KR100330163B1 (ko) 2000-01-06 2002-03-28 윤종용 반도체 장치의 텅스텐 콘택 플러그 형성 방법
US6277744B1 (en) 2000-01-21 2001-08-21 Advanced Micro Devices, Inc. Two-level silane nucleation for blanket tungsten deposition
US6777331B2 (en) 2000-03-07 2004-08-17 Simplus Systems Corporation Multilayered copper structure for improving adhesion property
US6429126B1 (en) 2000-03-29 2002-08-06 Applied Materials, Inc. Reduced fluorine contamination for tungsten CVD
JP5184731B2 (ja) 2000-05-18 2013-04-17 コーニング インコーポレイテッド 固体酸化物燃料電池用可撓性電極／電解質構造体、燃料電池装置、およびその作成方法
JP3651360B2 (ja) 2000-05-19 2005-05-25 株式会社村田製作所 電極膜の形成方法
US7253076B1 (en) 2000-06-08 2007-08-07 Micron Technologies, Inc. Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
JP2002016066A (ja) 2000-06-27 2002-01-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US6936538B2 (en) * 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US7101795B1 (en) 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US6491978B1 (en) 2000-07-10 2002-12-10 Applied Materials, Inc. Deposition of CVD layers for copper metallization using novel metal organic chemical vapor deposition (MOCVD) precursors
US6218301B1 (en) 2000-07-31 2001-04-17 Applied Materials, Inc. Deposition of tungsten films from W(CO)6
US6740591B1 (en) 2000-11-16 2004-05-25 Intel Corporation Slurry and method for chemical mechanical polishing of copper
CN100446218C (zh) 2000-11-17 2008-12-24 东京毅力科创株式会社 金属膜的形成方法和钨膜的形成方法
KR100375230B1 (ko) 2000-12-20 2003-03-08 삼성전자주식회사 매끄러운 텅스텐 표면을 갖는 반도체 장치의 배선 제조방법
US6908848B2 (en) 2000-12-20 2005-06-21 Samsung Electronics, Co., Ltd. Method for forming an electrical interconnection providing improved surface morphology of tungsten
KR100399417B1 (ko) 2001-01-08 2003-09-26 삼성전자주식회사 반도체 집적 회로의 제조 방법
US20020117399A1 (en) 2001-02-23 2002-08-29 Applied Materials, Inc. Atomically thin highly resistive barrier layer in a copper via
KR20020072996A (ko) 2001-03-14 2002-09-19 주성엔지니어링(주) 금속 플러그 형성방법
US20020190379A1 (en) * 2001-03-28 2002-12-19 Applied Materials, Inc. W-CVD with fluorine-free tungsten nucleation
US20020168840A1 (en) 2001-05-11 2002-11-14 Applied Materials, Inc. Deposition of tungsten silicide films
US7955972B2 (en) 2001-05-22 2011-06-07 Novellus Systems, Inc. Methods for growing low-resistivity tungsten for high aspect ratio and small features
US7262125B2 (en) 2001-05-22 2007-08-28 Novellus Systems, Inc. Method of forming low-resistivity tungsten interconnects
US7005372B2 (en) 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
US7589017B2 (en) 2001-05-22 2009-09-15 Novellus Systems, Inc. Methods for growing low-resistivity tungsten film
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US7141494B2 (en) 2001-05-22 2006-11-28 Novellus Systems, Inc. Method for reducing tungsten film roughness and improving step coverage
US6635965B1 (en) 2001-05-22 2003-10-21 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US6686278B2 (en) 2001-06-19 2004-02-03 United Microelectronics Corp. Method for forming a plug metal layer
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
TW581822B (en) 2001-07-16 2004-04-01 Applied Materials Inc Formation of composite tungsten films
US20030029715A1 (en) 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
WO2003030224A2 (en) 2001-07-25 2003-04-10 Applied Materials, Inc. Barrier formation using novel sputter-deposition method
JP4032872B2 (ja) 2001-08-14 2008-01-16 東京エレクトロン株式会社 タングステン膜の形成方法
JP4595989B2 (ja) 2001-08-24 2010-12-08 東京エレクトロン株式会社 成膜方法
US6607976B2 (en) 2001-09-25 2003-08-19 Applied Materials, Inc. Copper interconnect barrier layer structure and formation method
TW589684B (en) 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
JP2003142484A (ja) 2001-10-31 2003-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
US6566262B1 (en) 2001-11-01 2003-05-20 Lsi Logic Corporation Method for creating self-aligned alloy capping layers for copper interconnect structures
TWI253478B (en) 2001-11-14 2006-04-21 Mitsubishi Heavy Ind Ltd Barrier metal film production apparatus, barrier metal film production method, metal film production method, and metal film production apparatus
US20030091870A1 (en) 2001-11-15 2003-05-15 Siddhartha Bhowmik Method of forming a liner for tungsten plugs
US20030123216A1 (en) 2001-12-27 2003-07-03 Yoon Hyungsuk A. Deposition of tungsten for the formation of conformal tungsten silicide
US6998014B2 (en) 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6566250B1 (en) 2002-03-18 2003-05-20 Taiwant Semiconductor Manufacturing Co., Ltd Method for forming a self aligned capping layer
US6797620B2 (en) 2002-04-16 2004-09-28 Applied Materials, Inc. Method and apparatus for improved electroplating fill of an aperture
KR100446300B1 (ko) 2002-05-30 2004-08-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
US20030224217A1 (en) 2002-05-31 2003-12-04 Applied Materials, Inc. Metal nitride formation
US6905543B1 (en) 2002-06-19 2005-06-14 Novellus Systems, Inc Methods of forming tungsten nucleation layer
TWI287559B (en) 2002-08-22 2007-10-01 Konica Corp Organic-inorganic hybrid film, its manufacturing method, optical film, and polarizing film
US6706625B1 (en) 2002-12-06 2004-03-16 Chartered Semiconductor Manufacturing Ltd. Copper recess formation using chemical process for fabricating barrier cap for lines and vias
US6962873B1 (en) 2002-12-10 2005-11-08 Novellus Systems, Inc. Nitridation of electrolessly deposited cobalt
JP2006515535A (ja) 2002-12-23 2006-06-01 アプライド シン フィルムズ，インコーポレイティッド リン酸アルミニウムコーティング
JP4429919B2 (ja) 2002-12-27 2010-03-10 株式会社アルバック 窒化タングステン膜の成膜方法
JP2004235456A (ja) 2003-01-30 2004-08-19 Seiko Epson Corp 成膜装置、成膜方法および半導体装置の製造方法
US7713592B2 (en) 2003-02-04 2010-05-11 Tegal Corporation Nanolayer deposition process
JP3956049B2 (ja) 2003-03-07 2007-08-08 東京エレクトロン株式会社 タングステン膜の形成方法
US6844258B1 (en) 2003-05-09 2005-01-18 Novellus Systems, Inc. Selective refractory metal and nitride capping
WO2004113585A2 (en) 2003-06-18 2004-12-29 Applied Materials, Inc. Atomic layer deposition of barrier materials
JP2005029821A (ja) 2003-07-09 2005-02-03 Tokyo Electron Ltd 成膜方法
US7754604B2 (en) 2003-08-26 2010-07-13 Novellus Systems, Inc. Reducing silicon attack and improving resistivity of tungsten nitride film
JP4606006B2 (ja) 2003-09-11 2011-01-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6924223B2 (en) 2003-09-30 2005-08-02 Tokyo Electron Limited Method of forming a metal layer using an intermittent precursor gas flow process
US7078341B2 (en) 2003-09-30 2006-07-18 Tokyo Electron Limited Method of depositing metal layers from metal-carbonyl precursors
KR100557626B1 (ko) 2003-12-23 2006-03-10 주식회사 하이닉스반도체 반도체 소자의 비트라인 형성 방법
US20050139838A1 (en) 2003-12-26 2005-06-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101108304B1 (ko) 2004-02-26 2012-01-25 노벨러스 시스템즈, 인코포레이티드 질화 텅스텐의 증착
KR101178743B1 (ko) 2004-04-12 2012-09-07 가부시키가이샤 알박 배리어막의 형성 방법, 및 전극막의 형성 방법
EP1741119B1 (en) 2004-04-21 2019-04-03 Lumileds Holding B.V. Method for the thermal treatment of tungsten electrodes free from thorium oxide for high-pressure discharge lamps
US7605469B2 (en) 2004-06-30 2009-10-20 Intel Corporation Atomic layer deposited tantalum containing adhesion layer
US7429402B2 (en) 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
US20060145190A1 (en) 2004-12-31 2006-07-06 Salzman David B Surface passivation for III-V compound semiconductors
KR100642750B1 (ko) 2005-01-31 2006-11-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
US7344983B2 (en) 2005-03-18 2008-03-18 International Business Machines Corporation Clustered surface preparation for silicide and metal contacts
US7220671B2 (en) 2005-03-31 2007-05-22 Intel Corporation Organometallic precursors for the chemical phase deposition of metal films in interconnect applications
JP4738178B2 (ja) 2005-06-17 2011-08-03 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4945937B2 (ja) * 2005-07-01 2012-06-06 東京エレクトロン株式会社 タングステン膜の形成方法、成膜装置及び記憶媒体
JP4864368B2 (ja) 2005-07-21 2012-02-01 シャープ株式会社 気相堆積方法
US7517798B2 (en) 2005-09-01 2009-04-14 Micron Technology, Inc. Methods for forming through-wafer interconnects and structures resulting therefrom
US7235485B2 (en) 2005-10-14 2007-06-26 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
US8993055B2 (en) 2005-10-27 2015-03-31 Asm International N.V. Enhanced thin film deposition
US7524765B2 (en) 2005-11-02 2009-04-28 Intel Corporation Direct tailoring of the composition and density of ALD films
US7276796B1 (en) 2006-03-15 2007-10-02 International Business Machines Corporation Formation of oxidation-resistant seed layer for interconnect applications
JP2007250907A (ja) 2006-03-16 2007-09-27 Renesas Technology Corp 半導体装置およびその製造方法
US8258057B2 (en) 2006-03-30 2012-09-04 Intel Corporation Copper-filled trench contact for transistor performance improvement
TW200746268A (en) 2006-04-11 2007-12-16 Applied Materials Inc Process for forming cobalt-containing materials
US7557047B2 (en) 2006-06-09 2009-07-07 Micron Technology, Inc. Method of forming a layer of material using an atomic layer deposition process
KR100884339B1 (ko) 2006-06-29 2009-02-18 주식회사 하이닉스반도체 반도체 소자의 텅스텐막 형성방법 및 이를 이용한 텅스텐배선층 형성방법
KR100705936B1 (ko) 2006-06-30 2007-04-13 주식회사 하이닉스반도체 반도체 소자의 비트라인 형성방법
US7355254B2 (en) 2006-06-30 2008-04-08 Intel Corporation Pinning layer for low resistivity N-type source drain ohmic contacts
US8153831B2 (en) 2006-09-28 2012-04-10 Praxair Technology, Inc. Organometallic compounds, processes for the preparation thereof and methods of use thereof
KR100881391B1 (ko) * 2006-09-29 2009-02-05 주식회사 하이닉스반도체 반도체 소자의 게이트 형성방법
KR100894769B1 (ko) 2006-09-29 2009-04-24 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법
KR20080036679A (ko) 2006-10-24 2008-04-29 삼성전자주식회사 불 휘발성 메모리 소자의 형성 방법
US7675119B2 (en) 2006-12-25 2010-03-09 Elpida Memory, Inc. Semiconductor device and manufacturing method thereof
US20080174021A1 (en) 2007-01-18 2008-07-24 Samsung Electronics Co., Ltd. Semiconductor devices having metal interconnections, semiconductor cluster tools used in fabrication thereof and methods of fabricating the same
US20080254619A1 (en) 2007-04-14 2008-10-16 Tsang-Jung Lin Method of fabricating a semiconductor device
TWI493058B (zh) 2007-05-15 2015-07-21 Applied Materials Inc 鎢材料的原子層沈積法
JP2008288289A (ja) 2007-05-16 2008-11-27 Oki Electric Ind Co Ltd 電界効果トランジスタとその製造方法
US7655567B1 (en) 2007-07-24 2010-02-02 Novellus Systems, Inc. Methods for improving uniformity and resistivity of thin tungsten films
KR101225642B1 (ko) 2007-11-15 2013-01-24 삼성전자주식회사 Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법
US8518282B2 (en) 2007-11-21 2013-08-27 Lam Research Corporation Method of controlling etch microloading for a tungsten-containing layer
US8080324B2 (en) 2007-12-03 2011-12-20 Kobe Steel, Ltd. Hard coating excellent in sliding property and method for forming same
US7772114B2 (en) 2007-12-05 2010-08-10 Novellus Systems, Inc. Method for improving uniformity and adhesion of low resistivity tungsten film
US8053365B2 (en) 2007-12-21 2011-11-08 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines
US8062977B1 (en) 2008-01-31 2011-11-22 Novellus Systems, Inc. Ternary tungsten-containing resistive thin films
KR101163825B1 (ko) 2008-03-28 2012-07-09 도쿄엘렉트론가부시키가이샤 정전척 및 그 제조 방법
US8058170B2 (en) 2008-06-12 2011-11-15 Novellus Systems, Inc. Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
US8385644B2 (en) 2008-07-08 2013-02-26 Zeitera, Llc Digital video fingerprinting based on resultant weighted gradient orientation computation
US7968460B2 (en) 2008-06-19 2011-06-28 Micron Technology, Inc. Semiconductor with through-substrate interconnect
US8551885B2 (en) 2008-08-29 2013-10-08 Novellus Systems, Inc. Method for reducing tungsten roughness and improving reflectivity
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
US20100072623A1 (en) 2008-09-19 2010-03-25 Advanced Micro Devices, Inc. Semiconductor device with improved contact plugs, and related fabrication methods
JP2010093116A (ja) 2008-10-09 2010-04-22 Panasonic Corp 半導体装置及び半導体装置の製造方法
US7825024B2 (en) 2008-11-25 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming through-silicon vias
US7964502B2 (en) 2008-11-25 2011-06-21 Freescale Semiconductor, Inc. Multilayered through via
US20100144140A1 (en) 2008-12-10 2010-06-10 Novellus Systems, Inc. Methods for depositing tungsten films having low resistivity for gapfill applications
US8129270B1 (en) 2008-12-10 2012-03-06 Novellus Systems, Inc. Method for depositing tungsten film having low resistivity, low roughness and high reflectivity
US8110877B2 (en) 2008-12-19 2012-02-07 Intel Corporation Metal-insulator-semiconductor tunneling contacts having an insulative layer disposed between source/drain contacts and source/drain regions
CN102265383B (zh) 2008-12-31 2014-06-11 应用材料公司 用于沉积具有降低电阻率及改良表面形态的钨膜的方法
DE102009015747B4 (de) 2009-03-31 2013-08-08 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen und Gatedielektrikum mit großem ε und einer Zwischenätzstoppschicht
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US8623733B2 (en) 2009-04-16 2014-01-07 Novellus Systems, Inc. Methods for depositing ultra thin low resistivity tungsten film for small critical dimension contacts and interconnects
US8039394B2 (en) 2009-06-26 2011-10-18 Seagate Technology Llc Methods of forming layers of alpha-tantalum
US9034768B2 (en) 2010-07-09 2015-05-19 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
US8119527B1 (en) 2009-08-04 2012-02-21 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US8207062B2 (en) 2009-09-09 2012-06-26 Novellus Systems, Inc. Method for improving adhesion of low resistivity tungsten/tungsten nitride layers
SG10201407519TA (en) 2009-11-19 2015-01-29 Univ Singapore Method For Producing T Cell Receptor-Like Monoclonal Antibodies And Uses Thereof
DE102009055392B4 (de) 2009-12-30 2014-05-22 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
JP5729911B2 (ja) * 2010-03-11 2015-06-03 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ タングステン膜の製造方法およびタングステン膜を堆積させる装置
US8709948B2 (en) 2010-03-12 2014-04-29 Novellus Systems, Inc. Tungsten barrier and seed for copper filled TSV
US9129945B2 (en) 2010-03-24 2015-09-08 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
US8741394B2 (en) 2010-03-25 2014-06-03 Novellus Systems, Inc. In-situ deposition of film stacks
US8778797B2 (en) 2010-09-27 2014-07-15 Novellus Systems, Inc. Systems and methods for selective tungsten deposition in vias
US20120199887A1 (en) 2011-02-03 2012-08-09 Lana Chan Methods of controlling tungsten film properties
US20120225191A1 (en) 2011-03-01 2012-09-06 Applied Materials, Inc. Apparatus and Process for Atomic Layer Deposition
US8865594B2 (en) 2011-03-10 2014-10-21 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
US8546250B2 (en) 2011-08-18 2013-10-01 Wafertech Llc Method of fabricating vertical integrated semiconductor device with multiple continuous single crystal silicon layers vertically separated from one another
US8916435B2 (en) 2011-09-09 2014-12-23 International Business Machines Corporation Self-aligned bottom plate for metal high-K dielectric metal insulator metal (MIM) embedded dynamic random access memory
US8617985B2 (en) 2011-10-28 2013-12-31 Applied Materials, Inc. High temperature tungsten metallization process
KR102100520B1 (ko) 2012-03-27 2020-04-14 노벨러스 시스템즈, 인코포레이티드 핵생성 억제를 사용하는 텅스텐 피처 충진
KR102131581B1 (ko) 2012-03-27 2020-07-08 노벨러스 시스템즈, 인코포레이티드 텅스텐 피처 충진
US9034760B2 (en) 2012-06-29 2015-05-19 Novellus Systems, Inc. Methods of forming tensile tungsten films and compressive tungsten films
US9969622B2 (en) 2012-07-26 2018-05-15 Lam Research Corporation Ternary tungsten boride nitride films and methods for forming same
US8975184B2 (en) 2012-07-27 2015-03-10 Novellus Systems, Inc. Methods of improving tungsten contact resistance in small critical dimension features
KR101990051B1 (ko) 2012-08-31 2019-10-01 에스케이하이닉스 주식회사 무불소텅스텐 배리어층을 구비한 반도체장치 및 그 제조 방법
KR20140028992A (ko) * 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 텅스텐 게이트전극을 구비한 반도체장치 및 그 제조 방법
US8853080B2 (en) 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
US9169556B2 (en) 2012-10-11 2015-10-27 Applied Materials, Inc. Tungsten growth modulation by controlling surface composition
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
US8975142B2 (en) 2013-04-25 2015-03-10 Globalfoundries Inc. FinFET channel stress using tungsten contacts in raised epitaxial source and drain
JP6494940B2 (ja) * 2013-07-25 2019-04-03 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 異なるサイズのフィーチャへのボイドフリータングステン充填
US9362163B2 (en) 2013-07-30 2016-06-07 Lam Research Corporation Methods and apparatuses for atomic layer cleaning of contacts and vias
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process

Also Published As

Publication number Publication date
KR20160140458A (ko) 2016-12-07
US20160351444A1 (en) 2016-12-01
US9754824B2 (en) 2017-09-05
KR102678471B1 (ko) 2024-06-25
TWI709656B (zh) 2020-11-11
JP2017014615A (ja) 2017-01-19
TW201710543A (zh) 2017-03-16

Similar Documents

Publication Publication Date Title
JP6971539B2 (ja) フッ素含有量が少ないタングステン膜
US11978666B2 (en) Void free low stress fill
JP7224335B2 (ja) モリブデンを含有する低抵抗膜
US10546751B2 (en) Forming low resistivity fluorine free tungsten film without nucleation
JP7574360B2 (ja) ３ｄ ｎａｎｄ及び他の用途のためのモリブデン充填
US9613818B2 (en) Deposition of low fluorine tungsten by sequential CVD process
JP7092456B2 (ja) 連続ｃｖｄプロセスによる低フッ素タングステンの堆積
KR20220024266A (ko) 저 저항 텅스텐 피처 충진을 가능하게 하는 텅스텐 핵생성 프로세스
CN111357083A (zh) 自限制生长
JP2017008412A5 (ja)
US12077858B2 (en) Tungsten deposition
JP2022513479A (ja) ３ｄ ｎａｎｄ構造上の原子層堆積
KR20210141762A (ko) 고 단차 커버리지 (step coverage) 텅스텐 증착
JP2022545217A (ja) 金属充填プロセス中のラインベンディングの低減
US20240376598A1 (en) Process gas ramp during semiconductor processing
US20240158913A1 (en) Reducing line bending during metal fill process
JP2024534326A (ja) 半導体処理の間のプロセスガスランプ
TW202401671A (zh) 高縱橫比3d nand結構中的鎢字元線填充
CN118786517A (zh) 用于逻辑源极/漏极触点的低电阻钼沉积

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210316

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211102

R150 Certificate of patent or registration of utility model

Ref document number: 6971539

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250