JP6962095B2

JP6962095B2 - Electronics and joining methods

Info

Publication number: JP6962095B2
Application number: JP2017182577A
Authority: JP
Inventors: 兼二難波
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2017-09-22
Filing date: 2017-09-22
Publication date: 2021-11-05
Anticipated expiration: 2037-09-22
Also published as: JP2019057686A

Description

本発明は、半導体素子と回路基板の接合技術に関するものであり、特に、接合部の信頼性を向上する技術に関するものである。 The present invention relates to a technique for joining a semiconductor element and a circuit board, and more particularly to a technique for improving the reliability of a joined portion.

電子装置を構成するモジュール部品において、回路基板上に半導体素子をフェイスダウンで実装する構造が広く採用されている。そのような実装構造は、半導体素子の電極にバンプを形成し、対向する回路基板の電極にバンプを接合することで形成される。また、近年、無線通信装置用のモジュール部品においても、高周波信号の伝搬損失の低減等を目的としてフェイスダウンでの実装構造が適用されている。 In module components constituting electronic devices, a structure in which a semiconductor element is mounted face-down on a circuit board is widely adopted. Such a mounting structure is formed by forming bumps on the electrodes of the semiconductor element and joining the bumps to the electrodes of the opposite circuit boards. Further, in recent years, a face-down mounting structure has been applied to module components for wireless communication devices for the purpose of reducing propagation loss of high-frequency signals.

半導体素子を回路基板に実装する際に、接合強度を確保するためには、加熱や加重を十分に行う必要がある。しかし、加熱によって生じる半導体素子と回路基板のＣＴＥ（Coefficient of Thermal Expansion）差起因の応力や、実装時の加重は、半導体素子や回路基板に欠陥を生じさせる恐れがある。半導体素子や回路基板の欠陥は、不良や電気特性の劣化を生じさせる。そのため、半導体素子を回路基板に接合した電子装置の信頼性を維持するため、ＣＴＥ起因の応力や実装時の加重の影響を抑制して安定した接合部を形成できる技術があることが望ましい。そのような、半導体素子を回路基板に接合した電子装置において、安定した接合部を形成する技術としては、例えば、特許文献１のような技術が開示されている。 When mounting a semiconductor element on a circuit board, it is necessary to sufficiently heat and load it in order to secure the bonding strength. However, the stress caused by the CTE (Coefficient of Thermal Expansion) difference between the semiconductor element and the circuit board caused by heating and the load at the time of mounting may cause defects in the semiconductor element and the circuit board. Defects in semiconductor elements and circuit boards cause defects and deterioration of electrical characteristics. Therefore, in order to maintain the reliability of the electronic device in which the semiconductor element is bonded to the circuit board, it is desirable to have a technique capable of forming a stable joint portion by suppressing the influence of stress caused by CTE and the load at the time of mounting. As a technique for forming a stable junction in such an electronic device in which a semiconductor element is bonded to a circuit board, for example, a technique such as Patent Document 1 is disclosed.

特許文献１は、半導体素子をフェイスダウンで回路基板に接合する際に、半導体素子の電極に形成するバンプの成形技術に関するものである。特許文献１では、エッチング処理によって凹凸形状を形成したバンプ用金型を半導体素子のバンプに押し当て、バンプに凹凸を形成している。特許文献１では、バンプの凹凸は、三角形、矩形または台形となるように形成される。特許文献１は、半導体素子をバンプの凹凸部によって回路基板の配線パターンと多点で接合することで、一定の接合度を得ることができるとしている。 Patent Document 1 relates to a technique for forming a bump formed on an electrode of a semiconductor element when the semiconductor element is joined to a circuit board face-down. In Patent Document 1, a bump mold having an uneven shape formed by etching is pressed against a bump of a semiconductor element to form an uneven shape on the bump. In Patent Document 1, the unevenness of the bump is formed to be triangular, rectangular or trapezoidal. Patent Document 1 states that a constant degree of bonding can be obtained by joining a semiconductor element to a wiring pattern of a circuit board at multiple points by means of bump bumps.

特開平５−１３１４９号公報Japanese Unexamined Patent Publication No. 5-13149

しかしながら、特許文献１の技術は次のような点で十分ではない。特許文献１の半導体素子における電極のバンプは、三角形等で形成され、その頂点付近で回路基板の配線パターンと多点で接触して接合される。しかし、特許文献１では、三角形等の頂点で接合されるので、半導体素子のバンプと回路基板の配線パターンとの接触面積は小さい。そのため、半導体素子と回路基板との接合強度が不十分となり、接合部の信頼性が低下する恐れがある。よって、特許文献１の技術は、熱応力や加重の影響を抑制し、接合部の信頼性を向上する技術としては十分ではない。 However, the technique of Patent Document 1 is not sufficient in the following points. The bumps of the electrodes in the semiconductor element of Patent Document 1 are formed of triangles or the like, and are joined in contact with the wiring pattern of the circuit board at multiple points near the vertices thereof. However, in Patent Document 1, since they are joined at vertices such as triangles, the contact area between the bumps of the semiconductor element and the wiring pattern of the circuit board is small. Therefore, the bonding strength between the semiconductor element and the circuit board becomes insufficient, and the reliability of the bonding portion may decrease. Therefore, the technique of Patent Document 1 is not sufficient as a technique for suppressing the influence of thermal stress and weighting and improving the reliability of the joint.

本発明は、上記の課題を解決するため、熱応力や加重の影響を抑制し、接合部の信頼性を向上することができる電子装置を提供することを目的としている。 An object of the present invention is to provide an electronic device capable of suppressing the influence of thermal stress and weighting and improving the reliability of a joint portion in order to solve the above problems.

上記の課題を解決するため、本発明の電子装置は、半導体素子と、回路基板と、突起部を備えている。半導体素子は、第１の電極を有する。回路基板、第２の電極を有する。突起部は、第１の電極または第２の電極のいずれか一方の電極に複数、形成され、頂点が連続的に形成された凸部である。また、第１の電極または第２の電極に形成された突起部の先端が、もう一方の電極に接合されている。 In order to solve the above problems, the electronic device of the present invention includes a semiconductor element, a circuit board, and a protrusion. The semiconductor device has a first electrode. It has a circuit board and a second electrode. A plurality of protrusions are formed on either of the first electrode and the second electrode, and the vertices are continuously formed. Further, the tip of the protrusion formed on the first electrode or the second electrode is joined to the other electrode.

本発明の接合方法は、半導体素子上の第１の電極または半導体素子の第１の電極を接合する際に対応する回路基板上の位置にある第２の電極のいずれか一方に、頂点が連続的である複数の凸部を突起部として形成する。本発明の接合方法は、第１の電極または第２の電極に形成された突起部の先端を、もう一方の電極に接合する。 In the bonding method of the present invention, the apex is continuous with either the first electrode on the semiconductor element or the second electrode located at the position on the circuit board corresponding to the bonding of the first electrode of the semiconductor element. A plurality of target convex portions are formed as protrusions. In the joining method of the present invention, the tip of a protrusion formed on the first electrode or the second electrode is joined to the other electrode.

本発明によると、熱応力や加重の影響を抑制し、接合部の信頼性を向上することができる。 According to the present invention, the influence of thermal stress and load can be suppressed, and the reliability of the joint can be improved.

本発明の第１の実施形態の構成の概要を示す図である。It is a figure which shows the outline of the structure of the 1st Embodiment of this invention. 本発明の第２の実施形態の構成の概要を示す図である。It is a figure which shows the outline of the structure of the 2nd Embodiment of this invention. 本発明の第２の実施形態の電子装置の接合部の構造を示す図である。It is a figure which shows the structure of the joint part of the electronic device of the 2nd Embodiment of this invention. 本発明の第２の実施形態における突起部の形成工程を模式的に示した図である。It is a figure which showed typically the process of forming the protrusion | part in the 2nd Embodiment of this invention. 本発明の第２の実施形態における突起部の形成工程を模式的に示した図である。It is a figure which showed typically the process of forming the protrusion | part in the 2nd Embodiment of this invention. 本発明の第２の実施形態における突起部の形成工程を模式的に示した図である。It is a figure which showed typically the process of forming the protrusion | part in the 2nd Embodiment of this invention. 本発明の第２の実施形態における突起部の形成工程を模式的に示した図である。It is a figure which showed typically the process of forming the protrusion | part in the 2nd Embodiment of this invention. 本発明の第２の実施形態における突起部の形成工程を模式的に示した図である。It is a figure which showed typically the process of forming the protrusion | part in the 2nd Embodiment of this invention. 本発明の第２の実施形態における実装工程を模式的に示した図である。It is a figure which showed typically the mounting process in 2nd Embodiment of this invention. 本発明の第３の実施形態の構成の概要を示す図である。It is a figure which shows the outline of the structure of the 3rd Embodiment of this invention. 本発明の第３の実施形態の電子装置の接合部の構造を示す図である。It is a figure which shows the structure of the joint part of the electronic device of the 3rd Embodiment of this invention. 本発明の第４の実施形態の構成の概要を示す図である。It is a figure which shows the outline of the structure of the 4th Embodiment of this invention. 本発明の第４の実施形態の電子装置の接合部の構造を示す図である。It is a figure which shows the structure of the joint part of the electronic device of 4th Embodiment of this invention.

（第１の実施形態）
本発明の第１の実施形態について図を参照して詳細に説明する。図１は、本実施形態の電子装置の構成の概要を示す図である。本実施形態の電子装置は、半導体素子１と、回路基板２と、突起部３を備えている。半導体素子１は、第１の電極４を有する。回路基板２は、第２の電極５を有する。突起部３は、第１の電極４または第２の電極５のいずれか一方の電極に複数、形成され、頂点が連続的に形成された凸部である。また、第１の電極４または第２の電極５に形成された突起部３の先端が、もう一方の電極に接合されている。 (First Embodiment)
The first embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 is a diagram showing an outline of the configuration of the electronic device of the present embodiment. The electronic device of this embodiment includes a semiconductor element 1, a circuit board 2, and a protrusion 3. The semiconductor element 1 has a first electrode 4. The circuit board 2 has a second electrode 5. A plurality of protrusions 3 are formed on either of the first electrode 4 and the second electrode 5, and the vertices are continuously formed. Further, the tip of the protrusion 3 formed on the first electrode 4 or the second electrode 5 is joined to the other electrode.

本実施形態の電子装置は、第１の電極４または第２の電極５に連続的に形成されている突起部３の先端がもう一方の電極と接合されている。本実施形態の電子装置は、突起部３の先端で半導体素子１を回路基板２と接合するので熱や応力の印加を抑制して接合を行うことができる。また、突起部３の連続的に形成されている頂点でもう一方の電極と接合しているので接合部の強度の低下を抑制することができる。その結果、本実施形態の電子装置では、熱応力や加重の影響を抑制し、接合部の信頼性を向上することができる。 In the electronic device of the present embodiment, the tip of the protrusion 3 continuously formed on the first electrode 4 or the second electrode 5 is joined to the other electrode. In the electronic device of the present embodiment, since the semiconductor element 1 is bonded to the circuit board 2 at the tip of the protrusion 3, the bonding can be performed by suppressing the application of heat or stress. Further, since the protrusion 3 is joined to the other electrode at the continuously formed apex, it is possible to suppress a decrease in the strength of the joint. As a result, in the electronic device of the present embodiment, the influence of thermal stress and load can be suppressed, and the reliability of the joint can be improved.

（第２の実施形態）
本発明の第２の実施形態について図を参照して詳細に説明する。図２は、本実施形態の電子装置の構成の概要を示す図である。また、図３は、本実施形態の電子装置の半導体素子と回路基板の接合部を拡大して示した図である。 (Second Embodiment)
A second embodiment of the present invention will be described in detail with reference to the drawings. FIG. 2 is a diagram showing an outline of the configuration of the electronic device of the present embodiment. Further, FIG. 3 is an enlarged view showing a joint portion between the semiconductor element of the electronic device and the circuit board of the present embodiment.

本実施形態の電子装置は、信号処理回路などが形成された半導体素子を回路基板上に実装したモジュールとして構成されている。本実施形態の電子装置は、例えば、高周波信号を処理する無線通信モジュールとして用いられる。 The electronic device of this embodiment is configured as a module in which a semiconductor element on which a signal processing circuit or the like is formed is mounted on a circuit board. The electronic device of this embodiment is used, for example, as a wireless communication module that processes a high frequency signal.

本実施形態の電子装置は、回路基板１１と、半導体素子１２と、素子電極１３と、突起部１４と、基板電極１５を備えている。 The electronic device of this embodiment includes a circuit board 11, a semiconductor element 12, an element electrode 13, a protrusion 14, and a substrate electrode 15.

回路基板１１は、半導体素子１２等が実装され、半導体素子１２等で処理される信号の伝送や電源供給を行うプリント配線板である。 The circuit board 11 is a printed wiring board on which a semiconductor element 12 or the like is mounted and transmits signals processed by the semiconductor element 12 or the like and supplies power.

半導体素子１２は、シリコン基板等に回路パターンが形成され、内部の配線と回路基板１１とを接続する際に用いる電極である素子電極１３が表面に形成されている。 The semiconductor element 12 has a circuit pattern formed on a silicon substrate or the like, and an element electrode 13 which is an electrode used when connecting the internal wiring and the circuit board 11 is formed on the surface of the semiconductor element 12.

素子電極１３は、半導体素子１２上に形成されて回路基板１１の基板電極１５と電気的に接続する電極である。素子電極１３は、半導体素子１２の内部の配線と電気的に接続している電極と、突起部１４によって形成されている。また、素子電極１３の表面、すなわち、突起部１４が形成されている面は、半導体素子１２の表面よりも高い位置になるように形成される。そのため、位置ずれが生じた場合には、突起部１４の先端が先に接触するので、半導体素子１２や回路基板１１の損傷を防ぐことができる。半導体素子１２の表面より高い位置とは、半導体素子１２の裏面、すなわち、素子電極１３が形成されていない面を基準として、半導体素子１２の裏面に垂直方向の裏面からの距離が長いことをいう。 The element electrode 13 is an electrode formed on the semiconductor element 12 and electrically connected to the substrate electrode 15 of the circuit board 11. The element electrode 13 is formed by an electrode that is electrically connected to the wiring inside the semiconductor element 12 and a protrusion 14. Further, the surface of the element electrode 13, that is, the surface on which the protrusion 14 is formed is formed so as to be higher than the surface of the semiconductor element 12. Therefore, when the position shift occurs, the tip of the protrusion 14 comes into contact first, so that damage to the semiconductor element 12 and the circuit board 11 can be prevented. The position higher than the front surface of the semiconductor element 12 means that the distance from the back surface in the direction perpendicular to the back surface of the semiconductor element 12 is long with respect to the back surface of the semiconductor element 12, that is, the surface on which the element electrode 13 is not formed. ..

突起部１４は、尖鋭形状の頂点が線状に連続的に形成された凸部として形成されている。また、突起部１４の尖鋭形状の頂点部分は、基板電極１５と接合されている。 The protrusion 14 is formed as a convex portion in which sharp vertices are continuously formed in a linear shape. Further, the sharp apex portion of the protrusion 14 is joined to the substrate electrode 15.

素子電極１３上には、突起部１４である凸部と凸部の間の凹部の繰り返し構造が形成されている。本実施形態では、突起部１４である凸部と溝の部分は、交互に形成され長辺方向の形状が互いに平行な直線状になるように形成されている。 On the element electrode 13, a repeating structure of a concave portion between the convex portion, which is the protruding portion 14, is formed. In the present embodiment, the convex portions and the groove portions, which are the protrusions 14, are formed alternately so that the shapes in the long side direction are linear with each other parallel to each other.

突起部１４である凸部の長辺方向の形状は、直線でなく、曲線状であってもよい。また、素子電極１３上の位置ごとに突起部１４が形成される方向が異なっていてもよい。例えば、素子電極１３の中心部に対して放射状や同心円状に突起部１４を形成することで、応力が加えられた際に弱い方向が存在しないので、接合部の信頼性をより向上することができる。また、突起部１４が形成される方向が同一の凸部からなるドメインを形成し、ドメイン間で突起部１４の長辺方向が異なるように各ドメインを素子電極１３上に配置してもよい。また、連続する突起部１４ごとに方向がランダムであってもよい。また、同じ直線上の凸部は、所定の長さごとに途切れるように形成されていてもよい。 The shape of the convex portion 14 in the long side direction may be curved instead of straight. Further, the direction in which the protrusion 14 is formed may be different for each position on the element electrode 13. For example, by forming the protrusions 14 radially or concentrically with respect to the central portion of the element electrode 13, there is no weak direction when stress is applied, so that the reliability of the joint can be further improved. can. Further, the domains may be formed of the convex portions having the same direction in which the protrusions 14 are formed, and each domain may be arranged on the element electrode 13 so that the long side directions of the protrusions 14 are different between the domains. Further, the direction may be random for each continuous protrusion 14. Further, the convex portions on the same straight line may be formed so as to be interrupted at predetermined lengths.

突起部１４は、素子電極１３と一体の構造である。素子電極１３および突起部１４は、例えば、金、銅、インジウムまたは錫を主成分とする金属材料を用いたはんだによって形成されている。 The protrusion 14 has a structure integrated with the element electrode 13. The element electrode 13 and the protrusion 14 are formed of, for example, solder using a metal material containing gold, copper, indium, or tin as a main component.

基板電極１５は、回路基板１１上に形成され、回路基板１１に形成された配線と、半導体素子１２を電気的に接続する電極である。基板電極１５は、回路基板１１の半導体素子１２を実装する位置に、回路基板１１の素子電極１３と位置が対応するように形成されている。基板電極１５は、金、銅またはインジウム等の金属材料やその合金によって形成されている。 The substrate electrode 15 is an electrode formed on the circuit board 11 that electrically connects the wiring formed on the circuit board 11 and the semiconductor element 12. The substrate electrode 15 is formed so that the position of the semiconductor element 12 of the circuit board 11 corresponds to the element electrode 13 of the circuit board 11. The substrate electrode 15 is formed of a metal material such as gold, copper or indium, or an alloy thereof.

本実施形態において、半導体素子１２を回路基板１１に実装する方法について説明する。始めに、半導体素子１２の素子電極１３に突起部１４が形成される。図４乃至図８は、半導体素子１２の素子電極１３に突起部１４を形成する際の各ステップにおける各部位の状態を模式的に示した図である。突起部１４は、素子電極１３にプレス型２０を押し当てることで形成される。 In this embodiment, a method of mounting the semiconductor element 12 on the circuit board 11 will be described. First, a protrusion 14 is formed on the element electrode 13 of the semiconductor element 12. 4 to 8 are diagrams schematically showing the state of each portion in each step when the protrusion 14 is formed on the element electrode 13 of the semiconductor element 12. The protrusion 14 is formed by pressing the press mold 20 against the element electrode 13.

突起部１４の形成工程が開始されると図４に示すように、プレス型２０を有する装置上に、素子電極１３を有する半導体素子１２がプレス型２０側に表面が向くようにセットされる。図５は、プレス型２０のうち１つの素子電極１３に対応する部分を拡大して示したものである。図５に示す通り、プレス型２０は、基材２１と、複数の溝２２を備えている。基材２１は、ガラス等を用いて形成されている。溝２２は、突起部１４の尖鋭形状を作る型である。溝２２は、基材２１にレーザー加工等を施すことによって形成されている。溝２２は、プレス型２０を半導体素子１２に押し当てた際に素子電極１３の位置に合うように形成されている。 When the step of forming the protrusion 14 is started, as shown in FIG. 4, the semiconductor element 12 having the element electrode 13 is set on the device having the press mold 20 so that the surface faces the press mold 20 side. FIG. 5 is an enlarged view of a portion of the press mold 20 corresponding to the element electrode 13. As shown in FIG. 5, the press mold 20 includes a base material 21 and a plurality of grooves 22. The base material 21 is formed by using glass or the like. The groove 22 is a mold that forms a sharp shape of the protrusion 14. The groove 22 is formed by subjecting the base material 21 to laser processing or the like. The groove 22 is formed so as to match the position of the element electrode 13 when the press mold 20 is pressed against the semiconductor element 12.

プレス型２０を有する装置に半導体素子１２がセットされると、図６のように半導体素子１２の素子電極１３が形成された面にプレス型２０が押し当てられる。図７は、素子電極１３にプレス型２０を押し当てた際の、素子電極１３付近を拡大して示したものである。素子電極１３にプレス型２０を押し当てる際に、突起部１４を成形し易いように素子電極１３の加熱が行われてもよい。例えば、素子電極１３が錫を主成分とするはんだで形成されている場合には、素子電極１３の温度がはんだの融点以上になるように加熱し、はんだが溶融した状態で、プレス型２０が半導体素子１２に押し当てられるようにしてもよい。 When the semiconductor element 12 is set in the device having the press mold 20, the press mold 20 is pressed against the surface of the semiconductor element 12 on which the element electrode 13 is formed as shown in FIG. FIG. 7 is an enlarged view of the vicinity of the element electrode 13 when the press mold 20 is pressed against the element electrode 13. When the press mold 20 is pressed against the element electrode 13, the element electrode 13 may be heated so that the protrusion 14 can be easily formed. For example, when the element electrode 13 is made of solder containing tin as a main component, the press mold 20 is heated so that the temperature of the element electrode 13 is equal to or higher than the melting point of the solder, and the solder is melted. It may be pressed against the semiconductor element 12.

プレス型２０は、あらかじめ設定された時間、半導体素子１２の素子電極１３側の面に押し当てられる。あらかじめ設定された時間、押し当てられると、プレス型２０は、半導体素子１２に押し当てられた位置から退避する。素子電極１３を加熱している場合には、加熱を停止した後に冷却を行ってから、プレス型２０を退避させてもよい。 The press mold 20 is pressed against the surface of the semiconductor element 12 on the element electrode 13 side for a preset time. When pressed for a preset time, the press mold 20 retracts from the position pressed against the semiconductor element 12. When the element electrode 13 is being heated, the press mold 20 may be retracted after cooling is performed after the heating is stopped.

プレス型２０が退避すると、図８に示すように半導体素子１２の素子電極１３に突起部１４が形成された状態となる。 When the press mold 20 is retracted, the protrusion 14 is formed on the element electrode 13 of the semiconductor element 12 as shown in FIG.

突起部１４が形成されると、半導体素子１２の回路基板１１への実装が行われる。回路基板１１と、半導体素子１２が実装装置に搬入されると、実装装置内において回路基板１１と半導体素子１２は、図９に示すように、半導体素子１２の表面が回路基板１１側を向くフェイスダウンの状態となるようにセットされる。回路基板１１と半導体素子１２がセットされると、半導体素子１２の素子電極１３と回路基板１１の基板電極１５の位置が一致するように、フェイスダウンの半導体素子１２の位置合わせが回路基板１１上において行われる。 When the protrusion 14 is formed, the semiconductor element 12 is mounted on the circuit board 11. When the circuit board 11 and the semiconductor element 12 are carried into the mounting device, the circuit board 11 and the semiconductor element 12 have a face in which the surface of the semiconductor element 12 faces the circuit board 11 side as shown in FIG. It is set to be in the down state. When the circuit board 11 and the semiconductor element 12 are set, the face-down semiconductor element 12 is aligned on the circuit board 11 so that the positions of the element electrode 13 of the semiconductor element 12 and the substrate electrode 15 of the circuit board 11 match. It is done in.

位置合わせが完了すると、半導体素子１２の素子電極１３と回路基板１１の基板電極１５が当接した状態で、回路基板１１上に半導体素子１２が載置された状態となる。半導体素子１２の素子電極１３と回路基板１１の基板電極１５を当接させた状態で載置されると、素子電極１３に超音波が印加される。超音波が印加させると超音波が集中する突起部１４が先端、すなわち、頂点付近が溶融して変形する。超音波の印加が終わると、突起部１４が固化し、半導体素子１２の素子電極１３の突起部１４と回路基板１１の基板電極１５は、接合した状態になる。また、素子電極１３に超音波を印加する際に、接合のために加熱や補助的な加圧が行われてもよい。 When the alignment is completed, the semiconductor element 12 is placed on the circuit board 11 in a state where the element electrode 13 of the semiconductor element 12 and the substrate electrode 15 of the circuit board 11 are in contact with each other. When the element electrode 13 of the semiconductor element 12 and the substrate electrode 15 of the circuit board 11 are placed in contact with each other, ultrasonic waves are applied to the element electrode 13. When ultrasonic waves are applied, the protruding portion 14 where the ultrasonic waves are concentrated melts and deforms at the tip, that is, near the apex. When the application of ultrasonic waves is completed, the protrusion 14 is solidified, and the protrusion 14 of the element electrode 13 of the semiconductor element 12 and the substrate electrode 15 of the circuit board 11 are in a bonded state. Further, when ultrasonic waves are applied to the element electrode 13, heating or auxiliary pressurization may be performed for bonding.

素子電極１３の突起部１４と基板電極１５が接合した状態になると、半導体素子１２の回路基板１１への実装は、完了する、半導体素子１２の回路基板１１への実装が完了すると、図３に示すような接合構造を有する図２に示す電子装置が得られる。 When the protrusion 14 of the element electrode 13 and the substrate electrode 15 are joined to each other, the mounting of the semiconductor element 12 on the circuit board 11 is completed. When the mounting of the semiconductor element 12 on the circuit board 11 is completed, FIG. 3 shows. The electronic device shown in FIG. 2 having a bonding structure as shown can be obtained.

本実施形態の電子装置は、半導体素子１２の素子電極１３に連続的な尖鋭形状の突起を有する突起部１４が形成され、半導体素子１２が突起部１４を介して回路基板１１の基板電極１５と接合されている。そのため、連続的に形成された突起において実装時の加重を電極内で分散しつつ、突起部１４に加重を集中させることができる。そのため、比較的低い荷重で接合を行うことができ、半導体素子１２にかかる応力を抑制することができる。 In the electronic device of the present embodiment, a protrusion 14 having continuous sharp protrusions is formed on the element electrode 13 of the semiconductor element 12, and the semiconductor element 12 is connected to the substrate electrode 15 of the circuit board 11 via the protrusion 14. It is joined. Therefore, it is possible to concentrate the load on the protrusion 14 while dispersing the load at the time of mounting in the continuously formed protrusions in the electrode. Therefore, the bonding can be performed with a relatively low load, and the stress applied to the semiconductor element 12 can be suppressed.

また、本実施形態の電子装置は、半導体素子１２の素子電極１３に突起部１４を形成して、超音波を加えた際に突起部１４の尖鋭形状の部分に超音波を集中させながら、回路基板１１の基板電極１５と接合することで形成されている。そのため、常温または比較的低温の温度領域で接合を行うことができるので、回路基板１１と半導体素子１２の間に生じるＣＴＥ起因の応力を抑制することができる。そのため、接合部の信頼性が向上し、電子装置の信頼性も向上する。以上より、本実施形態の電子装置では、低加重かつ低温で半導体素子１２の回路基板１１への実装を行っているので信頼性を向上することができる。 Further, in the electronic device of the present embodiment, a protrusion 14 is formed on the element electrode 13 of the semiconductor element 12, and when ultrasonic waves are applied, the ultrasonic waves are concentrated on the sharp-shaped portion of the protrusions 14 while being a circuit. It is formed by joining with the substrate electrode 15 of the substrate 11. Therefore, since the bonding can be performed in a temperature region of normal temperature or a relatively low temperature, the stress caused by CTE generated between the circuit board 11 and the semiconductor element 12 can be suppressed. Therefore, the reliability of the joint portion is improved, and the reliability of the electronic device is also improved. From the above, in the electronic device of the present embodiment, the semiconductor element 12 is mounted on the circuit board 11 at a low load and a low temperature, so that the reliability can be improved.

（第３の実施形態）
本発明の第３の実施形態について図を参照して詳細に説明する。図１０は、本実施形態の電子装置の構成の概要を示したものである。また、図１１は、本実施形態の電子装置の半導体素子と回路基板の接合部を拡大して示した図である。 (Third Embodiment)
A third embodiment of the present invention will be described in detail with reference to the drawings. FIG. 10 shows an outline of the configuration of the electronic device of the present embodiment. Further, FIG. 11 is an enlarged view showing a joint portion between the semiconductor element of the electronic device and the circuit board of the present embodiment.

本実施形態の電子装置は、第２の実施形態と同様に、信号処理回路などが形成された半導体素子を回路基板上に実装したモジュールとして構成されている。第２の実施形態の電子装置の接合部は、半導体素子側の素子電極上に突起部を有しているが、本実施形態の電子装置の接合部は、回路基板側の基板電極に突起部を有していることを特徴とする。 Similar to the second embodiment, the electronic device of the present embodiment is configured as a module in which a semiconductor element on which a signal processing circuit or the like is formed is mounted on a circuit board. The joint portion of the electronic device of the second embodiment has a protrusion on the element electrode on the semiconductor element side, but the joint portion of the electronic device of the present embodiment has a protrusion on the substrate electrode on the circuit board side. It is characterized by having.

本実施形態の電子装置は、回路基板３１と、半導体素子３２と、素子電極３３と、基板電極３４と、突起部３５を備えている。 The electronic device of the present embodiment includes a circuit board 31, a semiconductor element 32, an element electrode 33, a substrate electrode 34, and a protrusion 35.

本実施形態の回路基板３１および半導体素子３２の構成と機能は、第２の実施形態の回路基板１１および半導体素子１２とそれぞれ同様である。 The configurations and functions of the circuit board 31 and the semiconductor element 32 of the present embodiment are the same as those of the circuit board 11 and the semiconductor element 12 of the second embodiment, respectively.

素子電極３３は、半導体素子３２上に形成され、回路基板３１の基板電極３４と電気的に接続する電極である。素子電極１３の表面は、平面状に形成されている。素子電極１３は、例えば、銅などの金属材料やその合金によって形成されている。 The element electrode 33 is an electrode formed on the semiconductor element 32 and electrically connected to the substrate electrode 34 of the circuit board 31. The surface of the element electrode 13 is formed to be flat. The element electrode 13 is formed of, for example, a metal material such as copper or an alloy thereof.

基板電極３４は、回路基板３１上に形成され、回路基板３１に形成された配線と、半導体素子３２を電気的に接続する電極である。基板電極３４は、回路基板３１の内部の配線と電気的に接続している電極と、突起部３５によって形成されている。基板電極３４は、回路基板３１の半導体素子３２を実装する位置に、半導体素子３２の素子電極３３と位置が対応するように形成されている。基板電極３４のうち回路基板３１の内部に接続されている電極は、金、銅またはインジウム等の金属材料やその合金によって形成されている。 The substrate electrode 34 is an electrode formed on the circuit board 31 that electrically connects the wiring formed on the circuit board 31 and the semiconductor element 32. The substrate electrode 34 is formed by an electrode that is electrically connected to the wiring inside the circuit board 31 and a protrusion 35. The substrate electrode 34 is formed so that the position of the circuit board 31 on which the semiconductor element 32 is mounted corresponds to the position of the element electrode 33 of the semiconductor element 32. Of the substrate electrodes 34, the electrodes connected to the inside of the circuit board 31 are formed of a metal material such as gold, copper or indium, or an alloy thereof.

また、基板電極３４の表面、すなわち、突起部３５が形成されている面は、回路基板３１の表面よりも高い位置になるように形成される。そのため、位置ずれが生じた場合には、突起部３５の先端が先に接触するので、回路基板３１や半導体素子３２の損傷を防ぐことができる。また、回路基板３１の表面より高い位置とは、回路基板３１の裏面、すなわち、基板電極３５が形成されていない面を基準として、回路基板３１の裏面に垂直方向の裏面からの距離が長いことをいう。 Further, the surface of the substrate electrode 34, that is, the surface on which the protrusion 35 is formed is formed so as to be higher than the surface of the circuit board 31. Therefore, when the position shift occurs, the tip of the protrusion 35 comes into contact first, so that damage to the circuit board 31 and the semiconductor element 32 can be prevented. Further, the position higher than the front surface of the circuit board 31 means that the distance from the back surface in the direction perpendicular to the back surface of the circuit board 31 is long with respect to the back surface of the circuit board 31, that is, the surface on which the substrate electrode 35 is not formed. To say.

突起部３５、尖鋭形状の頂の部分と溝の部分によって形成されている。頂の部分と溝の部分は、交互に形成されそれぞれ連続的に直線状に形成されている。突起部３５は、基板電極３４と一体の構造である。突起部３５は、例えば、金、銅、インジウムまたは錫を主成分とする金属材料を用いたはんだによって形成されている。 It is formed by a protrusion 35, a sharp top portion and a groove portion. The top part and the groove part are formed alternately and are formed continuously and linearly. The protrusion 35 has a structure integrated with the substrate electrode 34. The protrusion 35 is formed of, for example, solder using a metal material containing gold, copper, indium, or tin as a main component.

また、突起部３５の凸部の長辺方向の形状は、第２の実施形態と同様に直線でなく、曲線状であってもよい。また、基板電極３４上の位置ごとに突起部３５が形成される方向が異なっていてもよい。例えば、基板電極３４の中心部に対して放射状や同心円状に突起部３５を形成することで、応力が加えられた際に弱い方向が存在しないので、接合部の信頼性をより向上することができる。また、突起部３５形成される方向が同一の凸部からなるドメインを形成し、ドメイン間で突起部３５の長辺方向が異なるように各ドメインを基板電極３４に配置してもよい。また、連続する突起部３５ごとに方向がランダムであってもよい。また、同じ直線上の凸部は、所定の長さごとに途切れるように形成されていてもよい。 Further, the shape of the convex portion 35 in the long side direction may be curved instead of straight as in the second embodiment. Further, the direction in which the protrusion 35 is formed may be different for each position on the substrate electrode 34. For example, by forming the protrusions 35 radially or concentrically with respect to the central portion of the substrate electrode 34, there is no weak direction when stress is applied, so that the reliability of the joint can be further improved. can. Further, the domains may be formed of the convex portions having the same projection direction, and the domains may be arranged on the substrate electrode 34 so that the long side directions of the protrusion 35 are different between the domains. Further, the direction may be random for each continuous protrusion 35. Further, the convex portions on the same straight line may be formed so as to be interrupted at predetermined lengths.

本実施形態の電子装置において、半導体素子３２を回路基板３１に実装する方法について説明する。 In the electronic device of this embodiment, a method of mounting the semiconductor element 32 on the circuit board 31 will be described.

突起部３５は、回路基板３１の基板電極３４にプレス型２０を押し当てることで形成される。プレス型２０の機能や製造方法は、第２の実施形態と同様である。本実施形態のプレス型２０は、回路基板３１の基板電極３４の位置に合わせて溝２２が形成されている。 The protrusion 35 is formed by pressing the press mold 20 against the substrate electrode 34 of the circuit board 31. The function and manufacturing method of the press mold 20 are the same as those in the second embodiment. In the press mold 20 of the present embodiment, the groove 22 is formed in accordance with the position of the substrate electrode 34 of the circuit board 31.

プレス型２０を有する装置に回路基板３１がセットされると、回路基板３１の基板電極３４が形成された面にプレス型２０が押し当てられる。このとき、第２の実施形態と同様に、突起部３５を成形し易いように基板電極３４の加熱が行われてもよい。 When the circuit board 31 is set in the device having the press mold 20, the press mold 20 is pressed against the surface of the circuit board 31 on which the substrate electrodes 34 are formed. At this time, as in the second embodiment, the substrate electrode 34 may be heated so that the protrusion 35 can be easily formed.

プレス型２０は、あらかじめ設定された時間、回路基板３１の基板電極３４側の面に押し当てられる。あらかじめ設定された時間、押し当てられると、プレス型２０は、回路基板３１に押し当てられた位置から退避する。基板電極３４を加熱している場合には、加熱を停止した後に冷却を行ってから、プレス型２０を退避させてもよい。 The press mold 20 is pressed against the surface of the circuit board 31 on the substrate electrode 34 side for a preset time. When pressed for a preset time, the press mold 20 retracts from the position pressed against the circuit board 31. When the substrate electrode 34 is being heated, the press die 20 may be retracted after cooling is performed after the heating is stopped.

プレス型２０が退避すると、回路基板３１の基板電極３４に突起部３５が形成された状態となる。 When the press mold 20 is retracted, the protrusion 35 is formed on the substrate electrode 34 of the circuit board 31.

突起部３５が成形されると、半導体素子３２の回路基板３１への実装が行われる。回路基板３１と、半導体素子３２が実装装置に搬入されると、半導体素子３２の素子電極３３と回路基板３１の基板電極３４の位置が一致するように、フェイスダウンの半導体素子３２の位置合わせが回路基板３１上において行われる。 When the protrusion 35 is formed, the semiconductor element 32 is mounted on the circuit board 31. When the circuit board 31 and the semiconductor element 32 are carried into the mounting device, the face-down semiconductor element 32 is aligned so that the positions of the element electrode 33 of the semiconductor element 32 and the substrate electrode 34 of the circuit board 31 match. This is done on the circuit board 31.

位置合わせが完了すると、半導体素子３２の素子電極３３と回路基板３１の基板電極３４が当接した状態で、回路基板３１上に半導体素子３２が載置された状態となる。半導体素子３２の素子電極３３と回路基板３１の基板電極３５が当接させた状態で載置されると、基板電極３４に超音波が印加される。超音波が印加させると突起部３５が溶融するし先端が変形する。超音波の印加が終わると、突起部３５が固化し、半導体素子３２の素子電極３３と回路基板３１の基板電極３４の突起部３５は、接合した状態になる。また、基板電極３４に超音波を印加する際に、超音波の印加と同時に加熱や補助的な加圧が行われてもよい。 When the alignment is completed, the semiconductor element 32 is placed on the circuit board 31 in a state where the element electrode 33 of the semiconductor element 32 and the substrate electrode 34 of the circuit board 31 are in contact with each other. When the element electrode 33 of the semiconductor element 32 and the substrate electrode 35 of the circuit board 31 are placed in contact with each other, ultrasonic waves are applied to the substrate electrode 34. When ultrasonic waves are applied, the protrusion 35 melts and the tip is deformed. When the application of ultrasonic waves is completed, the protrusion 35 is solidified, and the element electrode 33 of the semiconductor element 32 and the protrusion 35 of the substrate electrode 34 of the circuit board 31 are in a bonded state. Further, when the ultrasonic waves are applied to the substrate electrode 34, heating or auxiliary pressurization may be performed at the same time as the application of the ultrasonic waves.

基板電極３４の突起部３５と素子電極３３が接合した状態になると、半導体素子３２の回路基板３１への実装は完了する。 When the protrusion 35 of the substrate electrode 34 and the element electrode 33 are joined to each other, the mounting of the semiconductor element 32 on the circuit board 31 is completed.

本実施形態の電子装置は、回路基板３１の基板電極３４に連続的な尖鋭形状の突起を有する突起部３５が形成され、半導体素子３２の素子電極３３が基板電極３４の突起部３５を介して回路基板３１と接合されている。そのため、連続的に形成された突起において実装時の加重を電極内で分散しつつ、突起部３５に加重を集中させることができる。そのため、比較的低い荷重で接合を行うことができ、回路基板３１にかかる応力を抑制することができる。 In the electronic device of the present embodiment, a protrusion 35 having continuous sharp protrusions is formed on the substrate electrode 34 of the circuit board 31, and the element electrode 33 of the semiconductor element 32 passes through the protrusion 35 of the substrate electrode 34. It is joined to the circuit board 31. Therefore, it is possible to concentrate the load on the protrusion 35 while dispersing the load at the time of mounting in the continuously formed protrusions in the electrode. Therefore, the bonding can be performed with a relatively low load, and the stress applied to the circuit board 31 can be suppressed.

また、本実施形態の電子装置は、回路基板３１の基板電極３４に突起部３５を形成して、超音波を加えた際に突起部３５の尖鋭形状の部分に超音波を集中させながら、回路基板３１と半導体素子３２接合することで形成されている。そのため、常温または比較的低温の温度領域で接合を行うことができるので、回路基板３１と半導体素子３２の間に生じるＣＴＥ起因の応力を抑制することができる。そのため、接合部の信頼性が向上し、電子装置の信頼性も向上する。以上より、本実施形態の電子装置では、低加重かつ低温で半導体素子３２の回路基板３１への実装を行っているので信頼性を向上することができる。 Further, in the electronic device of the present embodiment, a protrusion 35 is formed on the substrate electrode 34 of the circuit board 31, and when ultrasonic waves are applied, the ultrasonic waves are concentrated on the sharp-shaped portion of the protrusions 35. It is formed by joining the substrate 31 and the semiconductor element 32. Therefore, since the bonding can be performed in a temperature region of normal temperature or a relatively low temperature, the stress caused by CTE generated between the circuit board 31 and the semiconductor element 32 can be suppressed. Therefore, the reliability of the joint portion is improved, and the reliability of the electronic device is also improved. From the above, in the electronic device of the present embodiment, the semiconductor element 32 is mounted on the circuit board 31 at a low load and a low temperature, so that the reliability can be improved.

（第４の実施形態）
本発明の第４の実施形態について図を参照して詳細に説明する。図１２は、本実施形態の電子装置の構成の概要を示したものである。また、図１３は、本実施形態の電子装置の半導体素子と回路基板の接合部を拡大して示した図である。第２の実施形態の電子装置の接合部は、半導体素子側の素子電極に尖鋭形状の突起部を有しているが、本実施形態の伝送装置の接合部は、半導体素子側の素子電極にドーム状の突起部を有していることを特徴とする。 (Fourth Embodiment)
A fourth embodiment of the present invention will be described in detail with reference to the drawings. FIG. 12 shows an outline of the configuration of the electronic device of the present embodiment. Further, FIG. 13 is an enlarged view showing a joint portion between the semiconductor element of the electronic device and the circuit board of the present embodiment. The joint portion of the electronic device of the second embodiment has a sharp protrusion on the element electrode on the semiconductor element side, but the joint portion of the transmission device of the present embodiment is formed on the element electrode on the semiconductor element side. It is characterized by having a dome-shaped protrusion.

本実施形態の電子装置は、回路基板４１と、半導体素子４２と、素子電極４３と、突起部４４と、基板電極４５を備えている。 The electronic device of this embodiment includes a circuit board 41, a semiconductor element 42, an element electrode 43, a protrusion 44, and a substrate electrode 45.

本実施形態の回路基板４１、半導体素子４２および基板電極４５の構成と機能は、第２の実施形態の同名称の部位とそれぞれ同様である。 The configurations and functions of the circuit board 41, the semiconductor element 42, and the substrate electrode 45 of the present embodiment are the same as those of the parts of the same name in the second embodiment.

素子電極４３は、第２の実施形態の素子電極１３と同様に、半導体素子４２上に形成されて回路基板４１の基板電極４５と電気的に接続する電極である。素子電極４３は、半導体素子４２の内部の配線と電気的に接続している電極と、突起部４４によって形成されている。 The element electrode 43 is an electrode formed on the semiconductor element 42 and electrically connected to the substrate electrode 45 of the circuit board 41, similarly to the element electrode 13 of the second embodiment. The element electrode 43 is formed by an electrode that is electrically connected to the wiring inside the semiconductor element 42 and a protrusion 44.

突起部４４は、ドーム形状の頂の部分と溝の部分によって形成されている。頂の部分と溝の部分は、交互に形成されそれぞれ連続的に形成されている。突起部４４は、素子電極４３と一体の構造である。突起部４４は、ドーム形状の頂点付近で、回路基板４１の基板電極４５と接合している。 The protrusion 44 is formed by a dome-shaped top portion and a groove portion. The top part and the groove part are formed alternately and are formed continuously. The protrusion 44 has a structure integrated with the element electrode 43. The protrusion 44 is joined to the substrate electrode 45 of the circuit board 41 near the apex of the dome shape.

突起部４４であるドーム状の凸部の長辺方向の形状は、直線でなく、曲線状であってもよい。また、素子電極４３上の位置ごとに突起部４４のドーム状の凸部の長辺方向が形成される方向は異なっていてもよい。例えば、素子電極４３の中心部に対して放射状や同心円状にドーム状の突起部４４を形成することで、応力が加えられた際に弱い方向が存在しないので、接合部の信頼性をより向上することができる。また、突起部４４が形成される方向が同一の凸部からなるドメインを形成し、ドメイン間で突起部４４の長辺方向が異なるように各ドメインを素子電極４３上に配置してもよい。また、同じ直線上の凸部は、所定の長さごとに途切れるように形成されていてもよい。 The shape of the dome-shaped convex portion, which is the protruding portion 44, in the long side direction may be curved instead of straight. Further, the direction in which the long side direction of the dome-shaped convex portion of the protrusion 44 is formed may be different for each position on the element electrode 43. For example, by forming the dome-shaped protrusions 44 radially or concentrically with respect to the central portion of the element electrode 43, there is no weak direction when stress is applied, so that the reliability of the joint is further improved. can do. Further, the domains may be formed of the convex portions having the same direction in which the protrusions 44 are formed, and each domain may be arranged on the element electrode 43 so that the long side directions of the protrusions 44 are different between the domains. Further, the convex portions on the same straight line may be formed so as to be interrupted at predetermined lengths.

本実施形態の素子電極４３および突起部４４は、第２の実施形態の素子電極１３および突起部１４と同様の材料によって形成されている
本実施形態の半導体素子４２は、第２の実施形態と同様の方法で回路基板４１に実装することができる。すなわち、ドーム形状の突起部４４を形成するパターンをプレス型にレーザー加工等によって形成し、プレス型を素子電極４３に押し当てることで、素子電極４３上にドーム形状の突起部４４が形成される。 The element electrode 43 and the protrusion 44 of the present embodiment are formed of the same material as the element electrode 13 and the protrusion 14 of the second embodiment. The semiconductor element 42 of the present embodiment is the same as that of the second embodiment. It can be mounted on the circuit board 41 in the same manner. That is, a pattern for forming the dome-shaped protrusion 44 is formed on the press mold by laser processing or the like, and the press mold is pressed against the element electrode 43 to form the dome-shaped protrusion 44 on the element electrode 43. ..

ドーム形状の突起部４４が形成された半導体素子４２は、回路基板４１上においてフェイスダウンで位置合わせされ、超音波の印加によって、素子電極４３の突起部４４の頂点付近で回路基板４１の基板電極４５に接合される。 The semiconductor element 42 on which the dome-shaped protrusion 44 is formed is aligned face-down on the circuit board 41, and by applying ultrasonic waves, the substrate electrode of the circuit board 41 is located near the apex of the protrusion 44 of the element electrode 43. It is joined to 45.

本実施形態では、ドーム形状の突起部４４は、半導体素子４２の素子電極４３上に形成されているが、ドーム形状の突起部は、第３の実施形態と同様に回路基板側の基板電極上に形成されていてもよい。 In the present embodiment, the dome-shaped protrusion 44 is formed on the element electrode 43 of the semiconductor element 42, but the dome-shaped protrusion 44 is on the substrate electrode on the circuit board side as in the third embodiment. It may be formed in.

本実施形態の電子装置は、第２の実施形態の電子装置と同様の効果を得ることができる。また、本実施形態において半導体素子４２の素子電極４３は、ドーム状の突起部４４を有するので、頂点付近の高さの変化が緩やかなため回路基板４１の基板電極４５と接触する部分がより安定する。そのため、本実施形態の電子装置は、実装時の熱応力や加重の影響を抑制し、接合部をより安定化させることができる。その結果、本実施形態の電子装置では、接合部の信頼性をより向上することができる。 The electronic device of the present embodiment can obtain the same effect as the electronic device of the second embodiment. Further, in the present embodiment, since the element electrode 43 of the semiconductor element 42 has a dome-shaped protrusion 44, the height change near the apex is gradual, so that the portion of the circuit board 41 in contact with the substrate electrode 45 is more stable. do. Therefore, the electronic device of the present embodiment can suppress the influence of thermal stress and load at the time of mounting, and can further stabilize the joint portion. As a result, in the electronic device of the present embodiment, the reliability of the joint portion can be further improved.

１半導体素子
２回路基板
３突起部
４第１の電極
５第２の電極
１１回路基板
１２半導体素子
１３素子電極
１４突起部
１５基板電極
２０プレス型
２１基材
２２溝
３１回路基板
３２半導体素子
３３素子電極
３４基板電極
３５突起部
４１回路基板
４２半導体素子
４３素子電極
４４突起部
４５基板電極 1 Semiconductor element 2 Circuit board 3 Projection part 4 First electrode 5 Second electrode 11 Circuit board 12 Semiconductor element 13 Element electrode 14 Projection part 15 Board electrode 20 Press type 21 Base material 22 Groove 31 Circuit board 32 Semiconductor element 33 element Electrode 34 Substrate electrode 35 Protrusion 41 Circuit substrate 42 Semiconductor element 43 Element electrode 44 Projection 45 Substrate electrode

Claims

A semiconductor device having a first electrode and
A circuit board with a second electrode and
A plurality of convex portions formed on either one of the first electrode and the second electrode, the vertices of which are continuously formed, and the directions of lines formed by the continuous vertices are random. With protrusions,
An electronic device characterized in that the tip of the protrusion formed on the first electrode or the second electrode is joined to the other electrode.

The electronic device according to claim 1, wherein the vicinity of the apex of the protrusion has a sharp shape or a dome shape.

The electron according to claim 1 or 2, wherein in the same first electrode or a plurality of the protrusions formed on the second electrode, the long side directions of the protrusions are different from each other. Device.

A plurality of the first electrode and the second electrode are formed on the semiconductor element and the circuit board.
The electronic device according to any one of claims 1 to 3, wherein a plurality of the protrusions are formed on either of the first electrode and the second electrode for each electrode. ..

1. Electronic device described in.

To one of the second electrode at a position on the circuit board corresponding to the time of joining the first electrode or the first electrode of the semiconductor element on the semiconductor element, the apex is continuous, continuous A plurality of convex portions having random directions of lines formed by the above-mentioned vertices are formed as protrusions.
A joining method comprising joining the tip of the protrusion formed on the first electrode or the second electrode to the other electrode.

The tip of the protrusion formed on the first electrode or the second electrode is brought into contact with the other electrode.
Ultrasonic waves are applied to the protrusions to melt the vicinity of the tips of the protrusions.
The joining method according to claim 6, wherein the protrusion is solidified and the tip of the protrusion is joined to the other electrode.

The joining method according to claim 7, wherein when applying the ultrasonic waves, at least one of heat and pressure is applied at the same time as the ultrasonic waves.

The first electrode or the second electrode, which forms the protrusion, is pressed against a substrate having a groove corresponding to the pattern of the protrusion to form the protrusion. The joining method according to any one of claims 6 to 8.

The joining method according to any one of claims 6 to 9, wherein the vicinity of the apex of the protrusion has a sharp shape or a dome shape.