JP6463336B2 - 周波数信号発生装置 - Google Patents

Description

本発明は、ディジタル値群からなる波形データに基づいてアナログ波形を発生する装置の技術分野に関する

ＤＤＳ（Direct Digital Synthesizer：ディジタル直接合成発振器）は、位相アキュムレータと、波形データメモリと、Ｄ／Ａ（Digital／Analog）変換部と、を備え、任意の周波数のアナログ波形を得るものである。具体的には、周波数設定データに基づいて位相アキュムレータからアドレスが出力され、波形データメモリ内の波形データ（振幅データ）が前記アドレスに応じて読み出されてディジタル信号（ディジタル値群）からなる例えば正弦波が得られ、この正弦波をアナログ信号に変換する。
ところでＤＤＳは、スプリアスの発生が避けられない。その要因として量子化雑音が挙げられ、またクロック周波数とＤＤＳ出力周波数との関係から発生する周期性誤差も起因する。そしてＤ／Ａ変換部においては、各ディジタル信号の入力に対応するアナログ信号の出力のタイミングの時間間隔やアナログ値の大きさが厳密には一定ではなく、このこともスプリアスの要因になっている。

このため従来から、例えば特許文献１に記載されているように、波形データメモリから読み出された波形データに擬似ランダムノイズ（雑音）を加算して前記スプリアスを拡散させる手法が知られている。しかしながらこの手法は、ＤＤＳの出力周波数近傍のフロアノイズのレベルが大きくなってＳ／Ｎ比が悪くなり、またスプリアスの改善効果も低いという課題がある。

特開平８−９７７４４号公報（段落０１９２〜０１９５）

本発明はこのような事情の下になされたものであり、その目的は、ディジタル値群からなる波形データに基づいてアナログ波形を発生する周波数信号発生装置において、スプリアスを低減することにある。

本発明の周波数信号発生装置は、ディジタル信号からなる周期的な波形信号を出力する波形出力部と、
ディジタル信号からなるランダムノイズを発生するノイズ発生部と、
前記ノイズ発生部から出力された出力信号に対して、前記ランダムノイズにおける周波数スペクトラムの信号レベルを、前記波形信号の周波数から外れた周波数帯域に偏らせる処理を行うフィルタと、
前記波形出力部の出力信号と前記フィルタの出力信号とを加算する加算部と、
前記加算部にて得られたディジタル信号をアナログ信号に変換するための変換部と、を備えたことを特徴とする。

本発明は、波形出力部から出力されるディジタル信号からなる周期的な波形信号に対して、ディジタル信号からなるランダムノイズを加算するようにしているため、アナログ出力に現れるスプリアスが拡散される。そして前記ランダムノイズは、フィルタにより、周波数スペクトラムの信号レベルが前記波形信号の周波数から外れた周波数帯域に偏るように処理されている。従って、目的とする出力周波数（設定周波数）の近傍におけるフロアノイズのレベルを低く抑えることができると共に、高いスプリアスの抑制効果が得られる。

本発明の周波数信号発生装置の第１の実施形態を示す回路図である。 ランダムノイズ生成部の一部の回路を示す回路図である。 周波数信号発生装置の比較例を示す回路図である。 ランダムノイズを重畳しないときにおけるＤＤＳの出力の周波数スペクトラムである。 図４に示す周波数スペクトラムの一部を拡大した図である。 ランダムノイズ生成部から出力されたランダムノイズの周波数スペクトラムである。 図３に示す比較例の回路を用いてランダムノイズを重畳したときにおけるＤＤＳの出力の周波数スペクトラムである。 図７に示す周波数スペクトラムの一部を拡大した図である。 図６に示すランダムノイズをフィルタにより処理した後のランダムノイズの周波数スペクトラムである。 図１に示す実施形態の回路を用いてランダムノイズを重畳したときにおけるＤＤＳのローパスフィルタの出力の周波数スペクトラムである。 図１０に示す周波数スペクトラムの一部を拡大した図である。。 本発明に用いられるフィルタの具体例を示す回路である。 図１２に示すフィルタの移動平均を行う回路の一例を示す回路である。 本発明の第２の実施形態を示す回路図である。 図１４に示す帯域移動処理部のタイムチャートである。 フィルタにより処理した後のランダムノイズに対して更に帯域移動処理を行った後の周波数スペクトラムである。 図１４に示す実施形態の回路を用いてランダムノイズを重畳したときにおけるＤＤＳのローパスフィルタの出力の周波数スペクトラムである。 図１７に示す周波数スペクトラムの一部を拡大した図である。。 本発明の第２の実施形態の変形例を示す回路図である。

[第１の実施形態]
図１は、本発明の周波数信号発生装置をＤＤＳに適用した実施形態である。１は、位相アキュムレータ、２は波形データメモリである。位相アキュムレータ１は加算部１１とラッチ回路１２とを備えている。加算部１１には、ＤＤＳから出力される周波数信号について目的とする周波数を設定するための周波数設定データが入力される。周波数設定データを例えばＮとすると、１番目のクロック信号によりラッチ回路１２からＮが出力され、後続のクロック信号により、ラッチ回路１２から順次２Ｎ、３Ｎ、４Ｎ…が出力される。

波形データメモリ２は、例えば正弦波を生成するための波形データ（波形の振幅値に相当するディジタル値群）が記憶されており、ラッチ回路１２の出力信号をアドレスとして波形データが読み出される。従ってＮの値に応じて、波形データにより特定される周波数信号の周波数が決まってくる。
位相アキュムレータ１及び波形データメモリ２は、周期的な波形信号を出力する波形出力部に相当する。

３は、ランダムノイズ生成部であり、例えば擬似ランダムノイズ生成回路により構成される。本願では、ランダムノイズは、擬似ランダムノイズを含む。擬似ランダムノイズ生成回路としては、ＤＤＳに入力されるクロック信号例えば２００ＭＨｚに同期してＰＮ（Pseudo Noise）系列の信号を出力する回路を挙げることができ、例えばシフトレジスタとＥｘ−ＯＲ（排他的論理和）回路とを組み合わせたＭ系列の発生回路、あるいはプリフィードペアのＭ系列を用いたＧｏｌｄ系列を発生する回路などを挙げることができる。そしてこの例では、ＰＮ系列の信号である論理「１」、論理「０」からなる時系列信号に対して、論理「０」を「１」に変換し、論理「１」を「−１」に変換する論理値処理回路を、ランダムノイズ生成部３の中に設けている。従ってランダムノイズ生成部３は、ＰＮ系列発生回路と、ＰＮ系列発生回路の出力側に設けられた信号処理回路とを備えていることになる。図２に信号処理回路の一例を示しておく。

ＰＮ系列の信号である論理「０」及び「１」を夫々「１」及び「−１」に変換する理由は、論理「０」及び「１」のデータの場合には、後述のフィルタ４に入力される入力値に０．５のオフセットが発生するためのである。このようにオフセットが発生すると、周波数信号発生装置の出力にもオフセット分に相当する直流成分が重畳されるという不具合が生じる。なお、ＰＮ系列の信号である論理「１」についてはそのまま出力し、論理「０」を「−１」に変換する処理を行うようにしてもよい。
図２に上述の信号処理回路の一例を示す。図２（ａ）では信号処理回路３１は、１ビットの入力信号に対して下位に１ビットの論理「１」を付加する処理を行って、２の補数で表現される２ビットの信号を出力する。図２（ｂ）では信号処理回路３２はマルチプレクサからなり、マルチプレクサの一方の入力端及び他方の入力端に夫々２の補数で表現される２ビットの信号「０１」、「１１」が入力されている。マルチプレクサは、１ビットの信号である「０」が選択信号として入力されたときに他方の入力端の入力信号「１１」が出力され、「１」が選択信号として入力されたときに一方の入力端の入力信号「０１」が出力されるように構成されている。

ランダムノイズ生成部３の出力側には、ノイズ処理用のフィルタ４が設けられている。このフィルタ４は、ランダムノイズ生成部３から出力されたランダムノイズの周波数スペクトラムの信号レベル（電力強度）を、ＤＤＳの設定周波数（出力周波数）から外れた周波数帯域に偏らせる処理を行うように構成されている。フィルタ４の具体的な構成例については後述する。

図１中、５は加算部であり、加算部５は、波形データメモリ２から読み出されたディジタル信号（振幅値データ）、例えば３２ビットのディジタル信号と、フィルタ４から出力される３２ビットのディジタル信号（出力信号）と、を加算する。加算部５の出力側には、加算部５の出力値である加算値をアナログ信号に変換するＤ／Ａ変換部６が設けられている。Ｄ／Ａ変換部６の出力側には、Ｄ／Ａ変換部６から得られるアナログの波形信号に含まれる高調波を除去して、歪の少ない波形を得るためのローパスフィルタ７が設けられている。

更にローパスフィルタ７の出力側には、ハイパスフィルタ８が設けられている。ハイパスフィルタ８は、フィルタ４においてフィルタ処理をしたことに基づいて、設定周波数から離れた周波数帯域に存在するノイズを除去するためのものである。

本発明の作用の理解を容易にするために、ランダムノイズを用いない場合、ランダムノイズを用いるが、フィルタ４を設けない場合（図３参照）、図１に示す回路を用いた場合について、この順で作用を説明する。

図４は、波形データメモリ２から読み出されたディジタル信号にランダムノイズを加算しない場合（図３の回路からランダムノイズ生成部３及び加算部５を除いた回路）において、ローパスフィルタ７から得られた周波数信号（ＤＤＳの出力信号）の周波数スペクトラムである。クロック信号は２００ＭＨｚである。この例では、ＤＤＳの出力信号の設定周波数は４２ＭＨｚである。図５は、図４に示した周波数スペクトラムにおいて、設定周波数の近傍を拡大した図である。なお、図４を含む一連の周波数スペクトラムの図において、設定周波数に対応する信号レベルを０ｄＢとしている。図４及び図５から分かるように、設定周波数の近傍にスプリアスが表れている。

次に、波形データメモリ２から読み出されたディジタル信号にランダムノイズを加算した場合の周波数スペクトラムについて説明する。図６は、ランダムノイズ生成部３により生成されたランダムノイズの周波数スペクトラムである。図７は、図３の回路を用いてローパスフィルタ７から得られた周波数信号（ＤＤＳの出力信号）の周波数スペクトラムである。図８は、図７に示した周波数スペクトラムにおいて、設定周波数（４２ＭＨｚ）の近傍を拡大した図である。図７及び図８から分かるように、ランダムノイズを用いただけでは、フロアノイズのレベルが高く（フロアノイズが劣化し）、またスプリアス改善効果が低い。

続いて、本発明の実施形態である図１に示す回路を用いた場合の周波数スペクトラムについて説明する。なお、この例では、図４の周波数スペクトラムを採取したときの回路に、ランダムノイズ生成部３、フィルタ４及び加算部５を追加した回路を用いている。またランダムノイズ生成部３から出力されたランダムノイズの周波数スペクトラムは、図６に示すものと同じである。図９は、フィルタ４から出力されたランダムノイズの周波数スペクトラムである。この例では、フィルタ４にて、図３に示す周波数スペクトラムの信号レベルを、４２ＭＨｚよりも低い周波数帯域に偏らせる処理を行っている。図１０は、図１に示す回路のローパスフィルタ７から得られた周波数信号の周波数スペクトラムである。図１１は、図１０に示した周波数スペクトラムにおいて、設定周波数（４２ＭＨｚ）の近傍を拡大した図である。

図４と、図１０及び図１１と、を比較してわかるように、図１の回路によれば、スプリアスが１０〜１５ｄＢ程度改善されており、またＤＤＳの設定周波数の近傍のフロアノイズも低減されている。フィルタ４によりランダムノイズの周波数スペクトラムを偏らせることにより低い周波数帯域において大きくなったフロアノイズは、その周波数帯域が前記設定周波数から大きく離れているため、簡単なフィルタ、例えばインダクタ及びコンデンサを組み合わせたＬＣフィルタなどにより除去できる。図１では、このようなフィルタとして、ローパスフィルタ７の出力側にハイパスフィルタを設けている。

ここで、フィルタ４の具体的な回路の一例を図１２及び図１３に示す。この例ではフィルタ４は、図１２に示すように移動平均化回路を１０段直列に接続して構成されている。各段の移動平均化回路は９−ｎ（ｎは１から１０までの整数）は、図１３に示すように、連続した８個のディジタル値からなるディジタル値群を平均化し、１クロック信号毎にディジタル値群の先頭のディジタル値を、１個後のディジタル値にシフトするように構成されている。例えばクロック信号により順次ｄ０、ｄ１、ｄ２…ｄ７、ｄ８、ｄ９、ｄ１０…のようにディジタル値が入力される場合、あるクロック信号により、ｄ０〜ｄ７までの８個のディジタル値からなるディジタル値群について平均化し、次のクロック信号によりｄ１〜ｄ８までのディジタル値群について平均化し、更に次のクロック信号によりｄ２〜ｄ９までのディジタル値群について平均化するという処理となる。

図１３は、１段目の移動平均化回路を示しており、ランダムノイズ生成部３から出力される２ビットのディジタル値が入力される。ｄ０〜ｄ７は、クロック信号によりランダムノイズ生成部３から出力されたディジタル値を示している。Ｄは、１クロック信号ごとに入力値を遅延させて出力する遅延回路であり、１段目の遅延回路Ｄに入力されたディジタル信号は、７個のクロック信号が移動平均化回路に入力されたときに、最終段の遅延回路Ｄから出力される。Ａは加算回路である。

一般的な移動平均化回路では、最終段の加算部Ａの後段にディジタル値に１／８を掛け算する回路、即ちディジタル値を「８」で割り算するまるめ処理を行うまるめ処理回路が設けられている。８個の連続した時系列データを「８」で割ることにより、前記８個のディジタル値の平均値が得られる。これに対して、本実施の形態に用いるフィルタとしての移動平均化回路は、ランダムノイズの周波数スペクトルの信号レベルを周波数の低い帯域に偏らせるためのものであるから、最終段の加算部Ａから得られた８個のデータの加算値を「８」で割らなくとも、目的とする信号を得ることができる。そして８個のデータの加算値を「８」で割らないことにより、ノイズとしての信号レベルを必要なレベルとすることができる
本願の明細書及び特許請求の範囲において、「移動平均化回路」とは、このようにまるめ処理を行わない回路も含まれ、またまるめ処理を行う回路も含まれる。まるめ処理を行わない場合（８個のデータの加算値を「８」で割らない場合）には、移動平均化回路にて３ビット分だけディジタル値が増えるので、ランダムノイズ生成部３から２ビットのディジタル値が入力され、５ビットのディジタル値が出力される。

図１２に示す１０段の移動平均化回路９−ｎは、ディジタル値のビット数を除いては、いずれも図１３に示した回路と同じ回路が用いられており、ディジタル値のビット数が１段毎に３ビットずつ増えていくので、１０段目の移動平均化回路９−１０からは、３２ビットのディジタル値が出力されることになる。図１２及び図１３において括弧内の数字はビット数を表している。

移動平均化回路における移動平均の対象となるサンプル数は、８個に限られるものではないし、移動平均化回路の段数も１０段に限られるものではない。なお、図９の周波数スペクトラムを得るときに用いたフィルタ４は、まるめ処理を行わない移動平均化回路を複数段直列に接続して構成しているが、移動平均の対象となるサンプル数及び移動平均化回路の接続段数は、図１２及び図１３の例とは異なっている。

ランダムノイズ生成部３にて生成されたノイズの周波数スペクトラムは広い帯域に分布しており、このためＤＤＳの設定周波数が存在する領域にもノイズが発生してしまい、フロアノイズが悪化してしまう。フィルタ４の役割は、広い帯域に分布するノイズの周波数スペクトラムに対して、ＤＤＳの設定周波数が存在する領域及びその近傍のノイズのエネルギーを低くすることにある。従って、フィルタ４は、ＦＩＲ（Finite impulse response）フィルタを用いてもよいし、あるいはＩＩＲ（Infinite impulse response）フィルタなどを用いても良い。

ＦＩＲフィルタあるいは移動平均化回路を用いた場合には、平均化する対象となる１グループのデータ値の数が多いほど、ローパスフィルタ特性は、低い周波数に偏ることから、ＤＤＳの設定周波数に応じて前記データ値の数を選択すればよい。またＦＩＲフィルタを用いる場合には、各タップ（各段）に乗算される重みづけ係数を調整して、周波数特性を調整してもよい。

図１に示されているＤＤＳの動作の全体をまとめると、位相アキュムレータ１から周波数設定データに応じてアドレスが出力され、このアドレスにより波形データメモリ２から例えば正弦波データである波形データ（波形の振幅値に相当するディジタル値群）が出力される。一方ランダムノイズ生成部３から擬似ランダムノイズであるＰＮ系列の信号が出力され、ランダムノイズ生成部３内に含まれる信号処理部にて、この信号の論理「０」が「１」に変換され、論理「１」が「−１」に変換される。そしてフィルタ４にてランダムノイズの周波数スペクトラムの信号レベル（電力強度）を、ＤＤＳの設定周波数から外れた周波数帯域に偏らせる処理が行われ、処理後のランダムノイズと前記波形データとが加算される。次いで加算値をＤ／Ａ変換部６にてアナログ信号に変換し、アナログ信号をローパスフィルタ７及びハイパスフィルタ８を通過させて、ＤＤＳの出力である周波数信号が得られる。

上述実施形態によれば、波形データメモリ２から出力されるディジタル信号に対して、ランダムノイズを加算している。そして前記ランダムノイズは、フィルタ４により、周波数スペクトラムの信号レベルがＤＤＳの設定周波数から外れた周波数帯域に偏るように処理されている。従って、ＤＤＳにおける設定周波数（出力周波数）の近傍におけるフロアノイズのレベルを低く抑えることができると共に、高いスプリアスの抑制効果が得られる。
[第２の実施形態]
第１の実施形態におけるＤＤＳの設定周波数は４２ＭＨｚであるが、前記設定周波数を例えば２１ＭＨｚとした場合においても、図９の周波数スペクトラムを得るために使用したフィルタ４をそのまま用いると、設定周波数の近傍のフロアノイズのレベルが高くなる懸念がある。そこで第２の実施形態では、フィルタ４から出力されるノイズ信号の周波数スペクトラムにおいて偏っている帯域を、設定周波数よりも高域側でありかつ十分離れている帯域に移動する処理を行う。

図１４は、第２の実施形態の回路を示し、フィルタ４の出力側に、帯域移動処理部４０を設けている。帯域移動処理部４０は、入力データが入力される一方の入力端子と、−１を乗算する乗算部４０１を通して入力データが入力される他方の入力端子と、を含むマルチプレクサ４０２を備え、トグル信号により一方の入力端子に入力された値と他方の入力端子に入力された値とが交互に出力される。
図１５は、帯域移動処理部４０のタイムチャートであり、入力データ(フィルタ４の出力データ)であるｄ１、ｄ２、…について一つ置きに−１が掛け算されており、言い換えれば一つ置きにディジタル値の極性が反転している。即ち、クロック信号の周波数ｆｓの１／２の周波数で、振幅が「−１」と「１」からなる周波数信号が入力データに混合（ミキシング）されていることになる。クロック信号の周波数は例えば２００ＭＨｚであるから、概略的な言い方をすれば、ノイズの周波数スペクトラムにおいてフィルタ４により偏った部分が１００ＭＨｚのところに移動する。

図１６は、帯域移動処理部４０から出力されたランダムノイズの周波数スペクトラムである。帯域移動処理部４０に入力する前における、フィルタ４から出力されたノイズの周波数スペクトラムは、図９に示すものと同じである。図１７は、図１に示す回路のローパスフィルタ７から得られた周波数信号の周波数スペクトラムである。図１８は、図１７に示した周波数スペクトラムにおいて、設定周波数（２１ＭＨｚ）の近傍を拡大した図である。この結果からわかるように、フィルタ４を用いただけでは、ＤＤＳの設定周波数の近傍のフロアノイズが大きくなる懸念がある場合であっても、帯域移動処理部４０を用いることにより、このような懸念が払拭される。

ところでフィルタ４の規模を大きくすれば、ノイズの帯域を限られた領域、例えば１０ＭＨｚにだけ分布させることが可能であるが、帯域移動処理部４０を用いれば、フィルタ４の構成を大規模なものとせずに簡素な構成で済む利点がある。

また例えば２００ＭＨｚのクロック信号のタイミングに基づいて、「０」、「１」、「０」、「−１」、の並びが繰り返されるデータ列を作成して、フィルタ４のデータにミキシングすれば、周波数スペクトラムの偏った部分が５０ＭＨｚのところに移動する。フィルタ４の出力にミキシングする周波数信号は、ミキシング処理用として別のＤＤＳを用いて、その周波数を図１に示すＤＤＳの設定周波数に応じて任意に設定してもよい。更にまた、フィルタ４としては、ランダムノイズの周波数スペクトラムにおいて、設定周波数よりも高い帯域にエネルギーを偏らせ（図９では低い帯域に偏らせている）、エネルギーが偏っている部分（エネルギーがほかの帯域よりも高くなっている部分）の帯域を、帯域移動処理部４０によって例えば低くシフトさせるようにしてもよい。

このようにフィルタ４と帯域移動処理部４０とを組み合わせれば、ＤＤＳの設定周波数に応じて、適切な周波数スペクトラムを持ったランダムノイズを得て、波形信号に重畳することができる。
更にまた、図１９に示すように切り替え部５０を設けて、フィルタ４の出力を帯域移動処理部４０を通して加算部５に入力するモードと、帯域移動処理部４０を通さずに加算部５に入力するモードと、を選択できるようにしてもよい。このような構成によれば、ＤＤＳのより一層広い設定周波数に対して、スプリアスを低減することができる。

Claims (5)

1. ディジタル信号からなる周期的な波形信号を出力する波形出力部と、
   ディジタル信号からなるランダムノイズを発生するノイズ発生部と、
   前記ノイズ発生部から出力された出力信号に対して、前記ランダムノイズにおける周波数スペクトラムの信号レベルを、前記波形信号の周波数から外れた周波数帯域に偏らせる処理を行うフィルタと、
   前記波形出力部の出力信号と前記フィルタの出力信号とを加算する加算部と、
   前記加算部にて得られたディジタル信号をアナログ信号に変換するための変換部と、を備えたことを特徴とする周波数信号発生装置。
2. 前記フィルタは、前記ノイズ発生部から出力されたディジタル値に対して移動平均処理を行う回路部であることを特徴とする請求項１記載の周波数信号発生装置。
3. 前記信号レベルが偏った周波数帯域を、前記波形信号の周波数からより一層はなれた位置に移動させるために、前記フィルタと前記加算部との間に、当該フィルタの出力における前記周波数帯域を移動するための帯域移動処理部が介在していることを特徴とする請求項１記載の周波数信号発生装置。
4. 前記帯域移動処理部は、前記フィルタに周波数帯域を移動させるための周波数信号を混合するように構成されていることを特徴とする請求項３記載の周波数信号発生装置。
5. 前記フィルタの出力を前記帯域移動処理部を通して前記加算部に入力する信号路と、前記フィルタの出力を前記帯域移動処理部を通さずに前記加算部に入力する信号路と、の間で切り替え可能な切替え部を備えたことを特徴とする請求項３記載の周波数信号発生装置。
   
   

Images