[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6292926B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6292926B2
JP6292926B2 JP2014036900A JP2014036900A JP6292926B2 JP 6292926 B2 JP6292926 B2 JP 6292926B2 JP 2014036900 A JP2014036900 A JP 2014036900A JP 2014036900 A JP2014036900 A JP 2014036900A JP 6292926 B2 JP6292926 B2 JP 6292926B2
Authority
JP
Japan
Prior art keywords
silicon carbide
sodium
main surface
intermediate substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014036900A
Other languages
English (en)
Other versions
JP2015111645A (ja
Inventor
良輔 久保田
良輔 久保田
山田　俊介
俊介 山田
拓 堀井
拓 堀井
増田　健良
健良 増田
大輔 濱島
大輔 濱島
田中　聡
聡 田中
真二 木村
真二 木村
小林　正幸
正幸 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Renesas Electronics Corp
Original Assignee
Sumitomo Electric Industries Ltd
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd, Renesas Electronics Corp filed Critical Sumitomo Electric Industries Ltd
Priority to JP2014036900A priority Critical patent/JP6292926B2/ja
Priority to US15/035,184 priority patent/US9905653B2/en
Priority to PCT/JP2014/074710 priority patent/WO2015068475A1/ja
Priority to DE112014005127.6T priority patent/DE112014005127T5/de
Priority to CN201480061004.9A priority patent/CN105706221B/zh
Publication of JP2015111645A publication Critical patent/JP2015111645A/ja
Priority to US15/870,289 priority patent/US10340344B2/en
Application granted granted Critical
Publication of JP6292926B2 publication Critical patent/JP6292926B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は、炭化珪素半導体装置およびその製造方法に関し、特定的には、閾値電圧の変動を低減可能な炭化珪素半導体装置およびその製造方法に関する。
近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
炭化珪素を材料として用いた半導体装置のうち、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などは、所定の閾値電圧を境にしてチャネル領域における反転層の形成の有無を制御することにより、２つの電極間を流れる電流の導通および遮断を制御することが可能である。
たとえば、岡本 光央、外７名，「４Ｈ−ＳｉＣカーボン面ＭＯＳＦＥＴにおけるＶｔｈ不安定性の低減」，第５９回応用物理学関連連合講演会，講演予稿集，２０１２年春，１５−３０９（非特許文献１）において、炭化珪素ＭＯＳＦＥＴは、ゲートバイアスストレスにより閾値電圧が変動することが指摘されている。上記文献には、当該閾値電圧の変動を低減するために、ゲート酸化膜が形成された炭化珪素基板を水素雰囲気下でアニールする方法が開示されている。
岡本 光央、外７名，「４Ｈ−ＳｉＣカーボン面ＭＯＳＦＥＴにおけるＶｔｈ不安定性の低減」，第５９回応用物理学関連連合講演会，講演予稿集，２０１２年春，１５−３０９
しかしながら、水素雰囲気下でアニールする場合、一旦は閾値電圧の変動が低減できたとしても、たとえばその後のオーミック電極形成工程などにおいて基板が高温にさらされると、閾値電圧の変動の低減効果は失われてしまうと考えられる。言い換えれば、基板上にゲート電極を形成した段階では閾値電圧の変動は低減されるが、最終的なデバイスになった段階では閾値電圧の変動が低減されないと考えられる。
本発明は、上記の課題を解決するためになされたものであって、その目的は、閾値電圧の変動を低減可能な炭化珪素半導体装置およびその製造方法を提供することである。
本発明に係る炭化珪素半導体装置は、炭化珪素基板と、ゲート絶縁膜と、ゲート電極とを備える。炭化珪素基板は、第１の主面と、第１の主面と反対側の第２の主面とを有する。ゲート絶縁膜は、炭化珪素基板の第１の主面に接して設けられている。ゲート電極は、炭化珪素基板との間にゲート絶縁膜を挟むようにゲート絶縁膜上に設けられている。１７５℃の温度下において、ゲート電極に対して−５Ｖのゲート電圧を１００時間印加する第１のストレス試験を行う場合に、第１のストレス試験を行う前の閾値電圧を第１の閾値電圧とし、第１のストレス試験を行った後の閾値電圧を第２の閾値電圧とした場合、第１の閾値電圧と第２の閾値電圧との差の絶対値は、０．５Ｖ以下である。
本発明に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。一方の主面と、一方の主面と反対側の他方の主面とを含む中間基板が準備される。中間基板の一方の主面に接してナトリウムブロック部材が配置される。ナトリウムブロック部材が一方の主面に接した状態で中間基板がアニールされる。中間基板をアニールする工程後に、ナトリウムブロック部材が一方の主面から除去される。中間基板は、一方の主面と対向する第１の主面と、第１の主面とは反対側であって、中間基板の他方の主面を構成する第２の主面と有する炭化珪素基板と、炭化珪素基板の第１の主面と部分的に接するゲート絶縁膜と、ゲート絶縁膜から露出している第１の主面に接するソース電極とを含む。ナトリウムブロック部材に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。
本発明に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。一方の主面と、一方の主面と反対側の他方の主面とを含む中間基板が準備される。中間基板の一方の主面に接して第１のナトリウム吸取部材が配置される。第１のナトリウム吸取部材が一方の主面に接した状態で中間基板がアニールされる。中間基板をアニールする工程後に、第１のナトリウム吸取部材が一方の主面から除去される。中間基板は、一方の主面と対向する第１の主面と、第１の主面とは反対側であって、かつ中間基板の他方の主面を構成する第２の主面と有する炭化珪素基板と、炭化珪素基板の第１の主面と部分的に接するゲート絶縁膜と、ゲート絶縁膜から露出している第１の主面に接するソース電極とを含む。第１のナトリウム吸取部材に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長よりも大きい。
本発明によれば、閾値電圧の変動を低減可能な炭化珪素半導体装置およびその製造方法を提供することができる。
本発明の一実施の形態に係る炭化珪素半導体装置の構造を概略的に説明するための断面模式図である。 ナトリウムの総数の定義を説明するための図である。 炭化珪素半導体装置の閾値電圧の定義を説明するための図である。 本発明の一実施の形態に係る炭化珪素半導体装置の第１の閾値電圧および第２の閾値電圧を説明するための図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法を概略的に説明するためのフロー図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第１の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第２の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第３の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第４の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第５の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第５の工程を概略的に説明するための拡大断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第６の工程を概略的に説明するための断面模式図である。 ナトリウム濃度を測定するためのＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）の構成を概略的に説明するための断面模式図である。 ナトリウム濃度とポリシリコン表面からの深さとの関係を示す図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第５の工程の第１の変形例の第１の例を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第５の工程の第１の変形例の第２の例を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第５の工程の第１の変形例の第３の例を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第５の工程の第２の変形例の第１の例を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第５の工程の第２の変形例の第２の例を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第５の工程の第２の変形例の第３の例を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第５の工程の第２の変形例の第４の例を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第５の工程の第２の変形例の第５の例を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第５の工程の第２の変形例の第６の例を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第５の工程の第２の変形例の第７の例を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第５の工程の第２の変形例の第８の例を概略的に説明するための断面模式図である。 温度１７５℃およびゲート電圧−５Ｖの条件下における、サンプル１、４、５および６に係るＭＯＳＦＥＴの閾値電圧の変動量について説明する図である。 温度１５０℃およびゲート電圧−１０Ｖの条件下における、サンプル１、４、５および６に係るＭＯＳＦＥＴの閾値電圧の変動量について説明する図である。
［本願発明の実施形態の説明］
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。また角度の記載には、全方位角を３６０度とする系を用いている。
発明者らは、ゲートバイアスストレスによる閾値電圧の変動を抑制する方策について鋭意検討を行なった結果、以下のような知見を得て本発明を見出した。
まず、ソース電極形成工程の前後において、雰囲気中に存在するナトリウム（Ｎａ）、硫黄（Ｓ）、カリウム（Ｋ）、鉄（Ｆｅ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）およびカルシウム（Ｃａ）などの金属不純物が炭化珪素基板上に設けられた層間絶縁膜の表面に付着する。ナトリウムなどの金属不純物は、ソース電極形成工程およびソース電極形成工程より後の工程の熱処理によって、層間絶縁膜の表面からゲート電極中に入りこみ、ゲート絶縁膜付近にまで拡散する。これらの金属不純物が、ＭＯＳＦＥＴの動作時に電荷を供給することにより、閾値電圧が低下して電流が流れやすい状態になると考えられる。
さらに研究を進めていくと、金属不純物の中でも、特にナトリウムが閾値電圧の変動に影響を与えていることが分かってきた。より詳細な研究の結果、ゲート絶縁膜付近におけるナトリウムの総数をある一定数以下とすることにより、ゲートバイアスストレスによる閾値電圧の変動を効果的に低減可能であることを見出した。具体的には、ゲート絶縁膜とゲート電極の界面を第１の界面とし、ゲート絶縁膜と炭化珪素基板との界面であって、第１の界面と対向する領域を第２の界面とした場合、第１の界面の法線方向に沿って第１の界面からゲート絶縁膜の厚みだけゲート電極側に離れた第１仮想面と、第２の界面の法線方向に沿って第２の界面からゲート絶縁膜の厚みだけ炭化珪素基板側に離れた第２仮想面とに挟まれた界面領域に含まれるナトリウムの総数を第１の界面の面積で除した値が、５×１０10ａｔｏｍｓ／ｃｍ2以下に制御される。
発明者らは、鋭意研究の結果、炭化珪素結晶に対するナトリウムイオンの拡散が、従来から広く用いられている珪素結晶に対するナトリウムの拡散よりも遅いことを見出した。これにより、外部より混入するナトリウムの不純物量が一定の場合、炭化珪素結晶の内部へのナトリウムの拡散は、珪素結晶の内部へのナトリウムの拡散よりも遅いため、炭化珪素結晶の表面には珪素結晶の表面よりもナトリウムが蓄積されやすいことを意味している。
発明者らは、珪素基板および炭化珪素基板へのナトリウムの拡散状態を調査した。具体的には、まず一定量のナトリウムをＮａＣｌで付着させたグラファイト製のトレーを４つ準備した。２つのトレーの内部に珪素基板を挿入し、残りの２つのトレーに炭化珪素基板を挿入した。各トレーは上蓋および下蓋とからなり、上蓋と下蓋とにより閉鎖空間が形成され、閉鎖空間の内部に基板が閉じ込められている。各トレーに対して、１０００℃の温度で５分間の熱処理が行われた。その後、トレーから珪素基板および炭化珪素基板を取り出して、各基板の表面におけるナトリウム濃度をＩＣＰ−ＭＳ（Inductively Coupled Plasma Mass Spectrometry）により測定した。
Figure 0006292926
表１を参照して、各基板の表面におけるナトリウム濃度について説明する。サンプル１およびサンプル２が珪素基板であり、サンプル３およびサンプル４が炭化珪素基板である。表１に示すように、熱処理後の珪素基板の表面におけるナトリウムの濃度は１７０×１０9ａｔｏｍｓ／ｃｍ2および１４０×１０9ａｔｏｍｓ／ｃｍ2であった。一方、熱処理後の炭化珪素基板の表面におけるナトリウム濃度は、１７００×１０9ａｔｏｍｓ／ｃｍ2および１５００×１０9ａｔｏｍｓ／ｃｍ2であった。つまり、炭化珪素基板の表面におけるナトリウム濃度は、珪素基板の表面におけるナトリウム濃度よりも一桁高い値を示した。熱処理の温度および時間を変えた場合においても、同様の関係が確認されている。
以上の結果より、炭化珪素基板は、珪素基板よりも基板内部へのナトリウムの拡散が遅いため、基板の表面にナトリウムが多く蓄積されることが分かった。そのため、炭化珪素基板を用いる場合においては、珪素基板を用いる場合よりも、不純物の混入低減のための厳格な管理および基板内部の濃度の管理が必要である。
（１）実施の形態に係る炭化珪素半導体装置は、炭化珪素基板１０と、ゲート絶縁膜１５と、ゲート電極２７とを備える。炭化珪素基板１０は、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有する。ゲート絶縁膜１５は、炭化珪素基板１０の第１の主面１０ａに接して設けられている。ゲート電極２７は、炭化珪素基板１０との間にゲート絶縁膜１５を挟むようにゲート絶縁膜１５上に設けられている。１７５℃の温度下において、ゲート電極２７に対して−５Ｖのゲート電圧を１００時間印加する第１のストレス試験を行う場合に、第１のストレス試験を行う前の閾値電圧を第１の閾値電圧とし、第１のストレス試験を行った後の閾値電圧を第２の閾値電圧とした場合、第１の閾値電圧と第２の閾値電圧との差の絶対値は、０．５Ｖ以下である。これにより、炭化珪素半導体装置の閾値電圧の変動を効果的に低減することができる。
（２）上記（１）に係る炭化珪素半導体装置において好ましくは、１５０℃の温度下において、ゲート電極２７に対して−１０Ｖのゲート電圧を１００時間印加する第２のストレス試験を行う場合に、第２のストレス試験を行う前の閾値電圧を第３の閾値電圧とし、第２のストレス試験を行った後の閾値電圧を第４の閾値電圧とした場合、第３の閾値電圧と第４の閾値電圧との差の絶対値は、０．１Ｖ以下である。これにより、炭化珪素半導体装置の閾値電圧の変動をより効果的に低減することができる。
（３）上記（１）または（２）に係る炭化珪素半導体装置において好ましくは、ゲート絶縁膜１５とゲート電極２７との界面を第１の界面１５ａとし、ゲート絶縁膜１５と炭化珪素基板１０との界面のうち、第１の界面１５ａと対向する領域を第２の界面１５ｂとした場合、第１の界面１５ａの法線方向に沿って第１の界面１５ａからゲート絶縁膜１５の厚みだけゲート電極２７側に離れた第１仮想面２ａと、第２の界面１５ｂの法線方向に沿って第２の界面１５ｂからゲート絶縁膜１５の厚みだけ炭化珪素基板１０側に離れた第２仮想面２ｂとに挟まれた界面領域Ｒに含まれるナトリウムの総数を第１の界面１５ａの面積で除した値は、５×１０10ａｔｏｍｓ／ｃｍ2以下である。これにより、炭化珪素半導体装置の閾値電圧の変動をより効果的に低減することができる。
（４）上記（３）に係る炭化珪素半導体装置において好ましくは、ゲート電極２７の第２の界面１５ｂとは反対側の第３の主面２７ａから１０ｎｍ以内の領域におけるナトリウム濃度の最大値は、界面領域Ｒにおけるナトリウム濃度の最大値よりも大きく、界面領域Ｒにおけるナトリウム濃度の最大値は、１×１０16ａｔｏｍｓ／ｃｍ3以下である。これにより、ナトリウム濃度が高い環境下において炭化珪素半導体装置が製造される場合においても、閾値電圧の変動量の小さい炭化珪素半導体装置を得ることができる。
（５）上記（１）〜（４）のいずれかに係る炭化珪素半導体装置において好ましくは、ゲート電極２７の第２の界面１５ｂとは反対側の第３の主面２７ａを覆い、かつゲート絶縁膜１５に接して設けられた層間絶縁膜２１と、炭化珪素基板１０の第１の主面１０ａに接するソース電極１６とをさらに備える。ナトリウムの拡散長をＬT（ｎｍ）とし、第１の界面１５ａの法線方向Ｙに沿った方向における第３の主面２７ａとは反対側の層間絶縁膜２１の表面２１ｃから第１の界面１５ａまでの距離をｘ（ｎｍ）とし、かつ層間絶縁膜２１の表面２１ｃにおけるナトリウム濃度をＮ0（ｃｍ-3）とした場合に、Ｎ0×ＬT／ｘ＜１．５２×１０20となるように、ソース電極をアニールする工程以降にゲート電極２７および層間絶縁膜２１に対して行われる熱処理の温度および時間が制御される。これにより、炭化珪素半導体装置の閾値電圧の変動をより効果的に低減することができる。
（６）上記（３）〜（５）のいずれかに係る炭化珪素半導体装置において好ましくは、炭化珪素基板１０の第２の主面１０ｂから１０ｎｍ以内の領域におけるナトリウム濃度の最大値は、界面領域Ｒにおけるナトリウム濃度の最大値よりも大きい。これにより、ナトリウム濃度が高い環境下においても、界面領域Ｒのナトリウム濃度を低く維持することにより、炭化珪素半導体装置の閾値電圧の変動を低減することができる。
（７）実施の形態に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。一方の主面２１ｃと、一方の主面２１ｃと反対側の他方の主面１０ｂとを含む中間基板１００が準備される。中間基板１００の一方の主面２１ｃに接してナトリウムブロック部材７ａが配置される。ナトリウムブロック部材７ａが一方の主面２１ｃに接した状態で中間基板１００がアニールされる。中間基板１００をアニールする工程後に、ナトリウムブロック部材７ａが一方の主面２１ｃから除去される。中間基板１００は、一方の主面２１ｃと対向する第１の主面１０ａと、第１の主面１０ａとは反対側であって、中間基板１００の他方の主面１０ｂを構成する第２の主面１０ｂと有する炭化珪素基板１０と、炭化珪素基板１０の第１の主面１０ａと部分的に接するゲート絶縁膜１５と、ゲート絶縁膜１５から露出している第１の主面１０ａに接するソース電極１６とを含む。ナトリウムブロック部材７ａに対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。ナトリウムブロック部材７ａによって、外部から中間基板１００の一方の主面２１ｃにナトリウムが混入することを効果的にブロックすることができる。そのため、界面領域Ｒにおけるナトリウム濃度を低く維持することができるので、炭化珪素半導体装置の閾値電圧の変動を低減することができる。
（８）上記（７）に係る炭化珪素半導体装置の製造方法において好ましくは、ナトリウムブロック部材７ａは、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む。これにより、外部から中間基板１００の一方の主面２１ｃにナトリウムが混入することをより効果的にブロックすることができる。
（９）上記（７）または（８）に係る炭化珪素半導体装置の製造方法において好ましくは、中間基板１００の他方の主面１０ｂと対向する中間基板保持部４を配置する工程をさらに備える。中間基板保持部４に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。中間基板保持部４により、中間基板１００の他方に主面１０ｂにナトリウムが混入することを効果的にブロックすることができる。
（１０）上記（９）に係る炭化珪素半導体装置の製造方法において好ましくは、中間基板保持部４は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む。これにより、中間基板１００の他方に主面１０ｂにナトリウムが混入することをより効果的にブロックすることができる。
（１１）上記（９）または（１０）に係る炭化珪素半導体装置の製造方法において好ましくは、中間基板保持部４と接し、かつナトリウムブロック部材７ａを覆う蓋部６を配置する工程をさらに備える。中間基板１００をアニールする工程において、蓋部６および中間基板保持部４によって囲まれた空間に中間基板１００が配置された状態で中間基板１００がアニールされる。蓋部６に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。蓋部６により、中間基板１００の一方に主面２１ｃにナトリウムが混入することを効果的にブロックすることができる。
（１２）上記（１１）に係る炭化珪素半導体装置の製造方法において好ましくは、蓋部６は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む。これにより、中間基板１００の一方に主面２１ｃにナトリウムが混入することをより効果的にブロックすることができる。
（１３）実施の形態に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。一方の主面２１ｃと、一方の主面２１ｃと反対側の他方の主面１０ｂとを含む中間基板１００が準備される。中間基板１００の一方の主面２１ｃに接して第１のナトリウム吸取部材７ｂが配置される。第１のナトリウム吸取部材７ｂが一方の主面２１ｃに接した状態で中間基板１００がアニールされる。中間基板１００をアニールする工程後に、第１のナトリウム吸取部材７ｂが一方の主面２１ｃから除去される。中間基板１００は、一方の主面２１ｃと対向する第１の主面１０ａと、第１の主面１０ａとは反対側であって、かつ中間基板１００の他方の主面１０ｂを構成する第２の主面１０ｂと有する炭化珪素基板１０と、炭化珪素基板１０の第１の主面１０ａと部分的に接するゲート絶縁膜１５と、ゲート絶縁膜１５から露出している第１の主面１０ａに接するソース電極１６とを含む。第１のナトリウム吸取部材７ｂに対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長よりも大きい。それゆえ、中間基板１００の一方の主面２１ｃがナトリウムで汚染されている場合であっても、第１のナトリウム吸取部材７ｂによって中間基板１００の一方の主面２１ｃ上のナトリウムを吸い取ることにより、中間基板１００の一方の主面２１ｃ上のナトリウム濃度を効果的に低減することができる。そのため、界面領域Ｒにおけるナトリウム濃度を低く維持することができるので、炭化珪素半導体装置の閾値電圧の変動を低減することができる。
（１４）上記（１３）に係る炭化珪素半導体装置の製造方法において好ましくは、第１のナトリウム吸取部材７ｂは、珪素層、二酸化珪素層、珪素層上に二酸化珪素層がコーティングされた層および二酸化珪素層上に珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む。これにより、中間基板１００の一方の主面２１ｃ上のナトリウムをより効果的に吸い取ることができる。
（１５）上記（１３）または（１４）に係る炭化珪素半導体装置の製造方法において好ましくは、断面視において、第１のナトリウム吸取部材７ｂの厚みは３００μｍ以上である。これにより、中間基板１００の一方の主面２１ｃ上のナトリウムをより効果的に吸い取ることができる。
（１６）上記（１３）〜（１５）のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、中間基板１００をアニールする工程前に、中間基板１００の他方の主面１０ｂに接して第２のナトリウム吸取部材７ｃを配置する工程と、中間基板１００をアニールする工程後に、第２のナトリウム吸取部材７ｃを他方の主面１０ｂから除去する工程とをさらに備える。中間基板１００をアニールする工程において、第１のナトリウム吸取部材７ｂが中間基板１００の一方の主面２１ｃに接し、かつ第２のナトリウム吸取部材７ｃが中間基板１００の他方の主面１０ｂに接した状態で、中間基板１００がアニールされる。第２のナトリウム吸取部材７ｃに対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長よりも大きい。第２のナトリウム吸取部材７ｃより、中間基板１００の他方の主面１０ｂ上のナトリウムを効果的に吸い取ることができる。
（１７）上記（１３）〜（１６）のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、中間基板１００の他方の主面１０ｂと対向する中間基板保持部４を配置する工程をさらに備える。中間基板保持部４に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。中間基板保持部４により、中間基板１００の他方に主面１０ｂにナトリウムが混入することを効果的にブロックすることができる。
（１８）上記（１７）に係る炭化珪素半導体装置の製造方法において好ましくは、中間基板保持部４は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む。これにより、中間基板１００の他方に主面１０ｂにナトリウムが混入することをより効果的にブロックすることができる。
（１９）上記（１７）または（１８）に係る炭化珪素半導体装置の製造方法において好ましくは、中間基板保持部４と接し、かつ第１のナトリウム吸取部材７ｂを覆う蓋部６を配置する工程をさらに備える。中間基板１００をアニールする工程において、蓋部６および中間基板保持部４によって囲まれた空間に中間基板１００が配置された状態で中間基板１００がアニールされる。蓋部６に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。蓋部６により、中間基板１００の一方に主面２１ｃにナトリウムが混入することを効果的にブロックすることができる。
（２０）上記（１９）に係る炭化珪素半導体装置の製造方法において好ましくは、蓋部６は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む。これにより、中間基板１００の一方に主面２１ｃにナトリウムが混入することをより効果的にブロックすることができる。
（２１）上記（１３）〜（２０）のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、第１のナトリウム吸取部材７ｂは、一方の主面２１ｃに接する第４の主面７ｂ２と、第４の主面７ｂ２と反対側の第５の主面７ｂ１とを含み、第１のナトリウム吸取部材７ｂの第５の主面７ｂ１に接してナトリウムブロック部材７ａを配置する工程と、中間基板１００をアニールする工程後に、ナトリウムブロック部材７ａを中間基板１００から除去する工程とをさらに備える。中間基板１００をアニールする工程において、ナトリウムブロック部材７ａが第１のナトリウム吸取部材７ｂの第５の主面７ｂ１に接し、かつ第１のナトリウム吸取部材７ｂの第４の主面７ｂ２が中間基板１００の一方の主面２１ｃと接した状態で中間基板１００がアニールされる。ナトリウムブロック部材７ａに対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。ナトリウムブロック部材７ａにより、中間基板１００の一方に主面２１ｃにナトリウムが混入することをより効果的にブロックすることができる。
（２２）上記（２１）に係る炭化珪素半導体装置の製造方法において好ましくは、ナトリウムブロック部材７ａは、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む。これにより、中間基板１００の一方に主面２１ｃにナトリウムが混入することをより効果的にブロックすることができる。
［本願発明の実施形態の詳細］
まず、本発明の一実施の形態に係る炭化珪素半導体装置としてのＭＯＳＦＥＴ１の構成について説明する。
図１を参照して、本実施の形態に係るＭＯＳＦＥＴ１は、炭化珪素基板１０と、ゲート電極２７と、ゲート絶縁膜１５と、層間絶縁膜２１と、ソース電極１６と、表面保護電極１９と、ドレイン電極２０と、裏面保護電極２３とを主に有している。炭化珪素基板１０は、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有し、炭化珪素単結晶基板１１と、炭化珪素単結晶基板１１上に設けられた炭化珪素エピタキシャル層５とを主に含む。
炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈの六方晶炭化珪素単結晶からなる。炭化珪素基板１０の第１の主面１０ａの最大径は１００ｍｍより大きく、好ましくは１５０ｍｍ以上であり、より好ましくは２００ｍｍ以上である。炭化珪素基板１０の第１の主面１０ａは、たとえば｛０００１｝面または｛０００１｝面から８°以下オフした面である。具体的には、第１の主面１０ａは、たとえば（０００１）面または（０００１）面から８°以下程度オフした面であり、第２の主面１０ｂは、（０００−１）面または（０００−１）面から８°以下程度オフした面である。炭化珪素基板１０の厚みは、たとえば７００μｍ以下であり、好ましくは６００μｍ以下である。炭化珪素基板１０の厚みは、好ましくは２５０μｍ以上６００μｍ未満であり、より好ましくは３００μｍ以上６００μｍ未満であり、さらに好ましくは２５０μｍ以上５００μｍ以下であり、さらに好ましくは３５０μｍ以上５００μｍ以下である。
炭化珪素エピタキシャル層５は、ドリフト領域１２と、ボディ領域１３と、ソース領域１４と、コンタクト領域１８とを有している。ドリフト領域１２は、窒素などの不純物を含むｎ型（第１導電型）の領域である。ドリフト領域１２における不純物濃度は、たとえば５．０×１０15ｃｍ-3程度である。ボディ領域１３はｐ型（第２導電型）を有する領域である。ボディ領域１３に含まれる不純物は、たとえばＡｌ（アルミニウム）またはＢ（ホウ素）などである。ボディ領域１３に含まれる不純物濃度は、たとえば１×１０17ｃｍ-3程度である。
ソース領域１４は、リンなどの不純物を含むｎ型の領域である。ソース領域１４は、ボディ領域１３に取り囲まれるように、ボディ領域１３の内部に形成されている。ソース領域１４の不純物濃度は、ドリフト領域１２の不純物濃度よりも高い。ソース領域１４の不純物濃度はたとえば１×１０20ｃｍ-3である。ソース領域１４は、ボディ領域１３によりドリフト領域１２と隔てられている。
コンタクト領域１８はｐ型領域である。コンタクト領域１８は、ソース領域１４に囲まれて設けられており、ボディ領域１３に接して形成されている。コンタクト領域１８は、たとえばＡｌまたはＢなどの不純物をボディ領域１３に含まれる不純物よりも高い濃度で含んでいる。コンタクト領域１８におけるＡｌまたはＢなどの不純物濃度はたとえば１×１０20ｃｍ-3である。
ゲート絶縁膜１５は、一方のソース領域１４の上部表面から他方のソース領域１４の上部表面にまで延在するように炭化珪素基板１０の第１の主面１０ａに接して形成されている。ゲート絶縁膜１５は、炭化珪素基板１０の第１の主面１０ａにおいてソース領域１４、ボディ領域１３およびドリフト領域１２に接している。ゲート絶縁膜１５は、たとえば二酸化珪素からなっている。ゲート絶縁膜１５の厚みａは、好ましくは１０ｎｍ以上１００ｎｍ以下程度であり、より好ましくは４０ｎｍ以上６０ｎｍ以下程度であり、たとえば４５ｎｍである。
ゲート電極２７は、一方のソース領域１４上から他方のソース領域１４上にまで延在するように、ゲート絶縁膜１５に接触して配置されている。ゲート電極２７は、炭化珪素基板１０との間にゲート絶縁膜１５を挟むようにゲート絶縁膜１５上に設けられている。ゲート電極２７は、ソース領域１４、ボディ領域１３およびドリフト領域１２の上方にゲート絶縁膜１５を介して形成されている。ゲート電極２７は、たとえば不純物がドーピングされたポリシリコンまたはＡｌなどの導電体からなっている。
ソース電極１６は、一対のソース領域１４上のそれぞれから、ゲート絶縁膜１５から離れる向きにコンタクト領域１８上にまで延在するとともに、炭化珪素基板１０の第１の主面１０ａに接触して配置されている。ソース電極１６は、炭化珪素基板１０の第１の主面１０ａと接する。ソース電極１６は、炭化珪素基板１０の第１の主面１０ａにおいてソース領域１４およびコンタクト領域１８と接する。ソース電極１６は、たとえばＴｉＡｌＳｉを含み、炭化珪素基板１０とオーミック接合している。
層間絶縁膜２１は、ゲート電極２７およびゲート絶縁膜１５と接して設けられている。層間絶縁膜２１は、ゲート電極２７とソース電極１６とを電気的に絶縁している。層間絶縁膜２１は、ゲート電極２７を覆うように設けられた第１の絶縁膜２１ａと、第１の絶縁膜２１ａを覆うように設けられた第２の絶縁膜２１ｂとを含んでいる。第２の絶縁膜２１ｂは、第１の絶縁膜２１ａよりも不純物としてのリンを多く含んでいてもよい。表面保護電極１９は、ソース電極１６に接触して形成されており、Ａｌなどの導電体を含んでいる。そして、表面保護電極１９は、ソース電極１６を介してソース領域１４と電気的に接続されている。
ドレイン電極２０は、炭化珪素基板１０の第２の主面１０ｂに接して設けられている。このドレイン電極２０は、ＮｉＳｉ（ニッケルシリサイド）など、炭化珪素単結晶基板１１とオーミックコンタクト可能な他の材料からなっていてもよい。これにより、ドレイン電極２０は炭化珪素単結晶基板１１と電気的に接続されている。裏面保護電極２３は、ドレイン電極２０の炭化珪素単結晶基板１１とは反対側の主面に接して形成されている。裏面保護電極２３は、たとえばＴｉ層と、Ｐｔ層と、Ａｕ層とからなる積層構造を有している。
次に、図１および図２を参照して、界面領域におけるナトリウムの総数について説明する。
ゲート絶縁膜１５とゲート電極２７の界面を第１の界面１５ａとし、ゲート絶縁膜１５と炭化珪素基板１０との界面のうち、第１の界面１５ａと対向する領域を第２の界面１５ｂとする。第１の界面１５ａの法線方向Ｙに沿って第１の界面１５ａからゲート絶縁膜１５の厚みａだけゲート電極２７側に離れた第１仮想面２ａと、第２の界面１５ｂの法線方向Ｙに沿って第２の界面１５ｂからゲート絶縁膜１５の厚みａだけ炭化珪素基板１０側に離れた第２仮想面２ｂとに挟まれた領域を界面領域Ｒとする。界面領域Ｒに含まれるナトリウムの総数を第１の界面１５ａの面積で除した値は、好ましくは５×１０10ａｔｏｍｓ／ｃｍ2以下であり、より好ましくは、３×１０10ａｔｏｍｓ／ｃｍ2以下であり、さらに好ましくは、１×１０10ａｔｏｍｓ／ｃｍ2以下である。
図２を参照して、界面領域Ｒに含まれるナトリウムの総数を第１の界面１５ａの面積で除した値とは、第１の界面１５ａの単位面積（１ｃｍ2）あたりの界面領域Ｒ中におけるナトリウム原子の数である。言い換えれば、界面領域Ｒに含まれるナトリウムの総数を第１の界面１５ａの面積で除した値とは、図２に示す直方体に含まれるナトリウム原子の総数である。なお、ナトリウムの総数は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ−ｍｉｃｒｏｐｒｏｂｅ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｅｒ）により測定可能である。
好ましくは、ゲート電極２７の第２の界面１５ｂとは反対側の第３の主面２７ａから１０ｎｍ以内の領域におけるナトリウム濃度の最大値は、界面領域Ｒにおけるナトリウム濃度の最大値よりも大きく、界面領域Ｒにおけるナトリウム濃度の最大値は、１×１０16ａｔｏｍｓ／ｃｍ3以下である。ゲート電極２７の第３の主面２７ａから１０ｎｍ以内の領域におけるナトリウム濃度の最大値は、１×１０18ａｔｏｍｓ／ｃｍ3以上であってもよい。好ましくは、炭化珪素基板１０の第２の主面１０ｂから１０ｎｍ以内の領域におけるナトリウム濃度の最大値は、界面領域Ｒにおけるナトリウム濃度の最大値よりも大きい。なお、主面から１０ｎｍ以内の領域とは、当該主面から第１の界面１５ａの法線方向Ｙに沿って±１０ｎｍ離れた面に挟まれた領域のことである。
図３を参照して、炭化珪素半導体装置の閾値電圧（Ｖth）の定義について説明する。まずゲート電圧（つまりゲートソース間電圧Ｖgs）を変化させてドレイン電流（つまりソースドレイン間電流Ｉd）を測定する。ゲート電圧が閾値電圧より低い場合、ゲート絶縁膜１５直下に位置するボディ領域１３とドリフト領域１２との間のｐｎ接合が逆バイアスとなり非導通状態（オフ状態）となり、ソース電極１６（第１の電極）およびドレイン電極２０（第２の電極）間にはドレイン電流は、ほとんど流れない。一方、ゲート電極２７に閾値電圧以上の電圧を印加すると、ボディ領域１３のゲート絶縁膜１５と接触する付近であるチャネル領域ＣＨにおいて反転層が形成される。その結果、ソース領域１４とドリフト領域１２とが電気的に接続され、ソース電極１６とドレイン電極２０との間にドレイン電流が流れはじめる。つまり、閾値電圧は、ドレイン電流が流れ始めるゲート電圧のことである。より詳細には、閾値電圧は、ソースドレイン間の電圧（Ｖds）が１０Ｖのときに、ドレイン電流が３００μＡとなるゲート電圧のことである。
図４を参照して、炭化珪素半導体装置の閾値電圧の変動について説明する。まず、炭化珪素半導体装置に印加されるゲート電圧を変化させてドレイン電流を測定し、ゲート電圧とドレイン電流の関係３ａをプロットする。ソースドレイン間の電圧が１０Ｖのときに、ドレイン電流が３００μＡとなるゲート電圧を第１の閾値電圧（Ｖth1）とする。次に、炭化珪素半導体装置のゲート電極２７に対して負電圧を一定時間印加するストレス試験が実施される。その後、炭化珪素半導体装置に印加されるゲート電圧を変化させてドレイン電流を測定し、ゲート電圧とドレイン電流の関係３ｂをプロットする。ソースドレイン間の電圧が１０Ｖのときに、ドレイン電流が３００μＡとなるゲート電圧を第２の閾値電圧（Ｖth2）とする。図４に示すように、ストレス試験の後、閾値電圧が変動する場合がある。特に、閾値電圧が負側に変動すると、ノーマリオフ動作すべきスイッチ動作がオンとなってしまう場合がある。
本実施の形態に係るＭＯＳＦＥＴ１において、１７５℃の温度下において、ゲート電極２７に対して−５Ｖのゲート電圧を１００時間印加する第１のストレス試験を行う場合に、第１のストレス試験を行う前の閾値電圧を第１の閾値電圧とし、第１のストレス試験を行った後の閾値電圧を第２の閾値電圧とした場合、第１の閾値電圧と第２の閾値電圧との差の絶対値（言い換えれば、閾値電圧の変動量）は、０．５Ｖ以下であり、好ましくは０．３Ｖ以下であり、より好ましくは０．１Ｖ以下である。第２の閾値電圧は、第１の閾値電圧よりも高くなってもよいし、第１の閾値電圧よりも低くなってもよい。
好ましくは、１７５℃の温度下において、ゲート電極２７に対して−５Ｖのゲート電圧を３００時間印加する第１のストレス試験を行う場合に、第１のストレス試験を行う前の閾値電圧を第１の閾値電圧とし、第１のストレス試験を行った後の閾値電圧を第２の閾値電圧とした場合、第１の閾値電圧と第２の閾値電圧との差の絶対値は、０．５Ｖ以下であり、好ましくは０．３Ｖ以下であり、より好ましくは０．１Ｖ以下である。第２の閾値電圧は、第１の閾値電圧よりも高くなってもよいし、第１の閾値電圧よりも低くなってもよい。
好ましくは、１７５℃の温度下において、ゲート電極２７に対して絶対値で５Ｖ以上の負バイアスを３００時間印加する第１のストレス試験を行う場合に、第１のストレス試験を行う前の閾値電圧を第１の閾値電圧とし、第１のストレス試験を行った後の閾値電圧を第２の閾値電圧とした場合、第１の閾値電圧と第２の閾値電圧との差の絶対値は、０．５Ｖ以下であり、好ましくは０．３Ｖ以下であり、より好ましくは０．１Ｖ以下である。第２の閾値電圧は、第１の閾値電圧よりも高くなってもよいし、第１の閾値電圧よりも低くなってもよい。
好ましくは、１５０℃の温度下において、ゲート電極２７に対して−１０Ｖのゲート電圧を１００時間印加する第２のストレス試験を行う場合に、第２のストレス試験を行う前の閾値電圧を第３の閾値電圧とし、第２のストレス試験を行った後の閾値電圧を第４の閾値電圧とした場合、第３の閾値電圧と第４の閾値電圧との差の絶対値（言い換えれば、閾値電圧の変動量）は、０．１Ｖ以下である。第４の閾値電圧は、第３の閾値電圧よりも高くなってもよいし、第３の閾値電圧よりも低くなってもよい。
好ましくは、１５０℃の温度下において、ゲート電極２７に対して−１０Ｖのゲート電圧を３００時間印加する第２のストレス試験を行う場合に、第２のストレス試験を行う前の閾値電圧を第３の閾値電圧とし、第２のストレス試験を行った後の閾値電圧を第４の閾値電圧とした場合、第３の閾値電圧と第４の閾値電圧との差の絶対値は、０．１Ｖ以下である。第４の閾値電圧は、第３の閾値電圧よりも高くなってもよいし、第３の閾値電圧よりも低くなってもよい。
次に、本実施の形態に係る炭化珪素半導体装置としてのＭＯＳＦＥＴ１の製造方法について説明する。
まず、炭化珪素基板準備工程（Ｓ１０：図５）が実施される。たとえば、昇華法により形成されたポリタイプ４Ｈを有する六方晶炭化珪素単結晶からなるインゴットをスライスすることにより、炭化珪素単結晶基板１１が準備される。次に、炭化珪素単結晶基板１１上に炭化珪素エピタキシャル層５を、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。具体的には、炭化珪素単結晶基板１１上に、水素（Ｈ2）を含むキャリアガスと、モノシラン（ＳｉＨ4）、プロパン（Ｃ3Ｈ8）および窒素（Ｎ2）などを含む原料ガスとが供給され、炭化珪素単結晶基板１１がたとえば１５００℃以上１７００℃以下程度に加熱される。これにより、図６に示すように、炭化珪素エピタキシャル層５が炭化珪素単結晶基板１１上に形成される。以上により、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有し炭化珪素基板１０が準備される。炭化珪素基板１０は、第２の主面１０ｂを形成する炭化珪素単結晶基板１１と、炭化珪素単結晶基板１１上に設けられ、第１の主面１０ａを形成する炭化珪素エピタキシャル層５とを含む。
次に、イオン注入工程（Ｓ２０：図５）が実施される。具体的には、図７を参照して、炭化珪素基板１０の第１の主面１０ａに対してイオン注入が実施される。たとえばＡｌ（アルミニウム）イオンが、炭化珪素基板１０の第１の主面１０ａに対して注入されることにより、炭化珪素エピタキシャル層５内に導電型がｐ型のボディ領域１３が形成される。次に、たとえばＰ（リン）イオンが、上記Ａｌイオンの注入深さよりも浅い深さでボディ領域１３内に注入されることにより、導電型がｎ型のソース領域１４が形成される。そして、たとえばＡｌイオンが、ソース領域１４内にさらに注入されることにより、ソース領域１４に囲まれ、ソース領域１４と同等の深さを有し、かつ導電型がｐ型のコンタクト領域１８が形成される。炭化珪素エピタキシャル層５において、ボディ領域１３、ソース領域１４およびコンタクト領域１８のいずれも形成されない領域は、ドリフト領域１２となる。以上により、炭化珪素基板１０の第１の主面１０ａ側に、ボディ領域１３と、ソース領域１４と、コンタクト領域１８とが形成される。
次に、活性化アニール工程（Ｓ３０：図５）が実施される。具体的には、炭化珪素基板１０が、たとえば１６００℃以上２０００℃以下の温度で３０分間程度加熱される。これにより、上記イオン注入工程にて形成されたボディ領域１３、ソース領域１４およびコンタクト領域１８における不純物が活性化されて所望のキャリアが生成する。
次に、ゲート絶縁膜形成工程（Ｓ４０：図５）が実施される。図８を参照して、たとえば、酸素を含む雰囲気中において炭化珪素基板１０を１３５０℃程度の温度下において１時間程度加熱することにより、炭化珪素基板１０の第１の主面１０ａを覆うように二酸化珪素からなるゲート絶縁膜１５が形成される。具体的には、ゲート絶縁膜１５は、一方のコンタクト領域１８から他方のコンタクト領域１８まで延在するように、第１の主面１０ａにおいてドリフト領域１２と、ボディ領域１３と、ソース領域１４と、コンタクト領域１８とに接して形成される。
次に、窒素アニール工程が実施される。具体的には、たとえば一酸化窒素、一酸化二窒素、二酸化窒素およびアンモニアなどの窒素を含む雰囲気ガス中において、ゲート絶縁膜１５が形成された炭化珪素基板１０が、１３００℃以上１５００℃以下の温度で、たとえば１時間程度保持される。この熱処理により、ゲート絶縁膜１５とドリフト領域１２との第２の界面１５ｂ付近に存在するトラップに窒素原子が捕獲される。これにより、第２の界面１５ｂ付近における界面準位の形成が抑制される。
次に、Ａｒアニール工程が実施される。具体的には、アルゴンガス中において、ゲート絶縁膜１５が形成された炭化珪素基板１０が、たとえば１１００℃以上１５００℃以下の温度で１時間程度保持される。好ましくは、ゲート絶縁膜１５が形成された炭化珪素基板１０は、１３００℃以上１５００℃以下の温度に保持される。この熱処理により、炭化珪素基板１０およびゲート絶縁膜１５の第２の界面１５ｂ付近における余剰カーボンを低減することができる。結果として、当該第２の界面１５ｂ付近におけるホールトラップを低減することができる。
次に、ゲート電極形成工程（Ｓ５０：図５）が実施される。たとえばＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、ゲート絶縁膜１５上に接触し、不純物を含むポリシリコンからなるゲート電極２７が形成される。ゲート電極２７は、ゲート絶縁膜１５を介してドリフト領域１２、ソース領域１４およびボディ領域１３に対向して形成される。
次に、層間絶縁膜形成工程（Ｓ６０：図５）が実施される。たとえば二酸化珪素からなる層間絶縁膜２１が、ゲート絶縁膜１５およびゲート電極２７を覆うように形成される。具体的には、たとえば６５０℃以上７５０℃以下程度の温度下において６時間程度、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）ガスが炭化珪素基板１０上に供給される。その後、炭化珪素基板１０が、たとえば８００℃以上９００℃以下程度の温度下で３０分程度加熱される。次に、たとえば９００℃以上１１００℃以下程度の温度下において２０分程度ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ)処理が実施される。これにより、ゲート電極２７を覆うように設けられた第１の絶縁膜２１ａと、第１の絶縁膜２１ａを覆うように設けられた第２の絶縁膜２１ｂとを含む層間絶縁膜２１が形成される。第２の絶縁膜２１ｂは、第１の絶縁膜２１ａよりも不純物としてのリンを多く含んでいる。
次に、ソース電極形成工程（Ｓ７０：図５）が実施される。図９を参照して、ソース電極１６を形成すべき領域において層間絶縁膜２１およびゲート絶縁膜１５が除去され、ソース領域１４およびコンタクト領域１８が層間絶縁膜２１およびゲート絶縁膜１５から露出した領域が形成される。次に、たとえばスパッタリングにより、上記領域において、たとえばＮｉＳｉ、ＴｉＳｉ、ＴｉＡｌまたはＴｉＡｌＳｉ（チタンアルミニウムシリコン）を含むソース電極１６が形成される。ソース電極１６は、炭化珪素基板１０の第１の主面１０ａに接して形成される。これにより、ソース電極１６と、ゲート電極２７と、層間絶縁膜２１と、ゲート絶縁膜１５とが設けられた炭化珪素基板１０（以降、中間体１００または中間基板１００と称する）が形成される。中間基板１００は、一方の主面２１ｃと、一方の主面２１ｃと反対側の他方の主面１０ｂとを含む。中間基板１００は、一方の主面２１ｃと対向する第１の主面１０ａと、第１の主面１０ａとは反対側であって、中間基板１００の他方の主面１０ｂを構成する第２の主面１０ｂと有する炭化珪素基板１０と、炭化珪素基板１０の第１の主面１０ａと部分的に接するゲート絶縁膜１５と、ゲート絶縁膜１５から露出している第１の主面１０ａに接するソース電極１６とを含む（図１１参照）。
次に、合金化アニール工程（Ｓ８０：図５）が実施される。合金化アニール工程（Ｓ８０：図５）は、中間基板にカバー部材を搭載する工程と、カバー部材が搭載された中間基板をアニールする工程とを含む。まず、中間基板にカバー部材を搭載する工程が実施される。まず、図１０を参照して、中間体１００がカーボンからなるトレー４内に配置される。中間体１００を覆うようにカバー部材２が配置される。カバー部材２の上方にカーボンからなる蓋部６が配置されて、カバー部材２が設けられた中間体１００がトレー４および蓋部６により取り囲まれてもよい。中間体１００が有する炭化珪素基板１０の第２の主面１０ｂはトレーに接して配置される。カバー部材２は、たとえば炭化珪素または珪素からなり、好ましくは炭化珪素からなる。カバー部材２の厚みは、たとえば３００μｍ以上１ｍｍ以下程度である。
図１１を参照して、より詳細には、カバー部材２は層間絶縁膜２１の表面２１ｃと接し、かつカバー部材２がソース電極１６から離間するようにカバー部材２が炭化珪素基板１０の第１の主面１０ａ側に配置されてもよい。好ましくは、カバー部材２は、炭化珪素基板１０の第１の主面１０ａ全体を覆うように設けられる。次に、カバー部材が搭載された中間基板をアニールする工程が実施される。具体的には、カバー部材２は層間絶縁膜２１と接し、かつカバー部材２がソース電極１６から離間するようにカバー部材２が炭化珪素基板１０の第１の主面１０ａ側に配置された状態で、ソース電極１６が設けられた炭化珪素基板１０およびカバー部材２は、たとえば９００℃以上１１００℃以下で５分程度加熱される。これにより、ソース電極１６の少なくとも一部がシリサイド化し、ソース領域１４とオーミック接合するソース電極１６が形成される。
合金化アニール工程（Ｓ８０：図５）において、中間体１００を覆うようにカバー部材２が配置されていると、たとえばアニール炉内に存在するナトリウムなどの金属不純物が炭化珪素基板１０の第１の主面１０ａ側に配置された層間絶縁膜２１の表面２１ｃに付着することを抑制することができる。合金化アニール工程における熱処理および合金化アニール工程後に行われる熱処理によって、層間絶縁膜２１の表面２１ｃに付着したナトリウムなどの金属不純物は、ゲート絶縁膜１５近傍の界面領域Ｒ（図１参照）に拡散すると考えられる。そこで、中間体１００を覆うようにカバー部材２を配置した後に、中間体１００およびカバー部材２に対して合金化アニールを行うことにより、界面領域Ｒにナトリウムなどの金属不純物が拡散することを抑制することができる。合金化アニール工程の終了後、カバー部材２が炭化珪素基板１０の第１の主面１０ａ側から取り除かれる。
次に、合金化アニール工程（Ｓ８０：図５）の第１の変形例について説明する。
図１５を参照して、中間基板にカバー部材を搭載する工程において、中間基板１００の一方の主面２１ｃに接してナトリウムブロック部材７ａが配置される。ナトリウムブロック部材７ａは、中間基板１００の一方主面２１ｃに接する第６の主面７ａ２と、第６の主面７ａ２と反対側の第７の主面７ａ１とを有する。ナトリウムブロック部材７ａの第６の主面７ａ２は、中間基板１００の一方の主面２１ｃの全面を覆うように配置される。好ましくは、断面視(中間基板１００の他方の主面１０ｂと平行な方向に沿って見た視野）において、ナトリウムブロック部材７ａの幅は、中間基板１００の幅以上である。
ナトリウムブロック部材７ａに対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。ナトリウムブロック部材７ａを構成する材料は、たとえば炭化珪素または炭素である。好ましくは、ナトリウムブロック部材７ａは、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む。
次に、カバー部材が搭載された中間基板をアニールする工程が実施される。具体的には、ナトリウムブロック部材７ａが中間基板１００の一方の主面２１ｃに接した状態で中間基板１００がアニールされる。中間基板１００は、たとえば９００℃以上１１００℃以下で５分程度アニールされる。中間基板１００をアニールした後に、ナトリウムブロック部材７ａが中間基板１００の一方の主面２１ｃから除去される。ナトリウムブロック部材７ａによって、外部から中間基板１００の一方の主面２１ｃにナトリウムが混入することを効果的にブロックすることができる。外部からのナトリウム汚染としては、トレーからの汚染と、設備からの汚染とが考えられる。また設備の汚染源としては、高温になるヒータ部がナトリウムの発生源の一つと考えられる。
図１６を参照して、中間基板にカバー部材を搭載する工程において、中間基板１００の他方の主面１０ｂと対向する位置に中間基板保持部４が配置されてもよい。中間基板保持部４は、たとえば中間基板１００を保持可能なトレーである。中間基板保持部４は、たとえば中間基板１００の他方の主面１０ｂの全面を覆うように他方の主面１０ｂに接している。中間基板保持部４の壁部は、中間基板１００およびナトリウムブロック部材７ａの各々の側面に対向するように、中間基板１００の他方の主面１０ｂの法線方向に延在している。好ましくは、断面視において、中間基板保持部４の幅は、中間基板１００の幅以上である。中間基板保持部４の形状は、円筒の一方の開口が閉じられた形状であってもよいし、円板状であってもよいし、その他の形状であってもよい。
中間基板保持部４に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。中間基板保持部４を構成する材料は、たとえば炭素である。好ましくは、中間基板保持部４は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む。中間基板保持部４が炭素（グラファイト）からなる場合、ナトリウムはグラファイト中においてＮａ−Ｃ化合物を形成するため、ナトリウムのグラファイトに対する拡散長は短くなると考えられる。
次に、中間基板１００をアニールする工程において、中間基板１００の一方の主面２１ｃがナトリウムブロック部材７ａに覆われ、かつ中間基板１００の他方の主面１０ｂおよび側面が中間基板保持部４に覆われた状態で、中間基板１００がアニールされる。中間基板１００をアニールする温度および時間は上述の条件と同様である。中間基板１００をアニールした後に、ナトリウムブロック部材７ａが中間基板１００の一方の主面２１ｃから除去され、かつ中間基板１００が中間基板保持部４から取り外される。
図１７を参照して、中間基板にカバー部材を搭載する工程において、中間基板保持部４と接し、かつナトリウムブロック部材７ａを覆うように蓋部６が配置されてもよい。蓋部６は、中間基板保持部４と組み合わせることにより、蓋部６および中間基板保持部４とに囲まれた閉鎖空間が形成されるように構成されている。ナトリウムブロック部材７ａおよび中間基板１００は、当該閉鎖空間内に配置される。ナトリウムブロック部材７ａの第７の主面７ａ１は、蓋部６と離間していてもよし、蓋部と接していてもよい。蓋部６の形状は、円板状であってもよいし、円筒の一方の開口が閉じられた形状であってもよいし、円板の中央部が突出している形状であってもよいし、その他の形状であってもよい。
次に、中間基板１００をアニールする工程において、蓋部６および中間基板保持部４によって囲まれた閉鎖空間内にナトリウムブロック部材７ａおよび中間基板１００が配置された状態で中間基板１００がアニールされる。中間基板１００をアニールする温度および時間は上述の条件と同様である。蓋部６に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。蓋部６を構成する材料は、たとえば炭素である。好ましくは、蓋部６は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む。
次に、合金化アニール工程（Ｓ８０：図５）の第２の変形例について説明する。
図１８を参照して、中間基板にカバー部材を搭載する工程において、中間基板１００の一方の主面２１ｃに接して第１のナトリウム吸取部材７ｂが配置される。第１のナトリウム吸取部材７ｂに対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長よりも大きい。第１のナトリウム吸取部材７ｂを構成する材料は、たとえば珪素である。好ましくは、第１のナトリウム吸取部材７ｂは、珪素層、二酸化珪素層、珪素層上に二酸化珪素層がコーティングされた層および二酸化珪素層上に珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む。珪素は、単結晶であってもよいし、多結晶であってもよいし、アモルファスであってもよいし、これらの組み合わせであってもよい。好ましくは、断面視において、第１のナトリウム吸取部材７ｂの幅は、中間基板１００の幅以上である。
次に、カバー部材が搭載された中間基板をアニールする工程が実施される。具体的には、第１のナトリウム吸取部材７ｂが一方の主面２１ｃに接した状態で中間基板１００がアニールされる。中間基板１００をアニールする温度および時間は上述の条件と同様である。中間基板１００をアニールした後に、第１のナトリウム吸取部材７ｂが中間基板１００の一方の主面２１ｃから除去される。第１のナトリウム吸取部材７ｂによって中間基板１００の一方の主面２１ｃ上のナトリウムを吸い取ることにより、中間基板１００の一方の主面２１ｃ上のナトリウム濃度を効果的に低減することができる。言い換えれば、中間基板１００と、第１のナトリウム吸取部材７ｂとの界面において、ナトリウムなどの不純物のゲッタリング捕獲が促進されることにより、中間基板１００に対するナトリウムの拡散を抑制することができる。たとえば、基板を１０００℃の温度で５分間アニールした場合の珪素に対するナトリウムの拡散距離は５００ｎｍ程度であり、二酸化珪素に対するナトリウムの拡散距離は４００ｎｍ程度である。第１のナトリウム吸取部材７ｂによって効果的にナトリウムを吸い取るためには、断面視において、第１のナトリウム吸取部材７ｂの厚みｂは３００μｍ以上であることが好ましい。第１のナトリウム吸取部材７ｂの厚みｂは、炭化珪素基板１０の第１の主面１０ａの法線方向に沿った、炭化珪素基板１０の第１の主面１０ａから中間基板１００の一方の主面２１ｃまでの距離よりも大きくてもよい。
図１９を参照して、中間基板にカバー部材を搭載する工程において、中間基板１００の他方の主面１０ｂに接して第２のナトリウム吸取部材７ｃが配置されてもよい。つまり、中間基板１００の一方の主面２１ｃに接して第１のナトリウム吸取部材７ｂが配置され、かつ中間基板１００の他方の主面１０ｂに接して第２のナトリウム吸取部材７ｃが配置される。第２のナトリウム吸取部材７ｃに対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長よりも大きい。第２のナトリウム吸取部材７ｃを構成する材料は、たとえば珪素である。第２のナトリウム吸取部材７ｃを構成する材料は、第１のナトリウム吸取部材７ｂを構成する材料と同様である。好ましくは、断面視において、第２のナトリウム吸取部材７ｃの幅は、中間基板１００の幅以上である。
次に、カバー部材が搭載された中間基板をアニールする工程が実施される。具体的には、第１のナトリウム吸取部材７ｂが中間基板１００の一方の主面２１ｃに接し、かつ第２のナトリウム吸取部材７ｃが中間基板１００の他方の主面１０ｂに接した状態で、中間基板１００がアニールされる。中間基板１００をアニールする温度および時間は上述の条件と同様である。中間基板１００をアニールした後に、第１のナトリウム吸取部材７ｂが中間基板１００の一方の主面２１ｃから除去され、かつ第２のナトリウム吸取部材７ｃが他方の主面１０ｂから除去される。
図２０を参照して、中間基板にカバー部材を搭載する工程において、中間基板１００の他方の主面１０ｂと対向する位置に中間基板保持部４が配置されてもよい。中間基板保持部４は、たとえば中間基板１００を保持可能なトレーである。中間基板保持部４は、たとえば中間基板１００の他方の主面１０ｂの全面を覆うように他方の主面１０ｂに接している。中間基板保持部４の壁部は、中間基板１００およびナトリウムブロック部材７ａの各々の側面に対向するように、中間基板１００の他方の主面１０ｂの法線方向に延在している。好ましくは、断面視において、中間基板保持部４の幅は、中間基板１００の幅以上である。中間基板保持部４の形状は、円筒の一方の開口が閉じられた形状であってもよいし、円板状であってもよいし、その他の形状であってもよい。
中間基板保持部４に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。中間基板保持部４を構成する材料は、たとえば炭素である。好ましくは、中間基板保持部４は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む。
次に、中間基板１００をアニールする工程において、中間基板１００の一方の主面２１ｃが第１のナトリウム吸取部材７ｂに覆われ、かつ中間基板１００の他方の主面１０ｂおよび側面が中間基板保持部４に覆われた状態で、中間基板１００がアニールされる。中間基板１００をアニールする温度および時間は上述の条件と同様である。中間基板１００をアニールした後に、第１のナトリウム吸取部材７ｂが中間基板１００の一方の主面２１ｃから除去され、かつ中間基板１００が中間基板保持部４から取り外される。
図２１を参照して、中間基板にカバー部材を搭載する工程において、一方の主面２１ｃに接して第１のナトリウム吸取部材７ｂが配置され、かつ他方の主面１０ｂに接して第２のナトリウム吸取部材７ｃが配置された中間基板１００が中間基板保持部４に形成された凹部を完全に埋めるように配置されてもよい。中間基板１００の他方の主面１０ｂと接する面と反対側の第２のナトリウム吸取部材７ｃの面が中間基板保持部４に接し、かつ中間基板１００、第１のナトリウム吸取部材７ｂおよび第２のナトリウム吸取部材７ｃの各々の側面が中間基板保持部４に覆われるように、中間基板１００が中間基板保持部４に形成された凹部内に配置される。
次に、中間基板１００をアニールする工程において、中間基板１００の一方の主面２１ｃが第１のナトリウム吸取部材７ｂに覆われ、中間基板１００の他方の主面１０ｂが中間基板保持部４に対向し、かつ中間基板１００の他方の主面１０ｂと接する面と反対側の第２のナトリウム吸取部材７ｃの面が中間基板保持部４に覆われた状態で、中間基板１００がアニールされる。中間基板１００をアニールする温度および時間は上述の条件と同様である。中間基板１００をアニールした後に、第１のナトリウム吸取部材７ｂが中間基板１００の一方の主面２１ｃから除去され、第２のナトリウム吸取部材７ｃが中間基板１００の他方の主面１０ｂから除去され、かつ中間基板１００が中間基板保持部４から取り外される。
図２２を参照して、中間基板にカバー部材を搭載する工程において、中間基板保持部４と接し、かつ第１のナトリウム吸取部材７ｂを覆うように蓋部６が配置されてもよい。蓋部６は、中間基板保持部４と組み合わせることにより、蓋部６および中間基板保持部４とに囲まれた閉鎖空間が形成されるように構成されている。一方の主面２１ｃ上に第１のナトリウム吸取部材７ｂが配置された中間基板１００が、当該閉鎖空間内に配置される。第１のナトリウム吸取部材７ｂは、中間基板１００の一方の主面２１ｃに接する第４の主面７ｂ２と、第４の主面７ｂ２と反対側の第５の主面７ｂ１とを含む。第１のナトリウム吸取部材７ｂの第５の主面７ｂ１は、蓋部６と離間していてもよし、蓋部６と接していてもよい。蓋部６の形状は、上述の蓋部６の形状と同様である。
図２３を参照して、中間基板にカバー部材を搭載する工程において、蓋部６および中間基板保持部４とに囲まれた閉鎖空間内に、一方の主面２１ｃに接して第１のナトリウム吸取部材７ｂが配置され、かつ他方の主面１０ｂに接して第２のナトリウム吸取部材７ｃが配置された中間基板１００が配置される。第１のナトリウム吸取部材７ｂの第５の主面７ｂ１は、蓋部６と接している。
次に、中間基板１００をアニールする工程において、蓋部６および中間基板保持部４によって囲まれた閉鎖空間内に中間基板１００が配置された状態で中間基板１００がアニールされる。中間基板１００をアニールする温度および時間は上述の条件と同様である。蓋部６に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。蓋部６を構成する材料は、たとえば炭素である。好ましくは、蓋部６は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む。
図２４を参照して、中間基板にカバー部材を搭載する工程において、第１のナトリウム吸取部材７ｂの第５の主面７ｂ１に接してナトリウムブロック部材７ａが配置されてもよい。これにより、中間基板１００の一方の主面２１ｃに接して第１のナトリウム吸取部材７ｂが配置され、第１のナトリウム吸取部材７ｂの第５の主面７ｂ１に接してナトリウムブロック部材７ａが配置された中間基板１００が準備される。ナトリウムブロック部材７ａに対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。ナトリウムブロック部材７ａを構成する材料は、たとえば炭化珪素または炭素である。好ましくは、ナトリウムブロック部材７ａは、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む。断面視において、ナトリウムブロック部材７ａの幅は、中間基板１００の幅以上である。図２５を参照して、中間基板にカバー部材を搭載する工程において、中間基板１００の他方の主面１０ｂに第２のナトリウム吸取部材７ｃが配置されてもよい。第２のナトリウム吸取部材７ｃを構成する材料は上述の通りである。
また中間基板１００の一方の主面２１ｃに接して第１のナトリウム吸取部材７ｂが配置され、第１のナトリウム吸取部材７ｂの第５の主面７ｂ１に接してナトリウムブロック部材７ａが配置され、他方の主面１０ｂに第２のナトリウム吸取部材７ｃが配置された中間基板１００が、中間基板保持部４に保持されてもよいし、さらに中間基板保持部４に接して蓋部６が配置されてもよい。
次に、中間基板１００をアニールする工程において、ナトリウムブロック部材７ａが第１のナトリウム吸取部材７ｂの第５の主面７ｂ１に接し、かつ第１のナトリウム吸取部材７ｂの第４の主面７ｂ２が中間基板１００の一方の主面２１ｃと接した状態で中間基板１００がアニールされる。さらに、中間基板１００の他方の主面１０ｂに接して第２のナトリウム吸取部材７ｃが配置された状態で中間基板１００がアニールされてもよい。中間基板１００をアニールした後に、ナトリウムブロック部材７ａおよび第１のナトリウム吸取部材７ｂが中間基板１００から除去される。中間基板１００の他方の主面１０ｂに接して第２のナトリウム吸取部材７ｃが配置された場合は、第２のナトリウム吸取部材７ｃが中間基板１００から除去される。
次に、ソース電極１６に接し、かつ層間絶縁膜２１を覆うように表面保護電極１９が形成される。表面保護電極１９は、好ましくはＡｌを含む材料からなり、たとえばＡｌＳｉＣｕである。表面保護電極１９形成後、ランプアニール工程が実施されてもよい。ランプアニール工程では、たとえば７００℃以上８００℃以下の温度下で、たとえば３０秒間程度、表面保護電極１９が設けられた炭化珪素基板１０が加熱されてもよい。次に、パッシベーション膜形成工程が実施されてもよい。パッシベーション膜（図示せず）は、たとえば表面保護電極１９上に設けられる。パッシベーション膜形成工程では、たとえば４００℃以上４５０℃以下程度の温度下で、たとえば７０秒程度、表面保護電極１９が設けられた炭化珪素基板１０が加熱される。次に、シンター処理工程が実施されてもよい。シンター処理工程では、３５０℃以上４５０℃以下程度の温度下で、たとえば１５分間程度、パッシベーション膜が設けられた炭化珪素基板１０が加熱される。
次に、炭化珪素基板１０の第２の主面１０ｂと接して、たとえばＮｉＳｉからなるドレイン電極２０が形成される。ドレイン電極２０は、たとえばＴｉＡｌＳｉなどであっても構わない。ドレイン電極２０の形成は、好ましくはスパッタリング法により実施されるが、蒸着により実施されても構わない。当該ドレイン電極２０が形成された後、当該ドレイン電極２０がたとえばレーザーアニールにより加熱される。これにより、当該ドレイン電極２０の少なくとも一部がシリサイド化し、炭化珪素単結晶基板１１とオーミック接合するドレイン電極２０が形成される。次に、ドレイン電極２０に接して裏面保護電極２３が形成される。裏面保護電極２３は、好ましくはＡｌを含む材料からなる。以上のように、図１に示すＭＯＳＦＥＴ１が製造される。
なお、本実施の形態に係るＭＯＳＦＥＴ１の製造方法においては、合金化アニール工程以降の工程において、ソース電極１６、ゲート電極２７、ゲート絶縁膜１５、層間絶縁膜２１および炭化珪素基板１０を含む中間体１００に対する熱処理の温度および時間が以下のように制御される。
具体的には、ナトリウムの拡散長をＬT（ｎｍ）とし、第１の界面１５ａの法線方向Ｙに沿った方向におけるゲート電極２７の第３の主面とは反対側の層間絶縁膜２１の表面２１ｃから第１の界面１５ａまでの距離をｘ（ｎｍ）とし、かつ層間絶縁膜２１の表面２１ｃにおけるナトリウム濃度をＮ0（ｃｍ-3）とした場合に、Ｎ0×ＬT／ｘ＜１．５２×１０20となるように、ソース電極をアニールする工程以降（ソース電極をアニールする工程を含む）にゲート電極２７および層間絶縁膜２１に対して行われる熱処理の温度および時間が制御される。好ましくは、上記Ｎ0×ＬT／ｘは１．５２×１０20×０．８５未満であり、より好ましくは、１．５２×１０20×０．７０未満である。
たとえばゲート電極２７および層間絶縁膜２１を含む中間体１００に対して、合金化アニール工程（つまりソース電極をアニールする工程）と、ランプアニール工程と、シンター処理工程と、パッシベーション膜形成工程とが実施される場合を想定する。合金化アニール工程では、１０００℃の温度下で１５分間、上記中間体１００に対して熱処理が行われる。ランプアニール工程では、７４０℃の温度下で３０秒間、上記中間体１００に対して熱処理が行われる。シンター処理工程では、４００℃の温度下で１５分間、上記中間体１００に対して熱処理が行われる。パッシベーション膜形成工程では、４２０℃の温度下で７０秒間、上記中間体１００に対して熱処理が行われる。なお、レジストの耐熱性を超えた高温である３００℃以上の温度が上記中間体１００に対して加えられる熱処理工程が追加される場合は、当該熱処理工程における拡散長を加算してトータルのナトリウムの拡散長ＬTが計算される。
合金化アニール工程以降の熱処理工程におけるゲート電極に対するナトリウムの拡散長ＬTは、ＬT＝ＬA＋ＬL＋ＬS＋ＬPとして計算される。ここで、ＬAは合金化アニール工程におけるナトリウムの拡散長であり、ＬLはランプアニール工程におけるナトリウムの拡散長であり、ＬSはシンター処理工程におけるナトリウムの拡散長であり、ＬPはパッシベーション膜形成工程におけるナトリウムの拡散長である。
拡散長Ｌは、以下の数式１で計算される。ここで、Ｄは拡散係数であり、ｔは熱処理時間（秒）である。
Figure 0006292926
拡散係数Ｄは、以下の数式２で計算される。ここで、Ｄ0は拡散定数（ｍ2／秒）であり、Ｑは活性化エネルギー（ｋＪ／ｍｏｌ）であり、Ｒは気体定数８．３１（Ｊ／ｍｏｌ・Ｋ）であり、Ｔは熱処理温度（Ｋ）である。
Figure 0006292926
ポリシリコンからなるゲート電極２７中のナトリウムの拡散定数Ｄ0は、１×１０-6（ｃｍ2／秒）であり、活性化エネルギーＱは１２２（ｋＪ／ｍｏｌ）である。上記拡散定数Ｄ0、活性化エネルギーＱおよび熱処理温度Ｔを上記数式２に代入すると拡散係数Ｄが計算される。合金化アニール工程（１０００℃）における拡散係数は９．８０×１０-12（ｍ2／秒）となり、ランプアニール工程（７４０℃）における拡散係数は５．０８×１０-13（ｍ2／秒）となり、パッシベーション形成工程（４２０℃）における拡散係数は６．３０×１０-16（ｍ2／秒）となり、シンター処理工程（４００℃）における拡散係数は３．３６×１０-16（ｍ2／秒）となる。
上記拡散係数Ｄおよび熱処理時間ｔを上記数式１に代入すると拡散長Ｌが計算される。合金化アニール工程（９００秒）における拡散長ＬAは１８７８７１ｎｍとなり、ランプアニール工程（３０秒）における拡散長ＬLは７８０８ｎｍとなり、パッシベーション形成工程（７０秒）における拡散長ＬPは１１００ｎｍとなり、シンター処理工程（９００秒）における拡散長ＬSは４２０ｎｍとなる。ナトリウムの総拡散長ＬTは、１８７８７１ｎｍ＋７８０８ｎｍ＋１１００ｎｍ＋４２０ｎｍ＝１９７１９９ｎｍとなる。
ここで、ナトリウム濃度Ｎlを、Ｎl＝Ｎ0×ＬT／ｘ（数式３）と定義する。ここで、距離ｘは、第１の界面１５ａの法線方向Ｙに沿った方向におけるゲート電極２７の第３の主面２７ａとは反対側の層間絶縁膜２１の表面２１ｃから第１の界面１５ａまでの距離である。言い換えれば、距離ｘは、層間絶縁膜２１の膜厚と、ゲート絶縁膜１５の膜厚との和である。層間絶縁膜２１の膜厚が１０００ｎｍであり、かつゲート絶縁膜１５の膜厚が３００ｎｍの場合、距離ｘは１３００ｎｍとなる。ナトリウム濃度Ｎ0は、合金化アニールが実施される前の層間絶縁膜２１の表面２１ｃにおけるナトリウム濃度である。ナトリウム濃度Ｎ0は、たとえば１×１０18ｃｍ-3である。上記距離ｘ、ナトリウム濃度Ｎ0および総拡散長ＬTを用いるとナトリウム濃度Ｎl0はＮ0×ＬT／ｘ＝１．５２×１０20ｃｍ-3となる。
層間絶縁膜２１の表面２１ｃに付着したナトリウムは熱処理によってゲート電極２７中に拡散し、ゲート電極２７中におけるナトリウム濃度がある一定の値以上になると閾値電圧の変動が顕著に発生する。言い換えれば、ゲート電極２７中に拡散するナトリウム濃度をある一定の値未満に抑えることにより、閾値電圧の変動を効果的に抑制可能である。具体的には、Ｎl／Ｎl0＜１（数式４）となるようにソース電極１６を合金化アニールする工程以降の熱処理工程の熱処理温度および熱処理時間が制御される。Ｎl＝Ｎ0×ＬT／ｘ（数式３）をＮl／Ｎl0＜１（数式４）に代入すると、Ｎ0×ＬT／ｘ＜Ｎl0＝１．５２×１０20となる。つまり、Ｎ0×ＬT／ｘ＜１．５２×１０20となるようにソース電極１６を合金化アニールする工程以降の熱処理工程の熱処理温度および熱処理時間が制御されていれば、層間絶縁膜２１およびゲート電極２７中にナトリウムが拡散していても閾値電圧の変動を効果的に抑制することができる。たとえば、合金化アニール工程を１０００℃の温度下で３００秒間行い、かつランプアニール工程を７４０℃の温度下で３０秒間行った場合、ゲート電極２７に対するナトリウムの総拡散長は１１７７９６ｎｍとなる。距離ｘを１３００ｎｍとし、かつナトリウム濃度Ｎ0を１×１０18ｃｍ-3とすると、ナトリウム濃度Ｎlは９．０６×１０19ｃｍ-3となる。つまり、Ｎl／Ｎl0は約０．６となる。
また上記実施の形態においてｎ型とｐ型とが入れ替えられた構成のＭＯＳＦＥＴが用いられてもよい。また上記においては、本発明の炭化珪素半導体装置の一例として、プレーナ型のＭＯＳＦＥＴについて説明したが、炭化珪素半導体装置は、たとえばトレンチ型のＭＯＳＦＥＴ、ＩＧＢＴなどであっても構わない。
なお、上記実施の形態の図１５〜図２５の説明における中間基板１００の表面２１ｃは、重力方向の上向きであってもよいし下向きであってもよい。ナトリウムブロック部材７ａ、第１のナトリウム吸取部材７ｂおよび第２のナトリウム吸取部材７ｂの各々の配置は、中間基板１００の表面２１ｃの位置を基準として決定されるものであり、中間基板１００の表面２１ｃの向きによって変わるものではない。
次に、本実施の形態に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの作用効果について説明する。
本実施の形態に係るＭＯＳＦＥＴ１によれば、１７５℃の温度下において、ゲート電極２７に対して−５Ｖのゲート電圧を１００時間印加する第１のストレス試験を行う場合に、第１のストレス試験を行う前の閾値電圧を第１の閾値電圧とし、第１のストレス試験を行った後の閾値電圧を第２の閾値電圧とした場合、第１の閾値電圧と第２の閾値電圧との差の絶対値は、０．５Ｖ以下である。これによりＭＯＳＦＥＴ１の閾値電圧の変動を効果的に低減することができる。
また本実施の形態に係るＭＯＳＦＥＴ１によれば、１５０℃の温度下において、ゲート電極２７に対して−１０Ｖのゲート電圧を１００時間印加する第２のストレス試験を行う場合に、第２のストレス試験を行う前の閾値電圧を第３の閾値電圧とし、第２のストレス試験を行った後の閾値電圧を第４の閾値電圧とした場合、第３の閾値電圧と第４の閾値電圧との差の絶対値は、０．１Ｖ以下である。これにより、ＭＯＳＦＥＴ１の閾値電圧の変動をより効果的に低減することができる。
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、ゲート絶縁膜１５とゲート電極２７との界面を第１の界面１５ａとし、ゲート絶縁膜１５と炭化珪素基板１０との界面のうち、第１の界面１５ａと対向する領域を第２の界面１５ｂとした場合、第１の界面１５ａの法線方向に沿って第１の界面１５ａからゲート絶縁膜１５の厚みだけゲート電極２７側に離れた第１仮想面２ａと、第２の界面１５ｂの法線方向に沿って第２の界面１５ｂからゲート絶縁膜１５の厚みだけ炭化珪素基板１０側に離れた第２仮想面２ｂとに挟まれた界面領域Ｒに含まれるナトリウムの総数を第１の界面１５ａの面積で除した値は、５×１０10ａｔｏｍｓ／ｃｍ2以下である。これにより、ＭＯＳＦＥＴの閾値電圧の変動をより効果的に低減することができる。
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、ゲート電極２７の第２の界面１５ｂとは反対側の第３の主面２７ａから１０ｎｍ以内の領域におけるナトリウム濃度の最大値は、界面領域Ｒにおけるナトリウム濃度の最大値よりも大きく、界面領域Ｒにおけるナトリウム濃度の最大値は、１×１０16ａｔｏｍｓ／ｃｍ3以下である。これにより、ナトリウム濃度が高い環境下においてＭＯＳＦＥＴ１が製造される場合においても、閾値電圧の変動量の小さいＭＯＳＦＥＴ１を得ることができる。
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、ゲート電極２７の第２の界面１５ｂとは反対側の第３の主面２７ａを覆い、かつゲート絶縁膜１５に接して設けられた層間絶縁膜２１と、炭化珪素基板１０の第１の主面１０ａに接するソース電極１６とをさらに備える。ナトリウムの拡散長をＬT（ｎｍ）とし、第１の界面１５ａの法線方向Ｙに沿った方向における第３の主面２７ａとは反対側の層間絶縁膜２１の表面２１ｃから第１の界面１５ａまでの距離をｘ（ｎｍ）とし、かつ層間絶縁膜２１の表面２１ｃにおけるナトリウム濃度をＮ0（ｃｍ-3）とした場合に、Ｎ0×ＬT／ｘ＜１．５２×１０20となるように、ソース電極をアニールする工程以降にゲート電極２７および層間絶縁膜２１に対して行われる熱処理の温度および時間が制御される。これにより、ＭＯＳＦＥＴ１の閾値電圧の変動をより効果的に低減することができる。
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、炭化珪素基板１０の第２の主面１０ｂから１０ｎｍ以内の領域におけるナトリウム濃度の最大値は、界面領域Ｒにおけるナトリウム濃度の最大値よりも大きい。これにより、ナトリウム濃度が高い環境下においても、界面領域Ｒのナトリウム濃度を低く維持することにより、炭化珪素半導体装置の閾値電圧の変動を低減することができる。
本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、一方の主面２１ｃと、一方の主面２１ｃと反対側の他方の主面１０ｂとを含む中間基板１００が準備される。中間基板１００の一方の主面２１ｃに接してナトリウムブロック部材７ａが配置される。ナトリウムブロック部材７ａが一方の主面２１ｃに接した状態で中間基板１００がアニールされる。中間基板１００をアニールする工程後に、ナトリウムブロック部材７ａが一方の主面２１ｃから除去される。中間基板１００は、一方の主面２１ｃと対向する第１の主面１０ａと、第１の主面１０ａとは反対側であって、中間基板１００の他方の主面１０ｂを構成する第２の主面１０ｂと有する炭化珪素基板１０と、炭化珪素基板１０の第１の主面１０ａと部分的に接するゲート絶縁膜１５と、ゲート絶縁膜１５から露出している第１の主面１０ａに接するソース電極１６とを含む。ナトリウムブロック部材７ａに対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。ナトリウムブロック部材７ａによって、外部から中間基板１００の一方の主面２１ｃにナトリウムが混入することを効果的にブロックすることができる。そのため、界面領域Ｒにおけるナトリウム濃度を低く維持することができるので、炭化珪素半導体装置の閾値電圧の変動を低減することができる。
また本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、ナトリウムブロック部材７ａは、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む。これにより、外部から中間基板１００の一方の主面２１ｃにナトリウムが混入することをより効果的にブロックすることができる。
さらに本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、中間基板１００の他方の主面１０ｂと対向する中間基板保持部４を配置する工程をさらに備える。中間基板保持部４に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。中間基板保持部４により、中間基板１００の他方に主面１０ｂにナトリウムが混入することを効果的にブロックすることができる。
さらに本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、中間基板保持部４は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む。これにより、中間基板１００の他方に主面１０ｂにナトリウムが混入することをより効果的にブロックすることができる。
さらに本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、中間基板保持部４と接し、かつナトリウムブロック部材７ａを覆う蓋部６を配置する工程をさらに備える。中間基板１００をアニールする工程において、蓋部６および中間基板保持部４によって囲まれた空間に中間基板１００が配置された状態で中間基板１００がアニールされる。蓋部６に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。蓋部６により、中間基板１００の一方に主面２１ｃにナトリウムが混入することを効果的にブロックすることができる。
さらに本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、蓋部６は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む。これにより、中間基板１００の一方に主面２１ｃにナトリウムが混入することをより効果的にブロックすることができる。
本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、一方の主面２１ｃと、一方の主面２１ｃと反対側の他方の主面１０ｂとを含む中間基板１００が準備される。中間基板１００の一方の主面２１ｃに接して第１のナトリウム吸取部材７ｂが配置される。第１のナトリウム吸取部材７ｂが一方の主面２１ｃに接した状態で中間基板１００がアニールされる。中間基板１００をアニールする工程後に、第１のナトリウム吸取部材７ｂが一方の主面２１ｃから除去される。中間基板１００は、一方の主面２１ｃと対向する第１の主面１０ａと、第１の主面１０ａとは反対側であって、かつ中間基板１００の他方の主面１０ｂを構成する第２の主面１０ｂと有する炭化珪素基板１０と、炭化珪素基板１０の第１の主面１０ａと部分的に接するゲート絶縁膜１５と、ゲート絶縁膜１５から露出している第１の主面１０ａに接するソース電極１６とを含む。第１のナトリウム吸取部材７ｂに対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長よりも大きい。それゆえ、中間基板１００の一方の主面２１ｃがナトリウムで汚染されている場合であっても、第１のナトリウム吸取部材７ｂによって中間基板１００の一方の主面２１ｃ上のナトリウムを吸い取ることにより、中間基板１００の一方の主面２１ｃ上のナトリウム濃度を効果的に低減することができる。そのため、界面領域Ｒにおけるナトリウム濃度を低く維持することができるので、炭化珪素半導体装置の閾値電圧の変動を低減することができる。
また本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、第１のナトリウム吸取部材７ｂは、珪素層、二酸化珪素層、珪素層上に二酸化珪素層がコーティングされた層および二酸化珪素層上に珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む。これにより、中間基板１００の一方の主面２１ｃ上のナトリウムをより効果的に吸い取ることができる。
さらに本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、断面視において、第１のナトリウム吸取部材７ｂの厚みは３００μｍ以上である。これにより、中間基板１００の一方の主面２１ｃ上のナトリウムをより効果的に吸い取ることができる。
さらに本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、中間基板１００をアニールする工程前に、中間基板１００の他方の主面１０ｂに接して第２のナトリウム吸取部材７ｃを配置する工程と、中間基板１００をアニールする工程後に、第２のナトリウム吸取部材７ｃを他方の主面１０ｂから除去する工程とをさらに備える。中間基板１００をアニールする工程において、第１のナトリウム吸取部材７ｂが中間基板１００の一方の主面２１ｃに接し、かつ第２のナトリウム吸取部材７ｃが中間基板１００の他方の主面１０ｂに接した状態で、中間基板１００がアニールされる。第２のナトリウム吸取部材７ｃに対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長よりも大きい。第２のナトリウム吸取部材７ｃより、中間基板１００の他方の主面１０ｂ上のナトリウムを効果的に吸い取ることができる。
さらに本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、中間基板１００の他方の主面１０ｂと対向する中間基板保持部４を配置する工程をさらに備える。中間基板保持部４に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。中間基板保持部４により、中間基板１００の他方に主面１０ｂにナトリウムが混入することを効果的にブロックすることができる。
さらに本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、中間基板保持部４は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む。これにより、中間基板１００の他方に主面１０ｂにナトリウムが混入することをより効果的にブロックすることができる。
さらに本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、中間基板保持部４と接し、かつ第１のナトリウム吸取部材７ｂを覆う蓋部６を配置する工程をさらに備える。中間基板１００をアニールする工程において、蓋部６および中間基板保持部４によって囲まれた空間に中間基板１００が配置された状態で中間基板１００がアニールされる。蓋部６に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。蓋部６により、中間基板１００の一方に主面２１ｃにナトリウムが混入することを効果的にブロックすることができる。
さらに本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、蓋部６は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む。これにより、中間基板１００の一方に主面２１ｃにナトリウムが混入することをより効果的にブロックすることができる。
さらに本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、第１のナトリウム吸取部材７ｂは、一方の主面２１ｃに接する第４の主面７ｂ２と、第４の主面７ｂ２と反対側の第５の主面７ｂ１とを含み、第１のナトリウム吸取部材７ｂの第５の主面７ｂ１に接してナトリウムブロック部材７ａを配置する工程と、中間基板１００をアニールする工程後に、ナトリウムブロック部材７ａを中間基板１００から除去する工程とをさらに備える。中間基板１００をアニールする工程において、ナトリウムブロック部材７ａが第１のナトリウム吸取部材７ｂの第５の主面７ｂ１に接し、かつ第１のナトリウム吸取部材７ｂの第４の主面７ｂ２が中間基板１００の一方の主面２１ｃと接した状態で中間基板１００がアニールされる。ナトリウムブロック部材７ａに対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。ナトリウムブロック部材７ａにより、中間基板１００の一方に主面２１ｃにナトリウムが混入することをより効果的にブロックすることができる。
さらに本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、ナトリウムブロック部材７ａは、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む。これにより、中間基板１００の一方に主面２１ｃにナトリウムが混入することをより効果的にブロックすることができる。
１．サンプル準備
本実施例では、ＭＯＳＦＥＴ１の界面領域ＲにおけるＮａの総数と、閾値電圧の変動量との関係について調査した。まず、サンプル１〜サンプル６に係るＭＯＳＦＥＴ１を、以下の条件を除き、上記実施の形態に記載の方法と同様の方法で作成した。図１０および図１１に示すように、合金化アニール工程が実施される前に、層間絶縁膜２１と、ゲート電極２７と、ゲート絶縁膜１５と、ソース電極１６とが設けられた炭化珪素基板１０（中間体１００）をトレー４に配置した。サンプル１の製造工程においては、トレーをカーボン製とし、かつ中間体１００の層間絶縁膜２１に接して炭化珪素からなるカバー部材２を設けた。サンプル２の製造工程においては、トレーをカーボン製とした。中間体１００を覆うカバー部材２を設けなかった。サンプル３の製造工程においては、合金化アニールを２回実施した。１回目の合金化アニールにおけるトレーを炭化珪素製とし、２回目の合金化アニールにおけるトレーをカーボン製とした。１回目および２回目の合金化アニールにおいて、中間体１００を覆うカバー部材２を設けなかった。サンプル４の製造工程においては、トレーをカーボン製とし、かつ中間体１００の層間絶縁膜２１に接して炭化珪素からなるカバー部材２を設けた。サンプル５の製造工程においては、図２２に示すように、中間体１００の一方の主面２１ｃに接して珪素からなる第１のナトリウム吸取部材７ｂを設けた。中間体１００および第１のナトリウム吸取部材７ｂをカーボン製のトレー４内に配置し、第１のナトリウム吸取部材７ｂを覆うようにカーボン製の蓋部６を配置した。サンプル６の製造工程においては、図２３に示すように、中間体１００の一方の主面２１ｃに接して珪素からなる第１のナトリウム吸取部材７ｂを設け、かつ他方の主面１０ｂに接して珪素からなる第２のナトリウム吸取部材７ｃを設けた。中間体１００、第１のナトリウム吸取部材７ｂおよび第２のナトリウム吸取部材７ｃをカーボン製のトレー４内に配置し、第１のナトリウム吸取部材７ｂを覆うようにカーボン製の蓋部６を配置した。サンプル５およびサンプル６をそれぞれ３つずつ準備した。
次に、サンプル１〜サンプル６に対して合金化アニール工程を実施した。サンプル１およびサンプル４の合金化アニール工程においては炭化珪素からなるカバー部材２が中間体１００の層間絶縁膜２１に接した状態で合金化アニールを実施した。サンプル５およびサンプル６の合金化アニール工程においては珪素からなる第１のナトリウム吸取部材７ｂが中間体１００の層間絶縁膜２１に接した状態で合金化アニールを実施した。一方、サンプル２およびサンプル３の合金化アニール工程においては炭化珪素からなるカバー部材２が設けられず、層間絶縁膜２１およびソース電極１６がカバー部材２によって覆われていない状態で合金化アニールを実施した。合金化アニール工程の後、サンプル２およびサンプル３に対して、ランプアニール工程およびシンター処理工程が実施された。ランプアニール工程では、中間体１００が７４０℃の温度下で３０秒間加熱された。シンター処理工程では、中間体１００が４００℃の温度下で１５分間加熱された。サンプル１、サンプル４、サンプル５およびサンプル６に対しては、ランプアニール工程およびシンター処理工程が実施されなかった。より詳細には、サンプル２およびサンプル３に対しては、合金化アニール以降における熱処理工程において、Ｎ0×ＬT／ｘが１．５２×１０20以上となるように、ゲート電極２７および層間絶縁膜２１を含む中間体１００に対して行われる熱処理の温度および時間が制御された。サンプル１およびサンプル４に対しては、合金化アニール以降における熱処理工程において、Ｎ0×ＬT／ｘが１．５２×１０20未満となるように、ゲート電極２７および層間絶縁膜２１を含む中間体１００に対して行われる熱処理の温度および時間が制御された。サンプル１は、サンプル４とほぼ同じ製造条件で製造されたが、大半の製造工程で異なる装置が用いられた。
またサンプル１〜サンプル６に係るＭＯＳＦＥＴが形成されたウエハと同じウエハ上に、図１３に示すＴＥＧを形成した。当該ＴＥＧは、界面領域におけるナトリウムの総数を測定するために作成された。図１３に示すように、炭化珪素基板１０上に二酸化珪素膜１５を設け、当該二酸化珪素膜上にポリシリコン２７を設けた。二酸化珪素膜１５はＭＯＳＦＥＴ１のゲート絶縁膜１５に対応し、ポリシリコン２７はＭＯＳＦＥＴ１のゲート電極２７に対応する。ゲート絶縁膜１５の厚みを４５ｎｍとし、ポリシリコン２７の厚みを３００ｎｍとした。
２．実験
サンプル１〜サンプル６に係るＭＯＳＦＥＴ１の閾値電圧の変動量を測定した。具体的には、まず、サンプル１〜サンプル６に係るＭＯＳＦＥＴ１のゲート電極２７にゲートバイアスストレスが印加される前の第１の閾値電圧を測定した。閾値電圧の定義は実施の形態で説明した通りである。次に、サンプル１〜サンプル６に係るＭＯＳＦＥＴ１に対してゲートバイアスストレスを印加した。ゲートバイアスストレスとして、１７５℃の温度下において、ゲート電極２７に対して−５Ｖのゲート電圧を１００時間印加した。ゲートバイアスストレス印加後、第２の閾値電圧を測定した。第１の閾値電圧から第２の閾値電圧を差し引き閾値電圧の変動量を計算した。同様に、サンプル１〜サンプル６に係るＭＯＳＦＥＴ１のゲート電極２７にゲートバイアスストレスが印加される前の第３の閾値電圧を測定した。その後、１５０℃の温度下において、ゲート電極２７に対して−１０Ｖのゲート電圧を１００時間印加した。ゲートバイアスストレス印加後、第４の閾値電圧を測定した。第３の閾値電圧から第４の閾値電圧を差し引き閾値電圧の変動量を計算した。
またサンプル１〜サンプル６に係るＴＥＧを用いてナトリウム濃度を測定した。ナトリウム濃度は、ＳＩＭＳによってポリシリコン２７の表面２７ａから炭化珪素基板１０の方向へＴＥＧを掘り進みながら測定された。ポリシリコン２７および二酸化珪素膜１５の第１の界面１５ａから二酸化珪素膜１５の厚さ分（４５ｎｍ）だけポリシリコン２７の表面２７ａ側に離れた位置から、二酸化珪素膜１５および炭化珪素基板１０の第２の界面１５ｂから二酸化珪素膜１５の厚さ分（４５ｎｍ）だけ炭化珪素基板１０側に離れた位置まで、ナトリウム濃度を積分して、界面領域Ｒにおけるナトリウム原子の総数を計算した。同様に界面領域Ｒにおける鉄濃度、窒素濃度、リン濃度および水素濃度も測定した。
３．結果
図１４を参照して、ナトリウム濃度とポリシリコン表面からの深さとの関係について説明する。サンプル１〜サンプル３に関しては、図１４の横軸の位置０はポリシリコン２７の表面２７ａに対応し、サンプル４に関しては、図１４の横軸の位置αがポリシリコン２７の表面２７ａに対応する。サンプル１〜サンプル４の各々に関して、図１４の横軸の位置０．３は二酸化珪素膜１５と炭化珪素基板１０との第２の界面１５ｂに対応する。サンプル５およびサンプル６に関しては、ナトリウム濃度のみを表２および表３に示し、図１４において濃度プロファイルは省略する。
図１４に示すように、サンプル２およびサンプル３に係るＴＥＧにおいて、二酸化珪素膜１５とポリシリコン２７との第１の界面１５ａ付近および二酸化珪素膜１５と炭化珪素基板１０との第２の界面１５ｂ付近においてＮａ濃度が１×１０17ａｔｏｍｓ／ｃｍ3以上程度と高くなっていた。一方、サンプル１に係るＴＥＧにおいて、界面領域ＲにおけるＮａ濃度の最大値が１×１０1６ａｔｏｍｓ／ｃｍ3以下程度と低くなっていた。また、サンプル１〜サンプル４の各々のＴＥＧにおいて、ポリシリコン２７の表面２７ａから１０ｎｍ以内の領域におけるＮａ濃度の最大値は、１×１０18ａｔｏｍｓ／ｃｍ3以上程度と高い値を示した。なお、サンプル１〜サンプル４の各々のＴＥＧにおいて、ナトリウム以外の不純物である鉄、窒素、リンおよび水素の各々の濃度には大きな差は見られなかった。
表２を参照して、第１の閾値電圧、第２の閾値電圧および閾値電圧の変動量について説明する。
Figure 0006292926
表２に示すように、サンプル１〜サンプル６に係るＭＯＳＦＥＴの第２の閾値電圧は、第１の閾値電圧よりも小さかった。Ｎａ総数が５×１０1０ａｔｏｍｓ／ｃｍ2以下であるサンプル１、サンプル４、サンプル５およびサンプル６に係るＭＯＳＦＥＴの閾値電圧の変動量は、それぞれ０．０１Ｖ、０．１３Ｖ、０．０１〜０．０３Ｖおよび０．００〜０．０１Ｖであり、共に０．５Ｖ以下であった。一方、Ｎａ総数が５×１０1０ａｔｏｍｓ／ｃｍ2超であるサンプル３に係るＭＯＳＦＥＴの閾値電圧の変動量は、２．３４Ｖと大きい値を示した。サンプル３に係るＭＯＳＦＥＴの第２の閾値電圧は負の値となった。
図２６を参照して、サンプル１、４、５および６に係るＭＯＳＦＥＴの閾値電圧の変動量と、界面領域におけるＮａ総数との関係について説明する。
図２６は、表２におけるサンプル１、４、５および６を、縦軸を閾値電圧の変動量とし、横軸を界面領域ＲにおけるＮａ総数としてプロットしたものである。菱形はサンプル１および４を示し、四角はサンプル５を示し、三角はサンプル６を示している。サンプル１および４は、炭化珪素からなるカバー部材（ナトリウムブロック部材）を使用して合金化アニールされている。一方、サンプル５および６は、珪素からなるカバー部材（ナトリウム吸取部材）を使用してアニールされている。サンプル５は片面カバーであり、サンプル６は両面カバーである。
表２および図２６に示すように、サンプル１および４の閾値電圧の変動量の差異（ばらつき）は０．１２Ｖ（差異３１）であるのに対して、サンプル５間の３つのサンプルおよびサンプル６間の３つのサンプルの閾値電圧の変動量の差異は、それぞれ０．０２Ｖ（差異３２）および０．０１Ｖ（差異３３）であった。
以上の結果より、１７５℃の温度下において、ゲート電極に対して−５Ｖのゲート電圧を１００時間印加する場合において、珪素からなる片面のカバー部材を用いたサンプル５は、炭化珪素からなるカバー部材を用いたサンプル１および４と、同等のＮａ総数および閾値電圧の変動量を示すことが確認された。また珪素からなる両面のカバー部材を用いる場合は、珪素からなる片面カバー部材および炭化珪素からなるカバー部材を用いるよりも、Ｎａ総数および閾値電圧の変動量が小さくなることが確認された。さらに、珪素からなるカバー部材を用いたサンプル５および６の方が、炭化珪素からなるカバー部材を用いたサンプル１および４よりも、閾値電圧の変動量のばらつきが小さくなることが確認された。サンプル５および６の場合は、珪素からなるカバー部材を用いてＮａを吸取るため、外乱要因に対して強くなっていると推定される。
表３を参照して、第３の閾値電圧、第４の閾値電圧および閾値電圧の変動量について説明する。
Figure 0006292926
表３に示すように、サンプル１〜サンプル６に係るＭＯＳＦＥＴの第４の閾値電圧は、第３の閾値電圧よりも小さかった。Ｎａ総数が５×１０1０ａｔｏｍｓ／ｃｍ2以下であるサンプル１、サンプル４、サンプル５およびサンプル６に係るＭＯＳＦＥＴの閾値電圧の変動量は、それぞれ０．０２Ｖ、０．１０Ｖ、０．０１〜０．０４Ｖおよび０．００〜０．０１Ｖであり、共に０．１Ｖ以下であった。一方、Ｎａ総数が５×１０1０ａｔｏｍｓ／ｃｍ2超であるサンプル２およびサンプル３に係るＭＯＳＦＥＴの閾値電圧の変動量は、それぞれ２．５５Ｖおよび３．３９Ｖと大きい値を示した。サンプル２およびサンプル３に係るＭＯＳＦＥＴの第２の閾値電圧は負の値となった。なお、サンプル１のＮａ総数および閾値電圧の変動量は、サンプル４のＮａ総数および閾値電圧の変動量よりも小さかった。サンプル１はサンプル４とほぼ同じ製造条件によって製造されているが、大半の製造工程において異なる装置が用いられた。そのため、層間絶縁膜２１の表面２１ｃに付着しているＮａ量に違いがあり、結果として閾値電圧の変動量に違いが生じたものと考えられる。
図２７を参照して、サンプル１、４、５および６に係るＭＯＳＦＥＴの閾値電圧の変動量のばらつきについて説明する。
図２７は、表３におけるサンプル１、４、５および６を、縦軸を閾値電圧の変動量とし、横軸を界面領域ＲにおけるＮａ総数としてプロットしたものである。菱形はサンプル１および４を示し、四角はサンプル５を示し、三角はサンプル６を示している。サンプル１および４は、炭化珪素からなるカバー部材（ナトリウムブロック部材）を使用して合金化アニールされている。一方、サンプル５および６は、珪素からなるカバー部材（ナトリウム吸取部材）を使用してアニールされている。サンプル５は片面カバーであり、サンプル６は両面カバーである。
図２７に示すように、サンプル１および４の閾値電圧の変動量の差異（ばらつき）は０．０８Ｖ（差異４１）であるのに対して、サンプル５間の３つのサンプルおよびサンプル６間の３つのサンプルの閾値電圧の変動量の差異は、それぞれ０．０３Ｖ（差異４２）および０．０１Ｖ（差異４３）であった。
以上の結果より、１５０℃の温度下において、ゲート電極に対して−１０Ｖのゲート電圧を１００時間印加する場合においても、珪素からなる片面のカバー部材を用いたサンプル５は、炭化珪素からなるカバー部材を用いたサンプル１および４と、同等のＮａ総数および閾値電圧の変動量を示すことが確認された。また珪素からなる両面のカバー部材を用いる場合は、珪素からなる片面カバー部材および炭化珪素からなるカバー部材を用いるよりも、Ｎａ総数および閾値電圧の変動量が小さくなることが確認された。さらに、珪素からなるカバー部材を用いたサンプル５および６の方が、炭化珪素からなるカバー部材を用いたサンプル１および４よりも、閾値電圧の変動量のばらつきが小さくなることが確認された。
以上の結果より、界面領域Ｒにおけるナトリウム総数が５×１０10ａｔｏｍｓ／ｃｍ2以下であるＭＯＳＦＥＴ１は、閾値電圧の変動量を効果的に低減できることが確認された。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１ 炭化珪素半導体装置（ＭＯＳＦＥＴ）
２ カバー部材
２ａ 第１仮想面
２ｂ 第２仮想面
４ 中間基板保持部（トレー）
５ 炭化珪素エピタキシャル層
６ 蓋部
７ａ２ 第６の主面
７ａ１ 第７の主面
７ａ ナトリウムブロック部材
７ｂ２ 第４の主面
７ｂ 第１のナトリウム吸取部材
７ｂ１ 第５の主面
７ｃ 第２のナトリウム吸取部材
１０ 炭化珪素基板
１０ａ 第１の主面
１０ｂ 第２の主面
１１ 炭化珪素単結晶基板
１２ ドリフト領域
１３ ボディ領域
１４ ソース領域
１５ ゲート絶縁膜（二酸化珪素膜）
１５ａ 第１の界面
１５ｂ 第２の界面
１６ ソース電極
１８ コンタクト領域
１９ 表面保護電極
２０ ドレイン電極
２１ 層間絶縁膜
２１ａ 第１の絶縁膜
２１ｂ 第２の絶縁膜
２１ｃ 表面
２３ 裏面保護電極
２７ ゲート電極（ポリシリコン）
２７ａ 第３の主面（表面）
１００ 中間基板（中間体）
Ｒ 界面領域
Ｙ 法線方向
Ｄ 拡散係数
Ｄ0 拡散定数
Ｌ，ＬA，ＬL，ＬP，ＬS，ＬT 拡散長
Ｎ0，Ｎl，Ｎl0 ナトリウム濃度
Ｑ 活性化エネルギー
ａ 厚み
ｘ 距離
ｔ 熱処理時間
Ｔ 熱処理温度

Claims (21)

  1. 第１の主面と、前記第１の主面と反対側の第２の主面とを有する炭化珪素基板と、
    前記炭化珪素基板の前記第１の主面に接して設けられたゲート絶縁膜と、
    前記炭化珪素基板との間に前記ゲート絶縁膜を挟むように前記ゲート絶縁膜上に設けられたゲート電極と、
    前記炭化珪素基板の前記第１の主面に接するソース電極とを備え、
    １７５℃の温度下において、前記ゲート電極に対して−５Ｖのゲート電圧を１００時間印加する第１のストレス試験を行う場合に、前記第１のストレス試験を行う前の閾値電圧を第１の閾値電圧とし、前記第１のストレス試験を行った後の閾値電圧を第２の閾値電圧とした場合、前記第１の閾値電圧と前記第２の閾値電圧との差の絶対値は、０．５Ｖ以下であり、
    前記ゲート絶縁膜と前記ゲート電極との界面を第１の界面とし、前記ゲート絶縁膜と前記炭化珪素基板との界面のうち、前記第１の界面と対向する領域を第２の界面とした場合、前記第１の界面の法線方向に沿って前記第１の界面から前記ゲート絶縁膜の厚みだけ前記ゲート電極側に離れた第１仮想面と、前記第２の界面の法線方向に沿って前記第２の界面から前記ゲート絶縁膜の厚みだけ前記炭化珪素基板側に離れた第２仮想面とに挟まれた界面領域に含まれるナトリウムの総数を前記第１の界面の面積で除した値は、５×１０ 10 ａｔｏｍｓ／ｃｍ 2 以下であり、
    前記ゲート電極の前記第２の界面とは反対側の第３の主面を覆い、かつ前記ゲート絶縁膜に接して設けられた層間絶縁膜をさらに備える、炭化珪素半導体装置。
  2. １５０℃の温度下において、前記ゲート電極に対して−１０Ｖのゲート電圧を１００時間印加する第２のストレス試験を行う場合に、前記第２のストレス試験を行う前の閾値電圧を第３の閾値電圧とし、前記第２のストレス試験を行った後の閾値電圧を第４の閾値電圧とした場合、前記第３の閾値電圧と前記第４の閾値電圧との差の絶対値は、０．１Ｖ以下である、請求項１に記載の炭化珪素半導体装置。
  3. 前記ゲート電極の前記第２の界面とは反対側の第３の主面から１０ｎｍ以内の領域におけるナトリウム濃度の最大値は、前記界面領域におけるナトリウム濃度の最大値よりも大きく、
    前記界面領域におけるナトリウム濃度の最大値は、１×１０16ａｔｏｍｓ／ｃｍ3以下である、請求項１または請求項２に記載の炭化珪素半導体装置。
  4. ナトリウムの拡散長をＬT（ｎｍ）とし、前記第１の界面の法線方向に沿った方向における前記第３の主面とは反対側の前記層間絶縁膜の表面から前記第１の界面までの距離をｘ（ｎｍ）とし、かつ前記層間絶縁膜の前記表面におけるナトリウム濃度をＮ0（ｃｍ-3）とした場合に、Ｎ0×ＬT／ｘ＜１．５２×１０20となるように、前記ソース電極をアニールする工程以降に前記ゲート電極および前記層間絶縁膜に対して行われる熱処理の温度および時間が制御された、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置。
  5. 前記炭化珪素基板の前記第２の主面から１０ｎｍ以内の領域におけるナトリウム濃度の最大値は、前記界面領域におけるナトリウム濃度の最大値よりも大きい、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置。
  6. 一方の主面と、前記一方の主面と反対側の他方の主面とを含む中間基板を準備する工程と、
    前記中間基板の前記一方の主面に接してナトリウムブロック部材を配置する工程と、
    前記ナトリウムブロック部材が前記一方の主面に接した状態で前記中間基板をアニールする工程と、
    前記中間基板をアニールする工程後に、前記ナトリウムブロック部材を前記一方の主面から除去する工程とを備え、
    前記中間基板は、前記一方の主面と対向する第１の主面と、前記第１の主面とは反対側であって、前記中間基板の前記他方の主面を構成する第２の主面と有する炭化珪素基板と、前記炭化珪素基板の前記第１の主面と部分的に接するゲート絶縁膜と、前記ゲート絶縁膜から露出している前記第１の主面に接するソース電極とを含み、
    前記ナトリウムブロック部材に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である、炭化珪素半導体装置の製造方法。
  7. 前記ナトリウムブロック部材は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む、請求項６に記載の炭化珪素半導体装置の製造方法。
  8. 前記中間基板の前記他方の主面と対向する中間基板保持部を配置する工程をさらに備え、
    前記中間基板保持部に対するナトリウムの拡散長は、前記炭化珪素に対するナトリウムの拡散長以下である、請求項６または請求項７に記載の炭化珪素半導体装置の製造方法。
  9. 前記中間基板保持部は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む、請求項８に記載の炭化珪素半導体装置の製造方法。
  10. 前記中間基板保持部と接し、かつ前記ナトリウムブロック部材を覆う蓋部を配置する工程をさらに備え、
    前記中間基板をアニールする工程において、前記蓋部および前記中間基板保持部によって囲まれた空間に前記中間基板が配置された状態で前記中間基板がアニールされ、
    前記蓋部に対するナトリウムの拡散長は、前記炭化珪素に対するナトリウムの拡散長以下である、請求項８または請求項９に記載の炭化珪素半導体装置の製造方法。
  11. 前記蓋部は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む、請求項１０に記載の炭化珪素半導体装置の製造方法。
  12. 一方の主面と、前記一方の主面と反対側の他方の主面とを含む中間基板を準備する工程と、
    前記中間基板の前記一方の主面に接して第１のナトリウム吸取部材を配置する工程と、
    前記第１のナトリウム吸取部材が前記一方の主面に接した状態で前記中間基板をアニールする工程と、
    前記中間基板をアニールする工程後に、前記第１のナトリウム吸取部材を前記一方の主面から除去する工程とを備え、
    前記中間基板は、前記一方の主面と対向する第１の主面と、前記第１の主面とは反対側であって、かつ前記中間基板の前記他方の主面を構成する第２の主面と有する炭化珪素基板と、前記炭化珪素基板の前記第１の主面と部分的に接するゲート絶縁膜と、前記ゲート絶縁膜から露出している前記第１の主面に接するソース電極とを含み、
    前記第１のナトリウム吸取部材に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長よりも大きい、炭化珪素半導体装置の製造方法。
  13. 前記第１のナトリウム吸取部材は、珪素層、二酸化珪素層、珪素層上に二酸化珪素層がコーティングされた層および二酸化珪素層上に珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む、請求項１２に記載の炭化珪素半導体装置の製造方法。
  14. 断面視において、前記第１のナトリウム吸取部材の厚みは３００μｍ以上である、請求項１２または請求項１３に記載の炭化珪素半導体装置の製造方法。
  15. 前記中間基板をアニールする工程前に、前記中間基板の前記他方の主面に接して第２のナトリウム吸取部材を配置する工程と、
    前記中間基板をアニールする工程後に、前記第２のナトリウム吸取部材を前記他方の主面から除去する工程とをさらに備え、
    前記中間基板をアニールする工程において、前記第１のナトリウム吸取部材が前記中間基板の前記一方の主面に接し、かつ前記第２のナトリウム吸取部材が前記中間基板の前記他方の主面に接した状態で、前記中間基板がアニールされ、
    前記第２のナトリウム吸取部材に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長よりも大きい、請求項１２〜請求項１４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  16. 前記中間基板の前記他方の主面と対向する中間基板保持部を配置する工程をさらに備え、
    前記中間基板保持部に対するナトリウムの拡散長は、前記炭化珪素に対するナトリウムの拡散長以下である、請求項１２〜請求項１５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  17. 前記中間基板保持部は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む、請求項１６に記載の炭化珪素半導体装置の製造方法。
  18. 前記中間基板保持部と接し、かつ前記第１のナトリウム吸取部材を覆う蓋部を配置する工程をさらに備え、
    前記中間基板をアニールする工程において、前記蓋部および前記中間基板保持部によって囲まれた空間に前記中間基板が配置された状態で前記中間基板がアニールされ、
    前記蓋部に対するナトリウムの拡散長は、前記炭化珪素に対するナトリウムの拡散長以下である、請求項１６または請求項１７に記載の炭化珪素半導体装置の製造方法。
  19. 前記蓋部は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む、請求項１８に記載の炭化珪素半導体装置の製造方法。
  20. 前記第１のナトリウム吸取部材は、前記一方の主面に接する第４の主面と、前記第４の主面と反対側の第５の主面とを含み、
    前記第１のナトリウム吸取部材の前記第５の主面に接してナトリウムブロック部材を配置する工程と、
    前記中間基板をアニールする工程後に、前記ナトリウムブロック部材を前記中間基板から除去する工程とをさらに備え、
    前記中間基板をアニールする工程において、前記ナトリウムブロック部材が前記第１のナトリウム吸取部材の前記第５の主面に接し、かつ前記第１のナトリウム吸取部材の前記第４の主面が前記中間基板の前記一方の主面と接した状態で前記中間基板がアニールされ、
    前記ナトリウムブロック部材に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である、請求項１２〜請求項１９のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  21. 前記ナトリウムブロック部材は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも１つを含む、請求項２０に記載の炭化珪素半導体装置の製造方法。
JP2014036900A 2013-11-08 2014-02-27 炭化珪素半導体装置およびその製造方法 Active JP6292926B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014036900A JP6292926B2 (ja) 2013-11-08 2014-02-27 炭化珪素半導体装置およびその製造方法
US15/035,184 US9905653B2 (en) 2013-11-08 2014-09-18 Silicon carbide semiconductor device and method for manufacturing the same
PCT/JP2014/074710 WO2015068475A1 (ja) 2013-11-08 2014-09-18 炭化珪素半導体装置およびその製造方法
DE112014005127.6T DE112014005127T5 (de) 2013-11-08 2014-09-18 Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
CN201480061004.9A CN105706221B (zh) 2013-11-08 2014-09-18 碳化硅半导体器件及其制造方法
US15/870,289 US10340344B2 (en) 2013-11-08 2018-01-12 Silicon carbide semiconductor device and method for manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013232369 2013-11-08
JP2013232369 2013-11-08
JP2014036900A JP6292926B2 (ja) 2013-11-08 2014-02-27 炭化珪素半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018021266A Division JP6535773B2 (ja) 2013-11-08 2018-02-08 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2015111645A JP2015111645A (ja) 2015-06-18
JP6292926B2 true JP6292926B2 (ja) 2018-03-14

Family

ID=53041258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014036900A Active JP6292926B2 (ja) 2013-11-08 2014-02-27 炭化珪素半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US9905653B2 (ja)
JP (1) JP6292926B2 (ja)
CN (1) CN105706221B (ja)
DE (1) DE112014005127T5 (ja)
WO (1) WO2015068475A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016213419A (ja) 2015-05-13 2016-12-15 住友電気工業株式会社 炭化珪素半導体装置
JP2018186140A (ja) * 2017-04-24 2018-11-22 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN114210605B (zh) * 2021-12-15 2023-06-23 株洲中车时代半导体有限公司 碳化硅功率半导体器件测试方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6232648A (ja) 1985-07-30 1987-02-12 イ−トン　コ−ポレ−シヨン 高密度高電圧ｆｅｔ
JP3464382B2 (ja) * 1998-05-18 2003-11-10 ローム株式会社 縦型二重拡散ｍｏｓｆｅｔの製造方法
JPH11345964A (ja) 1998-05-29 1999-12-14 Rohm Co Ltd Ｍｏｓｆｅｔおよびその製造方法
JP4910292B2 (ja) * 2005-02-09 2012-04-04 富士電機株式会社 半導体装置
WO2007034841A1 (ja) * 2005-09-21 2007-03-29 Mitsubishi Chemical Corporation 有機半導体材料及び有機電界効果トランジスタ
EP1981076B1 (en) 2006-01-30 2012-05-23 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device
JP2007287992A (ja) * 2006-04-18 2007-11-01 Fuji Electric Holdings Co Ltd 炭化珪素半導体装置およびその製造方法
ATE531076T1 (de) * 2006-09-01 2011-11-15 Nxp Bv Verfahren zur verbesserung der mobilität einer inversionsschicht in einem siliciumcarbid-mosfet
JP2011199060A (ja) 2010-03-19 2011-10-06 Toshiba Corp 半導体装置及びその製造方法
JP2012089613A (ja) * 2010-10-18 2012-05-10 Sumitomo Electric Ind Ltd 炭化珪素基板を有する複合基板の製造方法
JP5803934B2 (ja) * 2011-07-20 2015-11-04 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
JP2013175593A (ja) * 2012-02-24 2013-09-05 Rohm Co Ltd 半導体装置およびその製造方法
JP2014170891A (ja) * 2013-03-05 2014-09-18 Sumitomo Electric Ind Ltd 炭化珪素基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法
WO2015044980A1 (ja) * 2013-09-26 2015-04-02 国立大学法人東北大学 有機半導体素子及びそれを備えたcmis半導体装置
US9236433B2 (en) * 2013-10-10 2016-01-12 Cree, Inc. Semiconductor devices in SiC using vias through N-type substrate for backside contact to P-type layer
CN110299403B (zh) * 2014-11-27 2022-03-25 住友电气工业株式会社 碳化硅基板
JP2016213419A (ja) * 2015-05-13 2016-12-15 住友電気工業株式会社 炭化珪素半導体装置

Also Published As

Publication number Publication date
US10340344B2 (en) 2019-07-02
DE112014005127T5 (de) 2016-08-11
US20180138275A1 (en) 2018-05-17
US20160293708A1 (en) 2016-10-06
CN105706221A (zh) 2016-06-22
JP2015111645A (ja) 2015-06-18
WO2015068475A1 (ja) 2015-05-14
US9905653B2 (en) 2018-02-27
CN105706221B (zh) 2019-03-15

Similar Documents

Publication Publication Date Title
US10014258B2 (en) Silicon carbide semiconductor device having gate electrode
US9362121B2 (en) Method of manufacturing a silicon carbide semiconductor device
WO2015025625A1 (ja) 炭化珪素半導体装置およびその製造方法
US9786741B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
JP2012253108A (ja) 炭化珪素半導体装置およびその製造方法
US9263527B2 (en) Silicon carbide semiconductor device and method of manufacturing same
JP6256148B2 (ja) 炭化珪素半導体装置およびその製造方法
US10340344B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
US9147731B2 (en) Silicon carbide semiconductor device and method for manufacturing same
US8809945B2 (en) Semiconductor device having angled trench walls
US10177233B2 (en) Silicon carbide semiconductor device
JP6318973B2 (ja) 炭化珪素半導体装置
JPWO2016114055A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6535773B2 (ja) 炭化珪素半導体装置
US20160211333A1 (en) Silicon carbide semiconductor device and method of manufacturing the same
JP2015073051A (ja) 炭化珪素半導体装置およびその製造方法
JP2015115570A (ja) 炭化珪素半導体装置およびその製造方法
JP2015095480A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180213

R150 Certificate of patent or registration of utility model

Ref document number: 6292926

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250